CN104766631A - 一种正负高压电平转换电路 - Google Patents
一种正负高压电平转换电路 Download PDFInfo
- Publication number
- CN104766631A CN104766631A CN201510189314.5A CN201510189314A CN104766631A CN 104766631 A CN104766631 A CN 104766631A CN 201510189314 A CN201510189314 A CN 201510189314A CN 104766631 A CN104766631 A CN 104766631A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- pmos
- connects
- drain electrode
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 36
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 9
- 230000006870 function Effects 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明是一种正负高压电平转换电路,该电平转换电路设置有信号输入端in、信号输出端out、正高压端vpp、低电平端vss、负高压端vnn和高电平端vdd,并通过相应的反相器和MOS管把正负高压转换功能设置在同一个电路中,能够有效减小电路版图面积开销,并且在电路中增加的两个被偏置的MOS管起到正负高压间的隔离作用,有效增强了电平转换过程中的可靠性。本发明能够同时实现正高压和负高压的转换功能,满足了Flash存储器对编程和擦除电压的需求。
Description
技术领域
本发明属于集成电路设计技术领域,具体涉及一种正负高压电平转换电路。
背景技术
近年来,非易失性存储器适用于代码及数据存储等大量不同种类的应用中。特别地,Flash存储器在存储图像、声音、音乐和视频等的便携式应用中得到广泛使用。Flash存储器在擦除和编程时,需要正负高压同时来提供擦除或编程电压。这种情况下就需要电平转换电路将逻辑电平转换成所需的正负高电压。
传统的电平转换电路如图1所示,当输入端IN输入低电平时,通过反相器INV后,第二NMOS晶体管MN2的栅极为电源电压VDD,从而第二NMOS晶体管MN2导通,输出端OUT被拉到低电平VSS,使得第一PMOS晶体管MP1也导通。从而第二PMOS晶体管MP2的栅极电压被上拉到正高压VPP,这使得第二PMOS晶体管MP2关断。因此,输出端OUT输出低电平VSS。
当输入端IN输入高电平时,第一NMOS晶体管MN1导通,第二NMOS晶体管MN2关断,从而第二PMOS晶体管MP2的栅极电压被下拉到低电平VSS,使得第二PMOS晶体管MP2导通,输出端OUT输出正高压VPP,通过反馈使得第一PMOS晶体管MP1关断。可见,正高压电平转换电路的输出端OUT实现了从正高压VPP到低电平VSS的切换,完成了输入端IN由逻辑高电平VDD向正高压VPP的转换功能。
然而,输入端IN由低电平vss翻转到高电平vdd的过程中,有一小段时间晶体管MP1与晶体管MN1是同时打开的,这时,输出端OUTb的电压是由MP1与MN1的导通电阻决定的。因此,考虑到工艺偏差,必须精确设计MOS管的宽长比,减小PMOS管的尺寸保证导通电阻足够大,否则电路可能无法正常工作,影响电路可靠性。但如果PMOS管尺寸过小,又会导致对后级电路的驱动能力下降。所以,传统的电平转换电路存在着可靠性和性能的权衡问题。并且,传统的电平转换电路只能转换正高压,不能同时转换Flash存储器编程/擦除所需的负高压,如需转换负高压,还要单独设计负高压转换电路,这不仅增大了版图面积开销,也增加了译码电路的复杂性。
发明内容
本发明的目的在于克服现有技术存在的问题,提供一种正负高压电平转换电路。
为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种正负高压电平转换电路,该电路包括信号输入端in、信号输出端out、正高压端vpp和低电平端vss,该电路还包括负高压端vnn、高电平端vdd、两个反相器(inv1,inv2)、六个PMOS管(mp1,mp2,mp3,mp4,mp5,mp6)和六个NMOS管(mn1,mn2,mn3,mn4,mn5,mn6),其中:
所述反相器inv1的输入端连接信号输入端in,反相器inv1的输出端同时连接反相器inv2的输入端、以及PMOS管mp4和NMOS管mn4的栅极;
所述反相器inv2的输出端同时连接NMOS管mn6和PMOS管mp6的源级、以及NMOS管mn5和PMOS管mp5的栅极;
所述NMOS管mn6的栅极连接高电平端vdd,NMOS管mn6的衬底连接负高压端vnn,NMOS管mn6的漏极连接PMOS管mp4的漏级,所述PMOS管mp4的源极连接PMOS管mp1的漏极,PMOS管mp4的衬底连接正高压端vpp,PMOS管mp4的漏极连接PMOS管mp2的栅极,所述PMOS管mp1的源极和衬底共同连接正高压端vpp,PMOS管mp1的栅极连接PMOS管mp5的漏极,所述PMOS管mp2的源极和衬底共同连接正高压端vpp,PMOS管mp2的漏极连接PMOS管mp5的源级;
所述PMOS管mp6的栅极连接低电平端vss,PMOS管mp6的衬底连接正高压端vpp,PMOS管mp6的漏极连接NMOS管mn4的漏极,所述NMOS管mn4的源级连接NMOS管mn1的漏极,NMOS管mn4的衬底连接负高压端vnn,NMOS管mn4的漏极连接NMOS管mn2的栅级,所述NMOS管mn1的源极和衬底共同连接负高压端vnn,NMOS管mn1的栅极连接NMOS管mn5的漏极,所述NMOS管mn2的源极和衬底共同连接负高压端vnn,NMOS管mn2的漏极与NMOS管mn5的源级相连接后共同连接到正高压端vpp;
所述PMOS管mp5的衬底连接正高压端vpp,所述NMOS管mn5的衬底连接负高压端vnn,PMOS管mp5的漏极与NMOS管mn5的漏极相连并形成公共端同时与PMOS管mp3和NMOS管mn3的栅极连接;
所述PMOS管mp3源极和衬底连接正高压端vpp,PMOS管mp3的漏极连接信号输出端out,所述NMOS管mn3的源级和衬底连接负高压端vnn,NMOS管mn3的漏极连接信号输出端out。
进一步的,所述NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5和NMOS管mn6为三阱工艺NMOS管。
本发明的有益效果是:
本发明能够同时实现正高压和负高压的转换功能,满足了Flash存储器对编程和擦除电压的需求;并且把正负高压转换功能设计在同一个电路中能够有效减小电路版图面积开销;电路中增加的两个被偏置的MOS管起到正负高压间的隔离作用,有效增强了电平转换过程中的可靠性。
附图说明
图1为传统的电平转换电路结构示意图;
图2为本发明中用于转换负压的三阱工艺NMOS管结构示意图;
图3 为本发明电平转换电路图。
具体实施方式
下面将参考附图并结合实施例,来详细说明本发明。
参照图3所示,一种正负高压电平转换电路,该电路包括信号输入端in、信号输出端out、正高压端vpp和低电平端vss,该电路还包括负高压端vnn、高电平端vdd、两个反相器(inv1,inv2)、六个PMOS管(mp1,mp2,mp3,mp4,mp5,mp6)和六个NMOS管(mn1,mn2,mn3,mn4,mn5,mn6),其中:
所述反相器inv1的输入端连接信号输入端in,反相器inv1的输出端同时连接反相器inv2的输入端、以及PMOS管mp4和NMOS管mn4的栅极;
所述反相器inv2的输出端同时连接NMOS管mn6和PMOS管mp6的源级、以及NMOS管mn5和PMOS管mp5的栅极;
所述NMOS管mn6的栅极连接高电平端vdd,NMOS管mn6的衬底连接负高压端vnn,NMOS管mn6的漏极连接PMOS管mp4的漏级,所述PMOS管mp4的源极连接PMOS管mp1的漏极,PMOS管mp4的衬底连接正高压端vpp,PMOS管mp4的漏极连接PMOS管mp2的栅极,所述PMOS管mp1的源极和衬底共同连接正高压端vpp,PMOS管mp1的栅极连接PMOS管mp5的漏极,所述PMOS管mp2的源极和衬底共同连接正高压端vpp,PMOS管mp2的漏极连接PMOS管mp5的源级;
所述PMOS管mp6的栅极连接低电平端vss,PMOS管mp6的衬底连接正高压端vpp,PMOS管mp6的漏极连接NMOS管mn4的漏极,所述NMOS管mn4的源级连接NMOS管mn1的漏极,NMOS管mn4的衬底连接负高压端vnn,NMOS管mn4的漏极连接NMOS管mn2的栅级,所述NMOS管mn1的源极和衬底共同连接负高压端vnn,NMOS管mn1的栅极连接NMOS管mn5的漏极,所述NMOS管mn2的源极和衬底共同连接负高压端vnn,NMOS管mn2的漏极与NMOS管mn5的源级相连接后共同连接到正高压端vpp;
所述PMOS管mp5的衬底连接正高压端vpp,所述NMOS管mn5的衬底连接负高压端vnn,PMOS管mp5的漏极与NMOS管mn5的漏极相连并形成公共端同时与PMOS管mp3和NMOS管mn3的栅极连接;
所述PMOS管mp3源极和衬底连接正高压端vpp,PMOS管mp3的漏极连接信号输出端out,所述NMOS管mn3的源级和衬底连接负高压端vnn,NMOS管mn3的漏极连接信号输出端out。
所述NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5和NMOS管mn6为三阱工艺NMOS管。
在本实施例中,如图2所示,三阱工艺NMOS管的元器件符号如a)所示,其基本结构包括漏极端D,栅极端G、源极端S、NW端和PW端,a)种结构:PW端连接P阱,NW端连接一个N阱,b)是该三阱工艺NMOS管的原理图:PW端经过一个寄生二极管与NW端相连。
本发明电平转换电路的工作原理:
当输入信号in输入低电平vss时,inv2输出低电平vss,由于mn6导通,所以mp2与mp5的栅极都连接低电平vss,两个晶体管同时导通。这时,正高压vpp就传到mp5的漏极,并作用于mp1的栅极,使得mp1关断。mp1、mp4与mp2、mp5形成交叉耦合,使得mp5的漏极输出稳定的正高压vpp。同时,vpp作用于mn3的栅极,使得mn3导通,输出端out输出负高压vnn。
当输入信号in输入高电平vdd时,inv2输出高电平vdd,
由于mp6导通,所以mn2与mn5的栅极都连接到高电平vdd,两个晶体管同时导通。这时,负高压vnn就传到mn5的漏极,并作用于mn1的栅极,使得mn1关断。mn1、mn4和mn2、mn5形成交叉耦合,使得mn5的漏极输出稳定的负高压vnn。同时,vnn作用于mp3管的栅极,使得mp3导通,输出端out输出正高压vpp。
其中,两个被分别偏置的晶体管mn6和mp6起到隔离正负高压,使电平转换过程更稳定可靠的作用。例如:当输入信号in输入低电平vss时,inv2的输出端输出低电平vss,由于此时mp6的栅极电压也为vss,故mp6关断。而此时mn4的栅极连接高电平vdd,mn1的栅极连接高电压vpp,这两个晶体管导通使得负高压传到了mp6的漏极。由于mp6关断,也就切断了负高压vnn的泄漏路径,致使输出端out输出稳定了负高压vnn。mn6与mp6功能类似,在输入信号in输入高电平vdd时起作用。
本发明能够同时实现正高压和负高压的转换功能,满足了Flash存储器对编程和擦除电压的需求;并且把正负高压转换功能设计在同一个电路中能够有效减小电路版图面积开销;电路中增加的两个被偏置的MOS管起到正负高压间的隔离作用,有效增强了电平转换过程中的可靠性。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种正负高压电平转换电路,该电路包括信号输入端in、信号输出端out、正高压端vpp和低电平端vss,其特征在于,该电路还包括负高压端vnn、高电平端vdd、两个反相器(inv1,inv2)、六个PMOS管(mp1,mp2,mp3,mp4,mp5,mp6)和六个NMOS管(mn1,mn2,mn3,mn4,mn5,mn6),其中:
所述反相器inv1的输入端连接信号输入端in,反相器inv1的输出端同时连接反相器inv2的输入端、以及PMOS管mp4和NMOS管mn4的栅极;
所述反相器inv2的输出端同时连接NMOS管mn6和PMOS管mp6的源级、以及NMOS管mn5和PMOS管mp5的栅极;
所述NMOS管mn6的栅极连接高电平端vdd,NMOS管mn6的衬底连接负高压端vnn,NMOS管mn6的漏极连接PMOS管mp4的漏级,所述PMOS管mp4的源极连接PMOS管mp1的漏极,PMOS管mp4的衬底连接正高压端vpp,PMOS管mp4的漏极连接PMOS管mp2的栅极,所述PMOS管mp1的源极和衬底共同连接正高压端vpp,PMOS管mp1的栅极连接PMOS管mp5的漏极,所述PMOS管mp2的源极和衬底共同连接正高压端vpp,PMOS管mp2的漏极连接PMOS管mp5的源级;
所述PMOS管mp6的栅极连接低电平端vss,PMOS管mp6的衬底连接正高压端vpp,PMOS管mp6的漏极连接NMOS管mn4的漏极,所述NMOS管mn4的源级连接NMOS管mn1的漏极,NMOS管mn4的衬底连接负高压端vnn,NMOS管mn4的漏极连接NMOS管mn2的栅级,所述NMOS管mn1的源极和衬底共同连接负高压端vnn,NMOS管mn1的栅极连接NMOS管mn5的漏极,所述NMOS管mn2的源极和衬底共同连接负高压端vnn,NMOS管mn2的漏极与NMOS管mn5的源级相连接后共同连接到正高压端vpp;
所述PMOS管mp5的衬底连接正高压端vpp,所述NMOS管mn5的衬底连接负高压端vnn,PMOS管mp5的漏极与NMOS管mn5的漏极相连并形成公共端同时与PMOS管mp3和NMOS管mn3的栅极连接;
所述PMOS管mp3源极和衬底连接正高压端vpp,PMOS管mp3的漏极连接信号输出端out,所述NMOS管mn3的源级和衬底连接负高压端vnn,NMOS管mn3的漏极连接信号输出端out。
2.根据权利要求1所述的正负高压电平转换电路,其特征在于,所述NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5和NMOS管mn6为三阱工艺NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510189314.5A CN104766631B (zh) | 2015-04-21 | 2015-04-21 | 一种正负高压电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510189314.5A CN104766631B (zh) | 2015-04-21 | 2015-04-21 | 一种正负高压电平转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104766631A true CN104766631A (zh) | 2015-07-08 |
CN104766631B CN104766631B (zh) | 2018-08-07 |
Family
ID=53648410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510189314.5A Active CN104766631B (zh) | 2015-04-21 | 2015-04-21 | 一种正负高压电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104766631B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107104665A (zh) * | 2016-02-19 | 2017-08-29 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
CN109639138A (zh) * | 2018-12-26 | 2019-04-16 | 河北新华北集成电路有限公司 | 一种正负电平转换电路 |
CN111917415A (zh) * | 2020-08-11 | 2020-11-10 | 湖南进芯电子科技有限公司 | 正负压自适应采样电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080111610A1 (en) * | 2006-11-09 | 2008-05-15 | Kabushiki Kaisha Toshiba | Level conversion circuit |
CN101814912A (zh) * | 2009-02-25 | 2010-08-25 | 北京芯技佳易微电子科技有限公司 | 一种负电压电平转换电路 |
CN104242909A (zh) * | 2014-10-22 | 2014-12-24 | 上海芯导电子科技有限公司 | 一种电平转换电路 |
-
2015
- 2015-04-21 CN CN201510189314.5A patent/CN104766631B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080111610A1 (en) * | 2006-11-09 | 2008-05-15 | Kabushiki Kaisha Toshiba | Level conversion circuit |
CN101814912A (zh) * | 2009-02-25 | 2010-08-25 | 北京芯技佳易微电子科技有限公司 | 一种负电压电平转换电路 |
CN104242909A (zh) * | 2014-10-22 | 2014-12-24 | 上海芯导电子科技有限公司 | 一种电平转换电路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107104665A (zh) * | 2016-02-19 | 2017-08-29 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
CN107104665B (zh) * | 2016-02-19 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
CN109639138A (zh) * | 2018-12-26 | 2019-04-16 | 河北新华北集成电路有限公司 | 一种正负电平转换电路 |
CN111917415A (zh) * | 2020-08-11 | 2020-11-10 | 湖南进芯电子科技有限公司 | 正负压自适应采样电路 |
CN111917415B (zh) * | 2020-08-11 | 2023-09-22 | 湖南进芯电子科技有限公司 | 正负压自适应采样电路 |
Also Published As
Publication number | Publication date |
---|---|
CN104766631B (zh) | 2018-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270984B (zh) | 一种正高压电平转换电路 | |
TWI574353B (zh) | 非揮發性記憶胞結構及其裝置 | |
JP2009141640A (ja) | 電源切換回路 | |
TWI416870B (zh) | 可追蹤較高供應電壓且並不造成壓降之電源開關電路 | |
TWI419160B (zh) | 靜態隨機存取記憶體裝置 | |
CN104766631A (zh) | 一种正负高压电平转换电路 | |
CN103345934A (zh) | 控制栅极电压译码电路 | |
US7468916B2 (en) | Non-volatile memory having a row driving circuit with shared level shift circuits | |
JP2010170533A (ja) | 基準電圧回路及び半導体装置 | |
JP5308721B2 (ja) | レベルシフト回路 | |
US10749527B2 (en) | Level shifting circuit | |
US10200042B2 (en) | IO interface level shift circuit, IO interface level shift method and storage medium | |
TW201318339A (zh) | 電壓開關電路 | |
US20170070225A1 (en) | Power gating devices and methods | |
CN102332303B (zh) | 用于快闪存储器的负电压电平转换电路 | |
CN105827232A (zh) | 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路 | |
CN107086045B (zh) | 产生施加给非易失性存储单元的电压的电压供应器件 | |
CN111508544B (zh) | 一种受耐压限制的负高压到电源的切换电路 | |
CN104242909A (zh) | 一种电平转换电路 | |
CN104639151A (zh) | 一种正高压电平转换电路 | |
US9768778B2 (en) | High voltage level shifter in ultra low power supply memory application | |
CN104579308A (zh) | 一种改善电平转换电路负偏压温度不稳定性的恢复电路 | |
CN105761743B (zh) | 行译码器及存储器 | |
CN102005249A (zh) | 一种otp eprom读取电路 | |
CN106528250B (zh) | 双电源烧写电平发生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231109 Address after: Room 606-4, Building 1, Jinji Lake Avenue, Suzhou Industrial Park, Suzhou, China (Jiangsu) Pilot Free Trade Zone, 215000, Jiangsu Province Patentee after: SUZHOU KUANWEN ELECTRONIC SCIENCE & TECHNOLOGY Co.,Ltd. Address before: 215000 No. 18 Suzhou River Road, Songling Town, Wujiang District, Suzhou, Jiangsu Patentee before: SUZHOU XINKUAN ELECTRONIC SCIENCE & TECHNOLOGY CO.,LTD. |