CN104639151A

CN104639151A - 一种正高压电平转换电路

Info

Publication number: CN104639151A
Application number: CN201410803633.6A
Authority: CN
Inventors: 翁宇飞; 李力南; 李二亮
Original assignee: SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd
Current assignee: SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd
Priority date: 2014-12-23
Filing date: 2014-12-23
Publication date: 2015-05-20

Abstract

本发明是一种正高压电平转换电路，主要包括第一信号输入端IN1、第二信号输入端IN2、第一与非门NAND1、第二与非门NAND2、以及相应的各MOS管，本发明的电平转换电路通过加入第二信号输入端IN2以及第一与非门NAND1和第二与非门NAND2有效降低场效应管两端的电压摆幅，使得电压摆幅仅为VDD到VPP，降低DIBL效应的影响，增加了场效应管的寿命，增强了电路可靠性，在一定程度上提高了电平转换电路所能转换的正高压值VPP，由于电压摆幅的下降，降低了高压转换的功耗。

Description

一种正高压电平转换电路

技术领域

本发明属于存储器及集成电路设计技术领域，具体涉及一种正高压电平转换电路。

背景技术

近年来，非易失性存储器适用于代码及数据存储等大量不同种类的应用中。特别地，Flash存储器在存储图像、声音、音乐和视频等的便携式应用中得到广泛使用。Flash存储器在擦除和编程时，需要一个正高压来提供编程或擦除电压。这种情况下就需要电平转换电路将逻辑高电平转换成所需的高电压。

传统的正高压电平转换电路如图1所示，当输入端IN输入低电平时，通过反相器INV后，NMOS晶体管104的栅极为电源电压VDD,从而NMOS晶体管104导通，输出端OUT被拉到低电平VSS,使得PMOS晶体管101也导通。从而PMOS晶体管102的栅极电压被上拉到正高压端VPP,这使得PMOS晶体管102关断。因此，输出端OUT输出低电平VSS。

当输入端IN输入高电平时，NMOS晶体管103导通，NMOS晶体管104关断，从而PMOS晶体管102的栅极电压被下拉到低电平VSS，使得PMOS晶体管102导通，输出端OUT输出正高压端VPP，通过反馈使得PMOS晶体管101关断。可见，正高压电平转换电路的输出端OUT实现了从正高压端VPP到低电平VSS的切换，完成了输入端IN由逻辑高电平VDD向正高压端VPP的转换功能。

然而，对于图1所示的传统的电平转换电路，NMOS晶体管的源漏两端要承受从VPP到VSS的全电压摆幅。随着半导体工艺技术的不断提高，半导体芯片的集成度也越来越高，从而场效应晶体管的尺寸也逐步下降。高的源漏电压容易引起漏极感应势垒降低效应（DIBL，Drain Induction Barrier Lower），这是小尺寸场效应晶体管中所出现的一种不良现象，即是当沟道长度减小，电压Vds增加，使得漏极与源极的耗尽层靠近时，沟道中的电力线可以从漏区穿越到源区，并导致源极端势垒高度降低，从而源区注入到沟道的电子数量增加，结果漏极电流增加。使得场效应管的阈值电压降低，功耗增大。过高的源漏电压也会造成场效应管的漏极击穿，使得电平转换电路的性能下降，甚至不能工作，从而影响芯片的整体性能。

发明内容

本发明的目的在于克服现有技术存在的问题，提供一种正高压电平转换电路。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种正高压电平转换电路，主要包括第一信号输入端IN1、第二信号输入端IN2、第一与非门NAND1、第二与非门NAND2、以及相应的各MOS管，其中：

第一PMOS管和第二PMOS管的源极及衬底连接正高压端VPP，所述第一PMOS管的栅极分别连接第二PMOS管的漏极、第一NMOS管的栅极、第二NMOS管的漏极和第四NMOS管的漏极，其互连的公共端为第一信号输出端OUT，所述第一PMOS管的漏极分别连接第二PMOS管的栅极、第一NMOS管的漏极、第二NMOS管的栅极和第三NMOS管的漏极，其互连的公共端为第二信号输出端OUTb；

所述第一与非门NAND1的输出端分别连接第三NMOS管的源极、第一NMOS管的源极和第四NMOS管的栅极，所述第二与非门NAND2的输出端分别连接第三NMOS管的栅极、第二NMOS管的源极和第四NMOS管的源极；

所述第一与非门NAND1的第一输入端连接第一信号输入端IN1，第二输入端连接第二信号输入端IN2；

所述第二与非门NAND2的第一输入端通过反相器INV连接第一信号输入端IN1，第二输入端连接第二信号输入端IN2。

进一步的，所述第一与非门NAND1的输出端还连接第三NMOS管和第一NMOS管的衬底。

进一步的，所述第二与非门NAND2的输出端还连接第二NMOS管和第四NMOS管的衬底。

本发明的有益效果是:

采用本发明技术方案，电路结构简单，场效应管两端的电压摆幅从VPP下降到了VPP-VDD,降低了DIBL效应的影响，增加了场效应管的寿命，增强了电路可靠性，在一定程度上提高了电平转换电路所能转换的正高压值VPP。同时由于电压摆幅的下降，降低了高压转换的功耗，从整体上加强了电路的性能。

附图说明

图1为传统的电平转换电路结构示意图；

图2 为本发明的电平转换电路示意图。

图中标号说明：101、PMOS晶体管，102、PMOS晶体管，103、NMOS晶体管，104、NMOS晶体管，201、第一PMOS晶体管，202、第二PMOS晶体管，203、第一NMOS晶体管，204、第二NMOS晶体管，205、第三NMOS晶体管，206、第四NMOS晶体管。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

如图2所示，一种正高压电平转换电路，包括：第一信号输入端IN1，第二信号输入端IN2，第一信号输出端OUT，第二信号输出端OUTb，反向器INV，第一与非门NAND1，第二与非门NAND2，第一PMOS晶体管201，第二PMOS晶体管202,第一NMOS晶体管203，第二NMOS晶体管204，第三NMOS晶体管205，第四NMOS晶体管206，其中：

第一PMOS管201和第二PMOS管202的源极及衬底连接正高压端VPP，所述第一PMOS管201的栅极分别连接第二PMOS管202的漏极、第一NMOS管203的栅极、第二NMOS管204的漏极和第四NMOS管206的漏极，其互连的公共端为第一信号输出端OUT，所述第一PMOS管201的漏极分别连接第二PMOS管202的栅极、第一NMOS管203的漏极、第二NMOS管204的栅极和第三NMOS管205的漏极，其互连的公共端为第二信号输出端OUTb；

所述第一与非门NAND1的输出端分别连接第三NMOS管205的源极、第一NMOS管203的源极和第四NMOS管206的栅极，所述第二与非门NAND2的输出端分别连接第三NMOS管205的栅极、第二NMOS管204的源极和第四NMOS管206的源极；

所述第一与非门NAND1的输出端还连接第三NMOS管205和第一NMOS管203的衬底。

所述第二与非门NAND2的输出端还连接第二NMOS管204和第四NMOS管206的衬底。

以下对图2所示的本实施例中电平转换电路的工作原理及过程做详细说明：

一般在Flash存储器电路中，高电压VPP由电荷泵电路产生，所以VPP会经历一个缓慢的上升时间。第二信号输入端IN2在初始状态时为高电平VDD，当高电压上升到1/2VPP时，第二信号输入端IN2变为低电平VSS。

当第一信号输入端IN1输入高电平VDD时，由于初始状态下第二信号输入端IN2为高电平VDD，所以第一与非门NAND1输出低电平VSS，第二与非门NAND2输出高电平VDD，第三NMOS晶体管205导通，第四NMOS晶体管206截止。第二信号输出端OUTb被第一与非门NAND1的输入端下拉到低电平VSS，使得第二PMOS晶体管202导通，在第二PMOS晶体管202的上拉作用下，第一信号输出端OUT随着高电压VPP的上升而升高，并通过反馈反馈作用于第一PMOS晶体管201的栅极使得第一PMOS晶体管201截止，第二信号输出端OUTb维持低电平VSS。

当高电压上升到1/2VPP时，第二信号输入端IN2下降为低电平VSS。此时，第一与非门NAND1与第二与非门NAND2同时输出高电平VDD。当高电压上升到最终电压VPP后，第二NMOS晶体管204和第四NMOS晶体管206的源极电压为高电平VDD，漏极电压为第一信号输出端OUT的电压VPP。高电压VPP同时作用于第一NMOS晶体管203的栅极，使得第一NMOS晶体管203导通，第二信号输出端OUTb被第一与非门NAND1的输出端充电到VDD。

当第一信号输入端IN1输入低电平VSS时，由于初始状态下第二信号输入端IN2为高电平VDD，所以第一与非门NAND1输出高电平VDD，第二与非门NAND2输出低电平VSS，第三NMOS晶体管205截止，第四NMOS晶体管206导通。第一信号输出端OUT被第二与非门NAND2的输入端下拉到低电平VSS，使得第一PMOS晶体管201导通，在第一PMOS晶体管201的上拉作用下，第二信号输出端OUTb随着高电压VPP的上升而升高，并通过反馈反馈作用于第二PMOS晶体管202的栅极使得第二PMOS晶体管202截止，第一信号输出端OUT维持低电平VSS。

当高电压上升到1/2VPP时，第二信号输入端IN2下降为低电平VSS。此时，第一与非门NAND1与第二与非门NAND2同时输出高电平VDD。当高电压上升到最终电压VPP后，第一NMOS晶体管203和第三NMOS晶体管205的源极电压为高电平VDD，漏极电压为第二信号输出端OUTb的电压VPP。高电压VPP同时作用于第二NMOS晶体管204的栅极，使得第二NMOS晶体管204导通，第一信号输出端OUT被第二与非门NAND2的输出端充电到VDD。

传统的电平转换电路场效应管两端的电压摆幅为0到VPP，本发明的电平转换电路通过加入第二信号输入端IN2以及第一与非门NAND1和第二与非门NAND2有效降低了场效应管两端的电压摆幅，使得电压摆幅仅为VDD到VPP。降低了DIBL效应的影响，增加了场效应管的寿命，增强了电路可靠性，在一定程度上提高了电平转换电路所能转换的正高压值VPP。由于电压摆幅的下降，降低了高压转换的功耗，从整体上加强了电路的性能。电路结构简单，具有很高的实用价值和广阔的市场前景。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种正高压电平转换电路，其特征在于，主要包括第一信号输入端IN1、第二信号输入端IN2、第一与非门NAND1、第二与非门NAND2、以及相应的各MOS管，其中：

2.根据权利要求1所述的正高压电平转换电路，其特征在于，所述第一与非门NAND1的输出端还连接第三NMOS管205和第一NMOS管203的衬底。

3.根据权利要求1所述的正高压电平转换电路，其特征在于，所述第二与非门NAND2的输出端还连接第二NMOS管204和第四NMOS管206的衬底。