CN101471136B - 一种防止eeprom编程串扰的电路和方法 - Google Patents

一种防止eeprom编程串扰的电路和方法 Download PDF

Info

Publication number
CN101471136B
CN101471136B CN2007101731076A CN200710173107A CN101471136B CN 101471136 B CN101471136 B CN 101471136B CN 2007101731076 A CN2007101731076 A CN 2007101731076A CN 200710173107 A CN200710173107 A CN 200710173107A CN 101471136 B CN101471136 B CN 101471136B
Authority
CN
China
Prior art keywords
voltage
tube
storage unit
eeprom
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101731076A
Other languages
English (en)
Other versions
CN101471136A (zh
Inventor
韩嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN2007101731076A priority Critical patent/CN101471136B/zh
Publication of CN101471136A publication Critical patent/CN101471136A/zh
Application granted granted Critical
Publication of CN101471136B publication Critical patent/CN101471136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了防止EEPROM编程串扰的电路，包括：EEPROM存储单元中的相邻的位A和位B，所述位A中包括第一高压管(M1)和第一存储单元管(M3)，所述位B中包括第二高压管(M2)和第二存储单元管(M4)，大于所述第一存储单元管(M3)的负阈值绝对值的电压(Vx)连接在与位A的编程/擦除节点(a)相连的位置(c)处。本发明还公开了利用上述电路防止EEPROM编程串扰的方法，在对位B的擦除开始之前，在与位A的编程/擦除节点(a)相连的位置(c)处加上一个大于所述第一存储单元管(M3)的负阈值绝对值的电压(Vx)。本发明可以应用于EEPROM的编程/擦除中。

Description

一种防止EEPROM编程串扰的电路和方法
技术领域
本发明涉及电可擦除只读存储器(EEPROM)，特别涉及一种防止EEPROM编程串扰的电路和方法。
背景技术
在EEPROM存储单元的擦除过程中，同一个字的相邻两个位之间有时候会相互串扰，导致编程的失败。
现借助本发明的图1来说明上述串扰问题的发生，图1中包括EEPROM单元电路的同一字的相邻两个位，其中M1和M2为高压管，M3和M4为EEPROM存储单元管。节点g连接到M3和M4的控制栅，用于编程/擦除控制。节点h为选择晶体管M1和M2的栅控制节点，当需要对M3、M4进行编程/擦除时，节点h为高压(例如16V)以使节点a和b分别通过M1和M2分别对M3、M4进行编程/擦除。
在现有技术的电路中，假设M3未被编程(即浮栅中无电子，晶体管阈值为负)而M4已被编程(即浮栅中有电子，阈值为正)；如果这时需要对该电路进行擦除，且擦除的目的为只擦除M4，而令M3保持不变；那么在擦除过程开始时，现有技术的电路一般令节点a的电压为零伏即“0V”并且令节点b的电压为高压即“HV”，同时使节点f浮空，则高压“HV”会出现在M4管的漏源极即节点e和f使M4浮栅中的电子抽出，则M4阈值电压将由正值趋于0V并进而趋向负值。当M4阈值变为负阈值时，由于此时其栅压为0V，M4具有正栅源偏置从而趋向于形成沟道而导通。另一方面，M1导通使节点d为0V，由于M3为负阈值，M3趋向于形成沟道而导通。那么，在M4阈值变为负值从而具有足够栅偏压的情况下，将形成由节点e流到f进而流到d和a的电流，形成依次经由M2、M4、M3和M1到GND的漏电通路。这将可能导致对M4的擦除失败，并在一定程度上增加电路功耗。
发明内容
针对上述电路的缺陷，本发明的目的就在于防止同一字的相邻两个位之间的编程串扰。
因此，本发明提出一种防止EEPROM编程串扰的电路，包括：EEPROM存储单元中的一个字中相邻的位A和位B，所述位A中包括第一高压管M1和第一存储单元管M3，所述位B中包括第二高压管M2和第二存储单元管M4，大于所述第一存储单元管M3的负阈值绝对值的电压Vx连接在与位A的编程/擦除节点a相连的一个位置c处。
进一步地，产生所述Vx的电路包括：由第一和第二NMOS管N1和N2组成的第一源极跟随器，和由第一和第二PMOS管P1和P2组成的第二源极跟随器；其中，第一稳定电压Vref连接到所述第二NMOS管N2的栅极，第二稳定电压VrefP连接到所述第一PMOS管P1的栅极；并且所述第一源极跟随器的输出端连接到所述第二源极跟随器的输入端，且所述第二源极跟随器的输出端电压Vx连接到所述第一源极跟随器的第一NMOS管N1的栅极。
本发明还提出一种防止EEPROM编程串扰的方法，在对EEPROM存储单元中的所述位B的擦除开始之前，在与所述位A的编程/擦除节点a相连的位置c处加上一个大于所述第一存储单元管M3的负阈值绝对值的电压Vx。
使用本发明的电路，在对位B的擦除开始之前，即在与位A的编程/擦除节点a相连的位置c处加上一个大于所述第一存储单元管M3的负阈值绝对值的电压Vx，这样可以有效地防止编程串扰的发生。
附图说明
图1为本发明的防止EEPROM编程串扰的电路示意图；
图2为图1中所示的电压Vx的产生电路示意图。
具体实施方式
下面结合附图，详细说明本发明的防止EEPROM编程串扰的电路和方法。
如图1所示，本发明提出，在对EEPROM存储单元中的位的擦除开始之前，即在图中c处加上一个大于M3负阈值绝对值的电压Vx。在擦除开始后，节点h变为“HV”时，M1导通使d点电压也为Vx。这时由于M3的源栅偏置电压大于其阈值电压绝对值，从而M3完全截止，阻断从节点f到d(进而到a)的漏电通路，从而有效地防止了编程串扰的发生。
Vx电压的产生可以使用如图2所示的电路，其包括：由第一和第二NMOS管N1和N2组成的第一源极跟随器，和由第一和第二PMOS管P1和P2组成的第二源极跟随器。其中，第一稳定电压Vref连接到所述第二NMOS管N2的栅极，第二稳定电压VrefP连接到所述第一PMOS管P1的栅极；并且所述第一源极跟随器的输出端连接到所述第二源极跟随器的输入端，且所述第二源极跟随器的输出端电压Vx连接到所述第一源极跟随器的第一NMOS管N1的栅极。
图2中所示的稳定电压Vref和VrefP分别为N2和P1提供偏置电压使其开启；N1和N2组成的第一源极跟随器，使net2的电压约比net1下降一个NMOS管的阈值电压；P2和P1形成第二源极跟随器，从而使net3的电压约比net2上升一个PMOS管的阈值电压。
所以，V(net3)＝Vx-Vth(NMOS)+Vth(PMOS)，即V(net3)约等于Vx。因为由P2和P1形成源极跟随器以驱动net3，所以net3处具有较小的输出阻抗，因而可以有效地把电压钳制为Vx左右，在负载适当的情况下，使Vx保持稳定。
在本发明的精神范围内，本领域的技术人员可在上述发明内容的基础上进行各种修改或等同替换，这些修改应当视为落在本发明的保护范围之内。本发明的保护范围由权利要求确定。

Claims (2)

1.一种防止EEPROM编程串扰的电路，其特征在于，包括：EEPROM存储单元中的一个字中相邻的位A和位B，所述位A中包括第一高压管(M1)和第一存储单元管(M3)，所述位B中包括第二高压管(M2)和第二存储单元管(M4)，所述第一高压管(M1)的漏极与所述第一存储单元管(M3)的源极相连，所述第二高压管(M2)的漏极与所述第二存储单元管(M4)的源极相连，所述第一高压管(M1)的源极为编程/擦除节点(a)，大于所述第一存储单元管(M3)的负阈值绝对值的电压Vx连接在与位A的编程/擦除节点(a)相连的一个位置(c)处；
产生所述Vx的电路包括：由第一NMOS管(N1)和第二NMOS管(N2)组成的第一源极跟随器，和由第一PMOS管(P1)和第二PMOS管(P2)组成的第二源极跟随器；
其中，第一稳定电压(Vref)连接到所述第二NMOS管(N2)的栅极，第二稳定电压(VrefP)连接到所述第一PMOS管(P1)的栅极；并且所述第一源极跟随器的输出端连接到所述第二源极跟随器的输入端，且所述第二源极跟随器的输出端电压(Vx)连接到所述第一源极跟随器的第一NMOS管(N1)的栅极。
2.一种使用如权利要求1所述的电路防止EEPROM编程串扰的方法，其特征在于，在对EEPROM存储单元中的所述位B的擦除开始之前，在与所述位A的编程/擦除节点(a)相连的位置(c)处加上一个大于所述第一存储单元管(M3)的负阈值绝对值的电压(Vx)。
CN2007101731076A 2007-12-26 2007-12-26 一种防止eeprom编程串扰的电路和方法 Active CN101471136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101731076A CN101471136B (zh) 2007-12-26 2007-12-26 一种防止eeprom编程串扰的电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101731076A CN101471136B (zh) 2007-12-26 2007-12-26 一种防止eeprom编程串扰的电路和方法

Publications (2)

Publication Number Publication Date
CN101471136A CN101471136A (zh) 2009-07-01
CN101471136B true CN101471136B (zh) 2012-07-11

Family

ID=40828516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101731076A Active CN101471136B (zh) 2007-12-26 2007-12-26 一种防止eeprom编程串扰的电路和方法

Country Status (1)

Country Link
CN (1) CN101471136B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345940B (zh) * 2013-06-04 2016-01-27 上海华力微电子有限公司 flash抗编程串扰的优化方法
US9799408B2 (en) * 2016-02-23 2017-10-24 Texas Instruments Incorporated Memory circuit with leakage compensation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966328A (en) * 1998-02-18 1999-10-12 Nec Corporation Nonvolatile semiconductor memory device having a program area
US6061270A (en) * 1997-12-31 2000-05-09 Samsung Electronics Co., Ltd. Method for programming a non-volatile memory device with program disturb control
US6175519B1 (en) * 1999-07-22 2001-01-16 Macronix International Co., Ltd. Virtual ground EPROM structure
CN1444231A (zh) * 2002-02-27 2003-09-24 三因迪斯克公司 减少非易失性存储器的编程和读取干扰的操作技术
CN101047361A (zh) * 2006-01-31 2007-10-03 精工电子有限公司 电压电平移位电路和半导体集成电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061270A (en) * 1997-12-31 2000-05-09 Samsung Electronics Co., Ltd. Method for programming a non-volatile memory device with program disturb control
US5966328A (en) * 1998-02-18 1999-10-12 Nec Corporation Nonvolatile semiconductor memory device having a program area
US6175519B1 (en) * 1999-07-22 2001-01-16 Macronix International Co., Ltd. Virtual ground EPROM structure
CN1444231A (zh) * 2002-02-27 2003-09-24 三因迪斯克公司 减少非易失性存储器的编程和读取干扰的操作技术
CN101047361A (zh) * 2006-01-31 2007-10-03 精工电子有限公司 电压电平移位电路和半导体集成电路

Also Published As

Publication number Publication date
CN101471136A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN102270984A (zh) 一种正高压电平转换电路
CN103312158B (zh) 升压电路
CN107045893A (zh) 一种消除闪存编程干扰的电路
CN102118156A (zh) 一种用于otp外围电路的电平转换电路及转换方法
CN101471136B (zh) 一种防止eeprom编程串扰的电路和方法
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
JP5308721B2 (ja) レベルシフト回路
CN111193506B (zh) 一种带电压隔离的低功耗pmos管衬底切换电路
CN103809637B (zh) 电压调整电路
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN103235625B (zh) 一种低电压跟随的电压基准电路
CN104766631B (zh) 一种正负高压电平转换电路
CN102184745B (zh) 闪存及其编程方法
CN104900266B (zh) Eeprom存储单元门极控制信号产生电路
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN103106921B (zh) 用于行译码电路的电平位移器
CN104050999B (zh) 一种为浮栅存储器提供正负高压的字线驱动方法
CN111508544B (zh) 一种受耐压限制的负高压到电源的切换电路
CN210629454U (zh) 一种基于低压cmos工艺的数字电平转换电路
CN103138738B (zh) 跟踪电路
CN102749953A (zh) 半导体集成电路装置
CN105761743B (zh) 行译码器及存储器
CN112331245A (zh) 适用于非易失性存储器的电压选择电路
CN102122949B (zh) 一种闪存电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG INTEGRATED CIRCUIT CO., LTD.

Free format text: FORMER OWNER: BEILING CO LTD, SHANGHAI

Effective date: 20110330

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 NO. 810, YISHAN ROAD, SHANGHAI TO: 201203 NO. 39, LANE 572, BIBO ROAD, ZHANGJIANG, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20110330

Address after: 201203 No. 572, Lane 39, blue wave road, Zhangjiang, Shanghai

Applicant after: Shanghai Huahong Integrated Circuit Co., Ltd.

Address before: 200233 No. 810, Shanghai, Yishan Road

Applicant before: Beiling Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant