CN101047361A - 电压电平移位电路和半导体集成电路 - Google Patents

电压电平移位电路和半导体集成电路 Download PDF

Info

Publication number
CN101047361A
CN101047361A CNA2007100879485A CN200710087948A CN101047361A CN 101047361 A CN101047361 A CN 101047361A CN A2007100879485 A CNA2007100879485 A CN A2007100879485A CN 200710087948 A CN200710087948 A CN 200710087948A CN 101047361 A CN101047361 A CN 101047361A
Authority
CN
China
Prior art keywords
mos transistor
type mos
circuit
voltage
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100879485A
Other languages
English (en)
Other versions
CN101047361B (zh
Inventor
井村多加志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101047361A publication Critical patent/CN101047361A/zh
Application granted granted Critical
Publication of CN101047361B publication Critical patent/CN101047361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种电压电平移位电路，其包括：由P沟道增强型MOS晶体管(M1)和N沟道耗尽型MOS晶体管(M3)构成的第一电压电平移位电路；和由P沟道增强型MOS晶体管(M2)和N沟道耗尽型MOS晶体管(M4)构成的第二电压电平移位电路。在电压电平移位电路中，使用N沟道耗尽型MOS晶体管(M5)的栅－阴放大器电路串联连接到第一电压电平移位电路，使用N沟道耗尽型晶体管(M6)的栅－阴放大器电路串联连接到第二电压电平移位电路，和用于互补地控制各个栅－阴放大器电路的偏置电压的单元。结果，连接到差分放大器电路的输入、用于扩大信号的输入电压范围的电压电平移位电路的输出信号不受电源电压波动的影响。

Description

电压电平移位电路和半导体集成电路
技术领域
本发明涉及电压电平移位电路和包括使用该电压电平移位电路的差分放大器电路的半导体集成电路。更特别的是，本发明涉及一种具有改善的相对精确度和改善的电源抑制比的电压电平移位电路和一种使用该电压电平移位电路的半导体集成电路。
背景技术
在差分放大器电路等的输入级增加电压电平移位电路以扩大差分放大器电路的输入电压范围的技术通常被广泛使用(参见，例如，JP 05-22054 A)。
这样的电压电平移位电路，例如，在如图6A所示的恒定电压电路中，被插入到误差放大器(差分放大器电路)101的输入侧上，以用作用于在一些情况下扩大误差放大器(差分放大器电路)101的输入电压范围的电压电平移位电路100。在这样的恒定电压电路中，当输出低电压(例如，315mV)作为输出DCout时，为了减少连接到用于功率输出的功率MOS晶体管31的分压电阻器R1和R2的数目，优选地，借助电压反馈信号VFB来监控尽可能低的电压和设定从参考电压电路30输出的参考电压Vref为31.5mV。
然而，作为误差放大器101，如图6B所示的使用MOS晶体管的差分放大器电路经常被使用。在差分放大器电路(误差放大器)101中，N沟道增强型MOS晶体管M11的漏源电压(Vds)大约为200mV，而N沟道增强型MOS晶体管M9的栅源电压(Ggs)大约为400mV，并且因此，在差分放大器电路的输入端IN+和IN-处输入信号为600mV或更大是必要的。因此，通过电压电平移位电路100把将要输入至差分放大器电路(误差放大器)101的参考电压Vref(大约是315mV的信号)和电压反馈信号VFB的直流电势的电平移位成600mV或更大的信号是有必要的。
这样，当输入信号的直流电势的电平被电压电平移位电路沿正方向移位时，有时使用恒定电流电路作为负载的使用P沟道增强型MOS晶体管的源极跟随器电路。例如，图7示出示例性的传统的源极跟随器电路(参见BehzadRazavi的“Design of Analog CMOS Integrated Circuits”，Maruzen Co.，Ltd.，2003年3月30日，第82-91页)。
传统的源极跟随器电路使用由以电源电压作为参考输出恒定电压的偏置电压源14构成的恒定电流源和作为P沟道增强型晶体管M31的负载的P沟道增强型MOS晶体管M32。这里，输入电压的直流电势Vi和输出电压的直流电势Vo之间的关系是：
Vo＝Vi+VTP+(1/K)1/2，……(1)
其中恒定电流源提供的电流为I。这里，VTP和K分别是作为源极跟随器工作的P沟道增强型晶体管M31的阈值电压和电导系数。
值得注意的是存在传统的参考电压电路和电子设备(参见JP 2003-295957A)。然而，传统参考电压电路的目标是减小施加于参考电压电路的电压的差异以及使各个参考电压电路的输出电压之间的差异更小。传统的参考电压电路不涉及上述的电压电平移位电路(源极跟随器电路)。
当如图7所示的电压电平移位电路在差分放大器电路的输入处使用时，需要至少两个具有相同特性的电压电平移位电路。然而，当多个具有相同特性的电压电平移位电路被形成时，存在的问题在于，由于制造过程中的不均匀的精确度，使得在各个电压电平移位电路的输入电势和输出电势之间保持相同的差异是困难的。
另外，在如图7所示的电压电平移位电路中，由于电源电压的波动，用于提供恒定电流的晶体管M32的源漏电压波动，并且因此，存在的问题是由于沟道长度调制效应使得电源抑制比变差。
另外，如图7所示的电压电平移位电路具有的问题在于，因为在输出端通过作为负载的P沟道增强型晶体管M32的衬底和漏极端之间的寄生电容引起在电源电压的一侧上的波动，因此在低频(＜1kHz)下电源抑制比变差。
发明内容
作出本发明来解决上述问题，并且本发明的目的是提供一种电压电平移位电路，当需要多个电压电平移位电路时，该电路能在各个电压电平移位电路的输入电势和输出电势之间保持相同的差异并改善电源抑制比，以及提供一种使用该电压电平移位电路的半导体集成电路。
依照本发明的方面，所提供的电压电平移位电路包括：至少两个源极跟随器电路，用于移位输入信号的直流电压的电平和输出该输入信号的直流电压；栅-阴放大器电路，其每一个连接在每个源极跟随器电路和电源之间，用于为源极跟随器电路提供电源电压的偏置电压；用于借助来自没有串联连接在栅-阴放大器电路上的源极跟随器电路的偏置电压信号来控制每个栅-阴放大器电路的偏置电压的装置；和用于输出其电平被源极跟随器电路移位的信号作为差分放大器电路的输入信号的装置。
利用这样的结构，该电压电平移位电路由源极跟随器电路构成，并且栅-阴放大器电路被加到每个源极跟随器电路上。每个栅-阴放大器电路的偏置电压通过来自没有串联连接在栅-阴放大器电路上的源极跟随器电路的偏置电压信号来控制。
结果，当该电压电平移位电路在差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且源极跟随器电路的电源抑制比可以被改善。
另外，在本发明的电压电平移位电路中，每个源极跟随器电路包括：P沟道增强型MOS晶体管；和串联连接到P沟道增强型MOS晶体管以作为P沟道增强型MOS晶体管的恒定电流负载的N沟道耗尽型MOS晶体管；以及每个源极跟随器电路形成在P型衬底上。
利用这样的结构，P沟道增强型MOS晶体管和N沟道耗尽型MOS晶体管(恒定电流负载)形成在P型衬底上以形成源极跟随器电路。
结果，使用P沟道增强型MOS晶体管和N沟道耗尽型MOS晶体管的源极跟随器电路可以容易地形成在P型衬底上。
另外，在本发明的电压电平移位电路中，每个栅-阴放大器电路由至少一个N沟道耗尽型MOS晶体管构成。
利用这样的结构，栅-阴放大器电路可以容易地使用N沟道耗尽型MOS晶体管来形成。
另外，本发明的电压电平移位电路进一步包括：包括第一电压信号输入端(In1)、第一电压信号输出端(Out1)、和第一偏置电压输出端(B1)的第一源极跟随器电路；包括第二电压信号输入端(In2)、第二电压信号输出端(Out2)、和第二偏置电压输出端(B2)的第二源极跟随器电路；串联连接到第一源极跟随器电路的第一栅-阴放大器电路；串联连接到第二源极跟随器电路的第二栅-阴放大器电路；用于基于从第一偏置电压输出端(B1)输出的电压控制第二栅-阴放大器电路的偏置电压的装置；和用于基于从第二偏置电压输出端(B2)输出的电压控制第一栅-阴放大器电路的偏置电压的装置。
利用这样的结构，基于连接到第二源极跟随器电路的第二栅-阴放大器电路的偏置电压，控制连接到第一源极跟随器电路的第一栅-阴放大器电路的偏置电压。另外，基于连接到第一源极跟随器电路的第一栅-阴放大器电路的偏置电压，控制连接到第二源极跟随器电路的第二栅-阴放大器电路的偏置电压。换句话说，第一栅-阴放大器电路的偏置电压和第二栅-阴放大器电路的偏置电压被互补地控制以便彼此相等。
结果，当电压电平移位电路在差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且源极跟随器电路的电源抑制比可以被改善。
另外，本发明的电压电平移位电路进一步包括：第一源极跟随器电路，其包括：第一P沟道增强型MOS晶体管(M1)，其栅极端连接到第一电压信号输入端(In1)且其漏极端接地；和第一N沟道耗尽型MOS晶体管.(M3)，其源极端和栅极端连接到第一P沟道增强型MOS晶体管(M1)的源极端和第一电压信号输出端(Out1)，且其漏极端连接到第一偏置电压输出端(B1)；第二源极跟随器电路，其包括：第二P沟道增强型MOS晶体管(M2)，其栅极端连接到第二电压信号输入端(In2)且其漏极端接地；和第二N沟道耗尽型MOS晶体管(M4)，其源极端和栅极端连接到第二P沟道增强型MOS晶体管(M2)的源极端和第二电压信号输出端(Out2)，且其漏极端连接到第二偏置电压输出端(B2)；由第三N沟道耗尽型MOS晶体管(M5)构成的第一栅-阴放大器电路，其栅极端连接到第二偏置电压输出端(B2)，其源极端连接到第一N沟道耗尽型MOS晶体管(M3)的漏极端，且其漏极端被固定为电源电压；和由第四N沟道耗尽型MOS晶体管(M6)构成的第二栅-阴放大器电路，其栅极端连接到第一偏置电压输出端(B1)，其源极端连接到第二N沟道耗尽型MOS晶体管(M4)的漏极端，且其漏极端被固定为电源电压。
利用这样的结构，串联连接到第一源极跟随器电路的第一栅-阴放大器电路(M5)的栅极端被连接到第二源极跟随器电路的偏置电压输出端(B2)。另外，串联连接到第二源极跟随器电路的第二栅-阴放大器电路(M6)的栅极端被连接到第一源极跟随器电路的偏置电压输出端(B1)。这样，第一栅-阴放大器电路的偏置电压和第二栅-阴放大器电路的偏置电压被互补地控制以便彼此相等。
结果，当电压电平移位电路在差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且源极跟随器电路的电源抑制比可以被改善。
另外，本发明的电压电平移位电路包括：第一源极跟随器电路，其包括：第一P沟道增强型MOS晶体管(M1)，其栅极端连接到第一电压信号输入端(In1)且其漏极端接地；和第一N沟道耗尽型MOS晶体管(M3)，其源极端和栅极端连接到第一P沟道增强型MOS晶体管(M1)的源极端、第一电压信号输出端(Out1)、和第一偏置电压输出端(B1)；第二源极跟随器电路，其包括：第二P沟道增强型MOS晶体管(M2)，其栅极端连接到第二电压信号输入端(In2)且其漏极端接地；和第二N沟道耗尽型MOS晶体管(M4)，其源极端和栅极端连接到第二P沟道增强型MOS晶体管(M2)的源极端、第二电压信号输出端(Out2)、和第二偏置电压输出端(B2)；由第三N沟道耗尽型MOS晶体管(M5)构成的第一栅-阴放大器电路，其栅极端连接到第二偏置电压输出端(B2)，其源极连接到第一N沟道耗尽型MOS晶体管(M3)的漏极端，且其漏极端被固定为电源电压；和由第四N沟道耗尽型MOS晶体管(M6)构成的第二栅-阴放大器电路，其栅极端连接到第一偏置电压输出端(B1)，其源极端连接到第二N沟道耗尽型MOS晶体管(M4)的漏极端，且其漏极端被固定为电源电压。
利用这样的结构，串联连接到第一源极跟随器电路的第一栅-阴放大器电路(M5)的栅极端被连接到第二源极跟随器电路的第二偏置电压输出端(B2)。另外，串联连接到第二源极跟随器电路的第二栅-阴放大器电路(M6)的栅极端被连接到第一源极跟随器电路的第一偏置电压输出端(B1)。这样，第一栅-阴放大器电路的偏置电压和第二栅-阴放大器电路的偏置电压被互补地控制以便彼此相等。
结果，当电压电平移位电路在差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且源极跟随器电路的电源抑制比可以被改善。
另外，依照本发明的另一方面，所提供的电压电平移位电路包括：第一源极跟随器电路，其包括：第一P沟道增强型MOS晶体管(M21)，其栅极端连接到第一电压信号输入端(In11)且其漏极端接地；和第二P沟道增强型MOS晶体管(M22)，其漏极端连接到第一P沟道增强型MOS晶体管(M21)的源极端和第一电压信号输出端(Out11)以作为恒定电流负载；第二源极跟随器电路，其包括：第三P沟道增强型MOS晶体管(M23)，其栅极端连接到第二电压信号输入端(In12)且其漏极端接地；和第四P沟道增强型MOS晶体管(M24)，其漏极端连接到第三P沟道增强型MOS晶体管(M23)的源极端和第二电压信号输出端(Out12)以作为恒定电流负载；由N沟道耗尽型MOS晶体管(M26)构成的栅-阴放大器电路，其栅极端连接到固定电势，其源极端连接到第二P沟道增强型MOS晶体管(M22)的源极端和第四P沟道增强型MOS晶体管(M24)的源极端，并且其漏极端被固定为电源电压；和第五P沟道增强型MOS晶体管(M25)，其与第二P沟道增强型MOS晶体管(M22)以及第四P沟道增强型MOS晶体管(M24)一起形成电流镜像电路，用于使与参考电流(Iref)相同的电流流过第二P沟道增强型MOS晶体管(M22)和第四P沟道增强型MOS晶体管(M24)。
利用这样的结构，将一个共用的栅-阴放大器电路添加到第一源极跟随器电路和第二源极跟随器电路。另外，借助电流镜像电路使相同的恒定电流流过分别作为第一源极跟随器电路和第二源极跟随器电路的恒定电流负载的晶体管。
结果，当电压电平移位电路在差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且源极跟随器电路的电源抑制比可以被改善。
另外，依照本发明的另一方面，所提供的半导体集成电路包括上述的电压电平移位电路。
结果，当电压电平移位电路在半导体集成电路的差分放大器电路的输入处使用时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且电源抑制比可以被改善。
依照本发明，当需要多个电压电平移位电路(源极跟随器电路)时，各个电压电平移位电路的输入电势和输出电势之间的相同差异可以被精确地保持，并且电源抑制比可以被改善。
附图说明
在附图中：
图1示出了依照本发明的第一实施例的电压电平移位电路；
图2示出了依照本发明的第二实施例的电压电平移位电路；
图3示出了晶体管M5和M6的漏-源电压和漏极电流之间的关系；
图4示出了依照本发明的晶体管M5和M6的漏-源电压和漏极电流之间的关系；
图5示出了依照本发明的第三实施例的电压电平移位电路；
图6A和6B示出了电压电平移位电路的示例性使用；以及
图7示出了示例性的传统源极跟随器电路。
具体实施方式
参照附图，现在将在下面描述用于实施本发明的最佳模式。
(第一实施例)
图1示出了依照本发明的第一实施例的电压电平移位电路。在图1中，被虚线100包围的部分作为电压电平移位电路工作，而被虚线101包围的部分作为差分放大器电路工作。另外，图1所示的电路形成于P型衬底上。
晶体管M1是P沟道增强型MOS晶体管，并且第一信号输入端(In1)102连接到它的栅极。晶体管M3是N沟道耗尽型MOS晶体管，并且由于它的栅极和它的源极彼此连接，因此它作为恒定电流源工作。这样，由晶体管M1和晶体管M3构成的电路作为源极跟随器电路工作，且晶体管M3(恒定电流源)作为负载，并且该电路的功能是将第一信号输入端(In1)102的输入电压的直流分量移位到正电源电压侧以及输出该移位的直流分量。
因此，由晶体管M1和晶体管M3构成的源极跟随器电路作为第一电压电平移位电路工作，用于将从信号输入端(In1)102输入的信号的直流分量移位到正电压方向以及用于输出该移位的直流分量到信号输出端(Out1)103。
晶体管M2是P沟道增强型MOS晶体管，并且第二信号输入端(In2)105被连接到它的栅极。晶体管M4是N沟道耗尽型MOS晶体管，并且由于它的栅极和它的源极彼此连接，因此它作为恒定电流源工作。这样，由晶体管M2和晶体管M4构成的电路作为源极跟随器电路工作，且晶体管M4(恒定电流源)作为负载，并且该电路的功能是将第二信号输入端(In2)105的输入电压的直流分量移位到正电源电压侧以及输出该移位的直流分量。
因此，由晶体管M2和晶体管M4构成的源极跟随器电路作为第二电压电平移位电路工作，用于将从第二信号输入端(In2)105输入的信号的直流分量移位到正电压方向以及用于输出该移位的直流分量至信号输出端(Out2)106。
晶体管M5是N沟道耗尽型MOS晶体管，并且串联连接到第一电压电平移位电路。晶体管M5的栅极端连接到晶体管M4的漏极端，其是第二电压电平移位电路的偏置电压输出端(B2)107。
晶体管M6串联连接到第二电压电平移位电路。晶体管M6的栅极端连接到晶体管M3的漏极端，其是第一电压电平移位电路的偏置电压输出端(B1)104。
这样，晶体管M5的栅极端被偏置了恒定电压，其是第二电压电平移位电路的偏置输出端(B2)107的端电压，并且漏极电流由作为恒定电流源工作的晶体管M3决定，并且因此，即使电源电压VDD波动，晶体管M5的源极端电压也几乎不变化。所以，晶体管M5作为串联连接的第一电压电平移位电路的栅-阴放大器电路工作。
类似地，晶体管M6的栅极端被偏置了恒定电压，其是第一电压电平移位电路的偏置输出端(B1)104的端电压，并且漏极电流由作为恒定电流源工作的晶体管M4决定，并且因此，即使电源电压VDD波动，晶体管M6的源极端电压也几乎不变化。所以，晶体管M6作为串联连接的第二电压电平移位电路的栅-阴放大器电路工作。
参考图3，现在来描述晶体管M5和晶体管M6的工作。图3示出了耗尽型MOS晶体管M5和M6的漏-源电压和漏极电流之间的关系。当耗尽型MOS晶体管M5和M6的尺寸被适当设置时，通过耗尽型MOS晶体管M5和M6的漏极电流由电压电平移位电路来决定。
这里，认为由于掩模未对准等，漏-源电压和漏极电流之间的关系在耗尽型MOS晶体管M5和M6之间是不同的。
这时，耗尽型MOS晶体管M5的漏-源电压与耗尽型MOS晶体管M6的漏-源电压不同。然而，耗尽型MOS晶体管M5的栅电压是通过从在电压供应端VDD的电压减去耗尽型MOS晶体管M6的漏-源电压(偏置电压)来获得的。耗尽型MOS晶体管M6的栅电压是通过从在电压供应端VDD的电压减去耗尽型MOS晶体管M5的漏-源电压(偏置电压)来获得的。
因此，其漏-源电压比较高的耗尽型MOS晶体管M5的栅电压是其漏-源电压比较低的耗尽型MOS晶体管M6的漏-源电压和在电压供应端VDD的电压之间的差值，所以该栅电压上升，并且漏-源电压和漏极电流之间的关系按照图中箭头所指示的那样变化。关于耗尽型MOS晶体管M6，因为其漏-源电压比较低的耗尽型MOS晶体管M6的栅电压是其漏-源电压比较高的耗尽型MOS晶体管M5的漏-源电压和在电压供应端VDD的电压之间的差值，因此该栅电压下降，并且漏-源电压和漏极电流之间的关系按照图中箭头所指示的那样变化。
图4示出了耗尽型晶体管M5和M6的漏-源电压和漏极电流之间的关系。如图中所示，漏-源电压和漏极电流之间的关系如此变化使得漏-源电压处于相同的电势，提供给电压电平移位电路的电压处于相同的电势，并且因此，输出到电压电平移位电路的电压是相同的。
值得注意的是，当存在三个电压电平移位电路时，第一电压电平移位电路的耗尽型MOS晶体管的栅极端可以连接到第二电压电平移位电路的耗尽型MOS晶体管的源极端，第二电压电平移位电路的耗尽型MOS晶体管的栅极端可以连接到第三电压电平移位电路的耗尽型MOS晶体管的源极端，以及第三电压电平移位电路的耗尽型MOS晶体管的栅极端可以连接到第一电压电平移位电路的耗尽型MOS晶体管的源极端。这也可以减小施加于各个电压电平移位电路的电压差异，并且可以使各个输出电压的差异更小。类似地，这可以应用于存在多个电压电平移位电路的情况。
如上所述，通过由晶体管M5和晶体管M6所构成的栅-阴放大器电路的动作，可以使电源电压的波动分别对作为恒定电流源工作的晶体管M3和晶体管M4的漏-源电势的影响变得更小，并且可以使由于晶体管M3和M4的沟道长度调制效应引起的漏极电流变化变得更小。
另外，因为作为栅-阴放大器电路工作的晶体管M5和晶体管M6是由N沟道耗尽型MOS晶体管构成的，因此可以使由于寄生电容导致的源极端和漏极端之间的小信号的阻抗变得更高，并且可以使在低频(＜1kHz)下的电源抑制比变得更高。
(第二实施例)
图2示出了依照本发明的第二实施例的电压电平移位电路。
在图2所示电路中，被虚线100包围的部分作为电压电平移位电路工作，而被虚线101包围的部分作为差分放大器电路工作。另外，图2所示的电路形成于P型衬底上。
P沟道增强型MOS晶体管M1作为源极跟随器电路工作且由N沟道耗尽型MOS晶体管M3构成的恒定电流源作为负载，并且用于将输入电压的直流分量移位到正电源电压侧以及输出该移位的直流分量。
因此，由晶体管M1和晶体管M3构成的源极跟随器电路作为第一电压电平移位电路工作，用于将从信号输入端(In1)102输入的信号的直流分量移位到正电压方向以及用于输出该移位的直流分量至信号输出端(Out1)103。
P沟道增强型MOS晶体管M2作为源极跟随器电路工作且由N沟道耗尽型MOS晶体管M4构成的恒定电流源作为负载，并且用于将输入电压的直流分量移位到正电源电压侧以及输出该移位的直流分量。
因此，由晶体管M2和晶体管M4构成的源极跟随器电路作为第二电压电平移位电路工作，用于将从信号输入端(In2)105输入的信号的直流分量移位到正电压方向以及用于输出该移位的直流分量至信号输出端(Out2)106。
N沟道耗尽型MOS晶体管M5串联连接到第一电压电平移位电路。晶体管M5的栅极端连接到晶体管M4的栅极端，其是第二电压电平移位电路的偏置电压输出端(B2)107。
晶体管M6串联连接到第二电压电平移位电路。晶体管M6的栅极端连接到晶体管M3的栅极端，其是第一电压电平移位电路的偏置电压输出端(B1)104。
晶体管M5的栅极端被偏置了恒定电压，该恒定电压是第二电压电平移位电路的偏置电压输出端(B2)107的端电压，并且漏极电流由作为恒定电流源工作的晶体管M3决定，并且因此，即使电源电压波动，晶体管M5的源极端电压也几乎不发生变化。因此，晶体管M5作为串联连接的第一电压电平移位电路的栅-阴放大器电路工作。
晶体管M6的栅极端被偏置了恒定电压，该恒定电压是第一电压电平移位电路的偏置电压输出端(B1)104的端电压，并且漏极电流由作为恒定电流源工作的晶体管M4决定，并且因此，即使电源电压波动，晶体管M6的源极端电压也几乎不发生变化。因此，晶体管M6作为串联连接的第二电压电平移位电路的栅-阴放大器电路工作。
通过由晶体管M5和晶体管M6所构成的栅-阴放大器电路的动作，可以使电源电压的波动分别对作为恒定电流源工作的晶体管M3和晶体管M4的漏-源电势的影响变得更小，并且可以使由于晶体管M3和M4的沟道长度调制效应引起的漏极电流的变化变得更小。
另外，因为作为栅-阴放大器电路工作的晶体管M5和晶体管M6是由N沟道耗尽型MOS晶体管构成的，因此可以使由于寄生电容导致的源极端和漏极端之间的小信号的阻抗变得更高，并且可以使在低频(＜1kHz)下的电源抑制比变得更高。
(第三实施例)
图5示出了依照本发明的第三实施例的电压电平移位电路。
在图5所示的电压电平移位电路中，P沟道增强型MOS晶体管M21和P沟道增强型MOS晶体管M22构成第一电压电平移位电路(源极跟随器电路)，而P沟道增强型MOS晶体管M23和P沟道增强型MOS晶体管M24构成第二电压电平移位电路(源极跟随器电路)。
恒定电流源20、P沟道增强型MOS晶体管M25、P沟道增强型MOS晶体管M22、和P沟道增强型MOS晶体管M24构成了电流镜像电路。利用这样的结构，当恒定电流源20被用于通过P沟道增强型MOS晶体管M25馈送恒定电流(参考电流Iref)时，由于电流镜像效应，与参考电流Iref相等的电流I流过P沟道增强型MOS晶体管M22和M24。
N沟道耗尽型MOS晶体管M26的源极端连接到晶体管M25，M22，和M24的源极端。晶体管M26作为由晶体管M21和晶体管M22构成的第一电压电平移位电路以及由晶体管M23和晶体管M24构成的第二电压电平移位电路的栅-阴放大器电路工作。值得注意的是，电流3×I流过用作栅-阴放大器电路的N沟道耗尽型MOS晶体管M26。
这样，通过由晶体管M26构成的栅-阴放大器电路的动作，可以使电源电压的波动对电压电平移位电路(源极跟随器电路)的影响变得更小。
在上面描述了本发明的实施例。依照本发明的电压电平移位电路并不限于此，并且在不脱离本发明的范围的情况下多种修改当然是可以的。
依照本发明，当需要多个电压电平移位电路时，可以保持各个电压电平移位电路的输入电势和输出电势之间的相同差异，并且电源抑制比可以被改善，并且因此，本发明对于包含差分放大器电路等的半导体集成电路是有用的。

Claims (9)

1、一种电压电平移位电路，包括：
至少两个源极跟随器电路，用于移位输入信号的直流电压的电平并输出该输入信号的直流电压；
栅-阴放大器电路，其每一个连接在每个源极跟随器电路和电源之间，用于为源极跟随器电路施加电源电压的偏置电压；
用于借助来自没有串联连接到栅-阴放大器电路的源极跟随器电路的偏置电压信号来控制每个栅-阴放大器电路的偏置电压的装置；和
用于输出其电平被源极跟随器电路移位的信号作为差分放大器电路的输入信号的装置。
2、依照权利要求1所述的电压电平移位电路，其中：
每个源极跟随器电路包括：
P沟道增强型MOS晶体管；和
N沟道耗尽型MOS晶体管，其串联连接到该P沟道增强型MOS晶体管以作为该P沟道增强型MOS晶体管的恒定电流负载；以及
每个源极跟随器电路形成于P型衬底上。
3、依照权利要求1所述的电压电平移位电路，其中每个栅-阴放大器电路由至少一个N沟道耗尽型MOS晶体管构成。
4、依照权利要求1所述的电压电平移位电路，进一步包括：
第一源极跟随器电路，其包括第一电压信号输入端(In1)，第一电压信号输出端(Out1)，和第一偏置电压输出端(B1)；
第二源极跟随器电路，其包括第二电压信号输入端(In2)，第二电压信号输出端(Out2)，和第二偏置电压输出端(B2)；
串联连接到第一源极跟随器电路的第一栅-阴放大器电路；
串联连接到第二源极跟随器电路的第二栅-阴放大器电路；
用于基于从第一偏置电压输出端(B1)输出的电压控制第二栅-阴放大器电路的偏置电压的装置；和
用于基于从第二偏置电压输出端(B2)输出的电压控制第一栅-阴放大器电路的偏置电压的装置。
5、依照权利要求4所述的电压电平移位电路，进一步包括：
第一源极跟随器电路，其包括：
第一P沟道增强型MOS晶体管(M1)，其栅极端连接到第一电压信号输入端(In1)且其漏极端接地；和
第一N沟道耗尽型MOS晶体管(M3)，其源极端和栅极端连接到第一P沟道增强型MOS晶体管(M1)的源极端和第一电压信号输出端(Out1)，并且其漏极端连接到第一偏置电压输出端(B1)；
第二源极跟随器电路，其包括：
第二P沟道增强型MOS晶体管(M2)，其栅极端连接到第二电压信号输入端(In2)且其漏极端接地；和
第二N沟道耗尽型MOS晶体管(M4)，其源极端和栅极端连接到第二P沟道增强型MOS晶体管(M2)的源极端和第二电压信号输出端(Out2)，并且其漏极端连接到第二偏置电压输出端(B2)；
由第三N沟道耗尽型MOS晶体管(M5)构成的第一栅-阴放大器电路，其栅极端连接到第二偏置电压输出端(B2)，其源极端连接到第一N沟道耗尽型MOS晶体管(M3)的漏极端，并且其漏极端被固定为电源电压；和
由第四N沟道耗尽型MOS晶体管(M6)构成的第二栅-阴放大器电路，其栅极端连接到第一偏置电压输出端(B1)，其源极端连接到第二N沟道耗尽型MOS晶体管(M4)的漏极端，并且其漏极端被固定为电源电压。
6、依照权利要求4所述的电压电平移位电路，进一步包括：
第一源极跟随器电路，其包括：
第一P沟道增强型MOS晶体管(M1)，其栅极端连接到第一电压信号输入端(In1)且其漏极端接地；和
第一N沟道耗尽型MOS晶体管(M3)，其源极端和栅极端连接到第一P沟道增强型MOS晶体管(M1)的源极端、第一电压信号输出端(Out1)和第一偏置电压输出端(B1)；
第二源极跟随器电路，其包括：
第二P沟道增强型MOS晶体管(M2)，其栅极端连接到第二电压信号输入端(In2)且其漏极端接地；和
第二N沟道耗尽型MOS晶体管(M4)，其源极端和栅极端连接到第二P沟道增强型MOS晶体管(M2)的源极端、第二电压信号输出端(Out2)和第二偏置电压输出端(B2)；
由第三N沟道耗尽型MOS晶体管(M5)构成的第一栅-阴放大器电路，其栅极端连接到第二偏置电压输出端(B2)，其源极端连接到第一N沟道耗尽型MOS晶体管(M3)的漏极端，并且其漏极端被固定为电源电压；和
由第四N沟道耗尽型MOS晶体管(M6)构成的第二栅-阴放大器电路，其栅极端连接到第一偏置电压输出端(B1)，其源极端连接到第二N沟道耗尽型MOS晶体管(M4)的漏极端，并且其漏极端被固定为电源电压。
7、一种半导体集成电路，包括依照权利要求1所述的电压电平移位电路。
8、一种电压电平移位电路，包括：
第一源极跟随器电路，其包括：
第一P沟道增强型MOS晶体管(M21)，其栅极端连接到第一电压信号输入端(In11)且其漏极端接地；和
第二P沟道增强型MOS晶体管(M22)，其漏极端连接到第一P沟道增强型MOS晶体管(M21)的源极端和第一电压信号输出端(Out11)以作为恒定电流负载；
第二源极跟随器电路，其包括：
第三P沟道增强型MOS晶体管(M23)，其栅极端连接到第二电压信号输入端(In12)且其漏极端接地；和
第四P沟道增强型MOS晶体管(M24)，其漏极端连接到第三P沟道增强型MOS晶体管(M23)的源极端和第二电压信号输出端(Out12)以作为恒定电流负载；
由N沟道耗尽型MOS晶体管(M26)构成的栅-阴放大器电路，其栅极端连接到固定电势，其源极端连接到第二P沟道增强型MOS晶体管(M22)的源极端和第四P沟道增强型MOS晶体管(M24)的源极端，以及其漏极端被固定为电源电压；和
第五P沟道增强型MOS晶体管(M25)，其与第二P沟道增强型MOS晶体管(M22)和第四P沟道增强型MOS晶体管(M24)一起形成电流镜像电路，用于使与参考电流(Iref)相等的电流流过第二P沟道增强型MOS晶体管(M22)和第四P沟道增强型MOS晶体管(M24)。
9、一种半导体集成电路，包括依照权利要求1所述的电压电平移位电路。
CN2007100879485A 2006-01-31 2007-01-31 电压电平移位电路和半导体集成电路 Expired - Fee Related CN101047361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006021764 2006-01-31
JP2006021764A JP4800781B2 (ja) 2006-01-31 2006-01-31 電圧レベルシフト回路、および半導体集積回路
JP2006-021764 2006-01-31

Publications (2)

Publication Number Publication Date
CN101047361A true CN101047361A (zh) 2007-10-03
CN101047361B CN101047361B (zh) 2012-04-18

Family

ID=38478340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100879485A Expired - Fee Related CN101047361B (zh) 2006-01-31 2007-01-31 电压电平移位电路和半导体集成电路

Country Status (5)

Country Link
US (2) US7564289B2 (zh)
JP (1) JP4800781B2 (zh)
KR (1) KR101144024B1 (zh)
CN (1) CN101047361B (zh)
TW (1) TWI425764B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545293A (zh) * 2010-12-29 2012-07-04 华润矽威科技（上海）有限公司 低成本带电平补偿的多路电压信号自动选高电路
CN101471136B (zh) * 2007-12-26 2012-07-11 上海华虹集成电路有限责任公司 一种防止eeprom编程串扰的电路和方法
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN103283144A (zh) * 2010-12-16 2013-09-04 吉林克斯公司 电流镜以及高依从性单级放大器
CN104380605A (zh) * 2012-08-01 2015-02-25 瑞萨电子株式会社 电平移位电路、半导体器件
CN103166583B (zh) * 2011-12-09 2017-09-12 株式会社巨晶片 线性放大器和电平移位方法
CN107517054A (zh) * 2016-06-15 2017-12-26 智原科技股份有限公司 转压器
CN109327218A (zh) * 2017-07-31 2019-02-12 深圳市中兴微电子技术有限公司 一种电平移位电路和集成电路芯片
CN110350876A (zh) * 2019-07-29 2019-10-18 深圳市锐能微科技有限公司 前置放大器、前置差分放大器以及集成电路
CN114826231A (zh) * 2022-06-24 2022-07-29 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
JP5404235B2 (ja) * 2009-08-03 2014-01-29 三菱電機株式会社 振幅変換回路
US8441299B2 (en) * 2010-01-28 2013-05-14 Peregrine Semiconductor Corporation Dual path level shifter
US8779833B2 (en) * 2012-03-12 2014-07-15 King Fahd University of Petroleum and Minearals Current-mode CMOS logarithmic function circuit
US8907712B2 (en) * 2012-03-27 2014-12-09 Mediatek Inc. Level shifter circuits capable of dealing with extreme input signal level voltage drops and compensating for device PVT variation
CN103780212B (zh) * 2012-10-25 2016-12-21 华为技术有限公司 一种运算放大器、电平转换电路以及可编程增益放大器
JP6376874B2 (ja) 2014-01-21 2018-08-22 エイブリック株式会社 増幅回路
US10291163B2 (en) * 2016-04-29 2019-05-14 Texas Instruments Incorporated Cascode structure for linear regulators and clamps
US10461636B2 (en) 2017-10-23 2019-10-29 Stmicroelectronics International N.V. Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation
US10784842B2 (en) * 2019-01-03 2020-09-22 Arm Limited Voltage level shifting circuitry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216306A (ja) * 1983-05-25 1984-12-06 Hitachi Ltd 増幅回路
US4831284A (en) * 1988-03-22 1989-05-16 International Business Machines Corporation Two level differential current switch MESFET logic
JPH04284021A (ja) * 1991-03-13 1992-10-08 Sharp Corp 出力回路
JPH0522054A (ja) 1991-07-16 1993-01-29 Nec Corp エミツタ・フオロア付差動増幅回路
JPH08288761A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 差動増幅＆出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法
JPH08335869A (ja) * 1995-06-07 1996-12-17 Fujitsu Ltd レベル変換回路
JP3476645B2 (ja) * 1996-11-08 2003-12-10 シャープ株式会社 差動増幅器、および、ボルテージフォロワ回路
JP3087838B2 (ja) 1997-08-05 2000-09-11 日本電気株式会社 定電圧発生回路
JP3389856B2 (ja) * 1998-03-24 2003-03-24 日本電気株式会社 半導体装置
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP4416901B2 (ja) * 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
JP4748884B2 (ja) * 2000-06-27 2011-08-17 株式会社半導体エネルギー研究所 レベルシフタ
JP2002300025A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd レベルシフト回路
JP2002314400A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器
JP4117780B2 (ja) * 2002-01-29 2008-07-16 セイコーインスツル株式会社 基準電圧回路および電子機器
JP4768300B2 (ja) * 2005-03-29 2011-09-07 株式会社東芝 電圧レベル変換回路及び半導体集積回路装置
US7358790B2 (en) * 2006-02-17 2008-04-15 Himax Technologies Limited High performance level shift circuit with low input voltage

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471136B (zh) * 2007-12-26 2012-07-11 上海华虹集成电路有限责任公司 一种防止eeprom编程串扰的电路和方法
CN103283144A (zh) * 2010-12-16 2013-09-04 吉林克斯公司 电流镜以及高依从性单级放大器
CN103283144B (zh) * 2010-12-16 2016-01-20 吉林克斯公司 电流镜以及高依从性单级放大器
CN102545293B (zh) * 2010-12-29 2016-03-23 华润矽威科技（上海）有限公司 低成本带电平补偿的多路电压信号自动选高电路
CN102545293A (zh) * 2010-12-29 2012-07-04 华润矽威科技（上海）有限公司 低成本带电平补偿的多路电压信号自动选高电路
CN103166583B (zh) * 2011-12-09 2017-09-12 株式会社巨晶片 线性放大器和电平移位方法
CN104380605A (zh) * 2012-08-01 2015-02-25 瑞萨电子株式会社 电平移位电路、半导体器件
CN104380605B (zh) * 2012-08-01 2017-12-08 瑞萨电子株式会社 电平移位电路、半导体器件
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN107517054A (zh) * 2016-06-15 2017-12-26 智原科技股份有限公司 转压器
CN109327218A (zh) * 2017-07-31 2019-02-12 深圳市中兴微电子技术有限公司 一种电平移位电路和集成电路芯片
CN109327218B (zh) * 2017-07-31 2020-12-25 深圳市中兴微电子技术有限公司 一种电平移位电路和集成电路芯片
CN110350876A (zh) * 2019-07-29 2019-10-18 深圳市锐能微科技有限公司 前置放大器、前置差分放大器以及集成电路
CN114826231A (zh) * 2022-06-24 2022-07-29 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备
CN114826231B (zh) * 2022-06-24 2022-09-09 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备

Also Published As

Publication number Publication date
US20070210852A1 (en) 2007-09-13
CN101047361B (zh) 2012-04-18
US20090289686A1 (en) 2009-11-26
TWI425764B (zh) 2014-02-01
TW200737699A (en) 2007-10-01
KR20070079054A (ko) 2007-08-03
KR101144024B1 (ko) 2012-05-09
US7746149B2 (en) 2010-06-29
JP4800781B2 (ja) 2011-10-26
JP2007208361A (ja) 2007-08-16
US7564289B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
CN101047361A (zh) 电压电平移位电路和半导体集成电路
CN1908840A (zh) 恒流电路
CN1088288C (zh) 运算放大器
CN1366732A (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
CN1637678A (zh) 低电压cmos带隙基准发生器
EP3103196B1 (en) Buffer circuits and methods
CN1573638A (zh) 恒定电压产生器及使用它的电子设备
CN1165427A (zh) 运算放大电路
CN1497405A (zh) 电压调节器
CN1906557A (zh) 恒流电路和使用此恒流电路的系统电源
CN1590967A (zh) 传感设备和传感电路
CN101061448A (zh) 电压生成电路、恒流电路以及发光二极管驱动电路
CN101047362A (zh) 运算放大器
CN1858836A (zh) 电流驱动电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN1435007A (zh) Mos大薄层电阻器的方法和装置
CN1529216A (zh) 低温度系数和低电源电压系数的参考电流源
CN1087520C (zh) 中间电压发生电路
CN1893262A (zh) 可变跨导电路
CN1543027A (zh) 偏流生成电路、激光二极管驱动电路和光通信用发送器
CN101060317A (zh) 限幅电路
KR100715415B1 (ko) 구동 회로
CN101043211A (zh) 互补信号生成电路
JP2008152632A (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20220131

CF01 Termination of patent right due to non-payment of annual fee