JP5404235B2 - 振幅変換回路 - Google Patents
振幅変換回路 Download PDFInfo
- Publication number
- JP5404235B2 JP5404235B2 JP2009180346A JP2009180346A JP5404235B2 JP 5404235 B2 JP5404235 B2 JP 5404235B2 JP 2009180346 A JP2009180346 A JP 2009180346A JP 2009180346 A JP2009180346 A JP 2009180346A JP 5404235 B2 JP5404235 B2 JP 5404235B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- conversion circuit
- amplitude conversion
- signal
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 178
- 230000000295 complement effect Effects 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 description 66
- 238000012986 modification Methods 0.000 description 66
- 238000010586 diagram Methods 0.000 description 39
- 230000008859 change Effects 0.000 description 23
- 230000000630 rising effect Effects 0.000 description 21
- 230000007423 decrease Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 15
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 SOI Substances 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1は、実施の形態1に係る振幅変換回路10の構成例を示す回路図である。本実施の形態では、振幅変換回路10をN型TFTを用いて構成している。また以下では、デプレッション型トランジスタを除いて、各トランジスタのしきい値電圧は全て等しいと仮定し、その値をVthとして説明する。
ここでは振幅変換回路10が備える電圧発生回路2の変更例を示す。図3は、実施の形態1の第1の変更例を説明するための図であり、図1に示した電圧発生回路2の抵抗素子R1を任意の電流駆動素子11に置き換えたものである。
ここでは振幅変換回路10の出力段の変更例を示す。図6は、実施の形態1の第2の変更例を説明するための図であり、図1に示した振幅変換回路10の出力段の抵抗素子R2を任意の電流駆動素子12に置き換えたものである。
図11は、実施の形態1の第3の変更例に係る振幅変換回路10の回路図である。当該振幅変換回路10は、図1の回路に対し、抵抗素子R2に代えて図4の電流駆動素子11(トランジスタQ6)を用い、抵抗素子R1に代えて図7の電流駆動素子12(ブートストラップ型負荷回路)を用いたものである。
図11の振幅変換回路10では、出力端子OUTに接続される負荷容量を高速に充電するためには、トランジスタQ7の駆動電流(電流を流す能力)を大きくすればよく、トランジスタQ7のオン抵抗を小さく設定すればよい。図11のトランジスタQ5,Q7はレシオ回路を構成しているため、トランジスタQ7のオン抵抗を小さくする場合は、出力信号/OUTSをLレベル電位を低く維持するために、合わせてトランジスタQ5のオン抵抗も小さくする必要がある。しかしそうすると、出力信号/OUTSをLレベルにするときに、トランジスタQ5,Q7を流れる直流電流が大きくなり、消費電力の増大を招く。本変更例では、その対策を施した振幅変換回路10を示す。
第4の変更例(図12)の振幅変換回路10では、出力信号/OUTSがHレベルのときトランジスタQ10はソースフォロワ動作をする。つまり出力信号/OUTSの電位が上昇するにつれ、トランジスタQ10のゲート・ソース(出力端子OUT)間電圧が小さくなり、トランジスタQ10の駆動能力が低下して出力端子OUTの充電速度(出力信号/OUTSの立ち上がり速度)が遅くなる。またトランジスタQ10は飽和領域で動作するため、出力端子OUTを充電する際にしきい値電圧Vth分の損失が生じ、出力信号/OUTSのHレベル電位はVDD−Vthになる。本変更例ではこの問題を解決できる振幅変換回路10の変更例を示す。
出力端子OUTに接続される負荷容量が大きい場合、出力信号/OUTSの立ち上がり速度が低下する。図13の振幅変換回路10では、出力信号/OUTSの立ち上がり速度が低下すると、ノードN7,N6の電位上昇速度も低下するため、出力信号/OUTSの立ち上がり速度の低下がさらに進んでしまう。本変更例ではこの問題を解決できる振幅変換回路10の変更例を示す。
以上においては、入力信号INS,/INSのレベル変化サイクルが比較的短い場合を想定して説明した。
先に述べたように、本実施の形態の振幅変換回路10において、入力信号INSを受けるトランジスタQ5のゲート幅を広くすると、出力信号/OUTSのLレベルをより低く(VSSに近く)できると共に、より小さい振幅(VI)の入力信号INS,/INSを用いて出力信号/OUTSをLレベルに変化させることができるという利点が得られる。しかしその反面、トランジスタQ5のドレインの寄生容量およびトランジスタQ5のドレイン・ゲート間容量を大きくすると、出力端子OUTの寄生容量が大きくなり、トランジスタQ5のドレイン(出力端子OUT)の電位上昇速度が低下するため、出力信号/OUTSの立ち上がり速度が低下する。本変更例ではこの問題を解決できる振幅変換回路10の変更例を示す。
上記のとおり、第8の変更例(図16)の振幅変換回路10では、トランジスタQ16のゲート幅およびゲート電位を適切に設定値することが重要である。ノードN8の電位を高くすると、トランジスタQ16を小さく設定できる反面、出力信号/OUTSの立ち上がり時にトランジスタQ16がオフするまでの時間が長くなるからである。本変更例ではその設定を容易にすることができる変更例を示す。
上に示した振幅変換回路10の各々には、外部から供給される入力信号(外部入力信号)として、互いに相補な信号である2つの入力信号INS,/INSが用いられている。使用する外部入力信号の数が多いほど、そのための入力端子や配線を設ける必要が生じるため装置の製造コストは増大する。
例えば図11の回路では、出力端子OUTの放電はトランジスタQ5によって行われる。入力信号INSの振幅が小さい場合、出力端子OUTを放電する際のトランジスタQ5のゲート・ソース間電圧はあまり高くならないが、当該トランジスタQ5は非飽和領域で動作し、かつ電流駆動素子12よりもオン抵抗が低く設定されるため、出力端子OUTを高速に放電することが可能である。
図19においては、振幅変換回路10を構成する第1および第2の振幅変換回路として、図11の回路を用いたが、実施の形態1およびその変更例で示した各回路を適用することもできる。
実施の形態3では、実施の形態1と同様の機能を有する振幅変換回路を、P型トランジスタを用いて構成する。
Claims (19)
- 第1信号を、当該第1信号より振幅が大きい第2信号に変換する振幅変換回路であって、
前記第1信号が入力される第1入力端子と、
前記第2信号を出力するための出力端子と、
第1電源端子と前記出力端子との間に接続した第1電流駆動素子と、
前記出力端子を放電する第1トランジスタと、
前記第1信号に応じて前記第1トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記第1トランジスタの制御電極が接続する第1ノードに、前記第1信号を前記第1トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給し、
第2電源端子と前記第1ノードとの間に接続した第2電流駆動素子をさらに備える
ことを特徴とする振幅変換回路。 - 第1信号を、当該第1信号より振幅が大きい第2信号に変換する振幅変換回路であって、
前記第1信号が入力される第1入力端子と、
前記第2信号を出力するための出力端子と、
第1電源端子と前記出力端子との間に接続した第1電流駆動素子と、
前記出力端子を放電する第1トランジスタと、
前記第1信号に応じて前記第1トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記第1トランジスタの制御電極が接続する第1ノードに、前記第1信号を前記第1トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給し、
前記出力端子と前記第1トランジスタとの間に第2トランジスタが介在し、
前記第2トランジスタの制御電極は、前記第1信号の活性化に応じて前記第1ノードが昇圧されたとき、基準電位を基準にして当該第1ノードの電圧より大きい電圧に設定される
ことを特徴とする振幅変換回路。 - 請求項1または請求項2記載の振幅変換回路であって、
前記駆動回路は、
前記第1信号の非活性期間に、前記第1ノードを、基準電位を基準にして前記第1トランジスタのしきい値電圧に略等しい電圧にする充放電回路と、
前記第1入力端子と前記第1ノードとの間に接続した容量素子とを備える
ことを特徴とする振幅変換回路。 - 請求項3記載の振幅変換回路であって、
前記充放電回路は、
基準電位を基準にして前記第1トランジスタのしきい値電圧の略2倍の電圧を発生する電圧発生回路と、
前記電圧発生回路が発生した電圧を前記第1トランジスタのしきい値電圧だけ小さい電圧にシフトして前記第1ノードに供給するレベルシフト素子と、
前記容量素子に並列接続された第1ダイオード素子とを含む
ことを特徴とする振幅変換回路。 - 請求項4記載の振幅変換回路であって、
前記第1ダイオード素子は、
前記第1ノードに接続した制御電極を有する第3トランジスタである
ことを特徴とする振幅変換回路。 - 請求項4または請求項5記載の振幅変換回路であって、
前記電圧発生回路は、
基準電位を基準にして前記第1トランジスタのしきい値電圧の略2倍の電圧が出力される第2ノードと第3電源端子との間に接続した第3電流駆動素子と、
前記第2ノードと基準電源端子との間に直列接続された第2および第3ダイオード素子とを含む
ことを特徴とする振幅変換回路。 - 請求項6記載の振幅変換回路であって、
前記第3電流駆動素子は、第1抵抗素子である
ことを特徴とする振幅変換回路。 - 請求項6記載の振幅変換回路であって、
前記第3電流駆動素子は、一定の電圧が供給される制御電極を有する第4トランジスタである
ことを特徴とする振幅変換回路。 - 請求項8記載の振幅変換回路であって、
前記第4トランジスタは、制御電極が前記第2ノードに接続したデプレッション型トランジスタである
ことを特徴とする振幅変換回路。 - 請求項6から請求項9のいずれか記載の振幅変換回路であって、
前記第2および第3ダイオード素子は、それぞれダイオード接続されたトランジスタである
ことを特徴とする振幅変換回路。 - 請求項6から請求項10のいずれか記載の振幅変換回路であって、
前記第1電源端子と前記第3電源端子は同電位である
ことを特徴とする振幅変換回路。 - 請求項6から請求項11のいずれか記載の振幅変換回路であって、
前記レベルシフト素子は、
前記電圧発生回路が発生した電圧を受ける制御電極を有し、第4電源端子と前記第1ノードとの間に接続する第5トランジスタである
ことを特徴とする振幅変換回路。 - 請求項12記載の振幅変換回路であって、
前記第3電源端子と前記第4電源端子は同電位である
ことを特徴とする振幅変換回路。 - 請求項1から請求項13のいずれか記載の振幅変換回路であって、
前記第1電流駆動素子は、第2抵抗素子である
ことを特徴とする振幅変換回路。 - 請求項1から請求項13のいずれか記載の振幅変換回路であって、
前記第1電流駆動素子は、
前記第1電源端子と前記出力端子との間に接続した第6トランジスタを備え、前記出力端子の充電に伴い、当該第6トランジスタの制御電極が昇圧されるブートストラップ型負荷回路である
ことを特徴とする振幅変換回路。 - 請求項1から請求項13のいずれか記載の振幅変換回路であって、
前記第1電流駆動素子は、
前記出力端子に接続した制御電極を有し、前記第1電源端子と前記出力端子との間に接続したデプレッション型の第7トランジスタである
ことを特徴とする振幅変換回路。 - 請求項1から請求項16のいずれか記載の振幅変換回路であって、
前記第1信号の相補信号が入力される第2入力端子をさらに備え、
前記第1トランジスタは、前記出力端子と前記第2入力端子との間に接続されている
ことを特徴とする振幅変換回路。 - 請求項1から請求項16のいずれか記載の振幅変換回路であって、
前記第1トランジスタは、前記出力端子と基準電源端子との間に接続されている
ことを特徴とする振幅変換回路。 - 第1信号を、当該第1信号より振幅が大きい第2信号に変換する振幅変換回路であって、
前記第1信号を、当該第1信号より振幅が大きい第1内部信号に変換する第1振幅変換回路と、
前記第1信号の相補信号を、当該相補信号より振幅が大きい第2内部信号に変換する第2振幅変換回路と、
前記第1および第2内部信号の一方で制御され、前記第2信号を出力するための出力端子を充電する第1トランジスタと、
前記第1および第2内部信号の他方で制御され、前記出力端子を放電する第2トランジスタとを備え、
前記第1および第2振幅変換回路のそれぞれは、
入力端子と、
内部信号出力端子と、
電源端子と前記内部信号出力端子との間に接続した電流駆動素子と、
前記内部信号出力端子を放電する第3トランジスタと、
前記入力端子に入力された信号に応じて前記第3トランジスタを駆動する駆動回路とを備え、
前記第1振幅変換回路においては、前記入力端子に前記第1信号が入力され、前記内部信号出力端子から前記第1内部信号が出力され、
前記第2振幅変換回路においては、前記入力端子に前記第1信号の相補信号が入力され、前記内部信号出力端子から前記第2内部信号が出力され、
前記第1および第2振幅変換回路において、前記駆動回路は、前記第3トランジスタの制御電極が接続するノードに、前記入力端子に入力された信号を前記第3トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給する
ことを特徴とする振幅変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180346A JP5404235B2 (ja) | 2009-08-03 | 2009-08-03 | 振幅変換回路 |
US12/843,311 US8593204B2 (en) | 2009-08-03 | 2010-07-26 | Amplitude conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180346A JP5404235B2 (ja) | 2009-08-03 | 2009-08-03 | 振幅変換回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011035688A JP2011035688A (ja) | 2011-02-17 |
JP2011035688A5 JP2011035688A5 (ja) | 2012-08-30 |
JP5404235B2 true JP5404235B2 (ja) | 2014-01-29 |
Family
ID=43526416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009180346A Active JP5404235B2 (ja) | 2009-08-03 | 2009-08-03 | 振幅変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8593204B2 (ja) |
JP (1) | JP5404235B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014073362A1 (ja) | 2012-11-08 | 2014-05-15 | シャープ株式会社 | パルス生成回路、シフトレジスタ回路、及び表示装置 |
JP6461517B2 (ja) * | 2014-08-28 | 2019-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9780790B2 (en) | 2015-02-18 | 2017-10-03 | Microsemi SoC Corporation | High speed level shifter circuit |
CN108347243B (zh) * | 2017-01-25 | 2022-04-01 | 株式会社东海理化电机制作所 | 电平转换器 |
US10818785B2 (en) * | 2017-12-04 | 2020-10-27 | Ecole Polytechnique Federale De Lausanne (Epfl) | Sensing device for sensing minor charge variations |
US10804902B1 (en) * | 2019-12-31 | 2020-10-13 | Silicon Storage Technology, Inc. | Level shifter for integrated circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3710271A (en) * | 1971-10-12 | 1973-01-09 | United Aircraft Corp | Fet driver for capacitive loads |
JP3583999B2 (ja) | 2000-03-01 | 2004-11-04 | 三洋電機株式会社 | レベル変換回路 |
JP4087229B2 (ja) * | 2002-03-11 | 2008-05-21 | 三菱電機株式会社 | 振幅変換回路およびそれを用いた半導体装置 |
US6980194B2 (en) * | 2002-03-11 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Amplitude conversion circuit for converting signal amplitude |
JP4043409B2 (ja) * | 2003-06-17 | 2008-02-06 | 三菱電機株式会社 | レベル変換回路 |
US7554360B1 (en) * | 2005-10-06 | 2009-06-30 | Marvell International Ltd. | High speed level shifter circuit in advanced CMOS technology |
JP4800781B2 (ja) * | 2006-01-31 | 2011-10-26 | セイコーインスツル株式会社 | 電圧レベルシフト回路、および半導体集積回路 |
JP5108389B2 (ja) * | 2006-06-05 | 2012-12-26 | 三星電子株式会社 | レベルシフト回路およびこれを搭載した表示装置 |
TWI330933B (en) * | 2006-11-14 | 2010-09-21 | Via Tech Inc | Voltage level shifter and method thereof |
JP2009130879A (ja) * | 2007-11-28 | 2009-06-11 | Ricoh Co Ltd | レベルシフト回路 |
US7868658B1 (en) * | 2008-01-11 | 2011-01-11 | Marvell International Ltd. | Level shifter circuits and methods for maintaining duty cycle |
JP5106186B2 (ja) * | 2008-03-13 | 2012-12-26 | 三菱電機株式会社 | ドライバ回路 |
TWI408901B (zh) * | 2009-07-31 | 2013-09-11 | Wintek Corp | 位準移位電路 |
-
2009
- 2009-08-03 JP JP2009180346A patent/JP5404235B2/ja active Active
-
2010
- 2010-07-26 US US12/843,311 patent/US8593204B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8593204B2 (en) | 2013-11-26 |
US20110025399A1 (en) | 2011-02-03 |
JP2011035688A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413351B (zh) | 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路 | |
US7893732B2 (en) | Driver circuit | |
CN101878592B (zh) | 半导体装置和显示装置 | |
JP5404235B2 (ja) | 振幅変換回路 | |
JP4922314B2 (ja) | 低電力消費及び小型の容量結合型レベルシフト回路 | |
JP3583999B2 (ja) | レベル変換回路 | |
US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
JP2000286694A (ja) | 電圧レベルシフタ | |
US20110050317A1 (en) | Bootstrap circuit | |
US6861889B2 (en) | Amplitude converting circuit | |
JPWO2003007477A1 (ja) | レベル変換回路 | |
JP2009260832A (ja) | 半導体装置 | |
JP4087229B2 (ja) | 振幅変換回路およびそれを用いた半導体装置 | |
US20080238535A1 (en) | Power supply circuit and display device therewith | |
US20030169224A1 (en) | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit | |
JP5671916B2 (ja) | シフトレジスタ | |
JP2018019333A (ja) | 半導体スイッチング回路 | |
KR100505371B1 (ko) | 저전력 인버터 및 이를 이용한 레벨 쉬프터 | |
JP3386661B2 (ja) | 出力バッファ | |
US8456216B2 (en) | Level shifter | |
JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
KR100943708B1 (ko) | 레벨 시프트 회로 | |
KR100302610B1 (ko) | 고전압 구동 회로 | |
KR100485130B1 (ko) | 트랜지스터의 스위칭방법 및 이를 이용한 스위칭회로 | |
JPH1168548A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5404235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |