CN101060317A - 限幅电路 - Google Patents

限幅电路 Download PDF

Info

Publication number
CN101060317A
CN101060317A CNA2007100961511A CN200710096151A CN101060317A CN 101060317 A CN101060317 A CN 101060317A CN A2007100961511 A CNA2007100961511 A CN A2007100961511A CN 200710096151 A CN200710096151 A CN 200710096151A CN 101060317 A CN101060317 A CN 101060317A
Authority
CN
China
Prior art keywords
circuit
amplitude limiter
mos transistor
voltage
limiter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100961511A
Other languages
English (en)
Other versions
CN101060317B (zh
Inventor
小川隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101060317A publication Critical patent/CN101060317A/zh
Application granted granted Critical
Publication of CN101060317B publication Critical patent/CN101060317B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/04—Limiting level dependent on strength of signal; Limiting level dependent on strength of carrier on which signal is modulated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

一种限幅电路包括：具有非反相输入和反相输入的差分放大器电路，限幅电路的输入信号被提供作为该差分放大器电路的反相输入；驱动电路，差分放大器的输出被提供给该驱动电路；具有源极、漏极、以及栅极的MOS晶体管，该MOS晶体管的源极和漏极中的一个与该驱动电路的输出相连，该MOS晶体管的源极和漏极中的另一个与该差分放大器的非反相输入相连，该MOS晶体管的栅极被施加预定电压；以及负载电路，该负载电路与该MOS晶体管的源极和漏极中的另一个相连。

Description

限幅电路
技术领域
本发明涉及一种用于将输出信号电平限制在预定范围的限幅电路。
背景技术
近年来，随着LSI中的器件小型化且更高集成化，以低电压进行工作的电路数目增加了。此外，通常将具有不同工作电压的若干电路装配到一个LSI。在这种情况下，如果将大于规定工作电压的过电压施加到以低电压进行工作的电路上，那么当过电流流过该电路时，该电路可能会被毁坏。因此，当从以高电压工作的电路向以低电压工作的电路输出信号时，必须通过限幅电路对输出电压的电压电平进行限幅。
图10示出了包括有以不同电压工作的两个电路以及限幅电路的设备的构造示例。在图10中，第一电路1是以电源电压VDD1工作的电路。第二电路2是以电源电压VDD2工作的电路。限幅电路3采用来自第一电路1的输出电压作为输入信号，其中来自第一电路1的输出电压在从地电平0V至电源电压VDD1的电压范围内波动，并且将电压电平限制在电源电压VDD2或更低以便将其输出到第二电路2。
图11示出了第一电路1的特定构造示例。图11中，输入电压VIN被施加到差分放大器5的反相输入，差分放大器5的输出与Pch-MOS晶体管MP1的栅极相连。晶体管MP1的源极与电源电压VDD1相连。晶体管MP1的漏极输出第一电路1的输出电压VOUT1，并且还与差分放大器5的非反相输入以及恒流源4相连。恒流源4的另一端与地相连。由于这种构造，当晶体管MP1在饱和区中工作并且差分放大器5的环路增益足够大时，差分放大器5的差分输入电压变得很小，并且满足输出电压VOUT1几乎等于输入电压VIN。
作为限幅电路3的构造示例，图12示出了在公开号为No.58-70482的日本未审专利申请中所公开的构造。在图12的限幅电路3中，QL、QLL、以及QD是Nch-MOS晶体管。第一电路1的输入电压被施加到脉冲发生器100的输入端。脉冲发生器100的非反相输出与晶体管QL的栅极相连。脉冲发生器100的反相输出与晶体管QD的栅极相连。此外，通过电压转换器101将固定电压VLL施加到晶体管QLL的栅极。晶体管QL的漏极与电源电压VCC相连，并且晶体管QL的源极与晶体管QLL的漏极相连。此外，晶体管QLL的源极与晶体管QD的漏极相连，晶体管QD的源极与地相连。另外，晶体管QD的漏极作为限幅电路3的输出电压来输出。
如果脉冲发生器100的输入电压VOUT1变为高电压，那么通过脉冲发生器100的操作，晶体管QD的栅极电压从高电压变为地电平。因此晶体管QD断开，同时晶体管QL的栅极电压从地电平变为电源电压电平VCC。其结果是，晶体管QL开启。
在这里，当将恒电压VLL施加到晶体管QLL的栅极时，如果输出电压VOUT2超过VLL-VTH，那么晶体管QLL断开。因此，限幅电路3工作以使得输出电压VOUT2不超过VLL-VTH。应注意的是，电压VTH是晶体管QLL的阈值电压。
具体地说，假定晶体管QL和QD所确定的限幅电路3的阈值电压是VTQ，则当输入电压VOUT1高于VTQ时，输出电压VOUT2被限制在VLL-VTH。此外，当输入电压VOUT1低于VTQ时，输出电压VOUT2变为地电平。图13示出了输入电压VOUT1与输出电压VOUT2之间的关系。
图14示出了用于使用另一方法来对输出电压的电压电平进行限幅的限幅电路3的构造示意图。在图14所示的限幅电路3中，缓冲电路200和201输出几乎等于输入信号的信号。具体地说，对缓冲电路200进行设置，以增大输入阻抗，而对缓冲电路201进行设置，以降低输出阻抗。电阻R起到电流限幅的作用，用于防止过电流从缓冲电路200流向电压源6。
在图14所示的电路中，假定电压源6的电压值是VL并且二极管D的正向电压是VDT，则当输入电压VOUT1是VL+VDT或更低时，输出电压VOUT2变得几乎与输入电压VOUT1相同。另一方面，当输入电压VOUT1大于VL+VDT时，二极管D变为正向偏压并且是导通的。因此，图3的限幅电路3进行工作，以使得输出电压VOUT2不超过VL+VDT。
然而，目前已发现上述限幅电路易于产生包含误差的输出电压。
更具体地说，在图12所示的限幅电路3中，将通过晶体管QL和QD确定的阈值电压VTQ作为界限，输出电压VOUT2从地电平0V变为限幅电压VLL-VTH。因此，输出电压VOUT2的电压电平被限制到作为下限值的地电平0、或者作为上限值的VLL-VTH。如在上文中所描述的，图12所示的限幅电路3无法输出在下限值0V与上限值VLL-VTH之间的中间电压，因此当输入电压是模拟信号时，存在无法将输入电压正确地传送到输出侧的问题。
此外，由于图14所示的限幅电路3包括许多设备，因此容易产生由电阻R、二极管D、缓冲电路200和201的特性波动引起信号传输误差。
发明内容
根据本发明的第一实施例，提供了这样一种限幅电路，该限幅电路包括：具有非反相输入和反相输入的差分放大器电路，限幅电路的输入信号被提供作为该差分放大器电路的反相输入；驱动电路，差分放大器的输出被提供给该驱动电路；具有源极、漏极、以及栅极的MOS晶体管，该MOS晶体管的源极和漏极之中的一个与驱动电路的输出相连，该MOS晶体管的源极和漏极的另一个与差分放大器的非反相输入相连，该MOS晶体管的栅极被施加有预定电压；以及负载电路，该负载电路与MOS晶体管的源极和漏极的另一个相连。
如上所述，根据本发明的第一实施例的限幅电路具有这样的构造，即通过在栅极施加了预定电压的MOS晶体管以及差分放大器将驱动电路的输出反馈到驱动电路的输入。利用这个构造，在限幅电路中，如果输入信号的电压电平等于或小于施加到MOS晶体管的栅极的预定电压所确定的上限值，那么限幅电路的输出电压随着限幅电路的输入电压而改变。此外，在输入电压达到上限值之后，该电路工作使得将限幅电路的输出电压限制在上限值。因此即使当输入电压是包括有中间电压电平的模拟信号时也可对电压进行限幅。
此外，第一实施例的限幅电路可以下述简单构造对输出电压进行限幅，在所述简单构造中将在栅极供给了预定电压的MOS晶体管插入到图11所示的第一电路的输出部分中。此外，通过执行如上所述的反馈控制，可抑制输出电压的误差。因此与图14的限幅电路相比，本发明的第一实施例的限幅电路可抑制信号传输误差。
根据本发明的第二实施例，提供了这样一种限幅电路，该限幅电路包括：具有非反相和反相输入的差分放大器电路，该限幅电路的输入信号被提供作为该差分放大器电路的反相输入；驱动电路，差分放大器的输出被提供给该驱动电路，该驱动电路的输出与差分放大器的非反相输入相连；具有源极、漏极、以及栅极的MOS晶体管，该MOS晶体管的源极和漏极中的一个与驱动电路的输出相连，该MOS晶体管的栅极施加有预定电压；以及负载电路，该负载电路与MOS晶体管的源极和漏极中的另一个相连。
如上所述，与第一实施例的限幅电路一样，根据本发明的第二实施例的限幅电路具有这样的构造，即通过差分放大器将驱动电路的输出反馈到驱动电路的输入。因此即使当输入电压是模拟信号时也可对电压进行限幅。此外本实施例的限幅电路可以下述简单构造对输出电压进行限幅，在所述简单构造中将本实施例的限幅电路的输出电压电平限制在预定电平或更低。因此，与图14的限幅电路相比，可抑制信号传输误差。
根据本发明的第三实施例，提供了一种用于将输出信号限制在预定范围的限幅电路，该限幅电路包括：具有非反相和反相输入的差分放大器电路，该反相输入被供给该限幅电路的输入信号；驱动电路，该驱动电路被供给差分放大器的输出；反馈路径，将该反馈路径构造成使驱动电路的输出与非反相输入相连；以及开关设备，将该开关设备构造成进行工作以将限幅电路的输出信号电平限制在第一预定限值或更低。
如上所述，与第一实施例的限幅电路一样，根据本发明的第二实施例的限幅电路具有这样的构造，即通过差分放大器将驱动电路的输出反馈到驱动电路的输入。因此即使当输入电压是模拟信号时也可对电压进行限幅。此外本实施例的限幅电路可以使用下述开关设备的简单构造来对输出电压进行限幅，所述开关设备工作使得将本实施例的限幅电路的输出电压限制在第一预定电平或更低。因此，与图14的限幅电路相比，可抑制信号传输误差。
本发明提供了一种可对模拟信号的电压进行限幅的限幅电路并且具有消除了误差的输出电压。
附图说明
结合附图可从以下描述中更显而易见地得知本发明的上述及其他目的、优点、以及特征，在附图中：
图1示出了根据本发明第一实施例的限幅电路的构造的视图；
图2示出了用于实现与图1的限幅电路等效工作的另一构造的视图；
图3示出了根据本发明第一实施例的限幅电路中的输入与输出电压之间的关系的视图；
图4示出了根据本发明第二实施例的限幅电路的构造的视图；
图5示出了根据本发明第二实施例的限幅电路中的输入与输出电压的关系的视图；
图6示出了根据本发明第三实施例的限幅电路的构造的视图；
图7示出了根据本发明第三实施例的限幅电路中的输入与输出电压的关系的视图；
图8示出了根据本发明第四实施例的限幅电路的构造的视图；
图9示出了根据本发明第四实施例的限幅电路中的输入与输出电压的关系的视图；
图10示出了包括有传统第一和第二电路以及限幅电路的装置的构造示例的视图；
图11示出了传统第一电路的构造的视图；
图12示出了传统限幅电路的构造的视图；
图13示出了图12的传统限幅电路中的输入与输出电压的关系的视图；以及
图14示出了传统限幅电路的构造的视图。
具体实施方式
以下将参考说明性实施例对本发明进行描述。本领域普通技术人员应该明白的是使用本发明的教导可实现许多替换实施例并且本发明并不局限于出于解释性目的所说明的实施例。
在随后的描述中，在整个说明书和附图中分别利用相同附图标记对相似部分进行标记，并且为了清楚和简明的目的而不对其进行重复描述。
第一实施例
图1示出了根据本实施例的限幅电路10的构造的方框图。在图1中，该构造与图11的第一电路的相同之处在于：输入电压VIN被馈送到差分放大器5的反相输入，差分放大器5的输出与晶体管MP1的栅极相连，晶体管MP1的源极与电源电压VDD1相连。
此外，在本实施例的限幅电路10中，晶体管MP1的漏极与Nch-MOS晶体管M1相连。晶体管M1的源极与恒流源4的一端相连，并且还与差分放大器5的非反相输入相连，并且反馈路径由差分放大器5、晶体管MP1、以及晶体管M1形成。此外，电压源6所产生的恒电压VL被施加到晶体管M1的栅极，并且晶体管M1的源极是限幅电路10的输出电压VOUT。
在该限幅电路10中，晶体管MP1起到对输出电压VOUT进行驱动的驱动电路的作用。恒流源4起到驱动电路的负载电路的作用。
应该明白的是，图1所示的电路构造仅是说明性的并且可以用不同构造来实现相同功能。例如如图2所示，这可通过将作为驱动电路来工作的MP1变为Nch-MOS晶体管并且改变作为负载电路和驱动电路来工作的恒流源4的位置来实现。
在图2所示的限幅电路10中，输入电压VIN被馈送到差分放大器5的反相输入。差分放大器5的输出与Nch-MOS晶体管MN1的栅极相连。晶体管MN1的源极接地。晶体管MN1的漏极与Nch-MOS晶体管M1的源极相连并且与差分放大器5的非反相输入相连。差分放大器5和晶体管MN1形成了反馈路径。此外，晶体管MN1的漏极是限幅电路10的输出电压VOUT。
晶体管M1的漏极与恒流源4的一端相连，并且恒流源4的另一端与电源电压VDD1相连。图2所示的电路的构造与图1所示的电路的相同之处在于将电压源6所产生的恒电压VL施加到晶体管M1的栅极。
接下来，在下文中对图1所示的限幅电路10的工作进行详细地描述。在随后的说明中，VT1是指晶体管M1的阈值电压。
在图1的限幅电路10中，晶体管MP1的漏极经由晶体管M1和差分放大器5，被反馈到晶体管MP1的栅极。因此，当晶体管MP1和M1在饱和区中工作并且差分放大器5的环路增益足够大时，差分放大器5的差分输入电压变得很小。这使得限幅电路10能够工作以满足输出电压VOUT几乎等于输入电压VIN。
另一方面，恒电压VL被施加到包含在反馈路径之中的晶体管M1的栅极，由此，输出超过VL-VT1的源电压的尝试导致晶体管M1断开。因此，如果输入电压VIN超过VL-VT1，那么晶体管M1变为断开，因此至晶体管MP1的栅极的反馈起作用。因此，输出电压VOUT的电压范围被限制在VL-VT1或更低。图3示出了限幅电路10的输入电压VIN与输出电压VOUT之间的关系。
在图1的限幅电路10中，为了将输出电压VOUT的上限抑制为VLM或更低，可将电压源6的产生电压VL确定为满足以下公式(1)。具体地说，电压源6的产生电压可以是VLM+VT1或更低。
VL-VT1≤VLM                        (1)
在图12的传统限幅电路中存在这样的问题：会引起输出电压与作为模拟信号的输入电压之间有很大误差。另一方面，本实施例的限幅电路10具有这样的构造：经由在栅极施加了恒定电压VL的晶体管M1、以及差分放大器5，使晶体管的漏极反馈到晶体管MP1的栅极。就这个构造而言，由于输入电压VIN是上限值或更低，输出电压VOUT会随着输入电压VIN而改变，并且在输入电压VIN达到上限值VLM之后，该电路工作以将输出电压VOUT限制在上限值VLM。因此即使当输入电压VIN是模拟信号时也可产生消除了误差的输出电VOUT。
此外，因为图14所示的限幅电路包括许多设备，因此容易产生由于电阻R、二极管D、缓冲电路200和201中的特性波动所造成的信号传输误差。另一方面，本实施例的限幅电路10可通过下述简单构造来对输出电压进行限幅，在所述简单构造中将在栅极施加了恒定电压VL的晶体管M1插入到图11所示的第一电路1的输出部分。此外，通过执行上述反馈控制，可抑制输出电压的误差。因此限幅电路10可比图14的限幅电路更好地抑制信号传输误差。
此外，图14所示的传统限幅电路需要缓冲电路200和201来对所插入的阻抗进行调节，因此存在消耗电流大的问题。另一方面，因为本实施例的限幅电路10包括插入到图11所示第一电路1的输出部分的、其栅极施加了恒电压VL的晶体管M1，因此不需要图14所示的传统限幅电路中所使用的缓冲电路200和201，从而与图14所示的传统限幅电路相比可降低功耗。
第二实施例
图4示出了根据本实施例的限幅电路20的构造。在图4中，该电路的构造与第一实施例的限幅电路10的相同之处在于输入电压V1N被输入到差分放大器5的反相输入，由差分放大器5、晶体管MP1、以及晶体管M1形成反馈路径，晶体管M1的源极与恒流源4的一端相连，并且晶体管M1的源极是限幅电路20的输出(输出电压VOUT)。
此外，在图4中，第二电路2以电源电压VDD2进行工作。向第二电路2供给限幅电路20的输出电压。本实施例的限幅电路20具有将电源电压VDD2施加到晶体管M1的栅极这样的构造。因此，本实施例的限幅电路20不需要与晶体管M1的栅极相连的电压源6。
在该限幅电路20中，电源电压VDD2被施加到晶体管M1的栅极。因此限幅电路20的工作以使得将输出电压VOUT的上限限制在VDD2-VT1或更低。在这里，电压VT1是指晶体管M1的阈值电压。图5示出了限幅电路20中的输入电压VIN与输出电压VOUT之间的关系。
第三实施例
图6示出了根据本实施例的限幅电路30的构造。在图6中，MDEP1是以负阈值电压为特征的耗尽型Nch-MOS晶体管。与图14所示的限幅电路10的不同之处在于晶体管M1是耗尽型晶体管MDEP1。
具体地说，晶体管MP1的漏极与晶体管MDEP1的漏极相连，电压源6的输出与晶体管MDEP1的栅极相连，晶体管MDEP1的源极与恒流源4的一端相连并且与差分放大器5的非反相输入相连，并且由差分放大器5、晶体管MP1、以及晶体管MDEP1形成了反馈路径。此外，晶体管MDEP1的源极是限幅电路30的输出(输出电压VOUT)。
在限幅电路30中，晶体管MDEP1是耗尽型。具体地说，晶体管MDEP1的阈值电压VT2是负值。因此通过将包含在第一实施例的限幅电路10之内的晶体管M1变为耗尽型晶体管MDEP1，可将限幅电路30的输出电压VOUT的电压范围的上限VLM限制在VL-VT2＝VL+|VT2|或更低。图7示出了限幅电路30中的输入电压VIN与输出电压VOUT之间的关系。
如在上文中所描述的，在本实施例的限幅电路30中，输出电压VOUT的上限被限制在VL+|VT2|或更低。因此与第一实施例的限幅电路10相比，当电压源6提供了相同电压VL时可输出更高电压。
值得注意的是，图4所示的限幅电路20中的晶体管M1可以是耗尽型晶体管MDEP1。
第四实施例
图8示出了根据本实施例的限幅电路40的构造。在图8中，该构造与图1所示的第一实施例的限幅电路10的相同之处在于使输入电压VIN输入到差分放大器5的反相输入、差分放大器5的输出与晶体管MP1的栅极相连、并且晶体管MP1的源极与电源电压VDD1相连。
此外，该构造与图1所示的第一实施例的限幅电路10的相同之处在于：晶体管MP1的漏极与晶体管M1的漏极相连，晶体管M1的源极与恒流源4的一端相连，电压源6的输出与晶体管M1的栅极相连，并且晶体管M1的源极是限幅电路40的输出电压VOUT。
另一方面，限幅电路40包括用于对输入信号进行放大的放大器7。具体地说，通过使晶体管M1的源极与放大器7相连并且使放大器7的输出与差分放大器5的非反相输入相连，由差分放大器5、晶体管MP1、晶体管M1、以及放大器7形成了反馈路径。
在下文中对限幅电路40的工作进行详细地描述。在随后的描述中，将放大器7的增益称为G。在限幅电路40中，通过晶体管M1、放大器7、以及差分放大器5使晶体管MP1的漏极反馈到晶体管MP1的栅极。因此，当晶体管MP1和M1工作在饱和区中并且差分放大器5的环路增益足够大时，差分放大器5的差分输入电压变得很小。
此外在限幅电路40中，被放大器7放大G倍的输出电压VOUT的信号是差分放大器5的非反相输入。因此，如果差分放大器5的差分输入电压很小，那么该电路的工作以使得满足输出电压几乎等于VIN/G。
另一方面，当将恒电压VL施加到包含在反馈路径之内的晶体管M1的栅极时，输出超过VL-VT1的源电压的尝试导致晶体管M1断开。因此如果输入电压VIN超过G×(VL-VT1)，那么晶体管M1变为断开，因此送往晶体管MP1的栅极的反馈不起作用。因此与限幅电路10一样，限幅电路40的输出电压VOUT的电压范围被限制在VL-VT1或更低。图9示出了输入电压VIN与输出电压VOUT之间的关系。
如上所述，本实施例的限幅电路40可使输出电压VOUT的电压电平比输入电压VIN低。因此即使输入电压VIN比第二电路2的输入电压的上限值大，也可通过限幅电路40来降低输出电压VOUT的电压电平。因此，限幅电路40可将信号传送到随后电路而不会在输出电压VOUT中产生波形失真。
很显然的是本发明并不局限于上述实施例并且在不脱离本发明的范围和精神的情况下可对其做出修改和改变。

Claims (21)

1.一种限幅电路，包括：
具有非反相输入和反相输入的差分放大器电路，限幅电路的输入信号被提供作为该差分放大器电路的反相输入；
驱动电路，差分放大器的输出被提供给该驱动电路；
具有源极、漏极、以及栅极的MOS晶体管，该MOS晶体管的源极和漏极中的一个与驱动电路的输出相连，该MOS晶体管的源极和漏极中的另一个与差分放大器的非反相输入相连，该MOS晶体管的栅极被施加预定电压；以及
负载电路，该负载电路与该MOS晶体管的源极和漏极中的另一个相连。
2.一种限幅电路包括：
具有非反相和反相输入的差分放大器电路，限幅电路的输入信号被提供作为该差分放大器电路的反相输入；
驱动电路，差分放大器的输出被提供给该驱动电路，该驱动电路的输出与差分放大器的非反相输入相连；
具有源极、漏极、以及栅极的MOS晶体管，该MOS晶体管的源极和漏极中的一个与驱动电路的输出相连，该MOS晶体管的栅极被施加预定电压；以及
负载电路，该负载电路与该MOS晶体管的源极和漏极中的另一个相连。
3.根据权利要求1的限幅电路，其中该MOS晶体管是耗尽型MOS晶体管。
4.根据权利要求2的限幅电路，其中该MOS晶体管是耗尽型MOS晶体管。
5.根据权利要求1的限幅电路，还包括在MOS晶体管的源极和漏极中的所述另一个与差分放大器的非反相输入之间放置的放大器。
6.根据权利要求2的限幅电路，还包括在MOS晶体管的源极和漏极中的所述另一个与差分放大器的非反相输入之间放置的放大器。
7.根据权利要求1的限幅电路，其中该驱动电路是Nch-MOS晶体管。
8.根据权利要求2的限幅电路，其中该驱动电路是Nch-MOS晶体管。
9.根据权利要求1的限幅电路，其中该驱动电路是Pch-MOS晶体管。
10.根据权利要求2的限幅电路，其中该驱动电路是Pch-MOS晶体管。
11.根据权利要求1的限幅电路，其中负载电路是恒流源。
12.根据权利要求2的限幅电路，其中负载电路是恒流源。
13.一种半导体装置，包括：
根据权利要求1的限幅电路；
第一电压源，该第一电压源用于将第一工作电压提供给该限幅电路；
第二电路，该第二电路被供给该限幅电路的输出信号；以及
第二电压源，该第二电压源用于将第二工作电压提供给该第二电路，该第二工作电压低于该第一工作电压，
其中该MOS晶体管的栅极与该第二电压源相连。
14.一种半导体装置包括：
根据权利要求2的限幅电路；
第一电压源，该第一电压源用于将第一工作电压提供给该限幅电路；
第二电路，该第二电路被供给该限幅电路的输出信号；以及
第二电压源，该第二电压源用于将第二工作电压提供给该第二电路，该第二工作电压低于该第一工作电压，
其中该MOS晶体管的栅极与该第二电压源相连。
15.一种用于将输出信号限制在预定范围的限幅电路，包括：
具有非反相和反相输入的差分放大器电路，限幅电路的输入信号被提供作为该差分放大器电路的反相输入；
驱动电路，差分放大器的输出被提供给该驱动电路，；
反馈路径，该反馈路径被构造成使该驱动电路的输出与该非反相输入相连；以及
开关设备，该该开关设备被构造成进行工作使得将该限幅电路的输出信号电平限制在第一预定限值或更低。
16.根据权利要求15的限幅电路，其中开关设备被放置在驱动电路与非反相输入之间，并且
利用超过第二预定限值的非反相输入上的电压，该限幅电路工作以对该限幅电路的输出信号电平进行限幅。
17.根据权利要求15的限幅电路，其中该开关设备是具有源极、漏极、以及栅极的MOS晶体管，
该MOS晶体管的源极和漏极中的一个与该驱动电路的输出相连，
该MOS晶体管的源极和漏极中的另一个与该差分放大器的所述非反相输入相连，并且
将限定了第一预定限值的电压施加到MOS晶体管的栅极。
18.根据权利要求15的限幅电路，进一步包括用于向驱动电路提供工作电压的电压源，
其中该开关设备是具有源极、漏极、以及栅极的MOS晶体管，
该MOS晶体管的源极和漏极中的一个与该驱动电路的输出相连，
该MOS晶体管的源极和漏极中的另一个与该电压源相连，并且
将限定了第一预定限值的电压施加到MOS晶体管的栅极。
19.根据权利要求17的限幅电路，其中MOS晶体管是耗尽型MOS晶体管。
20.根据权利要求18的限幅电路，其中MOS晶体管是耗尽型MOS晶体管。
21.根据权利要求15的限幅电路，进一步包括在反馈路径中插入的放大器。
CN2007100961511A 2006-04-14 2007-04-13 限幅电路和半导体装置 Expired - Fee Related CN101060317B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006111627 2006-04-14
JP2006111627A JP4717692B2 (ja) 2006-04-14 2006-04-14 リミッタ回路
JP2006-111627 2006-04-14

Publications (2)

Publication Number Publication Date
CN101060317A true CN101060317A (zh) 2007-10-24
CN101060317B CN101060317B (zh) 2012-07-04

Family

ID=38660665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100961511A Expired - Fee Related CN101060317B (zh) 2006-04-14 2007-04-13 限幅电路和半导体装置

Country Status (5)

Country Link
US (1) US7629834B2 (zh)
JP (1) JP4717692B2 (zh)
KR (1) KR100885830B1 (zh)
CN (1) CN101060317B (zh)
TW (1) TWI339009B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964212A (zh) * 2010-08-11 2011-02-02 上海宏力半导体制造有限公司 负电压斜率控制电路
CN103066991A (zh) * 2012-12-07 2013-04-24 湖南城市学院 一种用于提高电压驱动能力的缓冲器
CN105071637A (zh) * 2015-08-12 2015-11-18 上海贝岭股份有限公司 一种开关电源输出幅度调节电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471172B2 (ja) * 2008-10-16 2014-04-16 富士電機株式会社 信号増幅回路
CN103915829B (zh) * 2012-12-28 2017-02-15 北京谊安医疗系统股份有限公司 一种过压吸收保护电路
JP6270711B2 (ja) * 2014-12-26 2018-01-31 アルプス電気株式会社 出力回路及びこれを有する電流センサ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870482A (ja) 1981-10-23 1983-04-26 Hitachi Ltd 半導体集積回路
US4482985A (en) 1981-04-17 1984-11-13 Hitachi, Ltd. Semiconductor integrated circuit
JPS58108814A (ja) * 1981-12-23 1983-06-29 Rohm Co Ltd ピ−ククリツプ回路
JPS592487A (ja) * 1982-06-28 1984-01-09 Toshiba Corp リニアクリツプ回路
JP3712083B2 (ja) * 1995-11-28 2005-11-02 株式会社ルネサステクノロジ 内部電源電位供給回路及び半導体装置
JPH0758886B2 (ja) * 1986-06-04 1995-06-21 株式会社日立製作所 クリツプ回路
JPS6421519A (en) * 1987-07-16 1989-01-24 Nippon Denki Home Electronics Pen for inputting character graphic
JPH0522978Y2 (zh) * 1987-07-27 1993-06-14
JPH02130009A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp クリップ回路
JPH0424813A (ja) * 1990-05-21 1992-01-28 Seiko Epson Corp 定電圧回路
US5311069A (en) * 1991-09-06 1994-05-10 Silicon Systems, Inc. Driver circuitry for commutated inductive loads
JPH05251970A (ja) * 1992-03-04 1993-09-28 Yokogawa Electric Corp クランプ回路
JPH06104659A (ja) * 1992-09-22 1994-04-15 Fuji Electric Co Ltd 電圧・電流変換回路
JPH06204772A (ja) * 1992-12-30 1994-07-22 Sony Corp 過大入力保護回路
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5793239A (en) * 1995-06-29 1998-08-11 Analog Devices, Inc. Composite load circuit
FR2749939B1 (fr) * 1996-06-13 1998-07-31 Sgs Thomson Microelectronics Detecteur de gamme de tension d'alimentation dans un circuit integre
US5936393A (en) * 1997-02-25 1999-08-10 U.S. Philips Corporation Line driver with adaptive output impedance
JP3403638B2 (ja) * 1998-05-27 2003-05-06 松下電器産業株式会社 バッファ装置
JP3802239B2 (ja) * 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
JP3742230B2 (ja) * 1998-08-28 2006-02-01 株式会社東芝 電流発生回路
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
JP3693528B2 (ja) * 1999-06-15 2005-09-07 ローム株式会社 電源装置
US6448916B1 (en) * 2000-05-31 2002-09-10 Cygnal Integrated Products, Inc. Dual sub-DAC resistor strings with analog interpolation
JP4976624B2 (ja) * 2000-09-01 2012-07-18 セイコーインスツル株式会社 相補型ｍｏｓ半導体装置およびその製造方法
JP3825300B2 (ja) * 2001-10-31 2006-09-27 Ｎｅｃエレクトロニクス株式会社 内部降圧回路
JP2003283279A (ja) 2002-03-27 2003-10-03 Sanyo Electric Co Ltd リミッタ回路及びそれを備えたノコギリ波発生器
JPWO2004077665A1 (ja) 2003-02-25 2006-06-08 日本電信電話株式会社 リミッタアンプ
JP3871659B2 (ja) * 2003-06-25 2007-01-24 ローム株式会社 電源回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964212A (zh) * 2010-08-11 2011-02-02 上海宏力半导体制造有限公司 负电压斜率控制电路
CN101964212B (zh) * 2010-08-11 2015-06-17 上海华虹宏力半导体制造有限公司 负电压斜率控制电路
CN103066991A (zh) * 2012-12-07 2013-04-24 湖南城市学院 一种用于提高电压驱动能力的缓冲器
CN105071637A (zh) * 2015-08-12 2015-11-18 上海贝岭股份有限公司 一种开关电源输出幅度调节电路
CN105071637B (zh) * 2015-08-12 2017-11-17 上海贝岭股份有限公司 一种开关电源输出幅度调节电路

Also Published As

Publication number Publication date
JP4717692B2 (ja) 2011-07-06
JP2007288392A (ja) 2007-11-01
TWI339009B (en) 2011-03-11
CN101060317B (zh) 2012-07-04
KR100885830B1 (ko) 2009-02-26
TW200746620A (en) 2007-12-16
US20070257730A1 (en) 2007-11-08
KR20070102406A (ko) 2007-10-18
US7629834B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
CN1420405A (zh) 电压调节器
US5559464A (en) Signal voltage level conversion circuit and output buffer circuit
CN101060317A (zh) 限幅电路
CN1129969C (zh) 基准电压半导体器件
CN1227808C (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
CN105940609B (zh) 缓冲器电路和方法
CN1109403C (zh) 逻辑电路
CN1108017A (zh) 多电压系统的输出，输入缓冲电路及双向缓冲电路
CN1855725A (zh) 半导体集成电路器件
CN1917344A (zh) 形成启动设备的方法及其结构
CN1165427A (zh) 运算放大电路
CN1701510A (zh) 半导体开关
CN1284237C (zh) 输入保护电路
CN1841931A (zh) 容差输入电路
CN100340062C (zh) 半导体集成电路
CN1630192A (zh) 信号电平转换电路
CN1855724A (zh) 缓冲电路
CN1521949A (zh) 信号电平变换器
CN101068106A (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
CN1476169A (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN101043211A (zh) 互补信号生成电路
CN111596719A (zh) 一种带防反接功能的高压ldo电路
CN1822085A (zh) 源极驱动器及其驱动方法
CN1811657A (zh) 用于驱动大电流负载的电流源电路
CN1581696A (zh) 接收装置和利用其的传输装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20190413

CF01 Termination of patent right due to non-payment of annual fee