CN1722616A - 电平移动器及其方法 - Google Patents

电平移动器及其方法 Download PDF

Info

Publication number
CN1722616A
CN1722616A CNA2005100848327A CN200510084832A CN1722616A CN 1722616 A CN1722616 A CN 1722616A CN A2005100848327 A CNA2005100848327 A CN A2005100848327A CN 200510084832 A CN200510084832 A CN 200510084832A CN 1722616 A CN1722616 A CN 1722616A
Authority
CN
China
Prior art keywords
voltage level
level
voltage
couple
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100848327A
Other languages
English (en)
Other versions
CN1722616B (zh
Inventor
金年泰
金奇弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1722616A publication Critical patent/CN1722616A/zh
Application granted granted Critical
Publication of CN1722616B publication Critical patent/CN1722616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电平移动器及其方法。该电平移动器可以包括：保护电路，配置为接收具有输入电压电平的输入信号，该输入信号是在输入线上接收的，该保护电路降低输入电压电平以产生稳定后的输入信号；以及第一反相器，配置为使稳定后的输入信号反相，以将反相输出电压电平下的反相输出信号输出到第一节点。在示例方法中，可以在输入电压电平下接收输入信号，可以降低输入电压电平以输出稳定后的输入信号，可以使稳定后的输入信号反相以将反相输出电压电平下的反相输出信号输出到第一节点，且可以基于输入信号使第一节点跳转到节点电压电平。该电平移动器及其方法可以降低半导体器件的功耗和/或芯片尺寸。

Description

电平移动器及其方法
优先权声明
本申请在35USC§119下要求2004年7月16日提交的韩国专利申请No.2004-55482的优先权，通过引用将其公开内容全部合并于此。
技术领域
本发明涉及半导体集成电路及其方法，特别涉及电平移动器及其方法。
背景技术
半导体集成电路可以包括主功能电路块和用于同外部电路对接的接口电路块。集成电路块可包括以不同的电源电压操作的逻辑块。例如，某些逻辑块可以使用较低的电源电压(例如，小于1.2V)而半导体接口电路的其它逻辑块(例如，模拟逻辑块)可以使用较高的电源电压(例如，2.5V和3.3V之间)。
以不同电源电压操作的逻辑块可包括用于同其它逻辑块对接的电平移动器。该电平移动器可能占用芯片上的给定数量的表面积，并可能消耗给定量的功率。在具有更高集成度的半导体集成电路中，电平移动器可以限制门信号宽度缩放(gate length scaling)量，从而这可能限制半导体集成电路的芯片尺寸和/或功耗的降低。
图1示出了传统的电平移动器100的电路图。参考图1，传统的电平移动器100可以包括电平移动部分1和信号选择部分2。电平移动部分1可以包括反相器11和12以及电平移动器触发器13。电平移动器触发器13可接收并锁存输入信号A和来自反相器12的反相输入信号。晶体管MP24和MP25可以使电平移动器触发器13的输出反相，以输出输出信号Y。电平移动器100的输出信号Y可能具有可高于输入信号A的第二电压电平(例如，较低的电压电平)的第一电压电平(例如，较高的电压电平)。电源电压VDD2可以对应于输出信号Y的第一电压电平。电源电压VDD2可以是在比电源电压VDD1更高的电压电平上。
传统的电平移动器100可以包括锁存电路和多个附加的晶体管，以调整较高频率(例如，几千兆赫兹)的输入信号A的电压电平。传统的电平移动器100还可以调整较低频率(例如，小于几百兆赫兹)的输入信号A的电压电平。
发明内容
本发明的示例实施例旨在一种电平移动器，包括：保护电路，配置为接收具有输入电压电平的输入信号，该输入信号是在输入线上接收的，该保护电路降低输入电压电平以产生稳定后的输入信号；以及第一反相器，配置为使稳定后的输入信号反相，以将反相输出电压电平下的反相输出信号输出到第一节点。
本发明的另一个示例实施例旨在一种电平移动方法，包括：接收输入电压电平下的输入信号；降低输入电压电平以输出稳定后的输入信号；使稳定后的输入信号反相，以将反相输出电压电平下的反相输出信号输出到第一节点；以及基于输入信号使第一节点跳转到节点电压电平。
附图说明
附图包括于此以提供对本发明的示例实施例的进一步理解，并且附图合并于说明书中而构成该说明书的一部分。附图示出了本发明的示例实施例，并与描述一起来用于说明本发明的示例实施例的原理。
图1示出了传统电平移动器的电路图；
图2是示出根据本发明的示例实施例的电平移动器的方框图；
图3是示出根据本发明的另一个示例实施例的电平移动器的方框图；
图4A是示出根据本发明的另一个示例实施例的电平移动器的保护电路的电路图；
图4B是示出根据本发明的另一个示例实施例的电平移动器的另一个保护电路的电路图；
图5是示出根据本发明的另一个示例实施例的电平移动器的方框图；
图6是示出根据本发明的另一个示例实施例的电平移动器的方框图；
图7A是示出根据本发明的另一个示例实施例的电平移动器的另一个保护电路的电路图；
图7B是示出根据本发明的另一个示例实施例的电平移动器的另一个保护电路的电路图；
图8A到8D示出了根据本发明的其它示例实施例对电平移动器的模拟结果。
具体实施方式
在下文中，将参考附图详细描述本发明的示例实施例。
在图中，相同的附图标记始终用于表示相同的元件。
图2是示出根据本发明的示例实施例的电平移动器200的方框图。
在图2的示例实施例中，电平移动器200可以接收输入信号VIN，并且可以输出比输入信号VIN更低的电压电平的输出信号VOUT。电平移动器200可以包括：保护电路26、第一反相器22、第二反相器24以及N型金属氧化物半导体(NMOS)晶体管MN31。
在图2的示例实施例中，保护电路26可以通过输入线接收第一电压电平(例如，3.3V)和第二电压电平(例如，0V)之间的给定电压电平的输入信号VIN，并且可以在节点N1输出比输入信号低给定量的电压电平的输出信号。
在图2的示例实施例中，第一反相器22可以接收从保护电路26接收的输出信号并使其反相，以在节点N2输出可以具有在第二电压电平和第三电压电平(例如，1.2V)之间的电压电平的反相输出信号VOUTB。
在图2的示例实施例中，第二反相器24可以接收反相输出信号VOUTB并使其反相，并且可以将具有在第二和第三电压电平之间的电压电平的电压信号VOUT输出到输出线。
在图2的示例实施例中，NMOS晶体管MN31可以基于输入信号VIN将节点N2的电压电平设置为第二电压电平(例如，0V)。
在图2的示例实施例中，第一反相器22可以包括P型金属氧化物半导体(PMOS)晶体管MP32和NMOS晶体管MN32。PMOS晶体管MP32可以具有用于接收保护电路26的输出信号的栅极、耦接到第一电源电压的源极和耦接到节点N2的漏极。NMOS晶体管MN32可以具有用于接收保护电路26的输出信号的栅极、耦接到第二电源电压的源极和耦接到节点N2的漏极。例如，第一电源电压可以对应于电源VDDL，而第二电源电压可以对应于电压VSS(例如，地电压)。
在图2的示例实施例中，第二反相器24可以包括PMOS晶体管MP33和NMOS晶体管MN33。PMOS晶体管MP33可以具有用于接收来自第一反相器22的反相输出信号VOUTB的栅极、耦接到第一电源电压的源极和耦接到输出线的漏极。NMOS晶体管MN33可以具有用于接收反相输出信号VOUTB的栅极、耦接到第二电源电压的源极和耦接到输出线的漏极。第一电源电压(例如，VDDL)可以具有对应于第三电压电平(例如，1.2V——比第一电压电平更低的电压电平，等等)的电压电平。
图3是示出根据本发明另一个示例实施例的电平移动器300的方框图。
在图3的示例实施例中，电平移动器300可以包括：上面结合图2讨论的电平移动器200的元件，只是电平移动器300可以输出比输入信号VIN的电压电平(例如，第三电压电平)更高的电压电平的输出信号VOUT(例如，第一电压电平)。第一和第二反相器22和24可以接收电源电压VDDH。电源电压VDDH可以设置到第一电压电平(例如，3.3V)。
图4A是示出根据本发明的另一个示例实施例的电平移动器200/300的保护电路426A的电路图。
图4B是示出根据本发明的另一个示例实施例的电平移动器200/300的保护电路426B的电路图。
在图4A的示例实施例中，保护电路426A可以包括二极管连接的PMOS晶体管MP41。PMOS晶体管MP41可以具有共同耦接到电平移动器200的输入线以接收输入信号VIN的栅极和漏极、以及耦接到节点N1的源极。
在图4B的示例实施例中，保护电路426B可以包括二极管连接的PMOS晶体管MP42和二极管连接的NMOS晶体管MN42。PMOS晶体管MP42和NMOS晶体管MN42可以各自具有共同耦接到输入线以接收输入信号VIN的栅极和漏极、以及耦接到节点N1的源极。
现在将根据本发明的另一个示例实施例描述包括图4A/4B的保护电路426A/426B中的一个作为保护电路26的图2的电平移动器200的操作。
在图2的电平移动器200的示例操作中，输入信号VIN可以具有在第二电压电平(例如，大约0V)和第一电压电平(例如，大约3.3V)之间的电压电平，而输出信号VOUT可以具有在大约第二电压电平(例如，大约0V)和第三电压电平(例如，大约1.2V)之间的电压电平。在示例中，耦接到图2的电平移动器200的输出端口的电路可以使用比耦接到电平移动器200的输入端口的电路的电源电压低的电源电压。保护电路426A可以(例如，通过降低输入电压电平)抑制输入信号VIN中的电压冲击以将稳定后的电压输出到节点N1。图2中示出的保护电路26可以可替换地包括图4B的保护电路426B。
现在将根据本发明的另一个示例实施例描述包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的操作。
在包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的示例操作中，如果将输入信号VIN设置为第一电压电平(例如，较高的电压电平，3.3V等)，则可以导通NMOS晶体管MN31，且反相输出电压VOUTB可以设置到第二电压电平(例如，较低的电压电平，0V等)。当输入信号VIN可以设置到第一电压电平时，可以关断保护电路426A的二极管连接的PMOS晶体管MP41。因此，PMOS晶体管MP32和NMOS晶体管MN32都可以关断。
在包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的示例操作中，第一和第二反相器22和24可以以第三电压电平(例如，较高的电压电平(1.2V)，等于输出信号VOUT的电压电平，等等)接收第一电源电压(例如，VDDL)。反相输出信号VOUTB可以设置到第二电压电平(例如，较低的电压电平，0V等)，并且可以导通第二反相器24的PMOS晶体管MP33，使得输出信号VOUT可以设置为第三电压电平(例如，1.2V)。
在包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的示例操作中，二极管连接的PMOS晶体管MP41可以保护(例如，减少潜在损害)第一反相器22的PMOS晶体管MP32和NMOS晶体管MN32不受例如电压尖峰或冲击招致的损害。在示例中，如果作为保护电路426A的二极管连接的PMOS晶体管MP41不包括在电平移动器200中，且第一电源电压VDDL设置到第三电压电平(例如1.2V)，并将冲击电压电平(例如，5V)施加到输入线，则第一反相器22的PMOS晶体管MP32的栅极到源极电压可以设置为第四电压电平(例如，3.8V或在冲击电压电平和第三电压电平之间的其它电压)，且NMOS晶体管MN32的栅极到源极的电压可以设置为冲击电压电平。PMOS晶体管MP32和NMOS晶体管MN32的栅极氧化膜可能因NMOS晶体管MN32接收的冲击电压电平和PMOS晶体管MP32接收的第四电压电平(例如，可以高于第一和/或第三电压电平)而受应力(stress)。
在包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的示例操作中，如果将冲击电压施加到输入线，则可以关断二极管连接的PMOS晶体管MP41，从而可以保护PMOS晶体管MP32和NMOS晶体管MN32免受冲击电压电平(例如，否则该冲击电压电平可能损害NMOS/PMOS晶体管MN32/MP32)。
在包括图4A的保护电路426A作为保护电路26的图2的电平移动器200的示例操作中，如果输入信号VIN设置为第二电压电平(例如，0V)，则可以关断NMOS晶体管MN31，并且可以导通PMOS晶体管MP41。此外，可以导通PMOS晶体管MP32，并且可以关断NMOS晶体管MN32。因此，反相输出电压VOUTB可以设置为第一电压电平(例如，3.3V)，从而可以导通第二反相器24的NMOS晶体管MN33。输出电压VOUT可以设置为第二电压电平(例如，0V)。
现在将根据本发明的另一个示例实施例描述包括图4B的保护电路426B作为保护电路26的图2的电平移动器200的操作。
在包括图4B的保护电路426B作为保护电路26的图2的电平移动器200的示例操作中，可以将输入信号VIN设置为第一电压电平(例如，较高的电压电平，3.3V等)，可以导通NMOS晶体管MN31，且节点N2的反相输出电压VOUTB可以设置到第二电压电平(例如，0V)。如果将输入信号VIN设置为第一电压电平(例如，3.3V)，则可以关断保护电路426B的PMOS晶体管MP42，并且可以导通NMOS晶体管MN42。如果NMOS晶体管MN42具有低于第一电压电平(例如，3.3V)的给定阈值电压电平(例如，0.5V)，则可以将第一电压电平和给定阈值电压电平之间(例如，第一电压电平减去给定的阈值电压电平)的第五电压电平(例如，2.8V)施加到第一反相器22，使得可以导通NMOS晶体管MN32，并且可以关断PMOS晶体管MP32。
在本发明的另一个示例实施例中，如果图2的电平移动器200不包括保护电路26(例如，图4A的保护电路426A、图4B的保护电路426B等)，冲击电压(例如，5V——比第一电压电平更高的电压等)可能被施加到电平移动器200的输入线和第一反相器22的输入端。施加到第一反相器22的PMOS晶体管MP32和NMOS晶体管MN32的冲击电压可能引起对晶体管MP32和MN32的栅极氧化膜的应力。在图2的电平移动器200可以包括图4B的保护电路426B作为保护电路26的可替换示例中，保护电路426B可以保护(例如，减少潜在损害)二极管连接的晶体管MN42和MP42(例如，免受由较高的冲击电压电平引起的对栅极氧化膜的应力的损害)。
在包括图4B的保护电路426B作为保护电路26的图2的电平移动器200的示例操作中，如果输入电压VIN设置为高于第一电压电平的电压电平(例如，冲击电压电平)，则可以将可以是第一电压电平减去NMOS晶体管MN42的给定阈值电压电平的第五电压电平施加到第一反相器22。从而可以保护第一反相器22的晶体管MP32和MN32免受由保护电路26(例如，图4A的保护电路426A、图4B的保护电路426B等)的电压尖峰引起的损害。
在包括图4B的保护电路426B作为保护电路26的图2的电平移动器200的示例操作中，当将输入信号VIN设置为第一电压电平(例如，3.3V)时，可以导通NMOS晶体管MN32和PMOS晶体管MP32，使得反相输出信号VOUTB可以设置为第二电压电平(例如，较低的电压电平，0V等)。当反相输出信号VOUTB设置为第二电压电平时，可以导通第二反相器24的PMOS晶体管MP33，使得输出信号VOUT可以设置为第三电压电平(例如，1.2V)。
在包括图4B的保护电路426B作为保护电路26的图2的电平移动器200的示例操作中，如果将输入信号VIN设置为第二电压电平(例如，较低的电压电平，0V等)，则可以关断NMOS晶体管MN31。可以导通PMOS晶体管MP42，且可以关断NMOS晶体管MN42。可以导通第一反相器22的PMOS晶体管MP32，且可以关断NMOS晶体管MN32。反相输出信号VOUTB可以设置为较高的逻辑电平(例如，第一电压电平、第三电压电平等)，且可以导通第二反相器24的NMOS晶体管MN33。输出信号VOUT可以设置为第二逻辑电平(例如，较低的逻辑电平，0V等)。
在图3的电平移动器300的示例实施例中，保护电路26可包括图4A的保护电路426A和/或图4B的保护电路426B之一，以保护电平移动器300免受电压冲击。除了在输入和/或输出电压电平上的不同之外，包括保护电路426A/426B的图3的电平移动器300的操作可以类似于包括保护电路426A/426B的图2的电平移动器200的上述操作。
在包括图4B的保护电路426B作为保护电路26的图2/3的电平移动器200/300的示例操作中，不需要在图2和/或3的电平移动器200/300中包括NMOS晶体管MN31。然而，可以包括NMOS晶体管MN31，以降低反相输出信号VOUTB在电压电平间跳转(例如，从第二电压电平到第一电压电平、从第一电压电平到第二电压电平等)的延迟时间。
图5是示出根据本发明另一个示例实施例的电平移动器500的方框图。
在图5的示例实施例中，电平移动器500可以输出比输入信号VIN的电压电平(例如，在第一电压电平和第二电压电平之间)低的逻辑电平(例如，在第二电压电平和第三电压电平之间)的输出信号VOUT。
在图5的示例实施例中，电平移动器500可以包括保护电路28、第一反相器22、第二反相器24以及PMOS晶体管MP34。
在图5的示例实施例中，保护电路28可以通过输入线接收输入电压电平(例如，可以在第一电压电平和第二电压电平之间)下的输入电压VIN，并且可以降低输入信号VIN的输入电压电平(例如，如果输入电压电平显示是电压尖峰)以在节点N1输出稳定后的电压。
在图5的示例实施例中，第一反相器22可以接收从保护电路28接收的输出信号并使其反相，并且可以在节点N2输出反相输出信号VOUTB(例如，在第二电压电平和第三电压电平之间)。
在图5的示例实施例中，第二反相器24可以接收反相输出信号VOUTB并使其反相，以输出输出信号VOUT(例如，在第二电压电平和第三电压电平之间)。
在图5的示例实施例中，PMOS晶体管MP34可以基于输入信号VIN将节点N2的给定电压电平(例如，第一电压电平、第二电压电平之一等)跳转到第二电压电平(例如，0V)。
在图5的示例实施例中，第一反相器22可以包括PMOS晶体管MP32和NMOS晶体管MN32。PMOS晶体管MP32可以具有用于接收来自保护电路28的输出信号的栅极、耦接到第一电源电压的源极和耦接到节点N2的漏极。NMOS晶体管MN32可以具有用于接收来自保护电路28的输出信号的栅极、耦接到第二电源电压的源极和耦接到节点N2的漏极。在示例中，第一电源电压可以对应于电源VDDL，第二电源电压可以对应于电压VSS(例如，地电压)。
在图5的示例实施例中，第二反相器24可以包括PMOS晶体管MP33，该PMOS晶体管MP33具有用于在节点N2接收反相输出信号VOUTB的栅极、耦接到第一电源电压(例如，VDDL)的源极和耦接到输出线的漏极。第二反相器24还可以包括NMOS晶体管MN33，该NMOS晶体管MN33具有用于接收反相输出信号VOUTB的栅极、耦接到第二电源电压(例如，VSS)的源极和耦接到输出线的漏极。
在图5的示例实施例中，可以将电平移动器500的第一电源电压(例如，VDDL)设置为输出信号VOUT的第三电压电平(例如，1.2V)。
图6是示出根据本发明另一个示例实施例的电平移动器600的方框图。
在图6的示例实施例中，电平移动器600可以输出比输入信号VIN的电压电平(例如，在第二电压电平和第三电压电平之间)高的电压电平(例如，在第一电压电平和第二电压电平之间)的输出信号VOUT。电平移动器600可以包括上面结合图5所述的电平移动器500的元件，除了第一和第二反相器22和24可以接收可对应于第一电压电平(例如，较高的电压，3.3V等)的电源电压VDDH之外。
图7A是示出根据本发明的另一个示例实施例的电平移动器500/600的保护电路728A的电路图。
图7B是示出根据本发明的另一个示例实施例的电平移动器500/600的保护电路728B的电路图。
在图7A的示例实施例中，保护电路728A可以包括二极管连接的NMOS晶体管MN71。NMOS晶体管MN71可以具有共同耦接到输入线以接收输入信号VIN的栅极和漏极，以及耦接到节点N1的源极。
在图7B的示例实施例中，保护电路728B可以包括二极管连接的PMOS晶体管MP72和二极管连接的NMOS晶体管MN72。PMOS晶体管MP72和NMOS晶体管MN72各自可以包括共同耦接到输入线以接收输入信号VIN的栅极和漏极。PMOS晶体管MP72和NMOS晶体管MN72的源极可以耦接到节点N1。
现在将根据本发明的另一个示例实施例描述包括图7A/7B的保护电路728A/728B之一作为保护电路28的图5的电平移动器500的操作。
在图5的电平移动器500的示例操作中，输入信号VIN可以具有在第一电压电平和第二电压电平之间的输入电压电平，且输出信号VOUT可以具有在第二电压电平和第三电压电平之间的输出电压电平。在示例中，耦接到图5的电平移动器500的输出端口的电路可以使用比耦接到电平移动器500的输入端口的电路的电源电压低的电源电压。保护电路728A(例如，通过降低在电压尖峰期间的输入电压电平)可以抑制输入信号VIN中的电压冲击，以将稳定后的电压输出到节点N1。图5中示出的保护电路28可以可替换地包括图7B的保护电路728B。
现在将根据本发明的另一个示例实施例描述包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的操作。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，如果输入信号VIN设置为第二电压电平(例如，较低的电压电平，0V等)，则可以导通PMOS晶体管MP34，且反相输出电压VOUTB可以设置到第三电压电平(例如，较高的电压电平，1.2V等)。当输入信号VIN设置到第二电压电平(例如，0V)时，可以关断二极管连接的NMOS晶体管MN71。因此，PMOS晶体管MP32和NMOS晶体管MN32都可以关断。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，第一和第二反相器22和24可以接收电源电压VDDL。电源电压VDDL可以对应于第三电压电平(例如，1.2V)。反相输出信号VOUTB可以具有较高的电压电平(例如，第一电压电平、第三电压电平等)，使得可以导通第二反相器24的PMOS晶体管MP33，并且输出信号VOUT可以设置为第二电压电平(例如，0V)。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，如果将输入信号VIN设置为第一电压电平(例如，3.3V)，则可以关断PMOS晶体管MP34，并且可以导通二极管连接的NMOS晶体管MN71。可以导通PMOS晶体管MP32和NMOS晶体管MN32。因此，反相输出电压VOUTB可以设置为第二电压电平(例如，较低的电压电平)，且可以导通第二反相器24的PMOS晶体管MP33。输出电压VOUT可以设置到第三电压电平(例如，1.2V)。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，第一和第二反相器22和24接收的电源电压VDDL可以设置为第三电压电平(例如，1.2V)。反相输出信号VOUTB可以设置到第二电压电平(例如，较低的电压电平，0V等)，使得可以导通第二反相器24的PMOS晶体管MP33，且输出信号VOUT可以设置到第三电压电平(例如，1.2V)。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，如果输入线设置为冲击电压电平(例如，5V或更高，高于第一电压电平等)，则二极管连接的NMOS晶体管MN71可以保护(例如，减少潜在损害)第一反相器22的PMOS晶体管MP32和NMOS晶体管MN32。
在图5的电平移动器500没有包括保护电路28且将冲击电压电平(例如，5V)施加到输入线的示例中，可能将电压尖峰施加到第一反相器22。因此，可能将较高的电压电平(例如，高于第一电压电平)施加到第一反相器22的PMOS晶体管MP32和NMOS晶体管MN32各自的栅极，这可能引起对其栅极氧化膜的应力。
在包括图7A的保护电路728A作为保护电路28的图5的电平移动器500的示例操作中，二极管连接的NMOS晶体管MN71可以保护晶体管MN32和MP32免受电压尖峰。此外，如果输入电压VIN的输入电压电平高于第一电压电平(例如，冲击电压电平，高于3.3V，等)，则可以将第四电压电平(例如，输入信号VIN的输入电压电平减去NMOS晶体管MN71的给定阈值电压电平)施加到第一反相器22，使得可以保护第一反相器22的晶体管MP32和MN32免受电压尖峰。
现在将根据本发明的另一个示例实施例描述包括图7B的保护电路728B作为保护电路28的图5的电平移动器500的操作。
在包括图7B的保护电路728B作为保护电路28的图5的电平移动器500的示例操作中，如果输入信号VIN设置为第一电压电平(例如，3.3V)，则可以导通PMOS晶体管MP34，且节点N2的反相输出电压VOUTB可以设置到第三电压电平(例如，1.2V)。保护电路728B可以包括二极管连接的PMOSMP72和二极管连接的NMOS晶体管MN72，二者可以彼此并行耦接。如果输入信号VIN设置到第二电压电平(例如，0V)，则可以导通PMOS晶体管MP72，并且可以关断NMOS晶体管MN72。如果PMOS晶体管MP72具有给定阈值电压电平(例如，0.5V)，则给定阈值电压电平可以施加到第一反相器22。可以导通PMOS晶体管MP32，并且可以关断NMOS晶体管MN32。
在包括图7B的保护电路728B作为保护电路28的图5的电平移动器500的示例操作中，NMOS晶体管MN32和PMOS晶体管MP34都可以导通，使得反相输出信号VOUTB可以设置为较高的电压电平(例如，第一电压电平、第三电压电平等)。如果反相输出信号VOUTB设置为较高的电压电平，则可以导通第二反相器24的NMOS晶体管MN33，使得输出信号VOUT可以设置为第二电压电平(例如，0V)。
在包括图7B的保护电路728B作为保护电路28的图5的电平移动器500的示例操作中，如果输入信号VIN设置为第一电压电平(例如，3.3V)，则可以关断PMOS晶体管MP34。可以关断保护电路728B的PMOS晶体管MP72，并且可以导通NMOS晶体管MN72。可以关断第一反相器22的PMOS晶体管MP32，并且可以导通NMOS晶体管MN32。反相输出信号VOUTB可以设置为第二电压电平(例如，0V)，并且可以导通第二反相器24的PMOS晶体管MP33。输出信号VOUT可以设置为第三电压电平(例如，1.2V)。
在另一个示例中，如果图5的电平移动器500不包括保护电路28且将冲击电压电平(例如，5V)施加到输入线，则在第一反相器22的输入端可能接收电压尖峰。施加到第一反相器22的PMOS晶体管MP32和NMOS晶体管MN32的栅极电极的冲击电压电平可能引起对栅极电极的栅极氧化膜的应力。可替换地，可以用图7B的保护电路728B保护二极管连接的晶体管MN72和MP72免受对栅极氧化膜的电压应力损害。
在包括图7B的保护电路728B作为保护电路28的图5的电平移动器500的示例操作中，如果输入信号VIN高于第一电压电平(例如，冲击电压电平)，则可以将第四电压电平(例如，输入信号VIN的较高电压电平减去NMOS晶体管MN72的给定阈值电压电平)施加到第一反相器22。从而，可以由保护电路728B的二极管连接的NMOS晶体管MN72保护第一反相器22的PMOS/NMOS晶体管MP32和MN32免受较高的电压电平。
在本发明的另一个示例实施例中，可以分别使用图7A和7B的保护电路728A和728B中的任何一个作为图6的电平移动器600中的保护电路28，以降低因电压尖峰或冲击(例如，上面结合图5描述的示例操作)招致的损害。
在包括图7B的保护电路728B作为保护电路28的图5/6的电平移动器500/600的示例操作中，电平移动器500/600中不需要包括PMOS晶体管MP34。然而，可以包括PMOS晶体管MP34，以降低反相输出信号VOUTB在电压电平(例如，从第二电压电平到第一电压电平、从第一电压电平到第二电压电平等)之间跳转的延迟时间。
图8A-8D示出了根据本发明的其它示例实施例的对电平移动器200/300/500/600的模拟结果。在图8A-8D的示例实施例中，输入信号VIN可以设置为具有200MHz的频率和等于输入信号VIN的周期的十分之一的电压跳转时间。在上面的假设下，图8A和图8B分别示出了图3和2的电平移动器300和200的输入信号VIN和输出信号VOUT/VOUTB的波形，而图8C和图8D分别示出了图6和5的电平移动器600和500的输入信号VIN和输出信号VOUT/VOUTB的波形。
在图8A和图8C的示例实施例中，输出信号VOUT的电压电平可以高于输入信号VIN的电压电平。在图8B和图8D的示例实施例中，输入信号VIN的电压电平可以高于输出信号VOUT的电压电平。图8A-8D示出了通过根据本发明的示例实施例的包括图4A/4B/7A/7B的保护电路426A/426B/728A/728B中任何一个的图2/3/5/6的电平移动器200/300/500/600中任何一个，具有给定频率(例如，200MHz)的输入信号(例如，输入信号VIN)可以从第一电压电平(例如，较高的电压电平)跳转到第二电压电平(例如，较低的电压电平)，或者反之亦然。
在本发明的另一个示例实施例中，电平移动器(例如，电平移动器200、300、500、600等)可以具有较低的设计复杂度，并从而可以占用半导体集成电路(IC)上更小的芯片面积。与根据本发明的示例实施例的电平移动器相关的减小的复杂度和/或芯片尺寸可以进一步降低半导体Ic的功耗。
这样就描述了本发明的示例实施例，显而易见的是相同的内容可以以许多方式变化。例如，尽管在上面将第一、第二、第三、第四和第五电压电平分别描述为3.3V、0V、1.2V、3.8V和3.2V，但是可以理解给出这些电压仅仅是为了示例的目的，而本发明的其它示例实施例可以包括与第一、第二、第三、第四和第五电压电平中的每一个相关的其它电压电平。
此外，尽管上述电平移动器200/300/500/600示出为包括单个保护电路26/28，但是可以理解本发明的其它示例实施例可以包括一个或多个保护电路26/28。例如，可以将保护电路426A和426B串联排列在图2和3任何一个中的保护电路26。保护电路的其它变化对本领域的技术人员将是很明显的。
此外，在本发明的另一个示例实施例中，图4B的保护电路426B和/或图4B的保护电路728B可以是整流二极管。
此外，可以理解，本发明的其它示例实施例可以在除电平电路之外的电路中采用保护电路26/28。同样，可以理解，本发明的其它示例实施例可以采用有其它保护电路和/或没有保护电路的电平电路。此外，可以理解，在本发明的上述示例实施例中给出所有具体电压仅作为示例，且在本发明的其它示例实施例中可以调整到其它电压。
不应认为这些变化脱离了本发明的示例实施例的精神和范围，且对于本领域技术人员而言显而易见的是，期望所有这些变化都包括在所附权利要求的范围中。

Claims (34)

1.一种电平移动器，包括：
保护电路，配置为接收具有输入电压电平的输入信号，该输入信号是在输入线上接收的，该保护电路降低输入电压电平以产生稳定后的输入信号；以及
第一反相器，配置为使稳定后的输入信号反相，以将反相输出电压电平下的反相输出信号输出到第一节点。
2.根据权利要求1的电平移动器，其中输入电压电平在第一电压电平和第二电压电平之间，而反相输出电压电平在第二电压电平和第三电压电平之间。
3.根据权利要求1的电平移动器，其中保护电路包括整流二极管。
4.根据权利要求1的电平移动器，其中基于PMOS晶体管和NMOS晶体管之一的晶体管阈值电压产生稳定后的输入信号。
5.根据权利要求1的电平移动器，其中保护电路包括：
PMOS晶体管，其具有耦接到第一反相器的输入端的第一电流电极，以及共同耦接到输入线的控制电极和第二电流电极。
6.根据权利要求1的电平移动器，其中保护电路包括：
PMOS晶体管，其具有耦接到第一反相器的输入端的第一电流电极、以及共同耦接到输入线的控制电极和第二电流电极；以及
NMOS晶体管，其具有耦接到第一反相器的输入端的第一电流电极、以及共同耦接到输入线的控制电极和第二电流电极。
7.根据权利要求2的电平移动器，还包括：
第二反相器，配置为接收反相输出信号并使其反相，以输出具有非反相输出电压电平的非反相输出信号。
8.根据权利要求7的电平移动器，其中非反相输出电压电平在第二电压电平和第三电压电平之间。
9.根据权利要求2的电平移动器，其中第一电压电平高于第三电压电平，而第三电压电平高于第二电压电平。
10.根据权利要求9的电平移动器，其中第一电压电平大约为3.3伏特，第二电压电平大约为0伏特，而第三电压电平大约为1.2伏特。
11.根据权利要求2的电平移动器，其中第三电压电平高于第一电压电平，而第一电压电平高于第二电压电平。
12.根据权利要求11的电平移动器，其中第一电压电平大约为1.2伏特，第二电压电平大约为0伏特，而第三电压电平大约为3.3伏特。
13.根据权利要求7的电平移动器，其中第二反相器基于与第三电压电平对应的第一电源电压和与第二电压电平对应的第二电源电压来工作。
14.根据权利要求13的电平移动器，其中第二反相器包括：
PMOS晶体管，其具有接收反相输出信号的控制电极、耦接到第一电源电压的第一电流电极、以及耦接到输出线的第二电流电极；以及
NMOS晶体管，其具有接收反相输出信号的控制电极、耦接到第二电源电压的第一电流电极、以及耦接到输出线的第二电流电极。
15.根据权利要求1的电平移动器，还包括：
切换元件，配置为基于输入信号的输入电压电平使第一节点跳转到第二电压电平。
16.根据权利要求15的电平移动器，其中切换元件包括MOS晶体管，其具有耦接到输入线的栅极、耦接到与第二电压电平对应的电源电压的第一电流电极和耦接到第一节点的第二电流电极。
17.根据权利要求1的电平移动器，还包括：
切换元件，配置为基于输入信号的输入电压电平使第一节点跳转到第三电压电平。
18.根据权利要求17的电平移动器，其中切换元件包括MOS晶体管，其具有耦接到输入线的栅极、耦接到与第三电压电平对应的电源电压的第一电流电极和耦接到第一节点的第二电流电极。
19.根据权利要求2的电平移动器，其中第一反相器基于与第三电压电平对应的第一电源电压和与第二电压电平对应的第二电源电压来工作。
20.根据权利要求19的电平移动器，其中第一反相器包括：
PMOS晶体管，其具有接收稳定后的输入信号的控制电极、耦接到第一电源电压的第一电流电极、以及耦接到第一节点的第二电流电极；以及
NMOS晶体管，其具有接收稳定后的输入信号的控制电极、耦接到第二电源电压的第一电流电极、以及耦接到第一节点的第二电流电极。
21.根据权利要求2的电平移动器，其中输入电压电平达到高于第一、第二和第三电压电平中的每一个的冲击电压电平。
22.一种电平移动方法，包括：
接收输入电压电平下的输入信号；
降低输入电压电平以输出稳定后的输入信号；
使稳定后的输入信号反相以将反相输出电压电平下的反相输出信号输出到第一节点；以及
基于输入信号使第一节点跳转到节点电压电平。
23.根据权利要求22的方法，其中输入电压电平在第一电压电平和第二电压电平之间，而反相输出电压电平在第二电压电平和第三电压电平之间。
24.根据权利要求22的方法，其中使用整流二极管产生稳定后的输入信号。
25.根据权利要求22的方法，其中使用NMOS晶体管和PMOS晶体管之一的晶体管阈值电压产生稳定后的输入信号。
26.根据权利要求23的方法，还包括：
使反相输出信号反相，以输出具有非反相输出电压电平的非反相输出信号。
27.根据权利要求26的方法，其中非反相输出电压电平在第二电压电平和第三电压电平之间。
28.根据权利要求23的方法，其中第三电压电平低于第一电压电平。
29.根据权利要求23的电平移动器，其中第三电压电平高于第一电压电平。
30.根据权利要求28的方法，其中第一电压电平大约为3.3伏特，第二电压电平大约为0伏特，而第三电压电平大约为1.2伏特。
31.根据权利要求29的方法，其中第一电压电平大约为1.2伏特，第二电压电平大约为0伏特，而第三电压电平大约为3.3伏特。
32.根据权利要求23的方法，其中节点电压电平对应于第二电压电平。
33.根据权利要求23的方法，其中节点电压电平对应于第三电压电平。
34.一种用于执行根据权利要求22的方法的电平移动器。
CN2005100848327A 2004-07-16 2005-07-18 电平移动器及其方法 Active CN1722616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040055482A KR100711108B1 (ko) 2004-07-16 2004-07-16 레벨 쉬프터 및 레벨 쉬프팅 방법
KR55482/04 2004-07-16

Publications (2)

Publication Number Publication Date
CN1722616A true CN1722616A (zh) 2006-01-18
CN1722616B CN1722616B (zh) 2010-10-27

Family

ID=35636780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100848327A Active CN1722616B (zh) 2004-07-16 2005-07-18 电平移动器及其方法

Country Status (6)

Country Link
US (1) US7554361B2 (zh)
JP (1) JP4870391B2 (zh)
KR (1) KR100711108B1 (zh)
CN (1) CN1722616B (zh)
NL (1) NL1029419C2 (zh)
TW (1) TW200610268A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547001B (zh) * 2008-03-27 2012-01-25 台湾积体电路制造股份有限公司 具有用于内核电源关闭应用的双电压输入电平转换器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9154133B2 (en) * 2011-09-28 2015-10-06 Texas Instruments Incorporated ESD robust level shifter
JP5694894B2 (ja) * 2011-10-24 2015-04-01 ルネサスエレクトロニクス株式会社 入力回路
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9536593B1 (en) * 2016-05-23 2017-01-03 Qualcomm Incorporated Low power receiver with wide input voltage range
CN107564459B (zh) * 2017-10-31 2021-01-05 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102514241B1 (ko) 2017-12-05 2023-03-27 삼성전자주식회사 레벨 쉬프터 회로
US11243588B2 (en) * 2018-05-30 2022-02-08 Hangzhou Canaan Intelligence Information Technology Co, Ltd Series circuit and computing device
US11314596B2 (en) * 2018-07-20 2022-04-26 Winbond Electronics Corp. Electronic apparatus and operative method
TWI704493B (zh) * 2019-05-07 2020-09-11 華邦電子股份有限公司 位元資料移位器
US11177011B2 (en) 2019-06-22 2021-11-16 Winbond Electronics Corp. Bit data shifter
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380355A (en) * 1976-12-27 1978-07-15 Nippon Kokan Kk Sleeve for strip coil
DE3026040C2 (de) * 1980-07-09 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Schalter mit in Serie geschalteten MOS-FET
JPH0773204B2 (ja) * 1983-01-31 1995-08-02 株式会社日立製作所 半導体集積回路装置
JPS6051318A (ja) 1983-08-31 1985-03-22 Toshiba Corp Ｃｍｏｓシユミツト回路
JPS62194732A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd デジタルバツフア回路
US4853561A (en) * 1987-06-10 1989-08-01 Regents Of The University Of Minnesota Family of noise-immune logic gates and memory cells
JP2585348B2 (ja) * 1988-02-22 1997-02-26 株式会社東芝 不揮発性半導体記憶装置
JPH0239622A (ja) * 1988-07-28 1990-02-08 Nec Corp 出力回路
JPH03157011A (ja) * 1989-08-22 1991-07-05 Fujitsu Ltd レベル変換回路及び該レベル変換回路を使用してなる遅延回路
US5036226A (en) * 1989-10-23 1991-07-30 Ncr Corporation Signal converting circuit
JPH05304462A (ja) * 1992-04-24 1993-11-16 Mitsubishi Electric Corp レベル変換器
US5304872A (en) * 1992-08-10 1994-04-19 Intel Corporation TTL/CMOS input buffer operable with three volt and five volt power supplies
JP3562725B2 (ja) * 1993-12-24 2004-09-08 川崎マイクロエレクトロニクス株式会社 出力バッファ回路、および入出力バッファ回路
JP2922424B2 (ja) * 1994-07-13 1999-07-26 松下電器産業株式会社 出力回路
DE69409247T2 (de) * 1994-12-30 1998-07-16 Sgs Thomson Microelectronics Schnittstellenschaltung für auf einem Halbleiter in MOS/CMOS-Technologie monolithisch integrierte elektronische Einrichtungen
JP3242042B2 (ja) 1996-10-30 2001-12-25 住友金属工業株式会社 レベルシフト回路
DE19652046C2 (de) * 1996-12-13 2003-08-28 Infineon Technologies Ag Verfahren zur Ermittlung der Temperatur eines Halbleiter-Chips
US5883528A (en) * 1997-03-20 1999-03-16 Cirrus Logic, Inc. Five volt tolerant TTL/CMOS and CMOS/CMOS voltage conversion circuit
US5793592A (en) * 1997-05-13 1998-08-11 International Business Machines Corporation Dynamic dielectric protection circuit for a receiver
JP3055505B2 (ja) 1997-10-15 2000-06-26 日本電気株式会社 レベル変換回路
US6069493A (en) * 1997-11-28 2000-05-30 Motorola, Inc. Input circuit and method for protecting the input circuit
KR100394611B1 (ko) * 1997-12-16 2003-12-24 현대자동차주식회사 펄스 폭 변조 신호 변환장치
US6031393A (en) * 1997-12-31 2000-02-29 Intel Corporation Pass gate input buffer for a mixed voltage environment
US5905621A (en) * 1998-01-09 1999-05-18 Ati Technologies Voltage scaling circuit for protecting an input node to a protected circuit
JPH11213022A (ja) 1998-01-26 1999-08-06 Toshiba Corp 設計支援方法及びそのシステム
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6329841B1 (en) 2000-03-02 2001-12-11 Advanced Micro Devices, Inc. Level-shifter for extremely low power supply
US6917239B2 (en) 2000-10-24 2005-07-12 Fujitsu Limited Level shift circuit and semiconductor device
JP4641660B2 (ja) * 2001-05-18 2011-03-02 三菱電機株式会社 レベルシフト回路
JP2003168969A (ja) 2001-09-18 2003-06-13 Nec Microsystems Ltd レベルシフト回路
KR20040006766A (ko) 2002-07-15 2004-01-24 주식회사 하이닉스반도체 레벨 시프터
KR100432652B1 (ko) * 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
JP3764135B2 (ja) * 2002-10-31 2006-04-05 Ｎｅｃエレクトロニクス株式会社 レベルシフタ
US7504861B2 (en) * 2003-11-20 2009-03-17 Transpacific Ip, Ltd. Input stage for mixed-voltage-tolerant buffer with reduced leakage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547001B (zh) * 2008-03-27 2012-01-25 台湾积体电路制造股份有限公司 具有用于内核电源关闭应用的双电压输入电平转换器

Also Published As

Publication number Publication date
JP2006033825A (ja) 2006-02-02
TW200610268A (en) 2006-03-16
CN1722616B (zh) 2010-10-27
KR20060006443A (ko) 2006-01-19
US20060012396A1 (en) 2006-01-19
JP4870391B2 (ja) 2012-02-08
US7554361B2 (en) 2009-06-30
NL1029419A1 (nl) 2006-01-17
NL1029419C2 (nl) 2006-06-16
KR100711108B1 (ko) 2007-04-24

Similar Documents

Publication Publication Date Title
CN1722616A (zh) 电平移动器及其方法
CN1271785C (zh) 电平移位电路和半导体集成电路
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1177369C (zh) 电荷泵电路和使用它的非易失性存储器的工作方法
CN1252820C (zh) 具有体偏置电路的半导体集成电路器件
CN1108017A (zh) 多电压系统的输出，输入缓冲电路及双向缓冲电路
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN101047378A (zh) 输出缓冲电路以及包括该输出缓冲电路的系统
CN1484368A (zh) 电源供给装置及其电源供给方法
CN1815890A (zh) 电平转换器电路和使用了该电路的显示元件驱动电路
CN1447506A (zh) 电源电路及pwm电路
CN1825767A (zh) 双电压三态缓冲器电路
CN1674443A (zh) 电平变换电路
CN1571068A (zh) 半导体存储装置
CN1229998A (zh) 半导体器件
CN1469548A (zh) 变换信号逻辑电平的电平变换电路
CN1855724A (zh) 缓冲电路
CN1630192A (zh) 信号电平转换电路
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
US8513930B2 (en) Active power switch topology for switching regulators
CN1402433A (zh) 半导体器件和电源电压控制方法
CN1701511A (zh) 半导体装置
CN1488193A (zh) 振幅变换电路
CN1097343C (zh) 接口电路和设定其确定电平的方法
CN1521949A (zh) 信号电平变换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant