CN1258874C - 半导体器件和电源电压控制方法 - Google Patents

半导体器件和电源电压控制方法 Download PDF

Info

Publication number
CN1258874C
CN1258874C CNB021422044A CN02142204A CN1258874C CN 1258874 C CN1258874 C CN 1258874C CN B021422044 A CNB021422044 A CN B021422044A CN 02142204 A CN02142204 A CN 02142204A CN 1258874 C CN1258874 C CN 1258874C
Authority
CN
China
Prior art keywords
mentioned
circuit
power supply
supply potential
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021422044A
Other languages
English (en)
Other versions
CN1402433A (zh
Inventor
和田修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1402433A publication Critical patent/CN1402433A/zh
Application granted granted Critical
Publication of CN1258874C publication Critical patent/CN1258874C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)

Abstract

根据不同的第1和第2电源电位分别使内部电路动作的半导体器件，具备：判定上述第1电源电位是否比第1基准电位还高的第1判定电路；判定上述第2电源电位是否比第2基准电位还高的第2判定电路；判定上述第1电源电位是否比上述第2电源电位还高的第3判定电路；当在上述第1到第3判定电路的所有判定电路中判定都被肯定时就向上述内部电路供给上述第1和上述第2电源电位，当上述第1到第3判定电路中至少有一个判定被否定时就输出使上述内部电路进行初始化的信号的电源电压控制电路。

Description

半导体器件和电源电压控制方法
技术领域
本发明涉及根据多个电源电位驱动内部电路的半导体器件和电源电压控制方法，例如以与逻辑电路用的电源电压分开、另外需要升压电路或降压电路用的电源电路的半导体存储器件等为对象。
背景技术
人们早就知道检测外部电源下降到某一电位电平后产生复位信号的电源电位检测电路。该复位信号，在供往半导体器件的外部电源进行预想不到的不规则的瞬停、瞬断或不稳定的ON、OFF这样的情况下，为了确实地使内部电路进行初始化而停止内部电源产生电路的动作，是重要的信号。产生该复位信号的电源电位检测电路，例如可以象图21那样地构成。
在图21中，外部电源VDD如图22A的电位波形w17所示当电位从某一恒定的电位状态不断下降(时间t1)时，具有阈值Vtp的PMOS晶体管Q21的栅极电位和漏极电位(节点12)如图22A的波形w18所示就渐渐地从VDD-Vtp下降。当节点12的电位不断下降时，在电位下降得比反相器IV21内的NMOS晶体管的阈值还低(时间t2)的时刻，如图22B的波形w19所示，输出电位就变成为OFF。
图21那样的电源电位检测电路，在有多个供往半导体器件的外部电源的情况下，在每一个电源电位上都要设置。
但是，在使用供给不同的2个外部电源VDD、VCC的半导体器件时，就存在着两方或一方的外部电源产生预期不到的不规则的瞬停或瞬断的可能性。例如，当一方的外部电源产生瞬停或瞬断时，在2个电源电位VDD、VCC之内电位高的一方的外部电源就将急剧地下降，或在电源OFF时电位高的一方的外部电源比电位低的一方先下降，使得电位关系得以逆转。当产生了这样的电位关系逆转时，就要产生结漏电流，存在着内部电路进行误动作之虞。
发明内容
为了解决上述课题，本发明的一个技术方案提供了一种根据各自不同的第1和第2电源电位来控制使内部电路动作的电源电位的半导体器件，具备：判定上述第1电源电位是否比第1基准电位高的第1判定电路；判定上述第2电源电位是否比第2基准电位高的第2判定电路；判定上述第1电源电位是否比上述第2电源电位高的第3判定电路；判定上述第2电源电位是否大于在上述第1电源电位上乘以比0大比1小的规定值的电位的第4判定电路；基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路的内部电源产生电路；以及连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当在上述第1到第4判定电路的所有判定电路中判定都被肯定时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，同时将上述内部电路初始化。
另外，本发明的另一技术方案提供了一种根据各自不同的第1和第2电源电位使内部电路动作的半导体器件，具备：判定上述第1电源电位是否比第1基准电位高的第1判定电路；仅在上述第2电源电位比与上述第1基准电位不同的第3基准电位高时输出规定电位的第2判定电路；判定上述第1电源电位是否比上述第2电源电位高的第3判定电路；判定上述第2电源电位是否大于在上述第1电源电位上乘以比0大比1小的规定值的电位的第4判定电路；基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路的内部电源产生电路；以及连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当上述第1、第3及第4判定电路的每一个判定电路中判定都被肯定且从上述第2判定电路输出上述规定电位时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上第1和第2电源电位，并将上述内部电路初始化。
此外，本发明的又一技术方案还提供了一种根据各自不同的第1和第2电源电位使半导体器件内的内部电路动作的电源电压控制方法，用第1判定电路来判定上述第1电源电位是否比第1基准电位高，用第2判定电路来判定上述第2电源电位是否比第2基准电位高，用第3判定电路来判定上述第1电源电位是否比上述第2电源电位高，用第4判定电路来判定上述第2电源电位是否大于在上述第1基准电位上乘以比0大比1小的规定值的电位，内部电源产生电路基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路，连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当在上述第1到第4判定电路的所有判定电路中判定都被肯定时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，同时将上述内部电路初始化。
附图说明
图1的半导体器件的框图示出了本发明的基本原理。
图2示出了内部电源电压产生电路的动作范围。
图3的框图示出了本发明的半导体器件的实施例1的概略构成。
图4的电路图示出了VCC检测电路的内部构成。
图5A、B示出了图2的VCC检测电路的电位波形图。
图6的电路图示出了电位比较电路的内部构成。
图7A、B是电位比较电路的电位波形图。
图8示出了电位比较电路的内部构成。
图9A、B是电位比较电路的电位波形图。
图10示出了内部电源产生电路的动作范围。
图11A、B示出了电源电位VDD、VCC瞬停的例子。
图12的框图示出了本发明的半导体器件的实施例2的概略构成。
图13的电路图示出了电平移位电路的内部构成。
图14A、B是图12的电平移位电路的电位波形图。
图15示出了内部电源产生电路的动作范围。
图16是本发明的半导体器件的实施例3的框图。
图17的电路图示出了VCC检测电路的内部构成。
图18的电路图示出了电位比较电路的内部构成。
图19的电路图示出了电位比较电路的内部构成。
图20的流程图示出了控制电路的处理动作。
图21的电路图示出了现有的电源电位检测电路的一个例子。
图22A、B是外部电源VDD的电位波形图。
具体实施方式
以下参看附图具体地对本发明的半导体器件和电源电压控制方法进行说明。以下，作为本发明的半导体器件的一个例子，对DRAM混合装配型的系统LSI进行说明。向该LSI至少供给2种电源电位VDD、VCC(但是，VDD＜VCC)，VDD(第2电源电位)被用做LSI内部逻辑电路或DRAM的外围电路等的电源，VCC(第1电源电位)用于产生DRAM中使用的升压电压(降压电压)的升压(降压)电路等中。
(本发明原理电路图的说明)
图1的电路图示出了本发明的半导体器件的基本原理。从外部向图1的半导体器件供给不同的2种电源电位VDD、VCC(但是，VDD＜VCC)。图1的半导体器件具备与图21的电源电位检测电路同样构成的VDD检测电路1和VCC检测电路2以及根据这些检测电路1、2控制内部电源产生电路5和内部电路6的控制电路7。
控制电路7，在电源投入后，接受到电源电位VDD、VCC已变成为正常电位的信息后，控制多个内部电源产生电路的电位产生顺序。此外，在已处于稳定电平的电源电位VDD、VCC的电位电平下降的情况下，控制电路7就使内部电源产生电路5的动作停止并输出使内部电路6初始化的信号。
图2示出了内部电源产生电路5的动作范围，图示的带影线的部分表示内部电源产生电路5停止动作的电压范围。
VDD检测电路1，如图2的实线J21所示，在设VDD检测电路1内的NMOS晶体管和PMOS晶体管的阈值电压分别变成为Vth、Vtp时，检测电源电位是否满足VDD＞Vth+Vtp的关系。
此外，VCC检测电路2，如图2的实线J22所示，在设VDD检测电路1内的NMOS晶体管和PMOS晶体管的阈值电压分别变成为Vth’、Vtp’时，检测电源电位是否满足VCC＞Vth’+Vtp’的关系。图2的2点锁线J23表示VDD＝VCC的线，比该线还往左侧，表示外部电源的电位进行逆转的状态。
图1的半导体器件，由于仅仅在电源电压VDD、VCC处于图2中带影线部分的电压范围内的情况下，才使内部电源产生电路5或内部电路6的动作停止，故即便是变成为电源电位VDD和VCC的电位已经逆转的点C那样的异常状态，也不能停止内部电源产生电路5或内部电路6的动作。
为此，在电位的逆转时，就存在着因在内部电源产生电路5内的升压电位产生电路等中产生结漏电流而流过大的电流使电路产生误动作的可能性。
以下，说明经过努力研究使得不产生上述那样的缺点的半导体器件的例子。
(实施例1)
图3的框图示出了本发明的半导体器件的实施例1的概略构成。图3的半导体器件具备：检测电源电位VDD的电位电平的VDD检测电路1(第2判定电路)；检测电源电位VCC的电位电平的VCC检测电路2(第1判定电路)；判定电源电位VCC是否比电源电位VDD还高的电位比较电路3(第3判定电路)；判定电源电位VDD是否比电源电位VCC的1/3还高的电位比较电路4(第4判定电路)；以及对是否向内部电源产生电路5和内部电路6供给电源电位VDD、VCC进行控制的控制电路(电源电压控制电路)7。
内部电源产生电路5，例如含有升压电源产生电路8、降压电源产生电路9、中间电位产生电路10、负电源电压产生电路11等。向内部电源产生电路5和内部电路6供给电源电压VCC、VDD。
另一方面内部电路6含有存储单元、存储单元的读出/写入控制电路和读出放大器等。内部电路6把电源电压VDD用做电源电压。
图4的电路图示出了VCC检测电路2的内部构成。如图所示，VCC检测电路2具有串联连接在电源电位VCC的端子和接地端子之间的PMOS晶体管Q1和电阻元件R1、以及级联连接在PMOS晶体管Q1的漏极端子上的反相器IV1到IV4。
图4的PMOS晶体管Q1栅极端子和漏极端子短路起来，作为二极管起作用。反相器IV1的输入电压变成为从电源电压VCC减去了PMOS晶体管的阈值电压Vtp’后的电压。该电压在超过了反相器IV1内的NMOS晶体管(未画出来)的阈值电压Vtn’的时刻，VCC检测电路2输出高电平电压。就是说，VCC检测电路2输出高电平电压的条件是VCC＞Vtp’+Vth’。
图5A-5B是图3的VCC检测电路2的电位波形图。示出了在时刻t1时电源电位VCC开始下降的例子。图5A的波形W1示出了电源电位VCC，波形W2示出了PMOS晶体管Q1的漏极电压，图B的波形W3示出了VCC检测电路2的输出电压。当电源电位VCC开始下降时，与此相对应地PMOS晶体管Q1的漏极电压也将降低。然后，当变成为时刻t2时，PMOS晶体管Q1的漏极电压变成为反相器内的NMOS晶体管的阈值电压Vtn’以下，VCC检测电路2的输出电压将变成为低电平。
本实施例的VDD检测电路1，与图21同样地构成，当外部基准电位VDD变成为反相器内的NMOS晶体管的阈值电压以下时，VDD检测电路1的输出就变成为低电平。如上所述，VDD检测电路1检测是否满足VDD＞Vtp+Vtn。
图6的电路图示出了电位比较电路3的内部构成。如图所示，电位比较电路3具有输出电源电位VDD的2/3的电压Vd的电阻分压电路21、输出外部电源电位VCC的2/3的电压Vc的电阻分压电路22、检测电压Vd、Vc的大小关系的差动放大器23、串联连接在电源电位VCC的端子和接地端子之间的PMOS晶体管Q2和NMOS晶体管Q3、级联连接在PMOS晶体管Q2和NMOS晶体管Q3的连接点上的反相器IV5和IV6。
差动放大器23，在VCC＞VDD的情况下输出低电平电压，在VCC≤VDD的情况下输出高电平电压。当差动放大器23的输出变成为低电平电压时，PMOS晶体管Q2变成为ON，电位比较电路3输出高电平电压(电源电位VDD)。此外，当差动放大器23的输出变成为高电平电压时，PMOS晶体管Q2变成为OFF，电位比较电路3输出低电平电压。
如上所述，电位比较电路3在VCC＞VDD时，输出高电平电压，在VCC≤VDD时输出低电平电压。
用图6的电阻分压电路21、22使电源电位VDD、VCC变成为1/3的理由，是因为当直接给差动放大器23内的晶体管的栅极端子加上外部电源电压VDD、VCC时，存在着差动放大器23内的晶体管被破坏的危险。
图7A-7B是电位比较电路3的电位波形图，示出了在时刻t1时电源电位VCC开始下降的例子。图7A的波形W4示出了电源电位VCC，波形W5示出了电源电位VDD，图7B的波形W6是电位比较电路3的输出电压。在VCC＞VDD期间，差动放大器23的输出是低电平电压，电位比较电路3输出高电平电压。
在时刻t2时，当电源电位VDD、VCC的电位关系发生逆转变成为VDD＞VCC时，差动放大器23的输出就变成为高电平电压，PMOS晶体管Q2变成为OFF，电位比较电路3的输出变成为低电平电压。
图8的电路图示出了电位比较电路4的内部构成。如图所示，电位比较电路4具有：输出电源电位VCC的1/3的电压Vc的电阻分压电路31；检测电源电位VDD和电压Vc之间的大小关系的差动放大器32；串联连接在电源电位VCC的端子和接地端子之间的PMOS晶体管Q4和NMOS晶体管Q5；级联连接在PMOS晶体管Q4和NMOS晶体管Q5的连接点上的反相器IV7和IV8。
图9A-9B是电位比较电路4的电位波形图，示出了在时刻t1时电源电位VCC开始下降的例子。图9A的波形W7示出了电源电位VCC，波形W8示出了电源电位VDD，图9B的波形W9是电位比较电路4的输出电压。在VDD＞VCC/3期间，差动放大器32的输出是低电平电压，PMOS晶体管Q4变成为ON，电位比较电路4的输出变成为高电平电压。
在时刻t2，VDD≤VCC/3，差动放大器32的输出成为高电平电压，PMOS晶体管Q4变成为OFF，电位比较电路4的输出变成为低电平电压。
如上所述，电位比较电路4检测是否满足VDD＞VCC/3。
图10示出了内部电源产生电路5的动作范围，图10的带影线的部分表示非动作范围。比图10的实线J1更往上侧的范围是VDD检测电路1输出高电平电压的情况，比实线J2更往右侧的范围是VCC检测电路2输出高电平电压的情况，比实线J3更往下侧的范围是电位比较电路3输出高电平电压的情况，比实线J4更往上侧的范围是电位比较电路4输出高电平电压的情况。
被这4条实线J1到J4围起来的电压范围，就是说满足VDD＞Vtp+Vtn，VCC＞Vtp’+Vtn’，VDD＜VCC和VDD＞VCC/3这4个条件的电压范围就是内部电源产生电路5和内部电路6的动作范围，除此之外是非动作范围。
图11示出了电源电位VDD、VCC瞬停的例子。在通常时，设VCC为2.5V，VDD为1.5V，设通常的动作电压状态处于图10的点A。在这里，如图11A所示，当电源电位VDD瞬停，则动作电压状态将沿着线B从图10的点A向箭头的方向移动。不久，当与实线J4进行交叉变成为VDD＜VCC/3时，电位比较电路4的输出将变成为低电平电压，控制电路7使内部电源产生电路5的动作停止，同时使内部电路6初始化。
另一方面，在通常的动作电压状态处于图10的点A时，如图11B所示，当电源电位VCC瞬停时，动作电压状态就从图10的点A向点C在箭头的方向上移动。不久，当与实线J3交叉变成为VDD＞VCC时，电位比较电路3的输出就变成为低电平电压，控制电路7使内部电源产生电路5的动作停止，同时使内部电路6初始化。
此外，在通常的动作电压状态处于图10的点A时，当外部电源VDD、VCC都瞬停时，动作电压状态就从图10的点A向点D在箭头的方向上移动。不久，当与实线J3交叉变成为VDD＜Vtp+Vtn时，VDD检测电路1的输出就变成为低电平电压，控制电路7使内部电源产生电路5的动作停止，同时使内部电路6初始化。
如上所述，在本实施例中，在归因于瞬停或瞬断等电源电位VDD、VCC的电位关系发生了逆转的情况下或变成为比电源电位VDD、VCC的动作电压还低时，由于作成为使得确实地停止内部电源产生电路5的动作并使内部电路6进行初始化，故可以防止意料之外的结漏电流或内部电路6等的误动作。
特别是在本实施例的情况下，由于考虑到电位比较电路3、4的比较结果设定内部电源产生电路5的动作范围，在以往不可能的图10的斜线部分内就可以确实地停止内部电源产生电路5的动作。
图10的斜线部分P1，是即便是VCC＞Vtp’+Vtn’，VCC和VDD的电位也将发生逆转的区域，在该区域中，存在着产生结漏电流的可能性。此外，斜线部分P2是这样的区域：即便是VDD＞Vtp+Vtn，由于VDD低，故存在着内部电源产生电路5和内部电路6的动作速度降低的可能性。
然而，图8的电位比较电路4，虽然对电源电位VDD和电源电位VCC的1/3的电位进行比较，进行比较的电位并不一定非是1/3不可，只要是不到1的规定值即可。之所以把规定值设定为不到1，是因为如果大于1，则电位将发生逆转的缘故。
具体地说究竟要把规定值设定为什么样的值，可以由所使用的晶体管的阈值电压等决定。具体地说，电位比较电路4，在VCC为2.5V时，理想的是要判断是否满足VDD＞(晶体管的阈值电压+0.2V～0.5V)的条件。
同样，电位比较电路3，虽然对分别使VCC变成为1/3的电压彼此间进行比较，但是，也可以对用1/3以外的分压比进行分压的电压彼此间进行比较。
此外，上边所说的控制电路7，虽然根据VDD检测电路1、VCC检测电路2和电位比较电路3、4的输出控制内部电源产生电路5和内部电路6的动作，但是也可以控制内部电源产生电路5等而不利用电位比较电路4的输出。在该情况下，变成为省略了图10的实线J4的状态，结果就变成为在含于图10的斜线部分P2内的电压范围内使内部电源产生电路5和内部电路6动作，尽管存在着动作速度降低的可能性，但是几乎不存在误动作的可能。此外，在该情况下，在可以省略电位比较电路4的同时，还可以省略控制电路7的控制，所以可以削减芯片的占有面积。
(实施例2)
实施例2是设置电平移位电路来取代VDD检测电路1的实施例。
图12的框图示出了本发明的半导体器件的实施例2的概略构成。图12的半导体器件，除去具备电平移位电路41来取代VDD检测电路1之外，其构成与图3是同样的。
图13的电平移位电路41，仅仅在电源电位VDD大于电平移位电路41内的NMOS晶体管的阈值电压时，才输出电源电位VCC。
图13的电路图示出了电平移位电路41的内部构成。图13的电平移位电路41具有：向源极端子供给电源电位VCC向栅极端子供给电源电位VDD的PMOS晶体管Q6；由PMOS晶体管Q7和NMPS晶体管Q8构成的反相器IV9；由串联连接在反相器IV9的输入端子和PMOS晶体管Q6的漏极端子之间的多个PMOS晶体管构成的充电电路42；由连接在反相器IV9的输入端子上的2个反相器IV10、IV11构成的锁存器43；漏极端子连接在锁存器43的一端上的NMOS晶体管Q9；漏极端子连接在锁存器43的另一端上且源极端子连接在NMOS晶体管Q9的源极端子上的NMOS晶体管Q10；漏极端子连接在NMOS晶体管Q9、Q10的源极端子上，源极端子接地，向栅极端子供给VDD的NMOS晶体管Q11；连接在NMOS晶体管Q9、Q10的栅极端子间的反相器IV12。
构成充电电路42的多个PMOS晶体管的栅极端子不论哪一个都已接地，这些PMOS晶体管作为电阻元件使用。
图14A-14B是图13的电平移位电路41的电位波形图。图14A的波形W10示出了电源电位VCC，波形W11示出了电源电位VDD，图14B的波形W12是电平移位电路41的输出电压。在时刻t1之前，假定电源电位VDD、VCC分别为1.5V和2.5V。这时，NMOS晶体管Q9、Q11是ON状态，反相器IV9的输入端子是低电平电压。因此，电平移位电路41输出电源电位VCC。
在时刻t1时，电源电位VDD开始下降，当在时刻t2处电源电位VDD变成为不到NMOS晶体管Q9、Q11的阈值电压时，NMOS晶体管Q9、Q11就变成为OFF。这时，PMOS晶体管Q6变成为ON，反相器IV9的输入端子变成为由充电电路42的阻抗决定的高电平电压。借助于此，反相器IV9的输出电位进行反转，变成为低电平电压。
图15示出了内部电源产生电路5的动作范围，图示的带影线部分示出了内部电源产生电路5的非动作范围。比图15的实线J11更往上侧的范围是电平移位电路41输出外部电源电压VCC的情况，比实线J12更往右侧的范围是VCC检测电路2输出高电平电压的情况，比实线J13更往下侧的范围是电位比较电路3输出高电平电压的情况，比实线J14更往上侧的范围是电位比较电路4输出高电平电压的情况。
被这4条实线J11到J14围起来的电压范围，就是说满足VDD＞Vt+Vtn、VCC＞Vtp’+Vtn’，VDD＜VCC和VDD＞VCC/3这4个条件的电压范围就是内部电源产生电路5的动作范围，除此之外是非动作范围。
其次，说明实施例2的半导体器件的动作。在通常时，设VCC为2.5V，VDD为1.5V，设通常的动作电压状态处于图15的点A。在这里，如图11A所示，当电源电位VDD瞬停时，则动作电压状态将从图15的点A沿着线B向箭头的方向移动。不久，当与实线J14进行交叉变成为VDD≤VCC/3时，电位比较电路4的输出将变成为低电平电压，控制电路7停止供给内部电源产生电路5的电源电位VDD、VCC，同时使内部电路6初始化。
另一方面，在通常的动作电压状态处于图15的点A时，如图11B所示，当电源电位VCC瞬停时，动作电压状态就从图15的点A向点C在箭头的方向上移动。不久，当与实线J13交叉变成为VDD≥VCC时，电位比较电路3的输出就变成为低电平电压，控制电路7在停止向内部电源产生电路5供给外部电源电位VDD、VCC的同时，使内部电路6初始化。
此外，在通常的动作电压状态从图15的点A向点D移动时，就是说，在电源电位VDD、VCC都下降的情况下，在与实线J11交叉时，电平移位电路41的输出就变成为低电平，控制电路7输出使内部电源产生电路5的动作停止使内部电路6初始化的信号。
如上所述，在本实施例中，与实施例1同样，在发生了瞬停或瞬断等使电源电位VDD、VCC的电位关系发生了逆转，或者电源电位VDD、VCC变成为比晶体管的动作电压还低时，就可以确实地停止内部电源产生电路5的动作并使内部电路6进行初始化，可以防止意料之外的结漏电流或内部电路6等的误动作。
此外，本实施例的电平移位电路41，由于可以用所有的CMOS电路构成，故如实施例1的VDD检测电路1那样，不再需要芯片占有面积大的电阻元件，可以缓和布局上的那些制约，因而可以实现芯片尺寸的小型化。
(实施例3)
实施例3与实施例2同样具备电平移位电路41，其特征在于可以把功耗减少得比实施例2还低。
图16是本发明的半导体器件的实施例3的框图。图16的半导体器件，与图12同样，具备电平移位电路41来取代VDD检测电路1。此外，与图12不同，把电平移位电路41的输出电压VLS用做VCC检测电路2和电位比较电路3、4的电源电压。
图17的电路图示出了VCC检测电路2的内部构成。图17的VCC检测电路2，在向PMOS晶体管Q1的源极端子供给电平移位电路41的输出电压VLS这一点上与图4的电路不同，除此之外的构成与图4是同样的。
此外，图18的电路图示出了电位比较电路3的内部构成。图18的电位比较电路3，在向电阻分压电路22，差动放大器23和PMOS晶体管Q2的源极端子供给电平移位电路41的输出电压VLS这一点上与图6的电路不同，除此之外的构成与图6是同样的。
此外，图19的电路图示出了电位比较电路4的内部构成。图19的电位比较电路4，也是在向电阻分压电路31，差动放大器32和PMOS晶体管Q4的源极端子供给电平移位电路41的输出电压VLS这一点上与图8的电路不同，除此之外的构成与图8是同样的。
如上所述，实施例3由于把电平移位电路41的输出电压VLS作为电源电压驱动VCC检测电路2和电位比较电路3、4，故例如在仅仅电源电位VDD比内部电源产生电路5或内部电路6的动作电压范围还低时，由于不仅要进行内部电源产生电路5的动作停止和内部电路6的初始化，还要停止向VCC检测电路2或电位比较电路3、4的电源供给，在这些电路内可以切断从电源电位VCC向接地端子流动的电流，因而可以实现消耗电流的削减。
(其它的实施例)
在上边所说的实施例1到3中，虽然说明的是把本发明应用于半导体器件的例子，但是本发明也可以用半导体器件以外的形态实现，例如，也可以使硬件和软件组合起来实现。
图20的流程图示出了图3的控制电路7用软件方式进行动作的例子。图20的流程图，在系统(例如，半导体器件)的电源投入之后开始进行处理。首先，用VDD检测电路1和VCC检测电路2分别检测电源电位VDD、VCC(步骤S1)。
其次，判定是否满足VCC＞(Vtp’+Vtn’)(步骤S2)。如果该判定是肯定的，其次，就判定是否满足VCC＞VCC/3(步骤S4)。若该判定是肯定的，则向内部电源产生电路5供给外部电源VCC、VDD(步骤S6)。
另一方面，在步骤S2到S4中的任何一个步骤的判定是否定的情况下，就停止向内部电源产生电路5的电源电位VCC、VDD的供给，而且要使内部电路6进行初始化(步骤S7)。
当步骤S6、S7的处理结束后，就判定是否经过了规定的时间(步骤S8)。如果经过了规定时间，则反复进行步骤S1以下的处理。
如上所述，在用软件构成控制电路7的情况下，就可以利用本来出于不同的目的在半导体芯片上边设置的控制器等进行上边所说的控制，可以削减芯片的占有面积。
另外，图20的步骤S5的处理也可以省略。此外，图12的半导体器件内的控制电路7也可以进行软件方式的处理，在该情况下也可以不进行图20的步骤S3的处理，而代之以进行与电平移位电路41同样的处理。

Claims (9)

1.一种根据各自不同的第1和第2电源电位来控制使内部电路动作的电源电位的半导体器件，具备：
判定上述第1电源电位是否比第1基准电位高的第1判定电路；
判定上述第2电源电位是否比第2基准电位高的第2判定电路；
判定上述第1电源电位是否比上述第2电源电位高的第3判定电路；
判定上述第2电源电位是否大于在上述第1电源电位上乘以比0大比1小的规定值的电位的第4判定电路；
基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路的内部电源产生电路；以及
连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当在上述第1到第4判定电路的所有判定电路中判定都被肯定时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，同时将上述内部电路初始化。
2.根据权利要求1所述的半导体器件，其特征在于，上述第1判定电路用栅极端子和漏极端子被短路而作为二极管使用且具有第1阈值的第1导电型晶体管；在上述第1电源电位的端子和接地端子之间与上述第1导电型晶体管串联连接的电阻元件；以及连接到上述第1导电型晶体管的漏极端子、由具有与上述第1导电型晶体管不同的导电型和第2阈值的第2导电型晶体管组成的反相器所构成，上述第1基准电位被设定成上述第1及第2阈值之和。
3.根据权利要求1所述的半导体器件，其特征在于，上述第1电源电位被设定为比上述第2电源电位高。
4.一种根据各自不同的第1和第2电源电位使内部电路动作的半导体器件，具备：
判定上述第1电源电位是否比第1基准电位高的第1判定电路；
仅在上述第2电源电位比与上述第1基准电位不同的第3基准电位高时输出规定电位的第2判定电路；
判定上述第1电源电位是否比上述第2电源电位高的第3判定电路；
判定上述第2电源电位是否大于在上述第1电源电位上乘以比0大比1小的规定值的电位的第4判定电路；
基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路的内部电源产生电路；以及
连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当上述第1、第3及第4判定电路的每一个判定电路中判定都被肯定且从上述第2判定电路输出上述规定电位时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上第1和第2电源电位，并将上述内部电路初始化。
5.根据权利要求4所述的半导体器件，其特征在于，上述第2判定电路由电平移位电路组成，上述第1、第3及第4判定电路以上述电平移位电路输出的上述规定电位作为电源电压进行动作。
6.根据权利要求4所述的半导体器件，其特征在于，上述第1电源电位被设定为比上述第2电源电位高。
7.一种根据各自不同的第1和第2电源电位使半导体器件内的内部电路动作的电源电压控制方法，
用第1判定电路来判定上述第1电源电位是否比第1基准电位高，
用第2判定电路来判定上述第2电源电位是否比第2基准电位高，
用第3判定电路来判定上述第1电源电位是否比上述第2电源电位高，
用第4判定电路来判定上述第2电源电位是否大于在上述第1基准电位上乘以比0大比1小的规定值的电位，
用内部电源产生电路基于上述第1和第2电源电位产生规定的电源电位，并供给上述内部电路，
连接到上述第1到第4判定电路、上述内部电源产生电路以及上述内部电路上的电源电压控制电路，当在上述第1到第4判定电路的所有判定电路中判定都被肯定时，就向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，当上述第1到第4判定电路某一个中的判定被否定时，就停止向上述内部电源产生电路和上述内部电路供给上述第1和第2电源电位，同时将上述内部电路初始化。
8.根据权利要求7所述的电源电压控制方法，其特征在于，上述第1判定电路用栅极端子和漏极端子被短路而作为二极管使用且具有第1阈值的第1导电型晶体管；在上述第1电源电位的端子和接地端子之间与上述第1导电型晶体管串联连接的电阻元件；以及连接到上述第1导电型晶体管的漏极端子、由具有与上述第1导电型晶体管不同的导电型和第2阈值的第2导电型晶体管组成的反相器所构成，上述第1基准电位被设定成上述第1及第2阈值之和。
9.根据权利要求7所述的电源电压控制方法，其特征在于，上述第1电源电位被设定为比上述第2电源电位高。
CNB021422044A 2001-08-24 2002-08-23 半导体器件和电源电压控制方法 Expired - Fee Related CN1258874C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP254811/2001 2001-08-24
JP2001254811A JP4095778B2 (ja) 2001-08-24 2001-08-24 半導体装置および電源電圧制御方法

Publications (2)

Publication Number Publication Date
CN1402433A CN1402433A (zh) 2003-03-12
CN1258874C true CN1258874C (zh) 2006-06-07

Family

ID=19082913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021422044A Expired - Fee Related CN1258874C (zh) 2001-08-24 2002-08-23 半导体器件和电源电压控制方法

Country Status (5)

Country Link
US (1) US7271504B2 (zh)
JP (1) JP4095778B2 (zh)
KR (1) KR100449137B1 (zh)
CN (1) CN1258874C (zh)
TW (1) TW567493B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720821B2 (en) * 2002-02-21 2004-04-13 Broadcom Corporation Methods and systems for generating interim voltage supplies
US7391595B2 (en) * 2004-10-25 2008-06-24 Broadcom Corporation System and method for breakdown protection in start-up sequence with multiple power domains
US8618866B2 (en) * 2005-04-29 2013-12-31 Ati Technologies Ulc Apparatus and methods for balancing supply voltages
JP4814064B2 (ja) * 2006-11-22 2011-11-09 株式会社神戸製鋼所 駆動電流制御回路、及び電磁比例弁制御システム
JP2010176742A (ja) * 2009-01-29 2010-08-12 Elpida Memory Inc 半導体装置及びデータ処理システム
KR101634377B1 (ko) * 2009-10-26 2016-06-28 삼성전자주식회사 내부 전압 생성 회로, 그 방법, 및 이를 이용하는 반도체 장치
KR101111529B1 (ko) 2010-01-29 2012-02-15 주식회사 실리콘웍스 액정표시장치의 소스 드라이버 회로
US8643351B2 (en) * 2011-12-28 2014-02-04 Monolithic Power Systems, Inc. Switching mode power supply and the method thereof
KR20140124093A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 반도체 장치
JP6166123B2 (ja) * 2013-08-14 2017-07-19 ラピスセミコンダクタ株式会社 半導体装置、および、電源制御方法
KR102299324B1 (ko) * 2014-12-19 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
JP6466761B2 (ja) 2015-03-31 2019-02-06 ラピスセミコンダクタ株式会社 半導体装置、及び電源供給方法
JP6578757B2 (ja) * 2015-06-23 2019-09-25 セイコーエプソン株式会社 電源電圧検出回路、半導体集積回路装置、及び、電子機器
US10637462B1 (en) * 2019-05-30 2020-04-28 Xilinx, Inc. System and method for SoC power-up sequencing
KR20220019323A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 파워게이팅 동작을 수행하는 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616315A (en) * 1979-07-18 1981-02-17 Mitsubishi Electric Corp Resetting circuit of digital device
JPS583424A (ja) * 1981-06-30 1983-01-10 Iwatsu Electric Co Ltd リセット回路
JPS61107573A (ja) * 1984-10-31 1986-05-26 Citizen Watch Co Ltd フロツピ−デイスクドライブ回路の電源モニタ−
JPS61256422A (ja) * 1985-05-10 1986-11-14 Hitachi Ltd パワ−オンリセツト回路
JP2856355B2 (ja) 1987-06-18 1999-02-10 富士通株式会社 半導体集積回路
JPH01177218A (ja) * 1988-01-06 1989-07-13 Matsushita Electric Ind Co Ltd リセット回路
JPH02241113A (ja) * 1989-03-14 1990-09-25 Mitsubishi Electric Corp 集積回路
JPH02254515A (ja) * 1989-03-29 1990-10-15 Honda Motor Co Ltd マイクロコンピュータのリセット装置
JPH05315541A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 集積回路ブロックにおける電力供給装置
US5369310A (en) * 1992-06-01 1994-11-29 Hewlett-Packard Corporation CMOS power-on reset circuit
JPH07202662A (ja) * 1993-12-28 1995-08-04 Nec Corp パワーオンリセット回路
US5864247A (en) * 1995-08-21 1999-01-26 Matsushita Electronics Corporation Voltage detection circuit, power-on/off reset circuit, and semiconductor device
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
US6078201A (en) * 1998-01-06 2000-06-20 Xilinx, Inc. Power-on reset circuit for dual supply voltages
JP2000029546A (ja) * 1998-07-09 2000-01-28 Mitsubishi Electric Corp 半導体集積回路装置
US6166561A (en) * 1999-02-26 2000-12-26 International Business Machines Corporation Method and apparatus for protecting off chip driver circuitry employing a split rail power supply
JP4786015B2 (ja) * 2000-07-04 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP4095778B2 (ja) 2008-06-04
JP2003069405A (ja) 2003-03-07
KR20030017425A (ko) 2003-03-03
KR100449137B1 (ko) 2004-09-18
TW567493B (en) 2003-12-21
US20030038666A1 (en) 2003-02-27
CN1402433A (zh) 2003-03-12
US7271504B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
CN1258874C (zh) 半导体器件和电源电压控制方法
CN1225738C (zh) 半导体存储器装置以及半导体集成电路
CN1177369C (zh) 电荷泵电路和使用它的非易失性存储器的工作方法
CN1414563A (zh) 半导体器件
CN1215563C (zh) 半导体存储器与半导体存储器控制方法
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1392568A (zh) 半导体存储器件的字线驱动器
CN1783341A (zh) 多端口半导体存储装置
US6373315B2 (en) Signal potential conversion circuit
CN1750171A (zh) 半导体集成电路器件
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN1058667A (zh) 存储器中的位存储单元
CN1760681A (zh) 电压检测电路
CN1637944A (zh) 半导体存储器装置的加电电路
CN101079418A (zh) 静电放电电路和减少半导体芯片的输入电容的方法
CN1577620A (zh) 半导体存储装置
CN1722616A (zh) 电平移动器及其方法
CN100338684C (zh) 可在电源电压相异的两个系统中使用的半导体装置
CN1229998A (zh) 半导体器件
CN1477642A (zh) 存储3值数据信号的半导体存储装置
CN1190783A (zh) 半导体存储装置
CN1571068A (zh) 半导体存储装置
US7990189B2 (en) Power-up signal generating circuit and integrated circuit using the same
CN1617338A (zh) 半导体集成电路
CN1249726C (zh) 用于半导体存储器器件的高压发生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060607