CN1190783A - 半导体存储装置 - Google Patents

Abstract

本发明的课题是减小电源接通后的消耗电流。接通电源后在进行空操作周期之前,根据外部控制信号(/RAS)使激活降压电路用的降压激活信号(ACT)的产生停止,并将供给该降压电路(1b)的降压激活信号保持在非激活状态。在从接通电源后到进行空操作周期前的期间里,可将降压电路保持在非激活状态,因而能减小消耗电流。

Description

半导体存储装置

本发明涉及半导体存储装置，尤其是在内部装有将外部电源电压降压并生成内部电源电压的内部电源降压电路的半导体存储装置。更具体地说，本发明涉及用于使内部电源电压电路在接通电源时的消耗电流减小的结构。

随着半导体存储装置存储容量的增大及日益高度集成化，作为构成要素的晶体管元件也日趋微细化。为保证这种微细化的晶体管元件的可靠性以及为减小耗电量，希望能降低工作电源电压。通过降低工作电源电压来保证作为构成要素的MOS晶体管(绝缘栅型场效应晶体管)的栅极绝缘膜的可靠性，同时使功率以与工作电源电压V的二次方成比例的方式减小。

但是，由于必须保持与前一代半导体存储装置的互换性，所以，例如可将作为系统电源的外部电源电压在内部降压到所需要的电压电平。

图10是简略地表示现有的半导体存储装置总体结构的图。在图10中，半导体存储装置1包含：内部降压电路1b，与接受外部电源电压EXTVcc的电源端子1a连接，用于对外部电源电压EXTVcc进行降压并在内部电源线2上生成内部电源电压INTVcc；内部电源使用电路1c，使用该内部电源线2上的内部电源电压INTVcc并执行规定的功能；及外部电源使用电路1d，使用与外部电源端子1a连接的外部电源线3上的外部电源电压EXTVcc。该外部电源使用电路1d与外部端子1e连接，用于进行与半导体存储装置1的外部电路的信号/数据的发送和接收。

内部电源使用电路1c以该内部电源线2上的内部电源电压INTVcc作为一个工作电源电压而动作，并进行规定的处理。该内部电源使用电路1c，通过作为接口的外部电源使用电路1d进行与装置外部的信号发送和接收。

图11是表示图10所示内部降压电路1b结构的一例的图。在图11中，内部降压电路1b包含：比较器10a，用于将来自图中未示出的基准电压发生电路的基准电压Vref与内部电源线2上的内部电源电压INTVcc进行激活时比较；电流源晶体管10b，响应降压激活信号ACT的激活，将该比较器10a激活；驱动晶体管10c，由连接在外部电源端子1a与内部电源线2之间并在其栅极上接受比较器10a的输出信号的p沟道MOS晶体管构成；及预充电晶体管10d，由响应降压激活信号ACT的非激活状态而将该驱动晶体管10c的栅极电位保持在外部电源电压EXTVcc电平的p沟道MOS晶体管构成。降压激活信号ACT，其产生形态将在后文中说明，在内部电源使用电路10c变为工作状态的激活期间，它变为外部电源电压EXTVcc电平的激活状态。下面，简单说明该图11所示内部降压电路1b的动作。

当降压激活信号ACT为非激活状态的L电平时，电流源晶体管10b处在非导通状态，比较器10a处在非激活状态。另一方面，预充电晶体管10d响应该非激活状态的降压激活信号ACT而导通，并将驱动晶体管10c的栅极电位预充电到外部电源电压EXTVcc电平。驱动晶体管10c，其栅极和源极的电位变得相同，因而保持非导通状态。因此，在降压激活信号ACT为非激活状态期间，内部降压电路处在非激活状态，使生成内部电源电压INTVcc的动作停止。

降压激活信号ACT如变为激活状态的H电平，则电流源晶体管10b导通，形成与比较器10a相对应的电流路径，将比较器10a激活。比较器10a由对内部电源线2上的内部电源电压INTVcc和基准电压Vref进行差动放大和输出的差动放大电路构成(关于其结构将在后文中详细说明)。当内部电源电压INTVcc高于基准电压Vref时，该比较器10a的输出信号变为H电平，驱动晶体管10c为非导通状态。另一方面，当内部电源电压INTVcc低于基准电压Vref时，比较器10a的输出信号电平降低，驱动晶体管10c的电导变大。驱动晶体管10c根据其电导值从外部电源端子1a向内部电源线2供给电流。并使内部电源电压INTVcc上升。

在使用该内部电源线2上的内部电源电压INTVcc的内部电源使用电路1c工作时，降压激活信号ACT变为激活状态。在这种状态下，在内部电源使用电路1c内流过大的工作电流，因而存在着使内部电源电压INTVcc降低的可能性。为补偿在该内部电源使用电路1c工作时引起的内部电源电压INTVcc的降低，使内部降压电路1b随着降压激活信号ACT激活。内部电源使用电路1c不工作时(等待状态时)不使用内部电源电压INTVcc，仅产生极微小的等待电流(漏泄电流)，因而可将该内部电源电压INTVcc基本上保持在恒定的电压电平。

图12是表示图11所示比较器10a结构的一例的图。在图12中，比较器10a包含：p沟道MOS晶体管10aa和10ab，与电源节点3a连接，用于构成从该电源节点3a供给电流的电流镜电路；及n沟道MOS晶体管10ac和10ad，用于构成将内部电源电压INTVcc与基准电压Vref进行比较的比较级。p沟道MOS晶体管10aa，其栅极和漏极与n沟道MOS晶体管10ac的漏极连接。p沟道MOS晶体管10ab，其栅极与p沟道MOS晶体管10aa的栅极连接且其漏极与n沟道MOS晶体管10ad的漏极连接。MOS晶体管10ac及10ad的源极共同连接于电流源晶体管10b的漏极。内部电源电压INTVcc加在MOS晶体管10ac的栅极上，基准电压Vref加在MOS晶体管10ad的栅极上。MOS晶体管10ab和10ad的连接节点(漏极)与驱动晶体管10c的栅极连接。以下，说明该图12所示比较电路(包含比较器10a及电流源晶体管10b)的动作。

当降压激活信号ACT为L电平时，电流源晶体管10b处在非导通状态。因此，将电流从电源节点3a流向接地节点的路径切断，该比较电路中的消耗电流只是该电流源晶体管10b的例如几μA左右的漏泄电流。

降压激活信号ACT如变为H电平，则电流源晶体管10b导通，形成使电流从电源节点3a流向接地节点的路径。当内部电源电压INTVcc高于基准电压Vref时，MOS晶体管10ac的电导变得大于MOS晶体管10ad的电导，因而MOS晶体管10ac比MOS晶体管10ad流过的电流大。流过该MOS晶体管10ac的电流由MOS晶体管10aa供给。MOS晶体管10aa和10ab构成电流镜电路，所以MOS晶体管10aa和10ab流过大小相同的电流(MOS晶体管10aa和10ab的尺寸相同)。MOS晶体管10ad不能对由MOS晶体管10ab供给的电流进行全部放电，所以使驱动晶体管10c的栅极电位上升。

另一方面，当内部电源电压INTVcc低于基准电压Vref时，MOS晶体管10ac的电导变得小于MOS晶体管10ad的电导，因而流过MOS晶体管10ac的电流比流过MOS晶体管10ad的电流小。通过MOS晶体管10ab供给的电流与通过该MOS晶体管10ac流动的电流相等，MOS晶体管10ad对由该MOS晶体管10ab供给的电流进行放电，使该MOS晶体管10ad的漏极电位降低，因此MOS晶体管10c的电导相应增大。

当由内部电源使用电路1c(参照图10)使用内部电源电压INTVcc时，该比较电路通过驱动晶体管10c向内部电源线2供给电流，以补偿该电压电平的降低。当内部电源使用电路1c工作时，流过较大的工作电流(例如几十mA)。为了可靠地补偿由该较大的消耗电流引起的内部电源电压INTVcc的降低，该比较电路的响应速度应十分快速。因此，使该电流源晶体管10b流过例如几mA左右的电流，并根据内部电源电压INTVcc与基准电压Vref之差快速地改变驱动晶体管10c的栅极电位。

通过使包含使用该较大电流的比较电路的内部降压电路在必要时动作，可达到减小消耗电流的目的。

图13是简略地表示降压激活信号ACT发生部结构的图。在图13中，降压激活信号发生部包含输入缓冲器15，用于接受行地址选通信号/RAS及电源接通检测信号ZPOR；及降压激活信号发生电路16，根据该输入缓冲器15的输出信号产生降压激活信号ACT。输入缓冲器15包含当行地址选通信号/RAS为L电平且电源接通检测信号ZPOR为H电平时输出L电平信号的选通电路15a。降压激活信号发生电路16包含用于将该选通电路15a的输出信号反相的反相器16b。

行地址选通信号/RAS，当半导体存储装置为DRAM(动态随机存取存储器)时，用于确定该DRAM的存储周期。当行地址选通信号/RAS变为L电平的激活状态时，在该DRAM内部使用该内部电源电压INTVcc，并开始存储单元的选择动作。电源接通检测信号ZPOR，当来自外部的电源电压EXTVcc被接通并达到规定电压电平或到达稳定状态时，变为H电平的激活状态。当外部电源电压EXTVcc为不稳定的电压电平时，利用该电源接通检测信号ZPOR来禁止内部电路的动作。下面，参照图14和图15所示波形图说明在该图13中示出的降压激活信号发生部的动作。

首先，参照图14，说明当在将行地址选通信号/RAS设定在H电平的状态下将外部电源电压EXTVcc接通到半导体存储装置时的动作。在时刻t1，接通电源，外部电源电压EXTVcc的电压电平上升。响应该外部电源电压EXTVcc的接通，对比较电路的内部节点进行充电，所以随着该电源的接通，在比较电路中产生较大的峰值电流。在图14中，流过该比较电路的电流以符号Ic表示。在内部节点充电到规定电平后，作为构成要素的MOS晶体管分别保持规定的状态(初始状态)，并使内部节点的电位随着外部电源电压EXTVcc的上升而上升。在这种状态下，比较电路处在稳定状态(初始状态)，比较电路的电流Ic稳定在很小的值(信号ACT为L电平)。

在时刻t2，当外部电源电压EXTVcc到达规定的电压电平、并且即使内部电路动作但产生误动作的可能性很小时，电源接通检测信号ZPOR上升到H电平。尽管电源接通检测信号ZPOR上升到H电平，而施加到选通电路15a的行地址选通信号/RAS为H电平，所以选通电路15a的输出信号为H电平，因此由反相器16b输出的降压激活信号ACT处在L电平。因而内部降压电路保持非激活状态，其消耗电流不会增加。

在时刻t3，为进行将在后文中说明的空操作周期，使行地址选通信号/RAS下降到L电平。响应行地址选通信号/RAS的下降，从选通电路15a输出的信号下降到L电平，使由反相器16b输出的降压激活信号ACT相应地变为H电平。响应信号ACT的上升，内部降压电路被激活，使比较电路进行比较动作。随着该降压激活信号ACT的激活，比较电路的电流源晶体管导通，所以在该比较电路中流过较大的电流Ic。

如该图14所示，当在将行地址选通信号/RAS设定在H电平的状态下接通外部电源电压EXTVcc时，降压激活信号ACT保持接通电源时的L电平，因而在接通电源时的内部降压电路中的消耗电流基本上是可以忽略的程度(漏泄电流电平)。

其次，参照图15，说明当在将行地址选通信号/RAS设定在L电平的状态下进行电源接通时的动作。在将行地址选通信号/RAS设定在L电平的状态下，在时刻t1接通电源，外部电源电压EXTVcc的电压电平上升。这时，与前面图14所示情况一样，为将内部降压电路的内部节点设定在初始状态，电流Ic也瞬时增加，然后恢复到稳定状态。尽管行地址选通信号/RAS为L电平，但电源接通检测信号ZPOR为L电平，所以选通电路15a的输出信号为H电平，因而降压激活信号ACT相应地处在L电平。

在时刻t2，当外部电源电压EXTVcc到达规定的电压电平、并判定已到达可使内部电路在不发生误动作的情况下工作的电压电平时，电源接通检测信号ZPOR上升到H电平。当电源接通检测信号ZPOR上升到H电平时，选通电路15a的输出信号下降为L电平，并使降压激活信号ACT变为H电平的激活状态。相应地将内部降压电路激活，并使其比较电路进行比较动作。由此，比较电路的电流Ic变成与通常动作时同样大的值。因此，在这种将行地址选通信号/RAS设定为L电平并将DRAM设定在激活状态下进行电源的接通时，内部降压电路随着电源接通检测信号ZPOR的激活而被激活，因而存在着消耗大电流并且在接通电源后消耗电流增加的问题。

有鉴于此，本发明的目的是提供一种能可靠地减小电源接通后半导体存储装置的内部降压电路的消耗电流的半导体存储装置。

本发明的另一目的是提供一种无论作为存储周期规定信号的行地址选通信号为何种逻辑电平都能在电源接通后减小内部降压电路的消耗电流的半导体存储装置。

本发明的第一种半导体存储装置备有：内部降压电路，响应降压激活信号的激活而被激活，用于将来自外部的电源电压降压并生成内部电源电压；电源接通检测电路，用于产生响应该外部电源电压的接通而变为激活状态的电源接通检测信号；及控制装置，响应电源接通检测信号的激活而将降压激活信号保持在非激活状态。

本发明的第二种半导体存储装置，还备有将电源接通检测信号延迟规定时间并供给控制装置的延迟装置。控制装置包含响应该延迟装置输出信号的非激活状态而将对降压激活信号的非激活状态的保持停止的装置。

本发明的第三种半导体存储装置，是在本发明第一或第二种半导体存储装置的控制装置中备有：空操作周期检测装置，响应动作周期指示信号，检测使内部电路复位到初始状态的空操作周期被指示的情况；及响应来自该空操作周期检测装置的空周期检测指示信号的激活，使将降压激活信号保持在非激活状态的动作停止的装置。

本发明的第四种半导体存储装置，是在本发明的第三种半导体存储装置中，备有激活控制信号发生装置，用于根据动作周期指示信号产生将内部降压电路激活用的激活控制信号。控制装置中所备有的停止装置包含选通电路，响应该空操作周期检测指示信号的激活并根据激活控制信号产生降压激活信号。

本发明的第五种半导体存储装置，备有；内部降压电路，响应降压激活信号的激活而被激活，用于将来自外部的电源电压降压并生成内部电源电压；内部动作激活信号发生装置，响应来自外部的动作周期规定信号，用于产生将该降压激活信号激活用的内部动作激活信号；电源接通检测电路，用于产生响应该外部电源电压的接通而变为激活状态的电源接通检测信号；空操作周期检测装置，响应电源接通检测信号及动作周期规定信号，检测使内部电路复位到初始状态用的空操作周期被指示的情况，并产生在该检出时激活的空操作周期检测信号；及控制装置，在该空操作周期检测信号被激活前根据内部动作激活信号停止降压激活信号的产生，并将降压激活信号保持在非激活状态。

本发明的第六种半导体存储装置，是在本发明的第五种半导体存储装置中还备有用于将电源接通检测信号延迟规定时间的延迟电路。控制装置包含响应该延迟电路的输出信号处在激活状态且空操作周期检测信号为非激活状态的情况并根据内部动作激活信号进行使降压激活信号的产生停止及将降压激活信号保持在非激活状态的动作的装置。

本发明的第七种半导体存储装置，是在本发明第五种半导体存储装置的控制装置中包含响应电源接通检测信号的激活状态及空操作周期检测信号的非激活状态并根据内部动作激活信号进行使降压激活信号的产生停止及将降压激活信号保持在非激活状态的动作的装置。

在接通电源后，通过将降压激活信号保持在非激活状态，能可靠地将内部降压电路保持在非激活状态，从而能抑制内部电路中的消耗电流。

图1是简略地表示本发明实施形态1的半导体存储装置主要部分的结构的图。

图2是表示图1所示电路动作的信号波形图。

图3是表示图1所示电路动作的信号波形图。

图4(A)示出图1所示电源接通检测电路结构的一例，(B)是表示其动作波形的图。

图5是表示图1所示空操作周期检测电路结构的一例的图。

图6是表示图1所示激活控制信号发生电路结构的一例的图。

图7是简略地表示本发明实施形态2的半导体存储装置主要部分的结构的图。

图8是表示图7所示电路动作的信号波形图。

图9是表示图7所示电路动作的信号波形图。

图10是简略地表示现有的半导体存储装置总体结构的图。

图11是简略地表示图10所示内部降压电路结构的图。

图12是表示图11所示比较电路结构的一例的图。

图13是表示图11和图12所示降压激活信号发生部结构的一例的图。

图14是图13所示电路的动作波形图。

图15是表示图13所示电路动作的信号波形图。

[符号说明]

1a外部电源节点、20电源接通检测电路、22空操作周期检测电路、24激活控制信号发生电路、26控制电路、1b内部降压电路、1ba工作降压电路、32选通电路、34AND电路。

[实施形态1]

图1是简略地表示本发明实施形态1的半导体存储装置主要部分的结构的图。在图1中内部降压电路包含：工作降压电路1ba，当降压激活信号激活时被激活，用于从外部电源节点1aa向内部电源线2供给电流；及等待降压电路1bb，进行正常动作，用于从外部电源节点1aa向内部电源线2供给电流。等待降压电路1bb的电流驱动力非常小，用于保持半导体存储装置在等待状态时的内部电源电压INTVcc的电压电平。工作降压电路1ba在降压激活信号ACT激活时被激活，以大的电流驱动力工作，用于补偿当内部电源使用电路工作时的大的工作电流引起的内部电源电压INTVcc的降低。工作降压电路1ba的结构，与图11和图12所示结构相同，包含：比较器，在降压激活信号ACT激活时被激活，用于将基准电压Vref与内部电源电压INTVcc进行比较；电流驱动晶体管，根据该比较器的输出信号，从外部电源节点1aa向内部电源线2供给电流；及在降压激活信号ACT为非激活状态时导通并将外部电源电压传送到电流驱动晶体关的栅极以使电流驱动晶体管变为非导通状态的晶体管。等待降压电路1bb包含：比较器，进行正常动作，用于将基准电压与内部电源电压进行比较；及电流驱动晶体管，根据该比较器的输出信号，从外部电源节点1aa向内部电源线2供给电流。这种结构与在图11所示结构中使电流源晶体管10b进行正常动作而不设置预充电晶体管10d的结构是等效的。

半导体存储装置还包含：电源接通检测电路20，与外部电源端子1a连接，用于检测对该半导体存储装置的电源接通；空操作周期检测电路22，响应来自该电源接通检测电路20的电源接通检测信号ZPOR的激活而复位，且根据从外部施加的行地址选通信号/RAS检测空操作周期被指定的情况；激活控制信号发生电路24，根据从外部施加的行地址选通信号/RAS输出用于激活工作降压电路1ba的激活控制信号VDACT；及控制电路26，用于接受空操作周期检测信号ZPOR8和激活控制信号VDACT，输出降压激活信号ACT。

当供给该电源端子1a的外部电源电压EXTVcc达到一定的电压电平或稳定状态时，电源接通检测电路20使电源接通检测信号ZPOR变为激活状态的H电平。

空操作周期检测电路22响应来自该电源接通检测电路20的电源接通检测信号ZP OR的激活而被激活(进行初始化)，并根据行地址选通信号/RAS的激活检测空操作周期被指定的情况，当检测出指定了该空操作周期时，将空操作周期检测信号ZPOR8驱动到H电平的激活状态。

激活控制信号发生电路24，与行地址选通信号/RAS同步地将激活控制信号VDACT驱动到激活状态。控制电路26包含接受该空操作周期检测信号ZPOR8和激活控制信号VDACT的AND电路26a。因此，在接通电源后，在空操作周期检测信号ZPOR8变为激活状态之前，不管该激活控制信号VDACT为何种状态，加给工作降压电路1ba的降压激活信号ACT都保持非激活状态。下面，参照图2和图3所示的波形图说明在该图1中示出的电路的动作。

首先，参照图2，说明当在将行地址选通信号/RAS设定在H电平的状态下进行电源接通时的动作。

在时刻t1，接通电源，外部电源电压EXTVcc的电压电平上升。当该外部电源电压EXTVcc的电压电平达到规定电压电平或到达稳定状态时，在时刻t2，来自该电源接通检测电路20的电源接通检测信号ZPOR变为H电平的激活状态。因行地址选通信号/RA S保持在H电平，所以来自空操作周期检测电路22的空操作周期检测信号ZPOR8和来自激活控制信号发生电路24的激活控制信号VDACT都处在L电平。因此，从控制电路26输出的降压激活信号ACT处在L电平，工作降压电路1ba保持非激活状态。等待降压电路1bb响应该电源的接通而动作，向内部电源线2供给电流，直到使内部电源电压INTVcc上升到规定的电压电平。因行地址选通信号/RAS处在H电平，所以内部电路(内部电源使用电路及外部电源使用电路)随着该内部电源电压和外部电源电压的上升而将内部节点从等待状态驱动到初始状态。这时的消耗电流全部由等待降压电路1bb供给。

为了将内部电路可靠地设定在初始状态的等待状态，执行空操作周期。在该空操作周期中，将行地址选通信号/RAS反复触发8次，使内部的与该行地址选通信号/RAS相关的电路进行动作。在DRAM中，根据该行地址选通信号/RAS的激活/非激活，进行行选择及内部信号线的预充电。因此，通过进行该空操作周期，能可靠地将内部电路的各信号线及内部节点预充电到等待状态时的电压电平。

在该图2中，在时刻t3，行地址选通信号/RAS从H电平下降到L电平，开始空操作周期。随着该空操作周期的开始，从空操作周期检测电路22输出的空操作周期检测信号ZPOR8变为H电平的激活状态，控制电路26使降压激活信号ACT随着来自激活控制信号发生电路24的激活控制信号VDACT而变化。该激活控制信号VDACT是与行地址选通信号/RAS同步的信号。因此，在该空操作周期中，激活控制信号VDACT随着行地址选通信号/RAS的激活/非激活而变为激活/非激活状态，相应地使降压激活信号ACT也随之变为激活/非激活状态。因此，工作降压电路1ba随着该降压激活信号而激活/非激活，从而使在空操作周期中因内部电路动作时的大工作电流引起的内部电源电压INTVcc的降低得到补偿。因此，防止了进行空操作周期时因内部电源电压INTVcc的电压电平降低引起的内部电路误动作造成的将内部信号线和内部节点预充电为错误的电位电平。

在空操作周期被指定的时刻t3之前，将降压激活信号ACT可靠地保持在非激活状态。因此，在这段时间里可以使工作降压电路1ba为非激活状态，因而能够减小接通电源时工作降压电路1ba的消耗电流。

其次，参照图3，说明当在将行地址选通信号/RAS设定在L电平的状态下进行电源接通时的动作。

在将行地址选通信号/RAS设定在L电平的状态下，在时刻t1将电源接通。当随着该电源的接通外部电源电压EXTVcc的电压电平上升时，来自激活控制信号发生电路24的激活控制信号VDACT的电压电平也上升。在时刻t2，当外部电源电压EXTVcc达到规定电压电平或到达稳定状态时，电源接通检测信号ZPOR变为H电平。激活控制信号VDACT也保持在H电平。因空操作周期检测信号ZPOR8处在L电平的非激活状态，所以从控制电路26输出的降压激活信号ACT保持L电平的非激活状态，相应地工作降压电路1ba也保持在非激活状态。等待降压电路1bb从外部电源节点1aa向内部电源线2供给电流，直到使内部电源电压INTVcc上升到规定的电压电平。

为进行空操作周期而将暂时将行地址选通信号/RAS设定为H电平时，使激活控制信号VDACT相应地降低到L电平。在时刻t3，开始空操作周期，并将行地址选通信号/RAS在H电平和L电平之间反复触发多次(8次)。响应在时刻t3的行地址选通信号/RAS的下降，空操作周期检测信号ZPOR8变为H电平的激活状态，控制电路26使降压激活信号ACT随着激活控制信号VDACT而变化。这样，在空操作周期中当内部电路动作时(行地址选通信号/RAS的激活状态)，工作降压电路1ba被激活，对因该内部电路动作时的工作电流引起的内部电源电压INTVcc的降低进行抑制。

如该图3所示，即使在例如系统电源上升等情况时对存储器控制器进行了错误的初始设定，并在将行地址选通信号/RAS设定在L电平的状态下对半导体存储装置进行了电源接通，在电源接通后，仍能将降压激活信号ACT可靠地保持在非激活状态，因而能减小接通电源后工作降压电路1ba的消耗电流。

就是说，如按照本发明的实施形态1，则在从电源接通到进行空操作周期前的期间里，无论行地址选通信号/RAS为何种逻辑电平，都能可靠地使工作降压电路1ba停止动作，因而能减小其消耗电流。

图4(A)是表示图1所示的电源接通检测电路20结构的一例的图。在图4(A)中，电源接通电路20包含：连接在电源节点1a与节点20b之间的电阻元件20a；连接在节点20b与接地节点之间的电容器20c；接受节点20b上的电位的反相器20d；及接受反相器20d的输出信号并输出电源接通检测信号ZPOR的反相器20e。该反相器20d和20e以外部电源电压EXTVcc作为一个工作电源电压而动作。下面，参照其动作波形图即图4(B)说明在该图4(A)中示出的电源接通电路20的动作。

在时刻t0接通电源，电源节点1a的外部电源电压EXTVcc的电压电平上升。随着该外部电源电压EXTVcc的电压上升，电容器20c通过电阻元件20a充电，节点20b的电位电平慢慢上升。该节点20b的电位上升速度由电阻元件20的电阻值和电容器20c的电容值决定。当该节点20b的电位电平为L电平时，反相器20d的输出信号随着外部电源电压的上升而变为H电平，相应地使电源接通检测信号ZPOR保持L电平。

在时刻t1，当节点20b的电位电平超过反相器20d的输入逻辑阈值时，反相器20d的输出信号变为L电平，相应地使从反相器20e输出的电源接通检测信号ZPOR上升到H电平。因此，当外部电源电压EXTVcc达到规定的电压电平时，电源接通检测信号ZPOR变为H电平的激活状态。

另外，如图4(B)中的单点锁线所示，当增大电阻元件20的电阻值和电容器20c的电容值使节点20b的电位上升速度减缓时，在外部电源电压EXTVcc达到规定电压电平以上、且在其电压电平到达稳定状态的时刻t2，电源接通检测信号ZPOR变为H电平的激活状态。该电源接通检测信号ZPOR变为激活状态的定时可以是时刻t1和时刻t2中的任何一个。

图5是表示图1所示空操作周期检测电路22结构的一例的图。在图5中，空操作周期检测电路22包含：单触发脉冲发生电路22a，响应电源接通检测信号ZPOR的上升，用于输出具有规定时间宽度的单触发脉冲信号；单触发脉冲发生电路22b，在空操作周期检测信号ZPOR8为非激活状态时激活，并响应行地址选通信号/RAS的下降而产生单触发脉冲信号；AND电路22c，用于接受电源接通检测信号ZPOR和单触发脉冲发生电路22b的输出信号；置位/复位触发器22d，响应AND电路22c的输出信号的上升而置位，且响应单触发脉冲发生电路22a的输出信号的上升后复位；及反相器22e，用于将从置位/复位触发器22d输出的空操作周期检测信号ZPOR8反相后供给单触发脉冲发生电路22b。

单触发脉冲发生电路22a包含：反相器22aa、22ab和22ac，用于接受电源接通检测信号ZPOR并按3级串联连接；及AND电路22ad，用于接受电源接通检测信号ZPOR和反相器22ac的输出信号。该AND电路22ad的输出信号加到置位/复位触发器22d的复位输入端R。

单触发脉冲发生电路22b包含：NAND电路22ba，用于接受行地址选通信号/RAS和反相器22e的输出信号；反相器22bb，用于接受NAND电路22ba的输出信号；反相器22bc，用于接受反相器22bb的输出信号；及NOR电路22bd，用于接受行地址选通信号/RAS和反相器22bc的输出信号。该NOR电路22bd的输出信号加到AND电路22c的一个输入端。以下，简单说明其动作。

在单触发脉冲发生电路22a中，当电源接通检测信号ZPOR上升到H电平时，反相器22ac的输出信号仍处在H电平，因此，AND电路22ad的输出信号变为H电平。在经过反相器22aa～22ac具有的延迟时间后，反相器22ac的输出信号变为L电平，使AND电路22 ad的输出信号变为L电平。置位/复位触发器22d被复位，将空操作周期检测信号ZPOR8可靠地初始设定在L电平的非激活状态。在该电源接通检测信号ZPOR上升到H电平后，AND电路22c被启动，使单触发脉冲发生电路22b的输出信号通过。当行地址选通信号/RAS为H电平时，NOR电路22bd的输出信号为L电平。而当行地址选通信号/RAS为L电平时，NAND电路22ba的输出信号为H电平，相应地使NOR电路22bd的输出信号变为L电平。因此，接通电源时，无论行地址选通信号/RAS被设定为H电平和L电平中的哪一个，AND电路22c的输出信号都是L电平，因而置位/复位触发器22d保持复位状态。

当行地址选通信号/RAS从H电平下降到L电平时，因反相器22bc的输出信号在该时处在L电平，所以NOR电路22bd的输出信号变为H电平，AND电路22c的输出信号相应地变为H电平，置位/复位触发器22d被置位，使空操作周期检测信号ZPOR8变为H电平的激活状态。在经过NAND电路22ba、反相器22bb及反相器22bc具有的延迟时间后，反相器22bc的输出信号变为H电平，使NOR电路22bd的输出信号变为L电平。另一方面，当该空操作周期检测信号ZPOR8上升到H电平时，反相器22e的输出信号变为L电平，将单触发脉冲发生电路22b的NAND电路22ba的输出信号固定在H电平。因此，在空操作周期检测信号ZPOR8变为激活状态后，该单触发脉冲发生电路22b变为非激活状态。在以后的空操作周期及通常动作周期中，即使行地址选通信号/RAS从H电平改变为L电平，该单触发脉冲发生电路22b的输出信号仍保持L电平。因此，在进行了空操作周期后，使该该单触发脉冲发生电路22b的脉冲产生动作停止，因而能减小消耗电流。

图6是表示图1所示激活控制信号发生电路24结构的一例的图。在图6中，激活控制信号发生电路24包含接受来自外部的行地址选通信号/RAS的反相器24a及接受该反相器24a的输出信号并输出激活控制信号VDACT的反相器24b。在该图6中示出的激活控制信号发生电路24，实际上是一个对来自外部的行地址选通信号/RAS进行缓冲处理并生成内部行地址选通信号的RAS缓冲器。因此，如果将该激活控制信号VDACT用作内部行地址选通信号并供给其他RAS相关电路、即按照行地址选通信号/RAS动作的电路，则在接通电源时能可靠地将这些RAS相关电路设定为等待状态，因而能防止在接通电源后这些RAS相关电路变为激活状态而流过大的工作电流。作为这些RAS相关电路，有取入来自外部的行地址信号并生成内部行地址信号的行地址缓冲器、用于将字线驱动进入选择状态的译码器/字线驱动器、用于对选择存储单元的数据进行检测和放大的读出放大电路、及用于将各位线对预充电到规定电位的位线预充电电路等。

如上所述，如按照本发明的实施形态1，则在接通电源后，在进行空操作周期之前，可将降压激活信号保持在非激活状态，所以能可靠地抑制接通电源后内部降压电路的消耗电流。

[实施形态2]

图7是简略地表示本发明实施形态2的半导体存储装置主要部分的结构的图。在图7中，仅示出产生用于使工作降压电路激活/非激活的降压激活信号ACT部分的结构。在图7中，降压激活信号发生部包含：电源接通检测电路20，根据外部电源节点(端子)1a上的外部电源电压EXTVcc的接通，输出电源接通检测信号ZPOR；空操作周期检测电路22，响应该电源接通检测信号ZPOR的激活而复位并激活，且根据来自外部的行地址选通信号/RAS检测空操作周期被指定的情况；激活控制信号发生电路24，根据来自外部的行地址选通信号/RAS输出用于将工作降压电路激活的激活控制信号VDACT。该电源接通检测电路20、空操作周期检测电路22、及激活控制信号发生电路24的结构，与实施形态1中给出的结构相同。

降压激活信号发生部还包含：延迟电路30，用于将电源接通检测信号ZPOR延迟规定时间；选通电路32，用于接受延迟电路30输出的延迟电源接通检测信号ZPORD及来自空操作周期检测电路22的空操作周期检测信号ZPOR8；及AND电路34，用于接受选通电路32输出的降压动作停止指示信号STVDC及来自激活控制信号发生电路24的激活控制信号VDACT。从AND电路34输出用于将工作降压电路(参照图1)激活的降压激活信号ACT。

选通电路32，仅当延迟电路30输出的延迟电源接通检测信号ZPORD为H电平、且来自空操作周期检测电路22的空操作周期检测信号ZPOR8为L电平时，将降压动作停止指示信号STVDC设定在L电平。下面，参照图8和图9所示的波形图说明在该图7中示出的降压激活信号发生部的动作。

首先，参照图8，说明当在将行地址选通信号/RAS设定在H电平的状态下进行电源接通时的动作。

在时刻t0，在将行地址选通信号/RAS设定在H电平的状态下进行电源的接通，外部电源电压EXTVcc的电压电平上升。随着该外部电源电压EXTVcc的电源接通，内部节点的电位上升，但电源接通检测电路20的输出信号ZPOR及空操作周期检测电路22输出的空操作周期检测信号ZPOR8为L电平，选通电路32输出的信号STVDC，随着内部电源电压或外部电源电压的电压上升，其电压电平上升。

在时刻t1，当外部电源电压EXTVcc达到规定的电压电平或到达稳定状态时，来自电源接通检测电路20的电源接通检测信号ZPOR上升到H电平。这时，延迟电路30输出的延迟电源接通检测信号ZPORD仍为L电平，因而信号STVDC为H电平。由于行地址选通信号/RAS为H电平，所以激活控制信号发生电路24输出L电平的的激活控制信号VDACT。因此，降压激活信号ACT仍处在L电平。

在经过延迟电路30具有的延迟时间后，该延迟电源接通检测信号ZPORD上升到H电平。这时，如尚未进行空操作周期，则来自空操作周期检测电路22的空操作周期检测信号ZPOR8处在L电平。因此，在时刻t2，当延迟电源接通检测信号ZPORD上升到H电平时，从选通电路32输出的降压动作停止指示信号STVDC下降到L电平，AND电路34被禁止，并将降压激活信号ACT保持在非激活状态。

当行地址选通信号/RAS下降到L电平并进行空操作周期时，空操作周期检测信号ZPOR8上升到H电平，相应地使降压动作停止指示信号STVDC上升到H电平，并使降压激活信号ACT随着来自该激活控制信号发生电路24的激活控制信号VDACT而变化。在执行空操作周期过程中，当内部电路动作时，工作降压电路被激活，对因大的工作电流引起的内部电源电压的降低进行补偿，因而能可靠地将内部信号线及内部节点设定在规定的电位电平。

其次，参照图9，说明当在将行地址选通信号/RAS设定在L电平的状态下进行电源接通时的动作。

在时刻t0，在将行地址选通信号/RAS设定在L电平的状态下进行电源的接通，外部电源电压EXTVcc的电压电平上升。在该状态下，因延迟电路30输出的信号ZPORD为L电平，所以从选通电路32输出的信号STVDC的电压电平随着该外部电源电压EXTVcc的电压电平的上升而上升。另外，由于行地址选通信号/RAS也被设定在L电平，所以来自该活控制信号发生电路24的激活控制信号VDACT，其电压电平也随着外部电源电压而上升。

在时刻t1，当外部电源电压EXTVcc达到规定的电压电平或到达稳定状态时，来自电源接通检测电路20的电源接通检测信号ZPOR上升到H电平，空操作周期检测电路22复位且被激活。当信号STVDC和信号VDACT同时达到规定电位以上的H电平时，从AND电路34输出的降压激活信号ACT变为H电平。在图9中，示出降压激活信号ACT随着该电源接通检测信号ZPOR激活而上升到H电平的方式。为了响应该电源接通检测信号ZPOR的上升而使降压激活信号ACT变为激活状态，只需简单地对AND电路34附加供给电源接通检测信号ZPOR即可。因此，当外部电源电压EXTVcc稳定时，能可靠地使工作降压电路进入激活状态。如单点锁线所示，也可以使降压激活信号ACT的电压电平从时刻t0电源接通后立即上升。

随着在时刻t1的降压激活信号ACT的激活，工作降压电路(参照图1)被激活，并向内部电源线供给电流，因而能可靠地将内部电源电压驱动到稳定状态或以高速将内部电源电压设定在规定电压电平。

在经过延迟电路30具有的延迟时间后，延迟电源接通检测信号ZPORD上升到H电平，从选通电路32输出的降压动作停止指示信号STVDC变为L电平，相应地将降压激活信号ACT也驱动到L电平。因此，工作降压电路变为非激活状态，并使电流消耗停止。

在进行空操作周期之前，将行地址选通信号/RAS驱动到H电平，相应地使激活控制信号VDACT变为L电平。

在时刻t3，当使行地址选通信号/RAS从H电平下降到L电平并开始空操作周期时，来自空操作周期检测电路22的空操作周期检测信号ZPOR8上升到H电平，相应地使降压动作停止指示信号STVDC变为H电平，并将AND电路34启动。因此，在空操作周期期间，根据行地址选通信号/RAS产生激活控制信号VDACT，并与该激活控制信号VDACT同步地使降压激活信号ACT激活/非激活。

从图9可以看出，在将行地址选通信号/RAS设定在L电平的状态下进行电源的接通时，从时刻t1到时刻t2之间，降压激活信号ACT被激活，使工作降压电路开始工作并消耗电流。但是，当来自延迟电路的延迟电源接通检测信号ZPORD变为H电平时，在进行空操作周期前，降压激活信号ACT处在非激活状态，使工作降压电路处在非激活状态。因此，从时刻t2到时刻t3之间，在工作降压电路中不产生消耗电流，与现有技术相比，能使消耗电流减小。此外，借助于延迟电路的延迟电源接通检测信号，使工作降压电路在电源接通后立即被激活，从而能可靠地将内部电源电压驱动进入稳定状态。

另外，用于控制工作降压电路的降压激活信号ACT的H电平是外部电源电压EXTVcc电平。为实现这一点，在前面的实施形态1和2中，电源接通检测电路20、空操作周期检测电路22、及激活控制信号发生电路24等各部分，在结构上也可以都将外部电源电压EXTVcc作为一个工作电源电压而动作。另外，作为代替结构，也可以在输出降压激活信号ACT的AND电路26a和34中设置电平变换功能，用来将内部电源电压电平的信号变换为外部电源电压电平的信号。

再有，在图7所示的结构中，当在经过延迟电路30具有的延迟时间之前进行空操作周期时，选通电路32的降压动作停止指示信号STVDC随着空操作周期检测信号ZPOR8的激活而变为L电平。因此，在这种情况下，可在进行空操作周期时使工作降压电路动作。

如上所述，按照本发明的实施形态2，如果在接通电源后采用延迟电路而不进行空操作周期，可使降压电路在该延迟时间内动作。因此，当行地址选通信号在L电平的状态下进行电源接通时，工作降压电路可在该延迟时间里进行操作，使内部电源电压稳定下来。此外，在接通电源时，无论行地址选通信号/RAS被设定在H电平和L电平的哪一种状态，在进行空操作周期前的期间里，因降压激活信号变为非激活状态，所以，能减小工作降压电路的消耗电流。

另外，在以上的说明中，根据行地址选通信号/RAS输出用于驱动工作降压电路的激活控制信号VDACT。但是，只要是规定存储周期的信号(规定等待周期和激活周期的信号)，都可以用来代替行地址选通信号/RAS。

如上所述，如按照本发明，则在接通电源后，在进行空操作周期之前，能将控制内部降压电路的激活/非激活的降压激活信号保持在非激活状态，所以能够减小内部降压电路的消耗电流。

就是说，如按照本发明的第一种半导体存储装置，则由于将随着响应外部电源电压的接通而被激活的电源接通检测信号的激活使内部降压电路激活用的降压激活信号保持在非激活状态，所以能使电源接通后的内部降压电路的动作停止，因而能减小消耗电流。

如按照本发明的第二种半导体存储装置，则由于将电源接通检测信号延迟规定时间并在该延迟信号为非激活状态时，使对降压激活信号的非激活状态的保持动作停止，所以，可在该延迟时间里将降压激活信号激活，因而可以达到使内部电源电压稳定的目的。而在经过该延迟时间后，将降压激活信号保持在非激活状态，抑制消耗电流的产生。

如按照本发明的第三种半导体存储装置，则由于在检测空操作周期时使将降压激活信号保持在非激活状态的动作停止，所以在执行该空操作周期前的时间里能可靠地将降压激活信号保持在非激活状态，使内部降压电路的动作停止，因而能减小消耗电流。此外，在执行空操作周期时，可以通过将内部降压电路激活而安全地供给大的工作电流，因而能稳定地进行空操作周期。

如按照本发明的第四种半导体存储装置，则可根据在检测空操作周期时随着来自外部的动作周期指示信号激活/非激活的激活控制信号，产生降压激活信号，并可在执行空操作周期后，按照来自外部的信号并根据内部动作情况可靠地进行内部降压电路的激活/非激活。

如按照本发明的第五种半导体存储装置，则在接通电源后进行空操作周期前的时间里，能将降压激活信号保持在非激活状态，因而能减小内部降压电路的消耗电流。

如按照本发明第六种半导体存储装置，则能根据电源接通检测信号的延迟信号将该降压激活信号的非激活状态保持动作延迟，并在该延迟时间里将内部降压电路激活，在内部降压电路动作时，可以达到使内部电源电压稳定的目的。在执行空操作周期之前，能可靠地减小消耗电流，此外，在接通内部电源后，能有选择地使内部降压电路在空操作周期执行前激活，因而能使内部电源电压得到稳定。

如按照本发明的第七种半导体存储装置，则在电源接通检测信号为激活状态而空操作周期检测信号为非激活状态时，能将降压激活信号保持在非激活状态，因而在接通电源后可靠地进行空操作周期前能使内部降压电路的动作停止，因而能减小消耗电流。

Claims (7)

1.一种半导体存储装置，它备有：内部降压电路，响应降压激活信号的激活而被激活，用于将来自外部的电源电压降压并生成内部电源电压；电源接通检测电路，用于产生响应上述外部电源电压的接通而变为激活状态的电源接通检测信号；及控制装置，响应上述电源接通检测信号的激活而将上述降压激活信号保持在非激活状态。

2.根据权利要求1所述的半导体存储装置，其特征在于：备有将上述电源接通检测信号延迟规定时间并供给上述控制装置的延迟装置，上述控制装置包含响应上述延迟装置输出信号的非激活状态而将对上述降压激活信号的非激活状态的保持停止的装置。

3.根据权利要求1或2所述的半导体存储装置，其特征在于：上述控制装置备有：空操作周期检测装置，响应动作周期指示信号，检测使内部电路复位到初始状态的空操作周期被指示的情况；及响应来自上述空操作周期检测装置的空操作周期检测指示信号的激活，使将上述降压激活信号保持在非激活周期的动作停止的装置。

4.根据权利要求3所述的半导体存储装置，其特征在于：备有激活控制信号发生装置，用于根据上述动作周期指示信号产生将上述内部降压电路激活用的激活控制信号，上述控制装置中所备有的停止装置包含选通电路，用以响应上述空操作周期检测指示信号的激活并根据上述激活控制信号产生上述降压激活信号。

5.一种半导体存储装置，它备有；内部降压电路，响应降压激活信号的激活而被激活，用于将来自外部的电源电压降压并生成内部电源电压；内部动作激活信号发生装置，响应来自外部的动作周期规定信号，用于产生将上述降压激活信号激活用的内部动作激活信号；电源接通检测电路，用于产生响应上述外部电源电压的接通而变为激活状态的电源接通检测信号；空操作周期检测装置，响应上述电源接通检测信号及上述动作周期规定信号，检测使内部电路复位到初始状态用的空操作周期被指示的情况，并产生在该检出时激活的空操作周期检测信号；及控制装置，用于接受上述空操作周期检测信号，在上述空操作周期检测信号被激活前根据上述内部动作激活信号停止上述降压激活信号的产生，并将上述降压激活信号保持在非激活状态。

6.根据权利要求5所述的半导体存储装置，其特征在于：还备有用于将上述电源接通检测信号延迟规定时间的延迟电路，上述控制装置包含响应上述延迟电路的输出信号的激活状态和上述空操作周期检测信号的非激活状态并根据上述内部动作激活信号进行使降压激活信号的产生停止及将上述降压激活信号保持在非激活状态的动作的装置。

7.根据权利要求5所述的半导体存储装置，其特征在于：上述控制装置包含响应上述电源接通检测信号的激活状态及空操作周期检测信号的非激活状态并根据上述内部动作激活信号进行使降压激活信号的产生停止及将上述降压激活信号保持在非激活状态的动作的装置。

Images