JP4488800B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4488800B2 JP4488800B2 JP2004174902A JP2004174902A JP4488800B2 JP 4488800 B2 JP4488800 B2 JP 4488800B2 JP 2004174902 A JP2004174902 A JP 2004174902A JP 2004174902 A JP2004174902 A JP 2004174902A JP 4488800 B2 JP4488800 B2 JP 4488800B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- voltage
- circuit
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
図1は、本発明の実施の形態1によるフラッシュメモリのブロック図、図2は、図1のフラッシュメモリに設けられた降圧電源部における概要動作の説明図、図3は、図1のフラッシュメモリに設けられた降圧電源部の回路図、図4は、図1のフラッシュメモリに設けられた外部電圧検出部のブロック図、図5は、スタンバイモード時における図3の降圧電源部の動作説明図である。
図9は、本発明の実施の形態2によるフラッシュメモリのブロック図である。
2 外部電圧検出部
3 I/O部
4 コマンドデコーダ
5 制御系回路
6 直接系回路
7 内部電源生成回路(昇降圧電源回路)
8 降圧電源部
8a 降圧電源部
9 内部電圧検出部(内部論理回路)
10 SRAM(内部論理回路)
11 アクセス系回路(内部論理回路)
12 論理系回路(内部論理回路)
13 救済系回路(内部論理回路)
14 オシュレータ
15 Xデコーダ
16 Yデコーダ
17 メモリマット
18 VDC制御回路(電圧判定部、モード検出部)
19 第1降圧電源回路(動作モード電源電圧回路)
20 第2降圧電源回路(動作モード電源電圧回路)
21 第3降圧電源回路(スタンバイモード降圧電源回路)
22 参照電圧部
23 分圧回路
24 第4降圧電源回路
T1〜T6 トランジスタ
T7 トランジスタ(第1のスイッチング手段)
T8 トランジスタ(第2のスイッチング手段、レベルシフト部)
T9 トランジスタ(降圧用MOSトランジスタ、レベルシフト部)
T10 トランジスタ(第2のスイッチング手段、レベルシフト部)
T11 トランジスタ(降圧用MOSトランジスタ、レベルシフト部)
T12 トランジスタ(降圧用MOSトランジスタ、レベルシフト部)
T13〜T21 トランジスタ
AP1〜AP3 アンプ
VCC 電源電圧(外部電源電圧)
VDDP 内部電源電圧(降圧電源電圧)
VSS 基準電位
Vref,Vref1,Vref2 参照電圧
F1〜F3 検出フラグ
APE,APE1,APE2 活性化信号
C1〜C7 制御信号
RE1,RE2 参照電圧イネーブル信号
Claims (7)
- 複数の不揮発性メモリセルを有するメモリアレイと、外部から第1電圧または第2電圧のいずれか一方の電圧が外部電源電圧として供給され、前記不揮発性メモリの読み出し/書き込み/消去動作時に用いられる昇圧電圧、および第1降圧電圧を生成する昇降圧電源回路と、前記外部電源電圧から、内部論理回路に供給する第2降圧電源電圧を生成する降圧電源部とを有した半導体集積回路装置であって、
前記降圧電源部は、
動作モード時に、前記外部電源電圧から前記第2降圧電源電圧を生成して前記内部論理回路に供給し、スタンバイモード時において、前記外部電源電圧の電圧レベルを判定し、前記外部電源電圧が判定電圧レベルよりも低い前記第1電圧である場合には前記外部電源電圧を前記第2降圧電源電圧として前記内部論理回路に供給し、前記外部電源電圧が前記判定電圧レベルよりも高い前記第2電圧である場合には、前記外部電源電圧を降圧用MOSトランジスタのしきい値電圧によってレベルシフトした電圧を前記第2降圧電源電圧として前記内部論理回路に供給することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記降圧電源部は、
前記外部電源電圧の電圧レベルを判定し、その判定結果に基づいて制御信号を出力する電圧判定部と、
前記電圧判定部の制御信号に基づいて、動作モード時に前記外部電源電圧から前記第2降圧電源電圧を生成して前記内部論理回路に供給する動作モード電源電圧回路と、
前記電圧判定部の制御信号に基づいて、スタンバイモード時に前記外部電源電圧が前記判定電圧レベルよりも低い前記第1電圧である場合には、前記外部電源電圧を前記第2降圧電源電圧として前記内部論理回路に供給し、前記外部電源電圧が前記判定電圧レベルよりも高い場合には、前記外部電源電圧を降圧用MOSトランジスタのしきい値電圧によってレベルシフトした電圧を前記第2降圧電源電圧として前記内部論理回路に供給するスタンバイモード降圧電源回路とよりなることを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記スタンバイモード降圧電源回路は、
前記制御信号の第1状態に基づいて、前記外部電源電圧を出力する第1のスイッチング手段と、
前記制御信号の第2状態に基づいて、前記外部電源電圧を出力する第2のスイッチング手段と、
前記第2のスイッチング手段に接続され、前記第2のスイッチング手段を介して出力された前記外部電源電圧をレベルシフトする前記降圧用MOSトランジスタとよりなるレベルシフト部とよりなり、
前記電圧判定部は、スタンバイモード時に、前記外部電源電圧が前記判定電圧レベルよりも低い場合に前記第1のスイッチング手段を動作させるように前記第1状態の前記制御信号を出力し、前記外部電源電圧が前記判定電圧レベルよりも高い場合に前記第2のスイッチング手段を動作させるように前記第2状態の前記制御信号を出力することを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記レベルシフト部は、
前記外部電源電圧が前記判定電圧レベルよりも高い場合に、前記外部電源電圧の電圧レベルに応じて前記降圧用MOSトランジスタによるレベルシフト量を可変することを特徴とする半導体集積回路装置。 - 請求項4記載の半導体集積回路装置において、
前記降圧用MOSトランジスタによるレベルシフト量は、前記降圧用MOSトランジスタの接続段数を可変することによって可変することを特徴とする半導体集積回路装置。 - 請求項2〜5のいずれか1項に記載の半導体集積回路装置において、
前記動作モード電源電圧回路は、
動作モードが、通常動作モード、または低消費電力モードのいずれかであるかを検出し、その結果に基づいて第2制御信号を出力するモード検出部と、
前記モード検出部から出力される前記第2制御信号に基づいて、前記外部電源電圧から前記第2降圧電源電圧を生成して前記内部論理回路に供給する第1の動作モード電源電圧回路と、
前記第1の動作モード電源電圧回路よりも電流駆動能力が小さく設定された第2の動作モード電源電圧回路とを備え、
前記モード検出部は、
前記通常動作モードを検出すると、前記第1の動作モード電源電圧回路を動作させて、前記第2の動作モード電源電圧回路を停止させるように制御信号を出力し、
低消費電力モードを検出すると、前記第2の動作モード電源電圧回路を動作させて、前記第1の動作モード電源電圧回路を停止させるように前記第2制御信号を出力することを特徴とする半導体集積回路装置。 - 請求項6記載の半導体集積回路装置において、
前記第1の動作モード電源電圧回路は、
前記通常動作モードにおいて、前記電圧判定部が、前記外部電源電圧の電圧レベルが前記判定電圧レベルよりも低いと判定した場合に、前記外部電源電圧を前記第2降圧電源電圧として前記内部論理回路に供給することを特徴とする半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004174902A JP4488800B2 (ja) | 2004-06-14 | 2004-06-14 | 半導体集積回路装置 |
US11/150,144 US7170787B2 (en) | 2004-06-14 | 2005-06-13 | Nonvolatile memory apparatus |
US11/648,656 US7457161B2 (en) | 2004-06-14 | 2007-01-03 | Nonvolatile memory apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004174902A JP4488800B2 (ja) | 2004-06-14 | 2004-06-14 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353221A JP2005353221A (ja) | 2005-12-22 |
JP4488800B2 true JP4488800B2 (ja) | 2010-06-23 |
Family
ID=35460361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004174902A Expired - Fee Related JP4488800B2 (ja) | 2004-06-14 | 2004-06-14 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7170787B2 (ja) |
JP (1) | JP4488800B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006059838A (ja) * | 2004-08-17 | 2006-03-02 | Nec Electronics Corp | 半導体装置とそれを使用する電子装置 |
DE102006002221A1 (de) * | 2005-11-11 | 2007-05-24 | Micronas Gmbh | Integrierter elektronischer Schaltkreis |
TWI301276B (en) * | 2006-06-16 | 2008-09-21 | A Data Technology Co Ltd | Non-volatile storage apparatus and method for controlling the same |
JP4829029B2 (ja) | 2006-08-02 | 2011-11-30 | 株式会社東芝 | メモリシステム及びメモリチップ |
US7675802B2 (en) | 2006-09-29 | 2010-03-09 | Sandisk Corporation | Dual voltage flash memory card |
US7656735B2 (en) | 2006-09-29 | 2010-02-02 | Sandisk Corporation | Dual voltage flash memory methods |
US7876637B2 (en) * | 2006-11-07 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device and memory |
JP2008140531A (ja) * | 2006-11-07 | 2008-06-19 | Nec Electronics Corp | 半導体装置及びメモリ |
JP2008305350A (ja) * | 2007-06-11 | 2008-12-18 | Spansion Llc | メモリシステム、メモリ装置、およびメモリ装置の制御方法 |
KR100904423B1 (ko) * | 2007-12-27 | 2009-06-26 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US9305609B2 (en) | 2008-04-30 | 2016-04-05 | Micron Technology, Inc. | System and method of command based and current limit controlled memory device power up |
JP2009289784A (ja) * | 2008-05-27 | 2009-12-10 | Nec Electronics Corp | 半導体集積回路装置 |
KR101001145B1 (ko) * | 2008-12-26 | 2010-12-17 | 주식회사 하이닉스반도체 | 상변환 메모리 장치의 내부전압 생성회로 및 생성방법 |
JP2010176731A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Corp | 不揮発性半導体メモリ |
JP2010198698A (ja) * | 2009-02-26 | 2010-09-09 | Toshiba Corp | 不揮発性半導体メモリ |
JP4908560B2 (ja) * | 2009-08-31 | 2012-04-04 | 株式会社東芝 | 強誘電体メモリ及びメモリシステム |
JP2012234601A (ja) | 2011-05-06 | 2012-11-29 | Toshiba Corp | 不揮発性半導体メモリ |
KR101169354B1 (ko) * | 2011-08-17 | 2012-07-30 | 테세라, 인코포레이티드 | 반도체 패키징을 위한 전력 증폭 회로 |
WO2013100909A1 (en) | 2011-12-27 | 2013-07-04 | Intel Corporation | Adaptive configuration of non-volatile memory |
US9177616B2 (en) * | 2012-10-04 | 2015-11-03 | Cypress Semiconductor Corporation | Supply power dependent controllable write throughput for memory applications |
KR102100707B1 (ko) * | 2013-08-19 | 2020-04-16 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 |
CN107066250A (zh) * | 2017-01-05 | 2017-08-18 | 珠海格力电器股份有限公司 | 功耗控制电路、电器设备及功耗控制方法 |
CN108958639B (zh) * | 2017-05-19 | 2021-07-06 | 华邦电子股份有限公司 | 快闪存储器存储装置 |
KR20190029307A (ko) * | 2017-09-12 | 2019-03-20 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작방법 |
JP2021140840A (ja) * | 2020-03-03 | 2021-09-16 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP6908762B1 (ja) * | 2020-07-02 | 2021-07-28 | ウィンボンド エレクトロニクス コーポレーション | パワーダウン検出回路および半導体記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101024A (ja) * | 1998-09-24 | 2000-04-07 | Samsung Electronics Co Ltd | 内部電源電圧発生回路 |
JP2000163144A (ja) * | 1998-11-30 | 2000-06-16 | Nkk Corp | 電源降圧回路 |
JP2002373942A (ja) * | 2001-04-11 | 2002-12-26 | Toshiba Corp | 半導体集積回路 |
WO2004025817A1 (ja) * | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2005141811A (ja) * | 2003-11-05 | 2005-06-02 | Renesas Technology Corp | 不揮発性メモリ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
JPH07122992B2 (ja) * | 1990-02-08 | 1995-12-25 | 株式会社東芝 | 半導体集積回路 |
JP3379761B2 (ja) * | 1991-07-02 | 2003-02-24 | 株式会社日立製作所 | 不揮発性記憶装置 |
JP3591107B2 (ja) | 1996-01-19 | 2004-11-17 | 富士通株式会社 | 電源降圧回路及び半導体装置 |
JPH1074394A (ja) | 1996-08-30 | 1998-03-17 | Fujitsu Ltd | 半導体記憶装置 |
JP3319960B2 (ja) * | 1996-10-17 | 2002-09-03 | 富士通株式会社 | 半導体装置 |
JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
JPH10189877A (ja) * | 1996-12-26 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置 |
JP3831040B2 (ja) * | 1997-01-31 | 2006-10-11 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JPH10228769A (ja) * | 1997-02-14 | 1998-08-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
TW527601B (en) * | 2000-01-31 | 2003-04-11 | Fujitsu Ltd | Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same |
US7046572B2 (en) * | 2003-06-16 | 2006-05-16 | International Business Machines Corporation | Low power manager for standby operation of memory system |
-
2004
- 2004-06-14 JP JP2004174902A patent/JP4488800B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-13 US US11/150,144 patent/US7170787B2/en active Active
-
2007
- 2007-01-03 US US11/648,656 patent/US7457161B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101024A (ja) * | 1998-09-24 | 2000-04-07 | Samsung Electronics Co Ltd | 内部電源電圧発生回路 |
JP2000163144A (ja) * | 1998-11-30 | 2000-06-16 | Nkk Corp | 電源降圧回路 |
JP2002373942A (ja) * | 2001-04-11 | 2002-12-26 | Toshiba Corp | 半導体集積回路 |
WO2004025817A1 (ja) * | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2005141811A (ja) * | 2003-11-05 | 2005-06-02 | Renesas Technology Corp | 不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20070109900A1 (en) | 2007-05-17 |
JP2005353221A (ja) | 2005-12-22 |
US7457161B2 (en) | 2008-11-25 |
US7170787B2 (en) | 2007-01-30 |
US20050276110A1 (en) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488800B2 (ja) | 半導体集積回路装置 | |
US8379452B2 (en) | Nonvolatile semiconductor memory device | |
US7579904B2 (en) | Semiconductor memory device | |
JP5342324B2 (ja) | 昇圧回路 | |
JP5209083B2 (ja) | 半導体装置 | |
US7154786B2 (en) | Semiconductor integrated circuit device | |
US7692978B2 (en) | Semiconductor device that uses a plurality of source voltages | |
JP2005141811A (ja) | 不揮発性メモリ | |
JP2009181638A (ja) | 半導体記憶装置 | |
JP4359319B2 (ja) | 電源回路 | |
US20080158977A1 (en) | Semiconductor memory device having fuse circuits and method of controlling the same | |
US7800962B2 (en) | Bit line control circuit for semiconductor memory device | |
JP2009009680A (ja) | 半導体装置 | |
US7649801B2 (en) | Semiconductor memory apparatus having column decoder for low power consumption | |
US7710194B2 (en) | Voltage pumping device | |
KR100721082B1 (ko) | 반도체 장치 | |
US7158436B2 (en) | Semiconductor memory devices | |
JP4895867B2 (ja) | 内部電圧発生回路 | |
JP4698592B2 (ja) | 電圧制御回路および半導体装置 | |
KR20090027378A (ko) | 내부전압 발생회로 | |
JP2007058973A (ja) | 半導体集積回路 | |
US7924606B2 (en) | Memory controller and decoder | |
JP2007058972A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4488800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100921 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |