KR20220019323A - 파워게이팅 동작을 수행하는 장치 - Google Patents

파워게이팅 동작을 수행하는 장치 Download PDF

Info

Publication number
KR20220019323A
KR20220019323A KR1020200099606A KR20200099606A KR20220019323A KR 20220019323 A KR20220019323 A KR 20220019323A KR 1020200099606 A KR1020200099606 A KR 1020200099606A KR 20200099606 A KR20200099606 A KR 20200099606A KR 20220019323 A KR20220019323 A KR 20220019323A
Authority
KR
South Korea
Prior art keywords
control signal
power
signal
switching control
mode
Prior art date
Application number
KR1020200099606A
Other languages
English (en)
Inventor
홍윤석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200099606A priority Critical patent/KR20220019323A/ko
Priority to US17/151,478 priority patent/US11188109B1/en
Priority to CN202110194203.9A priority patent/CN114079448A/zh
Publication of KR20220019323A publication Critical patent/KR20220019323A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Abstract

파워게이팅 동작을 수행하는 장치는 파워업구간이 종료되고 모드레지스터셋 동작이 수행될때까지 제1 전원전압 및 제2 전원전압의 비교 결과를 토대로 모드신호로부터 제1 스위칭제어신호 및 제2 스위칭제어신호를 생성하는 동작을 제어하는 스위칭제어신호생성회로; 및 상기 제1 스위칭제어신호 및 제2 스위칭제어신호를 토대로 전원을 상기 제1 전원전압 또는 제2 전원전압으로 구동하는 파워게이팅회로를 포함한다.

Description

파워게이팅 동작을 수행하는 장치{DEVICES FOR CONDUCTING A POWER GATING OPERATION}
본 발명은 파워게이팅 동작을 수행하는 반도체장치에 관한 것이다.
휴대용 전자장치에 내장되는 반도체장치는 불필요하게 전력이 소모되는 것을 방지하기 위해 파워게이팅 동작을 수행한다. 파워게이팅 동작에는 불필요하게 공급되는 전원을 차단하는 동작과 전원의 레벨을 다양한 레벨로 조절하는 동작 등이 포함될 수 있다.
본 발명은 파워게이팅 동작을 수행하는 장치를 제공한다.
이를 위해 본 발명은 파워업구간이 종료되고 모드레지스터셋 동작이 수행될때까지 제1 전원전압 및 제2 전원전압의 비교 결과를 토대로 모드신호로부터 제1 스위칭제어신호 및 제2 스위칭제어신호를 생성하는 동작을 제어하는 스위칭제어신호생성회로; 및 상기 제1 스위칭제어신호 및 제2 스위칭제어신호를 토대로 전원을 상기 제1 전원전압 또는 제2 전원전압으로 구동하는 파워게이팅회로를 포함하는 장치를 제공한다.
또한, 본 발명은 파워업구간이 종료되고 모드레지스터셋 동작이 수행될때까지 제1 전원전압 및 제2 전원전압의 비교 결과를 토대로 모드제어신호를 생성하는 모드제어신호생성회로; 상기 모드제어신호 및 모드신호를 토대로 제1 스위칭제어신호 및 제2 스위칭제어신호를 생성하는 스위칭제어신호구동회로; 및 상기 제1 스위칭제어신호가 활성화될 때 전원의 레벨에 따라 상기 전원을 상기 제1 전원전압으로 구동하고, 상기 제2 스위칭제어신호가 활성화될 때 상기 전원을 상기 제2 전원전압으로 구동하는 파워게이팅회로를 포함하는 장치를 제공한다.
본 발명에 의하면 전원전압들이 동일한 레벨로 인가될 때 모드레지스터셋 동작에서 설정되는 모드신호에 관계없이 활성화 여부가 조절되는 스위칭제어신호들을 생성하고, 전원의 레벨에 따라 전원의 구동을 조절하여 전원을 구동할 때 소모되는 전력을 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 전원전압들이 상이한 레벨로 인가될 때에는 모드레지스터셋 동작에서 설정되는 모드신호에 따라 활성화 여부가 조절되는 스위칭제어신호들을 생성함으로써, 전원의 레벨을 주파수별로 설정된 레벨로 구동할 수 있는 효과도 있다.
도 1은 본 발명의 일 예에 따른 장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 장치에 포함된 스위칭제어신호생성회로의 일 예에 따른 구성을 도시한 블록도이다.
도 3은 도 2에 도시된 스위칭제어신호생성회로에 포함된 모드제어신호생성회로의 일 예에 따른 회로도이다.
도 4는 도 2에 도시된 스위칭제어신호생성회로에 포함된 스위칭제어신호구동회로의 일 예에 따른 도면이다.
도 5는 도 1에 도시된 장치에 포함된 파워게이팅회로의 일 예에 따른 회로도이다.
도 6 내지 도 13은 도 1 내지 도 5에 도시된 장치의 동작을 설명하기 위한 도면들이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 레벨로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 장치(100)는 커맨드디코더(COM DEC)(101), 모드레지스터(MODE REGISTER)(103), 파워업신호생성회로(PWR GEN)(105), 스위칭제어신호생성회로(SW_CNT GEN)(107), 파워게이팅회로(PWR GATING CIRCUIT)(109) 및 제어회로(CONTROL CIRCUIT)(110)를 포함할 수 있다.
커맨드디코더(101)는 설정신호(CA)를 토대로 모드레지스터셋신호(MRS)를 생성할 수 있다. 설정신호(CA)는 외부장치(미도시)에서 인가되는 커맨드 및 어드레스가 포함될 수 있다. 외부장치는 장치(100)의 외부에 위치하며, 호스트(host) 및 컨트롤러(controller) 등이 포함될 수 있다. 커맨드디코더(101)는 설정신호(CA)에 포함된 커맨드를 디코딩하여 모드레지스터셋 동작을 위해 활성화되는 모드레지스터셋신호(MRS)를 생성할 수 있다. 모드레지스터셋 동작을 통해 모드레지스터(103)에 장치(100)의 다양한 내부동작을 위한 정보들을 저장할 수 있다. 내부동작을 위한 정보에는 버스트랭쓰에 관한 정보, 레이턴시에 관한 정보 및 파워게이팅을 위한 모드정보 등이 포함될 수 있다.
모드레지스터(103)는 커맨드디코더(101)로부터 모드레지스터셋신호(MRS)를 수신할 수 있다. 모드레지스터(103)는 모드레지스터셋 동작이 수행될 때 설정신호(CA)에 포함된 파워게이팅을 위한 모드정보를 추출하여 저장하고, 저장된 모드정보를 모드신호(DVFS_MRS)로 출력할 수 있다. 모드신호(DVFS_MRS)는 주파수에 따라 제어회로(100)에 공급되는 전원(VDDS)의 레벨이 조절되도록 로직레벨이 설정될 수 있다. 모드신호(DVFS_MRS)은 동적 전압/주파수 스케일링(DVFS, Dynamic Voltage Frequecy Scaling)을 위해 제1 로직레벨 또는 제2 로직레벨로 설정될 수 있다. 모드신호(DVFS_MRS)는 고주파수에서 제어회로(100)에 공급되는 전원(VDDS)을 제1 전원전압(VDD1)으로 구동하기 위해 제1 로직레벨로 설정될 수 있고, 저주파수에서 제어회로(100)에 공급되는 전원(VDDS)을 제2 전원전압(VDD2)으로 구동하기 위해 제2 로직레벨로 설정될 수 있다. 여기서, 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)은 외부장치로부터 장치(100)에 인가되는 전원전압들이고, 제1 전원전압(VDD1)은 제2 전원전압(VDD2)보다 높은 레벨로 설정될 수 있다. 고주파수는 기설정된 주파수 이상을 의미할 수 있고, 저주파수는 기설정된 주파수 미만을 의미할 수 있다. 제1 로직레벨은 로직로우레벨일 수 있고, 제2 로직레벨은 로직하이레벨일 수 있지만 이는 일 예일 뿐 이에 한정되지는 않는다.
파워업신호생성회로(105)는 외부장치로부터 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)을 수신할 수 있다. 파워업신호생성회로(105)는 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)을 토대로 파워업신호(PWRB)를 생성할 수 있다. 파워업신호생성회로(105)는 파워업구간동안 제1 로직레벨을 갖는 파워업신호(PWRB)를 생성할 수 있고, 파워업구간이 종료될 때 제1 로직레벨에서 제2 로직레벨로 천이하는 파워업신호(PWRB)를 생성할 수 있다. 파워업구간은 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 인가된 시점부터 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 기설정된 목표레벨 이상으로 상승할 때까지로 설정될 수 있지만 이는 일 예일 뿐 이에 한정되지는 않는다. 다른 예에서 파워업구간은 제1 전원전압(VDD1) 또는 제2 전원전압(VDD2)이 인가된 시점부터 제1 전원전압(VDD1) 또는 제2 전원전압(VDD2)이 기설정된 목표레벨 이상으로 상승할 때까지로 설정될 수도 있다.
스위칭제어신호생성회로(107)는 커맨드디코더(101)로부터 모드레지스터셋신호(MRS)를 수신할 수 있고, 모드레지스터(103)로부터 모드신호(DVFS_MRS)를 수신할 수 있으며, 파워업신호생성회로(105)로부터 파워업신호(PWRB)를 수신할 수 있다. 스위칭제어신호생성회로(107)는 외부장치로부터 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)을 수신할 수 있다. 스위칭제어신호생성회로(107)는 파워업신호(PWRB)가 제1 로직레벨로 설정되는 파워업구간동안 파워업신호(PWRB)에 의해 초기화동작을 수행할 수 있다. 초기화동작은 내부노드를 기설정된 로직레벨로 초기화하는 방식으로 진행될 수 있다. 스위칭제어신호생성회로(107)는 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 로직레벨을 비교하여 모드신호(DVFS_MRS)로부터 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성하는 동작을 제어할 수 있다. 일 예로, 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨로 인가되는 상태에서 모드레지스터셋 동작이 수행되면 스위칭제어신호생성회로(107)는 모드신호(DVFS_MRS)의 로직레벨에 따라 선택적으로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 즉, 스위칭제어신호생성회로(107)는 모드신호(DVFS_MRS)가 제1 로직레벨일 때 활성화된 제1 스위칭제어신호(SW_CNT1)와 비활성화된 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다 또한, 스위칭제어신호생성회로(107)는 모드신호(DVFS_MRS)가 제2 로직레벨일 때 비활성화된 제1 스위칭제어신호(SW_CNT1)와 활성화된 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)가 활성화되는 로직레벨은 실시예에 따라서 다양하게 설정될 수 있다. 다른 예로, 제1 전원전압(VDD1)이 제2 전원전압(VDD2) 이하의 레벨로 인가되는 상태에서 모드레지스터셋 동작이 수행되면 스위칭제어신호생성회로(107)는 모드신호(DVFS_MRS)의 로직레벨에 관계없이 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 비활성화되는 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다.
파워게이팅회로(109)는 스위칭제어신호생성회로(107)로부터 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 수신할 수 있고, 외부장치로부터 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)을 수신할 수 있다. 파워게이팅회로(109)는 제1 스위칭제어신호(SW_CNT1)가 활성화될 때 제어회로(110)에 공급되는 전원(VDDS)을 제1 전원전압(VDD1)으로 구동할 수 있다. 파워게이팅회로(109)는 제2 스위칭제어신호(SW_CNT2)가 활성화될 때 제어회로(110)에 공급되는 전원(VDDS)을 제2 전원전압(VDD2)으로 구동할 수 있다. 파워게이팅회로(109)는 제1 스위칭제어신호(SW_CNT1)가 활성화될 때에는 전원(VDDS)의 레벨을 감지하여 전원(VDDS)이 제1 전원전압(VDD1)으로 구동되는 것을 조절할 수 있다. 일 예로, 파워게이팅회로(109)는 제1 스위칭제어신호(SW_CNT1)가 활성화될 때에는 전원(VDDS)의 레벨이 기설정된 레벨 미만으로 떨어질 때만 전원(VDDS)을 제1 전원전압(VDD1)으로 구동하여 전력소모를 감소시킬 수 있다.
제어회로(110)는 파워게이팅회로(109)로부터 전원(VDDS)을 수신할 수 있다. 제어회로(110)는 다양한 내부동작을 제어할 수 있다. 예를 들어, 제어회로(110)는 메모리셀에 데이터를 입출력하는 동작을 제어하기 위한 회로들로 구현될 수 있다. 제어회로(110)는 주파수별로 레벨이 조절되는 전원(VDDS)을 수신하여 장치(100)의 내부동작을 제어할 수 있다. 제어회로(110)에 공급되는 전원(VDDS)은 동적 전압/주파수 스케일링에 의해 고주파수에서는 높은 레벨로 설정되고, 저주파수에서는 낮은 레벨로 설정된다. 제어회로(110)에 공급되는 전원(VDDS)은 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 레벨이 동일할 때에는 주파수와 관계없이 제1 전원전압(VDD1)으로 구동될 수 있다.
도 2에 도시된 바와 같이, 스위칭제어신호생성회로(107)는 모드제어신호생성회로(MODE CONTROL SIGNAL GEN)(121) 및 스위칭제어신호구동회로(SW_CNT DRV CIRCUIT)(123)를 포함할 수 있다.
모드제어신호생성회로(121)는 파워업신호생성회로(도1의 105)로부터 파워업신호(PWRB)를 수신할 수 있고, 외부장치로부터 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)을 수신할 수 있으며, 커맨드디코더(도 1의 101)로부터 모드레지스터셋신호(MRS)를 수신할 수 있다. 모드제어신호생성회로(121)는 파워업신호(PWRB), 제1 전원전압(VDD1), 제2 전원전압(VDD2), 모드레지스터셋신호(MRS) 및 모드신호(DVFS_MRS)를 토대로 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호생성회로(121)는 파워업구간동안 비활성화되는 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호생성회로(121)는 파워업구간이 종료되고 모드레지스터셋동작이 수행될 때까지 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 레벨을 감지하여 모드제어신호(MCS)를 생성할 수 있다. 좀 더 구체적으로, 모드제어신호생성회로(121)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨일 때 비활성화되는 모드제어신호(MCS)를 생성할 수 있고, 제1 전원전압(VDD1)이 제2 전원전압(VDD2) 이하의 레벨일 때 활성화되는 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호생성회로(121)는 모드레지스터셋동작이 수행된 후에는 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 레벨에 관계없이 비활성화 상태를 유지하는 모드제어신호(MCS)를 생성할 수 있다.
스위칭제어신호구동회로(123)는 파워업신호생성회로(도 1의 105)로부터 파워업신호(PWRB)를 수신할 수 있고, 모드제어신호생성회로(121)로부터 모드제어신호(MCS)를 수신할 수 있으며, 모드레지스터(도 1의 103)로부터 모드신호(DVFS_MRS)를 수신할 수 있다. 스위칭제어신호구동회로(123)는 파워업신호(PWRB), 모드제어신호(MCS) 및 모드신호(DVFS_MRS)를 토대로 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 스위칭제어신호구동회로(123)는 파워업구간동안 파워업신호(PWRB)에 의해 초기화동작을 수행할 수 있다. 스위칭제어신호구동회로(123)는 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 수신된 모드제어신호(MCS)를 토대로 모드레지스터셋 동작이 수행된 후 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)가 생성될 때 모드신호(DVFS_MRS)가 관계될 지 여부를 제어할 수 있다. 일 예로, 모드제어신호(MCS)가 비활성화된 상태에서 모드레지스터셋 동작이 수행되면 스위칭제어신호구동회로(123)는 모드신호(DVFS_MRS)에 따라 선택적으로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 다른 예로, 모드제어신호(MCS)가 활성화된 상태에서 모드레지스터셋 동작이 수행되면 스위칭제어신호구동회로(123)는 모드신호(DVFS_MRS)에 관계없이 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 비활성화되는 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다.
도 3에 도시된 바와 같이, 모드제어신호생성회로(121)는 전압감지신호생성회로(125), 동작감지신호생성회로(127) 및 모드제어신호출력회로(129)를 포함할 수 있다.
전압감지신호생성회로(125)는 제1 분배전압생성회로(131), 제2 분배전압생성회로(133), 전압비교기(135) 및 반전버퍼(137)를 포함할 수 있다. 제1 분배전압생성회로(131)는 저항소자들(R131, R133)을 포함하고, 제1 전원전압(VDD1)을 저항소자들(R131, R132)을 토대로 전압분배하여 노드(nd131)를 통해 제1 분배전압(VDIV1)을 출력할 수 있다. 제2 분배전압생성회로(133)는 저항소자들(R135, R137)을 포함하고, 제2 전원전압(VDD2)을 저항소자들(R135, R137)을 토대로 전압분배하여 노드(nd133)를 통해 제2 분배전압(VDIV2)을 출력할 수 있다. 본 실시예에서 저항소자들(R131, R13, R135, R137)이 모두 동일한 저항값으로 설정될 수 있어, 제1 전원전압(VDD1) 및 제1 분배전압(VDIV1)의 비율과 제2 전원전압(VDD2) 및 제2 분배전압(VDIV2)의 비율이 동일해지도록 설정될 수 있다. 전압비교기(135)는 제1 분배전압(VDIV1) 및 제2 분배전압(VDIV2)을 비교할 수 있다. 일 예로, 전압비교기(135)는 제1 분배전압(VDIV1)이 제2 분배전압(VDIV2)보다 큰 레벨일 때 로직하이레벨을 출력할 수 있고, 제1 분배전압(VDIV1)이 제2 분배전압(VDIV2) 이하의 레벨일 때 로직로우레벨을 출력할 수 있다. 반전버퍼(137)는 전압비교기(135)의 출력신호를 반전버퍼링하여 전압감지신호(DET)로 출력할 수 있다. 전압감지신호생성회로(125)는 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 레벨을 비교하여 전압감지신호(DET)를 생성할 수 있다. 전압감지신호생성회로(125)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨일 때 로직로우레벨의 전압감지신호(DET)를 생성할 수 있고, 제1 전원전압(VDD1)이 제2 전원전압(VDD2) 이하의 레벨일 때 로직하이레벨의 전압감지신호(DET)를 생성할 수 있다. 전압감지신호생성회로(125)는 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 동일한 레벨일 때 로직하이레벨의 전압감지신호(DET)를 생성할 수 있다.
동작감지신호생성회로(127)는 풀업구동소자(141), 풀다운구동소자(143) 및 동작감지신호래치회로(145)를 포함할 수 있다. 풀업구동소자(141)는 파워업신호(PWRB)를 토대로 노드(nd141)를 풀업 구동할 수 있다. 풀업구동소자(141)는 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 턴온되는 PMOS 트랜지스터에 의해 노드(nd141)를 제1 전원전압(VDD1)으로 풀업 구동할 수 있다. 풀다운구동소자(143)는 모드레지스터셋신호(MRS)를 토대로 노드(nd141)를 풀다운 구동할 수 있다. 풀다운구동소자(143)는 모드레지스터셋 동작이 수행되어 로직하이레벨을 갖는 모드레지스터셋신호(MRS)에 의해 턴온되는 NMOS 트랜지스터에 의해 노드(nd141)를 접지전압(VSS)으로 풀다운 구동할 수 있다. 동작감지신호래치회로(145)는 노드(nd141)의 신호를 버퍼링하여 생성된 동작감지신호(MRSD)를 래치하고 출력할 수 있다. 동작감지신호생성회로(127)는 파워업구간동안 동작감지신호(MRSD)를 로직하이레벨로 초기화할 수 있다. 동작감지신호생성회로(127)는 모드레지스터셋 동작이 수행된 후에는 로직로우레벨을 유지하는 동작감지신호(MRSD)를 생성할 수 있다.
모드제어신호출력회로(129)는 전압감지신호생성회로(125)로부터 전압감지신호(DET)를 수신할 수 있고, 파워업신호생성회로(도 1의 105)로부터 파워업신호(PWRB)를 수신할 수 있으며, 동작감지신호생성회로(127)로부터 동작감지신호(MRSD)를 수신할 수 있다. 모드제어신호출력회로(129)는 전압감지신호(DET), 파워업신호(PWRB) 및 동작감지신호(MRSD)를 토대로 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호출력회로(129)는 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 따라 로직로우레벨로 비활성화되는 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호출력회로(129)는 파워업구간이 종료되고 모드레지스터셋동작이 수행될 때까지 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 레벨을 감지하여 모드제어신호(MCS)를 생성할 수 있다. 좀 더 구체적으로, 모드제어신호출력회로(129)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨일 때 로직로우레벨을 갖는 전압감지신호(DET)에 의해 로직로우레벨로 비활성화되는 모드제어신호(MCS)를 생성할 수 있다. 또한, 모드제어신호출력회로(129)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2) 이하의 레벨일 때 로직하이레벨을 갖는 전압감지신호(DET)에 의해 로직하이레벨로 활성화되는 모드제어신호(MCS)를 생성할 수 있다. 모드제어신호출력회로(129)는 모드레지스터셋동작이 수행된 후에는 로직로우레벨을 갖는 동작감지신호(MRSD)에 의해 로직로우레벨로 비활성화 상태를 유지하는 모드제어신호(MCS)를 생성할 수 있다.
도 4에 도시된 바와 같이, 스위칭제어신호구동회로(123)는 제1 구동소자(151), 제2 구동소자(153), 전송제어신호생성회로(155) 및 스위칭제어신호출력회로(157)를 포함할 수 있다.
제1 구동소자(151)는 파워업신호(PWRB)를 토대로 노드(nd151)를 풀업 구동할 수 있다. 제1 구동소자(151)는 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 턴온되는 PMOS 트랜지스터에 의해 노드(nd151)를 제1 전원전압(VDD1)으로 풀업 구동할 수 있다. 제2 구동소자(153)는 모드제어신호(MCS)를 토대로 노드(nd141)를 풀다운 구동할 수 있다. 제2 구동소자(153)는 로직하이레벨로 활성화되는 모드제어신호(MCS)에 의해 턴온되는 NMOS 트랜지스터에 의해 노드(nd151)를 접지전압(VSS)으로 풀다운 구동할 수 있다.
전송제어신호생성회로(155)는 노드(151)의 신호를 버퍼링하여 전송제어신호(TCNT)를 래치하고 출력할 수 있다. 전송제어신호생성회로(155)는 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 노드(nd151)가 제1 전원전압(VDD1)으로 풀업구동될 때 전송제어신호(TCNT)를 로직하이레벨로 초기화시킬 수 있다. 전송제어신호생성회로(155)는 파워업구간이 종료되고 모드레지스터셋동작이 수행될 때까지의 구간동안 로직하이레벨로 활성화되는 모드제어신호(MCS)에 의해 노드(nd151)가 접지전압(VSS)으로 풀다운구동될 때 전송제어신호(TCNT)를 로직로우레벨로 생성할 수 있다. 전송제어신호생성회로(155)는 모드제어신호(MCS)가 로직로우레벨로 비활성화될 때 전송제어신호(TCNT)를 로직하이레벨로 유지시킬 수 있다.
스위칭제어신호출력회로(157)는 전달소자(159_1), 레벨시프터(159_3), 제1 반전버퍼(159_5) 및 제2 반전버퍼(159_7)를 포함할 수 있다. 전달소자(159_1)는 전송제어신호(TCNT) 및 모드신호(DVFS_MRS)를 입력받아 부정논리곱 연산을 수행하는 낸드게이트로 구현될 수 있다. 전달소자(159_1)는 전송제어신호(TCNT)가 로직하이레벨일 때 모드신호(DVFS_MRS)를 반전버퍼링하여 출력할 수 있다. 전달소자(159_1)는 전송제어신호(TCNT)가 로직로우레벨일 때 모드신호(DVFS_MRS)에 관계없이 로직하이레벨을 출력할 수 있다. 레벨시프터(159_3)는 전달소자(159_1)의 출력신호의 레벨을 시프팅하여 출력할 수 있다. 스위칭제어신호출력회로(157)에 레벨시프터(159_3)가 포함된 구성은 일 예일 뿐 이에 한정되지는 않는다. 제1 반전버퍼(159_5)는 레벨시프터(159_3)의 출력신호를 반전버퍼링하여 제2 스위칭제어신호(SW_CNT2)를 출력할 수 있다. 제2 반전버퍼(159_7)는 제1 반전버퍼(159_5)의 출력신호를 반전버퍼링하여 제1 스위칭제어신호(SW_CNT1)를 출력할 수 있다.
스위칭제어신호구동회로(123)는 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 전송제어신호(TCNT)를 로직하이레벨로 초기화하는 초기화동작을 수행할 수 있다. 스위칭제어신호구동회로(123)는 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 수신된 모드제어신호(MCS)를 토대로 모드레지스터셋 동작이 수행된 후 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 좀 더 구체적으로, 스위칭제어신호구동회로(123)는 모드제어신호(MCS)가 로직로우레벨로 비활성화된 상태에서 모드레지스터셋 동작이 수행되면 모드신호(DVFS_MRS)에 따라 선택적으로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 예를 들어, 스위칭제어신호구동회로(123)는 모드신호(DVFS_MRS)가 로직로우레벨일 때 로직하이레벨로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 로직로우레벨로 비활성화되는 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 다른 예로, 스위칭제어신호구동회로(123)는 모드신호(DVFS_MRS)가 로직하이레벨일 때 로직로우레벨로 비활성화되는 제1 스위칭제어신호(SW_CNT1) 및 로직하이레벨로 활성화되는 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다. 스위칭제어신호구동회로(123)는 모드제어신호(MCS)가 로직하이레벨로 활성화된 상태에서 모드레지스터셋 동작이 수행되면 모드신호(DVFS_MRS)에 관계없이 로직하이레벨로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 로직로우레벨로 비활성화되는 제2 스위칭제어신호(SW_CNT2)를 생성할 수 있다.
도 5에 도시된 바와 같이, 파워게이팅회로(109)는 스위칭구동신호생성회로(161), 제1 전원구동회로(163), 전원분배회로(165) 및 제2 전원구동회로(167)를 포함할 수 있다.
스위칭구동신호생성회로(161)는 스위칭제어신호생성회로(107)로부터 제1 스위칭제어신호(SW_CNT1)를 수신할 수 있고, 전원분배회로(165)로부터 분배전원(VDDS)를 수신할 수 있다. 스위칭구동신호생성회로(161)는 제1 스위칭제어신호(SW_CNT1), 기준전압(VREF) 및 분배전원(VDDS)을 토대로 스위칭구동신호(SW_DRV)를 생성할 수 있다. 기준전압(VREF)은 일정한 레벨을 갖도록 설정될 수 있다. 스위칭구동신호생성회로(161)는 제1 스위칭제어신호(SW_CNT1)가 로직로우레벨로 비활성화될 때 로직로우레벨로 비활성화되는 스위칭구동신호(SW_DRV)를 생성할 수 있다. 스위칭구동신호생성회로(161)는 제1 스위칭제어신호(SW_CNT1)가 로직하이레벨로 활성화될 때 기준전압(VREF) 및 분배전원(VDDS)의 레벨을 비교하여 스위칭구동신호(SW_DRV)를 생성할 수 있다. 일 예로, 스위칭구동신호생성회로(161)는 제1 스위칭제어신호(SW_CNT1)가 로직하이레벨로 활성화된 상태에서 분배전원(VDDS)이 기준전압(VREF)보다 낮은 레벨일 때 로직하이레벨로 활성화되는 스위칭구동신호(SW_DRV)를 생성할 수 있다. 다른 예로, 스위칭구동신호생성회로(161)는 제1 스위칭제어신호(SW_CNT1)가 로직하이레벨로 활성화된 상태에서 분배전원(VDDS)이 기준전압(VREF) 이상의 레벨일 때 로직로우레벨로 비활성화되는 스위칭구동신호(SW_DRV)를 생성할 수 있다.
제1 전원구동회로(163)는 스위칭구동신호생성회로(161)로부터 스위칭구동신호(SW_DRV)를 수신할 수 있다. 제1 전원구동회로(163)는 스위칭구동신호(SW_DRV)가 로직하이레벨로 활성화될 때 노드(nd161)에서 출력되는 전원(VDDS)을 제1 전원전압(VDD1)으로 구동할 수 있다. 제1 전원구동회로(163)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨로 인가되는 상태에서 모드레지스터셋 동작에 의해 모드신호(DVFS_MRS)가 로직로우레벨로 설정되고, 분배전원(VDDS)이 기준전압(VREF)보다 낮은 레벨일 때 로직하이레벨로 활성화되는 스위칭구동신호(SW_DRV)를 수신하여 전원(VDDS)을 제1 전원전압(VDD1)으로 구동할 수 있다. 제1 전원구동회로(163)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨로 인가되는 상태에서 모드레지스터셋 동작에 의해 모드신호(DVFS_MRS)가 로직로우레벨로 설정되고, 분배전원(VDDS)이 기준전압(VREF) 이상의 레벨일 때 로직로우레벨로 비활성화되는 스위칭구동신호(SW_DRV)를 수신하여 전원(VDDS)의 구동을 중단할 수 있다. 제1 전원구동회로(163)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)과 동일한 레벨로 인가되는 상태에서는 모드신호(DVFS_MRS)의 레벨에 관계없이 분배전원(VDDS)이 기준전압(VREF)보다 낮은 레벨일 때만 전원(VDDS)을 제1 전원전압(VDD1)으로 구동할 수 있다.
전원분배회로(165)는 제1 전원분배소자(165_1) 및 제2 전원분배소자(165_3)를 포함할 수 있다. 제1 전원분배소자(165_1)는 노드(nd161) 및 노드(nd163) 사이에 연결되어 저항소자로 동작하는 NMOS 트랜지스터로 구현될 수 있다. 제2 전원분배소자(165_3)는 노드(nd163) 및 접지전압(VSS) 사이에 연결되어 저항소자로 동작하는 NMOS 트랜지스터로 구현될 수 있다. 전원분배회로(165)는 제1 전원분배소자(165_1) 및 제2 전원분배소자(165_3)의 저항값의 비에 따라 전원(VDDS)을 전압분배하여 분배전원(DVDDS)을 생성할 수 있다. 전원분배회로(165)는 제1 전원분배소자(165_1) 및 제2 전원분배소자(165_3)의 저항값이 동일할 때 전원(VDDS)의 절반 레벨을 갖는 분배전원(DVDDS)을 생성할 수 있다.
제2 전원구동회로(167)는 스위칭제어신호생성회로(107)로부터 제2 스위칭제어신호(SW_CNT2)를 수신할 수 있다. 제2 전원구동회로(167)는 제2 스위칭제어신호(SW_CNT2)가 로직하이레벨로 활성화될 때 전원(VDDS)을 제2 전원전압(VDD2)으로 구동할 수 있다. 제2 전원구동회로(167)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨로 인가되는 상태에서 모드레지스터셋 동작에 의해 모드신호(DVFS_MRS)가 로직하이레벨로 설정될 때 로직하이레벨로 활성화되는 제2 스위칭제어신호(SW_CNT2)를 수신하여 전원(VDDS)을 제2 전원전압(VDD2)으로 구동할 수 있다.
이상 살펴본 바와 같이 구성된 장치(100)의 동작을 도 6 내지 도 13을 참고하여 살펴보면 다음과 같다.
도 6 및 도 7을 참고하여 파워업구간동안 장치(100)의 동작을 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 장치(100)에 인가되고(S101), 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 기설정된 목표레벨 이상으로 상승되었는지 여부, 즉, 파워업구간이 유지되는지 여부를 판단하고(s103), 파워업구간이 유지되는 구간동안 초기화동작이 수행된다.(S105)
도 7 및 도 8을 참고하면 파워업구간동안 수행되는 초기화동작(S105)을 구체적으로 확인할 수 있다. 우선, 도 7에 도시된 바와 같이, 모드제어신호생성회로(121)에서 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 동작감지신호(MRSD)는 로직하이레벨로 초기화되고, 모드제어신호(MCS)는 로직로우레벨로 초기화된다. 이때, 모드레지스터셋신호(MRS)는 로직로우레벨로 비활성화된 상태이다. 다음으로, 도 8에 도시된 바와 같이, 스위칭제어신호구동회로(123)에서 파워업구간동안 로직로우레벨을 갖는 파워업신호(PWRB)에 의해 전송제어신호(TCNT)는 로직하이레벨로 초기화된다.
도 6에 도시된 바와 같이, 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)의 비교 결과에 따라 전압감지신호(DET)가 생성되고(S107), 전압감지신호(DET)에 의해 모드제어신호(MCS)가 생성되며(S109), 모드제어신호(MCS)에 의해 전송제어신호(TCNT)가 생성된다(S111). 모드레지스터셋 동작이 수행되었는 지 여부를 판단하여(S113) 모드레지스터셋 동작이 수행되지 않았을 때 감지신호(DET), 모드제어신호(MCS) 및 전송제어신호(TCNT)를 생성하고(S107~S111), 모드레지스터셋 동작이 수행되면 모드제어신호(MCS)가 비활성화된다. 모드레지스터셋 동작이 수행되기 전 생성된 전송제어신호(TCNT)를 토대로 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)가 생성된다(S117). 좀 더 구체적으로, 전송제어신호(TCNT)가 활성화된 상태에서는 모드신호(DVFS_MRS)에 따라 선택적으로 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)가 생성되고, 전송제어신호(TCNT)가 비활성화된 상태에서는 모드신호(DVFS_MRS)에 관계없이 활성화되는 제1 스위칭제어신호(SW_CNT1) 및 비활서화되는 제2 스위칭제어신호(SW_CNT2)가 생성된다. 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)에 의해 전원(VDDS)이 구동되고(S119), 전원(VDDS)은 제어회로(110)에 공급된다.(S121)
도 9 내지 도 11을 참고하면 제1 전원전압(VDD1)이 제2 전원전압(VDD2)보다 큰 레벨로 장치(100)에 인가된 상태에서 파워업구간동안이 종료되고 모드레지스터셋 동작이 수행될 때까지 장치(100)의 동작을 구체적으로 확인할 수 있다. 우선, 도 9에 도시된 바와 같이, 모드제어신호생성회로(121)에서 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 로직하이레벨을 갖는 파워업신호(PWRB) 및 로직로우레벨을 갖는 모드레지스터셋신호(MRS)에 의해 동작감지신호(MRSD)는 로직하이레벨로 초기화된 상태를 유지한다. 제1 분배전압(VDIV1)이 제2 분배전압(VDIV2)보다 큰 레벨로 생성되어 전압감지신호(DET)는 로직로우레벨로 생성되므로, 모드제어신호출력회로(129)에서 출력되는 모드제어신호(MCS)는 로직로우레벨로 비활성화된다. 다음으로, 도 10에 도시된 바와 같이, 모드제어신호생성회로(121)에서 모드레지스터셋 동작이 수행되면 로직하이레벨을 갖는 모드레지스터셋신호(MRS)에 의해 동작감지신호(MRSD)는 로직로우레벨로 생성되므로, 모드제어신호(MCS)는 로직로우레벨로 비활성화된 상태를 유지한다. 다음으로, 도 11에 도시된 바와 같이, 비활성화된 상태를 유지하는 모드제어신호(MCS)에 의해 전송제어신호(TCNT)가 로직하이레벨('H')로 초기화된 상태를 유지하면 제1 스위칭제어신호(SW_CNT1) 및 제2 스위칭제어신호(SW_CNT2)는 모드신호(DVFS_MRS)에 따라 선택적으로 활성화된다. 좀 더 구체적으로, 모드신호(DVFS_MRS)가 로직로우레벨('L')이면 제1 스위칭제어신호(SW_CNT1)가 로직하이레벨로 활성화되어 전원(VDDS)이 제1 전원전압(VDD1)으로 구동되고, 모드신호(DVFS_MRS)가 로직하이레벨이면 제2 스위칭제어신호(SW_CNT2)가 로직하이레벨로 활성화되어 전원(VDDS)이 제2 전원전압(VDD2)으로 구동된다.
도 12 및 도 13을 참고하면 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 동일한 레벨로 장치(100)에 인가된 상태에서 파워업구간동안이 종료되고 모드레지스터셋 동작이 수행될 때까지 장치(100)의 동작을 구체적으로 확인할 수 있다. 우선, 도 12에 도시된 바와 같이, 모드제어신호생성회로(121)에서 파워업구간이 종료되고 모드레지스터셋 동작이 수행될 때까지 로직하이레벨을 갖는 파워업신호(PWRB) 및 로직로우레벨을 갖는 모드레지스터셋신호(MRS)에 의해 동작감지신호(MRSD)는 로직하이레벨로 초기화된 상태를 유지한다. 제1 분배전압(VDIV1) 및 제2 분배전압(VDIV2)이 동일한 레벨로 생성되어 전압감지신호(DET)는 로직하이레벨로 생성되므로, 모드제어신호출력회로(129)에서 출력되는 모드제어신호(MCS)는 로직하이레벨로 활성화된다. 다음으로, 도 13에 도시된 바와 같이, 스위칭제어신호구동회로(123)에서 로직하이레벨로 활성화된 모드제어신호(MCS)에 의해 전송제어신호(TCNL)는 로직로우레벨로 비활성화므로, 모드신호(DVFS_MRS)에 관계없이 제1 스위칭제어신호(SW_CNT1)는 로직하이레벨로 활성화되고, 제2 스위칭제어신호(SW_CNT2)는 로직로우레벨로 비활성화된다.
이상 살펴본 바와 같이, 본 발명의 장치(100)는 제1 전원전압(VDD1) 및 제2 전원전압(VDD2)이 동일한 레벨로 장치(100)에 인가된 상태에서 모드신호(DVFS_MRS)에 관계없이 제1 스위칭제어신호(SW_CNT1)를 활성화시키고, 제어회로(110)에 공급되는 전원(VDDS)의 레벨에 따라 전원(VDDS)을 구동 여부를 제어함으로써 소모되는 전력을 감소시킬 수 있다. 또한, 본 발명의 장치(100)는 제1 전원전압(VDD1)이 제2 전원전압(VDD2) 보다 큰 레벨로 장치(100)에 인가된 상태에서 모드신호(DVFS_MRS)에 따라 전원(VDDS)의 레벨을 주파수별로 제1 전원전압(VDD1) 또는 제2 전원전압(VDD2)으로 구동할 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 장치 101: 커맨드디코더
103: 모드레지스터 105: 파워업신호생성회로
107: 스위칭제어신호생성회로 109: 파워게이팅회로
110: 제어회로 121: 모드제어신호생성회로
123: 스위칭제어신호구동회로

Claims (23)

  1. 파워업구간이 종료되고 모드레지스터셋 동작이 수행될때까지 제1 전원전압 및 제2 전원전압의 비교 결과를 토대로 모드신호로부터 제1 스위칭제어신호 및 제2 스위칭제어신호를 생성하는 동작을 제어하는 스위칭제어신호생성회로; 및
    상기 제1 스위칭제어신호 및 제2 스위칭제어신호를 토대로 전원을 상기 제1 전원전압 또는 제2 전원전압으로 구동하는 파워게이팅회로를 포함하는 장치.
  2. 제 1 항에 있어서, 상기 스위칭제어신호생성회로는 상기 제1 전원전압 및 상기 제2 전원전압이 동일한 레벨일 때 활성화되는 상기 제1 스위칭제어신호 및 비활성화되는 제2 스위칭제어신호를 생성하는 장치.
  3. 제 1 항에 있어서, 상기 스위칭제어신호생성회로는 상기 제1 전원전압이 상기 제2 전원전압보다 큰 레벨일 때 상기 모드신호에 따라 선택적으로 활성화되는 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 장치.
  4. 제 1 항에 있어서, 상기 스위칭제어신호생성회로는
    상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 제1 전원전압 및 상기 제2 전원전압의 비교 결과를 토대로 모드제어신호를 생성하는 모드제어신호생성회로; 및
    상기 모드제어신호 및 상기 모드신호를 토대로 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 스위칭제어신호구동회로를 포함하는 장치.
  5. 제 4 항에 있어서, 상기 모드제어신호생성회로는
    상기 제1 전원전압 및 상기 제2 전원전압의 레벨을 비교하여 전압감지신호를 생성하는 전압감지신호생성회로; 및
    상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 전압감지신호를 토대로 상기 모드제어신호를 생성하는 모드제어신호출력회로를 포함하는 장치.
  6. 제 5 항에 있어서, 상기 전압감지신호생성회로는 상기 제1 전원전압을 전압분배하여 제1 분배전압을 생성하고, 상기 제2 전원전압을 전압분배하여 제2 분배전압을 생성하며, 상기 제1 분배전압 및 상기 제2 분배전압을 비교하여 상기 전압감지신호를 생성하는 장치.
  7. 제 5 항에 있어서, 상기 모드제어신호출력회로는 상기 전압감지신호, 파워업신호 및 동작감지신호를 토대로 상기 모드제어신호를 생성하되, 상기 동작감지신호는 상기 모드레지스터셋 동작이 수행될 때 제1 로직레벨로 설정되고, 상기 동작감지신호는 상기 파워업구간에서 제2 로직레벨로 초기화되는 장치.
  8. 제 4 항에 있어서, 상기 스위칭제어신호구동회로는 상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 모드제어신호가 활성화되면 상기 모드레지스터셋 동작이 수행된 후 상기 모드신호에 따라 선택적으로 활성화되는 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 장치.
  9. 제 4 항에 있어서, 상기 스위칭제어신호구동회로는 상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 모드제어신호가 비활성화될 때 상기 모드레지스터셋 동작이 수행된 후 활성화되는 상기 제1 스위칭제어신호 및 비활성화되는 상기 제2 스위칭제어신호를 생성하는 장치.
  10. 제 4 항에 있어서, 상기 스위칭제어신호구동회로는
    파워업신호 및 상기 모드제어신호를 토대로 전송제어신호를 생성하는 전송제어신호생성회로;
    상기 전송제어신호 및 상기 모드신호를 토대로 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 스위칭제어신호출력회로를 포함하는 장치.
  11. 제 1 항에 있어서, 상기 파워게이팅회로는 상기 제1 스위칭제어신호가 활성화될 때 상기 전원의 레벨에 따라 상기 전원을 상기 제1 전원전압으로 구동하고, 상기 제2 스위칭제어신호가 활성화될 때 상기 전원을 상기 제2 전원전압으로 구동하는 장치.
  12. 제 1 항에 있어서, 상기 파워게이팅회로는
    상기 전원을 전압분배하여 분배전원을 생성하는 전원분배회로;
    상기 제1 스위칭제어신호를 토대로 상기 분배전원과 기준전압의 레벨을 비교하여 스위칭구동신호를 생성하는 스위칭구동신호생성회로; 및
    상기 스위칭구동신호를 토대로 상기 전원을 상기 제1 전원전압으로 구동하는 제1 전원구동회로를 포함하는 장치.
  13. 제 12 항에 있어서, 상기 파워게이팅회로는 상기 제2 스위칭제어신호를 토대로 상기 전원을 상기 제2 전원전압으로 구동하는 제2 전원구동회로를 더 포함하는 장치.
  14. 제 1 항에 있어서, 상기 모드레지스터셋 동작이 수행될 때 설정신호로부터 상기 모드신호를 추출하여 저장하는 모드레지스터를 더 포함하되, 상기 모드신호는 주파수에 따라 조절되는 상기 전원의 레벨에 대한 정보를 포함하는 장치.
  15. 제 1 항에 있어서, 설정신호를 토대로 모드레지스터셋신호를 생성하는 커맨드디코더를 더 포함하되, 상기 설정신호는 커맨드를 포함하는 장치.
  16. 제 1 항에 있어서, 상기 제1 전원전압 및 상기 제2 전원전압을 인가받아 파워업신호를 생성하는 파워업신호생성회로를 더 포함하되, 상기 파워업구간은 상기 제1 전원전압 및 상기 제2 전원전압이 상기 파워업신호생성회로에 인가되는 시점부터 상기 제1 전원전압 및 상기 제2 전원전압이 기설정된 레벨 이상으로 상승하는 시점까지의 구간으로 설정되는 장치.
  17. 파워업구간이 종료되고 모드레지스터셋 동작이 수행될때까지 제1 전원전압 및 제2 전원전압의 비교 결과를 토대로 모드제어신호를 생성하는 모드제어신호생성회로;
    상기 모드제어신호 및 모드신호를 토대로 제1 스위칭제어신호 및 제2 스위칭제어신호를 생성하는 스위칭제어신호구동회로; 및
    상기 제1 스위칭제어신호가 활성화될 때 전원의 레벨에 따라 상기 전원을 상기 제1 전원전압으로 구동하고, 상기 제2 스위칭제어신호가 활성화될 때 상기 전원을 상기 제2 전원전압으로 구동하는 파워게이팅회로를 포함하는 장치.
  18. 제 17 항에 있어서, 상기 모드제어신호생성회로는
    상기 제1 전원전압 및 상기 제2 전원전압의 레벨을 비교하여 전압감지신호를 생성하는 전압감지신호생성회로; 및
    상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 전압감지신호를 토대로 상기 모드제어신호를 생성하는 모드제어신호출력회로를 포함하는 장치.
  19. 제 18 항에 있어서, 상기 전압감지신호생성회로는 상기 제1 전원전압을 전압분배하여 제1 분배전압을 생성하고, 상기 제2 전원전압을 전압분배하여 제2 분배전압을 생성하며, 상기 제1 분배전압 및 상기 제2 분배전압을 비교하여 상기 전압감지신호를 생성하는 장치.
  20. 제 18 항에 있어서, 상기 모드제어신호출력회로는 상기 전압감지신호, 파워업신호 및 동작감지신호를 토대로 상기 모드제어신호를 생성하되, 상기 동작감지신호는 상기 모드레지스터셋 동작이 수행될 때 제1 로직레벨로 설정되고, 상기 동작감지신호는 상기 파워업구간에서 제2 로직레벨로 초기화되는 장치.
  21. 제 17 항에 있어서, 상기 스위칭제어신호구동회로는 상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 모드제어신호가 활성화될 때 상기 모드레지스터셋 동작이 수행된 후 상기 모드신호에 따라 선택적으로 활성화되는 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 장치.
  22. 제 17 항에 있어서, 상기 스위칭제어신호구동회로는 상기 파워업구간이 종료되고 상기 모드레지스터셋 동작이 수행될때까지 상기 모드제어신호가 비활성화될 때 상기 모드레지스터셋 동작이 수행된 후 활성화되는 상기 제1 스위칭제어신호 및 비활성화되는 상기 제2 스위칭제어신호를 생성하는 장치.
  23. 제 17 항에 있어서, 상기 스위칭제어신호구동회로는
    파워업신호 및 상기 모드제어신호를 토대로 전송제어신호를 생성하는 전송제어신호생성회로;
    상기 전송제어신호 및 상기 모드신호를 토대로 상기 제1 스위칭제어신호 및 상기 제2 스위칭제어신호를 생성하는 스위칭제어신호출력회로를 포함하는 장치.
KR1020200099606A 2020-08-10 2020-08-10 파워게이팅 동작을 수행하는 장치 KR20220019323A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200099606A KR20220019323A (ko) 2020-08-10 2020-08-10 파워게이팅 동작을 수행하는 장치
US17/151,478 US11188109B1 (en) 2020-08-10 2021-01-18 Devices configured to conduct a power gating operation
CN202110194203.9A CN114079448A (zh) 2020-08-10 2021-02-20 被配置为进行电源门控操作的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200099606A KR20220019323A (ko) 2020-08-10 2020-08-10 파워게이팅 동작을 수행하는 장치

Publications (1)

Publication Number Publication Date
KR20220019323A true KR20220019323A (ko) 2022-02-17

Family

ID=78767786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099606A KR20220019323A (ko) 2020-08-10 2020-08-10 파워게이팅 동작을 수행하는 장치

Country Status (3)

Country Link
US (1) US11188109B1 (ko)
KR (1) KR20220019323A (ko)
CN (1) CN114079448A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169850A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 파워스위칭동작을 수행하는 전자장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566745B2 (ja) * 1994-01-25 2004-09-15 新日本製鐵株式会社 電圧変換装置
KR0120606B1 (ko) * 1994-12-31 1997-10-30 김주용 반도체 기억소자의 자동모드 선택 회로
JP4053718B2 (ja) * 2000-09-07 2008-02-27 富士通株式会社 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法
JP4095778B2 (ja) * 2001-08-24 2008-06-04 株式会社東芝 半導体装置および電源電圧制御方法
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
US8013473B2 (en) * 2006-09-01 2011-09-06 Atmel Corporation Detector based combination regulator
US7612615B1 (en) 2008-06-12 2009-11-03 Mediatek Inc. Dual supply amplifier
JP2013061918A (ja) * 2011-09-15 2013-04-04 Renesas Electronics Corp 半導体装置
US8629713B2 (en) * 2012-05-29 2014-01-14 Freescale Semiconductor, Inc. System and method for controlling bypass of a voltage regulator
US20150108842A1 (en) * 2013-10-17 2015-04-23 Qualcomm Incorporated Systems and methods for reducing cross-supply current
US9323272B2 (en) * 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9337841B1 (en) 2014-10-06 2016-05-10 Xilinx, Inc. Circuits for and methods of providing voltage level shifting in an integrated circuit device
JP2017220716A (ja) * 2016-06-03 2017-12-14 シナプティクス・ジャパン合同会社 発振回路
US10452113B2 (en) * 2017-11-20 2019-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power supply switch with programmable switching decision

Also Published As

Publication number Publication date
US11188109B1 (en) 2021-11-30
CN114079448A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN109841245B (zh) 存储设备、包括其的片上系统及操作其的方法
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100818703B1 (ko) 전압 펌핑장치
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
JP4860141B2 (ja) 入力信号を検出できる入力バッファ及び半導体装置
KR20220019323A (ko) 파워게이팅 동작을 수행하는 장치
KR20150001945A (ko) 반도체 장치
KR20050101687A (ko) 고전압 발생 회로
KR100904426B1 (ko) 내부 전압 생성 회로
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US10074437B2 (en) Semiconductor memory device and operating method thereof
KR100825021B1 (ko) 내부전압 생성기
KR100429888B1 (ko) 반도체 메모리 장치의 초기화 신호의 발생 방법
KR20140146481A (ko) 컬럼디코더
KR100224666B1 (ko) 반도체장치의 전원제어회로
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR100996192B1 (ko) 파워 업 신호 생성회로
KR20170000625A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR100889324B1 (ko) 코아전압 릴리즈 드라이버
KR100940844B1 (ko) 반도체 메모리 장치의 센스앰프 구동회로
KR100574979B1 (ko) 입력 신호를 검출할 수 있는 입력 버퍼

Legal Events

Date Code Title Description
E902 Notification of reason for refusal