CN114079448A - 被配置为进行电源门控操作的器件 - Google Patents

被配置为进行电源门控操作的器件 Download PDF

Info

Publication number
CN114079448A
CN114079448A CN202110194203.9A CN202110194203A CN114079448A CN 114079448 A CN114079448 A CN 114079448A CN 202110194203 A CN202110194203 A CN 202110194203A CN 114079448 A CN114079448 A CN 114079448A
Authority
CN
China
Prior art keywords
control signal
supply voltage
power supply
power
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110194203.9A
Other languages
English (en)
Inventor
洪玧锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114079448A publication Critical patent/CN114079448A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

一种执行电源门控操作的器件包括开关控制信号生成电路和电源门控电路。开关控制信号生成电路控制基于第一电源电压与第二电源电压的比较结果来从模式信号生成第一开关控制信号和第二开关控制信号的操作，直到在加电时段结束之后执行模式寄存器设置操作为止。电源门控电路基于第一开关控制信号和第二开关控制信号来将电源电压驱动为第一电源电压或第二电源电压。

Description

被配置为进行电源门控操作的器件
相关申请的交叉引用
本申请要求2020年8月10日提交的申请号为10-2020-0099606的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的实施例涉及被配置为进行电源门控操作的器件。
背景技术
在便携式电子器件中采用的半导体器件已经被设计为执行电源门控操作，以防止不必要的电能被消耗。电源门控操作可以包括用于禁止提供不必要的电力的操作和用于将电源电压的电平转换为各种不同的电压电平的操作。
发明内容
根据一个实施例，一种器件可以包括开关控制信号生成电路和电源门控电路。开关控制信号生成电路可以被配置为控制基于第一电源电压与第二电源电压的比较结果来从模式信号生成第一开关控制信号和第二开关控制信号的操作，直到在加电时段结束之后执行模式寄存器设置操作为止。电源门控电路可以被配置为基于所述第一开关控制信号和所述第二开关控制信号来将电源电压驱动至所述第一电源电压或所述第二电源电压。
根据另一实施例，一种器件可以包括模式控制信号生成电路、开关控制信号驱动电路和电源门控电路。模式控制信号生成电路可以被配置为基于第一电源电压与第二电源电压的比较结果来生成模式控制信号，直到在加电时段结束之后执行模式寄存器设置操作为止。开关控制信号驱动电路可以被配置为基于所述模式控制信号和模式信号来生成第一开关控制信号和第二开关控制信号。电源门控电路可以被配置为当所述第一开关控制信号被激活时，根据所述电源电压的电平来将电源电压驱动至所述第一电源电压，并且被配置为当所述第二开关控制信号被激活时，将所述电源电压驱动至所述第二电源。
附图说明
图1是示出根据本公开的一个实施例的器件的配置的框图。
图2是示出包括在图1中所示的器件中的开关控制信号生成电路的配置的框图。
图3是示出包括在图2中所示的开关控制信号生成电路中的模式控制信号生成电路的电路图。
图4示出了包括在图2中所示的开关控制信号生成电路中的开关控制信号驱动电路。
图5是示出包括在图1中所示的器件中的电源门控电路的电路图。
图6、图7、图8、图9、图10、图11、图12和图13示出了图1至图5中所示的器件的操作。
具体实施方式
在下面的实施例的描述中，当参数被称为“预定的”时，其可能旨在表示当在过程或算法中使用该参数时预先确定该参数的值。参数的值可以在过程或算法开始时被设定，或者可以在过程或算法执行的时段期间被设定。
将理解的是，尽管本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，在一些实施例中的第一元件可以在其它实施例中被称为第二元件，反之亦然。
此外，将理解的是，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。
逻辑“高”电平和逻辑“低”电平可以用于描述电信号的逻辑电平。具有逻辑“高”电平的信号可以与具有逻辑“低”电平的信号区分开。例如，当具有第一电压的信号对应于具有逻辑“高”电平的信号时，具有第二电压的信号对应于具有逻辑“低”电平的信号。在一个实施例中，逻辑“高”电平可以被设定为比逻辑“低”电平的电压电平高的电压电平。此外，根据实施例，信号的逻辑电平可以被设定为不同或相反。例如，在一个实施例中具有逻辑“高”电平的某个信号可以被设定为在另一实施例中具有逻辑“低”电平。
在下文中将参照附图来描述本公开的各种实施例。然而，本文中描述的实施例仅用于说明性目的，并非旨在限制本公开的范围。
如图1中所示，根据实施例的器件100可以包括命令解码器(COM_DEC)101、模式寄存器103、加电信号生成电路(PWR_GEN)105、开关控制信号生成电路(SW_CNT_GEN)107、电源门控电路109和控制电路110。在一个实施例中，器件100可以是半导体器件。
命令解码器101可以基于设置信号CA来生成模式寄存器设置信号MRS。设置信号CA可以包括由外部设备(未示出)提供的命令和地址。外部设备可以位于与器件100分开的位置，并且外部设备可以包括主机和控制器。命令解码器101可以对包括在设置信号CA中的命令进行解码，以生成被激活以执行模式寄存器设置操作的模式寄存器设置信号MRS。可以通过模式寄存器设置操作将关于器件100的各种内部操作的信息储存在模式寄存器103中。关于各种内部操作的信息可以包括关于突发长度的信息、关于等待时间的信息、用于电源门控操作的模式信息等。
模式寄存器103可以从命令解码器101接收模式寄存器设置信号MRS。当执行模式寄存器设置操作时，模式寄存器103可以提取并储存包括在设置信号CA中的模式信息(用于电源门控操作)，并且可以将储存的模式信息作为模式信号DVFS_MRS输出。模式信号DVFS_MRS的逻辑电平可以被设定，从而根据频率调节供应给控制电路110的电源电压VDDS的电平。模式信号DVFS_MRS可以被设定具有用于动态电压频率缩放(dynamic voltagefrequency scaling，DVFS)的第一逻辑电平或第二逻辑电平。模式信号DVFS_MRS可以被设定为具有第一逻辑电平，以将供应给控制电路110的电源电压VDDS以高频驱动至第一电源电压VDD1，并且可以被设定为具有第二逻辑电平，以将供应给控制电路110的电源电压VDDS以低频驱动至第二电源电压VDD2。第一电源电压VDD1和第二电源电压VDD2可以是由外部设备提供的电源电压，并且第一电源电压VDD1可以被设定为比第二电源电压VDD2高。高频是指比预定频率高的频率，而低频是指比预定频率低的频率。尽管结合第一逻辑电平是逻辑“低”电平并且第二逻辑电平是逻辑“高”电平的情况描述了本实施例，但是本实施例仅是本公开的示例。因此，本公开不限于第一逻辑电平是逻辑“低”电平并且第二逻辑电平是逻辑“高”电平的情况。
加电信号生成电路105可以从外部设备接收第一电源电压VDD1和第二电源电压VDD2。加电信号生成电路105可以基于第一电源电压VDD1和第二电源电压VDD2来生成加电信号PWRB。加电信号生成电路105可以在加电时段期间生成具有第一逻辑电平的加电信号PWRB，并且可以在加电时段结束时生成具有从第一逻辑电平改变为第二逻辑电平的电平的加电信号PWRB。在一个实施例中，尽管加电时段被设定为从第一电源电压VDD1和第二电源电压VDD2被施加到加电信号生成电路105的时间点一直到在第一电源电压VDD1和第二电源电压VDD2都被升高到高于预定目标电平时的时间点为止，但本公开不限于此。例如，在一些其它实施例中，加电时段可以被设定为从第一电源电压VDD1或第二电源电压VDD2被施加到加电信号生成电路105的时间点一直到第一电源电压VDD1或第二电源电压VDD2升高到高于预定目标电平时的时间点为止。
开关控制信号生成电路107可以从命令解码器101接收模式寄存器设置信号MRS，可以从模式寄存器103接收模式信号DVFS_MRS，并且可以从加电信号生成电路105接收加电信号PWRB。开关控制信号生成电路107还可以从外部设备接收第一电源电压VDD1和第二电源电压VDD2。在将加电信号PWRB设定为具有第一逻辑电平的加电时段期间，开关控制信号生成电路107可以基于加电信号PWRB来执行初始化操作。初始化操作可以被执行以将内部节点初始化为预定的逻辑电平。开关控制信号生成电路107可以控制将第一电源电压VDD1的逻辑电平与第二电源电压VDD2的逻辑电平彼此进行比较，以从模式信号DVFS_MRS生成第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2的操作，直到在加电时段终止之后执行模式寄存器设置操作为止。在一个实施例中，如果在第一电源电压VDD1高于第二电源电压VDD2的情况下执行模式寄存器设置操作，则开关控制信号生成电路107可以生成其中一个根据模式信号DVFS_MRS的逻辑电平而被选择性地激活的第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。即，当模式信号DVFS_MRS具有第一逻辑电平时，开关控制信号生成电路107可以生成被激活的第一开关控制信号SW_CNT1和被去激活的第二开关控制信号SW_CNT2。另外，当模式信号DVFS_MRS具有第二逻辑电平时，开关控制信号生成电路107可以生成被去激活的第一开关控制信号SW_CNT1和被激活的第二开关控制信号SW_CNT2。根据实施例，被激活的第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2的逻辑电平可以被设定为不同。在一些其它实施例中，如果在第一电源电压VDD1低于第二电源电压VDD2的情况下执行模式寄存器设置操作，则开关控制信号生成电路107可以生成被激活的第一开关控制信号SW_CNT1和被去激活的第二开关控制信号SW_CNT2，而与模式信号DVFS_MRS的逻辑电平无关。
电源门控电路109可以从开关控制信号生成电路107接收第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2，并且可以从外部设备接收第一电源电压VDD1和第二电源电压VDD2。当第一开关控制信号SW_CNT1被激活时，电源门控电路109可以将供应给控制电路110的电源电压VDDS驱动至第一电源电压VDD1。当第二开关控制信号SW_CNT2被激活时，电源门控电路109可以将供应给控制电路110的电源电压VDDS驱动至第二电源电压VDD2。当第一开关控制信号SW_CNT1被激活时，电源门控电路109可以检测电源电压VDDS的电平，以将电源电压VDDS驱动至第一电源电压VDD1。在一个实施例中，当第一开关控制信号SW_CNT1被激活时，仅当电源电压VDDS的电平变得低于预定电平时，电源门控电路109才可以将电源电压VDDS驱动至第一电源电压VDD1以降低器件100的功耗。
控制电路110可以从电源门控电路109接收电源电压VDDS。控制电路110可以控制各种内部操作。例如，可以利用用于控制接收和输出数据的操作的电路来实现控制电路110。控制电路110可以接收电源电压VDDS以控制器件100的内部操作，所述电源电压VDDS的电平根据频率来调整。提供给控制电路110的电源电压VDDS可以通过动态电压频率缩放(DVFS)被设定为在高频下具有高电平，并且可以通过动态电压频率缩放(DVFS)被设定为在低频下具有低电平。当第一电源电压VDD1和第二电源电压VDD2具有相同的电平时，可以将供应给控制电路110的电源电压VDDS驱动至第一电源电压VDD1，而与频率无关。
如图2中所示，开关控制信号生成电路107可以包括模式控制信号生成电路121和开关控制信号驱动电路123。
模式控制信号生成电路121可以从加电信号生成电路(图1中的105)接收加电信号PWRB，可以从外部设备接收第一电源电压VDD1和第二电源电压VDD2，并且可以从命令解码器(图1中的101)接收模式寄存器设置信号MRS。模式控制信号生成电路121可以基于加电信号PWRB、第一电源电压VDD1、第二电源电压VDD2和模式寄存器设置信号MRS来生成模式控制信号MCS。模式控制信号生成电路121可以生成在加电时段期间被去激活的模式控制信号MCS。模式控制信号生成电路121可以检测第一电源电压VDD1和第二电源电压VDD2的电平，以生成模式控制信号MCS，直到在加电时段结束之后执行模式寄存器设置操作为止。例如，模式控制信号生成电路121可以在第一电源电压VDD1高于第二电源电压VDD2时生成被去激活的模式控制信号MCS，并且可以在第一电源电压VDD1等于或低于第二电源电压VDD2时生成被激活的模式控制信号MCS。在执行模式寄存器设置操作之后，模式控制信号生成电路121可以生成保持去激活状态的模式控制信号MCS，而与第一电源电压VDD1和第二电源电压VDD2的电平无关。
开关控制信号驱动电路123可以从加电信号生成电路(图1中的105)接收加电信号PWRB，可以从模式控制信号生成电路121接收模式控制信号MCS，并且可以从模式寄存器(图1中的103)接收模式信号DVFS_MRS。开关控制信号驱动电路123可以基于加电信号PWRB、模式控制信号MCS和模式信号DVFS_MRS来生成第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。开关控制信号驱动电路123可以在加电时段期间基于加电信号PWRB来执行初始化操作。在加电时段结束之后执行模式寄存器设置操作为止，开关控制信号驱动电路123可以接收模式控制信号MCS，以判断在模式寄存器设置操作之后是否根据模式信号DVFS_MRS还是与模式信号DVFS_MRS无关来生成第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。在一个实施例中，当在模式控制信号MCS被去激活的情况下执行模式寄存器设置操作时，开关控制信号驱动电路123可以生成其中一个根据模式信号DVFS_MRS而被选择性地激活的第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。可替代地，当在模式控制信号MCS被激活的情况下执行模式寄存器设置操作时，开关控制信号驱动电路123可以生成被激活的第一开关控制信号SW_CNT1和被去激活的第二开关控制信号SW_CNT2，而与模式信号DVFS_MRS无关。
如图3中所示，模式控制信号生成电路121可以包括电压检测信号生成电路125、操作检测信号生成电路127和模式控制信号输出电路129。
电压检测信号生成电路125可以包括第一分压生成电路131、第二分压生成电路133、电压比较器135和反相缓冲器137。第一分压生成电路131可以包括串联耦接在第一电源电压VDD1的供应端子与接地电压VSS的供应端子之间的电阻元件R131和R133，并且可以基于电阻元件R131和R133的电阻值来对第一电源电压VDD1进行分压，以经由电阻元件R131和R133之间的节点nd131生成并输出第一分压VDIV1。第二分压生成电路133可以包括串联耦接在第二电源电压VDD2的供应端子与接地电压VSS的供应端子之间的电阻元件R135和R137，并且可以基于电阻元件R135和R137的电阻值来对第二电源电压VDD2进行分压，以经由电阻元件R135与R137之间的节点nd133来生成并输出第二分压VDIV2。在本实施例中，电阻元件R131、R133、R135和R137可以具有相同的电阻值。因此，第一分压VDIV1与第一电源电压VDD1之比可以被设定为等于第二分压VDIV2与第二电源电压VDD2之比。电压比较器135可以将第一分压VDIV1与第二分压VDIV2进行比较。在一个实施例中，电压比较器135可以在第一分压VDIV1高于第二分压VDIV2时输出具有逻辑“高”电平的信号，并且可以在第一分压VDIV1等于或小于第二分压VDIV2时输出具有逻辑“低”电平的信号。反相缓冲器137可以反相缓冲电压比较器135的输出信号，以生成并输出电压检测信号DET。电压检测信号生成电路125可以将第一分压VDIV1与第二分压VDIV2进行比较，以生成电压检测信号DET。电压检测信号生成电路125可以在第一分压VDIV1高于第二分压VDIV2时生成具有逻辑“低”电平的电压检测信号DET，并且可以在第一分压VDIV1等于或低于第二分压VDIV2时生成具有逻辑“高”电平的电压检测信号DET。
操作检测信号生成电路127可以包括上拉驱动器141、下拉驱动器143和操作检测信号锁存电路145。上拉驱动器141可以耦接在第一电源电压VDD1的供应端子与节点nd141之间，并且下拉驱动器143可以耦接在节点nd141与接地电压VSS的供应端子之间。操作检测信号锁存电路145可以耦接到节点nd141。上拉驱动器141可以基于加电信号PWRB来上拉节点nd141的电平。上拉驱动器141可以利用PMOS晶体管来实现。在这种情况下，PMOS晶体管可以在加电时段期间通过具有逻辑“低”电平的加电信号PWRB而被导通，以将节点nd141上拉到第一电源电压VDD1。下拉驱动器143可以基于模式寄存器设置信号MRS来下拉节点nd141的电平。下拉驱动器143可以利用NMOS晶体管来实现。在这种情况下，NMOS晶体管可以通过经由模式寄存器设置操作而具有逻辑“高”电平的模式寄存器设置信号MRS而被导通，以将节点nd141下拉至接地电压VSS。操作检测信号锁存电路145可以锁存并缓冲节点nd141的信号，以生成操作检测信号MRSD。操作检测信号生成电路127可以在加电时段期间将操作检测信号MRSD初始化为逻辑“高”电平。在执行模式寄存器设置操作之后，操作检测信号生成电路127可以生成保持逻辑“低”电平的操作检测信号MRSD。
模式控制信号输出电路129可以从电压检测信号生成电路125接收电压检测信号DET，可以从加电信号生成电路(图1中的105)接收加电信号PWRB，并且可以从操作检测信号生成电路127接收操作检测信号MRSD。模式控制信号输出电路129可以基于电压检测信号DET、加电信号PWRB和操作检测信号MRSD来生成模式控制信号MCS。模式控制信号输出电路129可以在加电时段期间根据具有逻辑“低”电平的加电信号PWRB来生成被去激活为具有逻辑“低”电平的模式控制信号MCS。模式控制信号输出电路129可以基于通过检测第一电源电压VDD1和第二电源电压VDD2的电平而生成的电压检测信号DET来生成模式控制信号MCS，直到在加电时段终止之后执行模式寄存器设置操作为止。例如，当第一电源电压VDD1高于第二电源电压VDD2时，模式控制信号输出电路129可以通过具有逻辑“低”电平的电压检测信号DET来生成被去激活为具有逻辑“低”电平的模式控制信号MCS。另外，当第一电源电压VDD1小于或等于第二电源电压VDD2时，模式控制信号输出电路129可以通过具有逻辑“高”电平的电压检测信号DET来生成被激活为具有逻辑“高”电平的模式控制信号MCS。在执行模式寄存器设置操作之后，模式控制信号输出电路129可以通过具有逻辑“低”电平的操作检测信号MRSD来生成保持去激活状态(即，逻辑“低”电平)的模式控制信号MCS。
如图4中所示，开关控制信号驱动电路123可以包括：第一驱动器151、第二驱动器153、传输控制信号生成电路155和开关控制信号输出电路157。第一驱动器151可以耦接在第一电源电压VDD1的供应端子与节点nd151之间，并且第二驱动器153可以耦接在节点nd151与接地电压VSS的供应端子之间。传输控制信号生成电路155可以耦接到节点nd151。
第一驱动器151可以基于加电信号PWRB来上拉节点nd151的电平。可以利用PMOS晶体管来实现第一驱动器151。在这种情况下，PMOS晶体管可以在加电时段期间通过具有逻辑“低”电平的加电信号PWRB而被导通，以将节点nd151上拉到第一电源电压VDD1。第二驱动器153可以基于模式控制信号MCS来下拉节点nd151的电平。第二驱动器153可以利用NMOS晶体管来实现。在这种情况下，NMOS晶体管可以通过被激活为具有逻辑“高”电平的模式控制信号MCS而被导通，以将节点nd151下拉至接地电压VSS。
传输控制信号生成电路155可以锁存并缓冲节点nd151的信号，以生成传输控制信号TCNT。在加电时段期间，当通过具有逻辑“低”电平的加电信号PWRB将节点nd151上拉为具有第一电源电压VDD1时，传输控制信号生成电路155可以将传输控制信号TCNT初始化为逻辑“高”电平。当通过被激活为具有逻辑“高”电平的模式控制信号MCS来将节点nd151下拉至具有接地电压VSS，直到在加电时段结束之后执行模式寄存器设置操作为止时，传输控制信号生成电路155可以生成具有逻辑“低”电平的传输控制信号TCNT。当模式控制信号MCS被去激活为具有逻辑“低”电平时，传输控制信号生成电路155可以保持具有逻辑“高”电平的传输控制信号TCNT。
开关控制信号输出电路157可以包括：传输元件159_1、电平移位器159_3、第一反相缓冲器159_5和第二反相缓冲器159_7。传输元件159_1可以利用对传输控制信号TCNT和模式信号DVFS_MRS执行逻辑与非运算的与非门来实现。当传输控制信号TCNT具有逻辑“高”电平时，传输元件159_1可以将模式信号DVFS_MRS反相缓冲以输出模式信号DVFS_MRS的反相缓冲信号。当传输控制信号TCNT具有逻辑“低”电平时，传输元件159_1可以输出具有逻辑“高”电平的信号，而与模式信号DVFS_MRS无关。电平移位器159_3可以将传输元件159_1的输出信号的电平移位，以输出传输元件159_1的输出信号的移位电平。包括电平移位器159_3的开关控制信号输出电路157的配置可以仅仅是本公开的示例。因此，开关控制信号输出电路157不限于图4中所示的示例。第一反相缓冲器159_5可以将电平移位器159_3的输出信号反相缓冲，以生成并输出第二开关控制信号SW_CNT2。第二反相缓冲器159_7可以将第一反相缓冲器159_5的输出信号反相缓冲，以生成并输出第一开关控制信号SW_CNT1。
在加电时段期间，开关控制信号驱动电路123可以基于具有逻辑“低”电平的加电信号PWRB而执行用于将传输控制信号TCNT初始化为逻辑“高”电平的初始化操作。基于被输入到开关控制信号驱动电路123直到在加电时段结束之后执行模式寄存器设置操作为止的模式控制信号MCS，开关控制信号驱动电路123可以在模式寄存器设置操作之后生成第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。例如，在模式控制信号MCS被去激活为具有逻辑“低”电平的情况下，当执行模式寄存器设置操作时，开关控制信号驱动电路123可以生成其中一个根据模式信号DVFS_MRS而被选择性地激活的第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2。例如，当模式信号DVFS_MRS具有逻辑“低”电平时，开关控制信号驱动电路123可以生成被激活为具有逻辑“高”电平的第一开关控制信号SW_CNT1和被去激活为具有逻辑“低”电平的第二开关控制信号SW_CNT2。可替代地，当模式信号DVFS_MRS具有逻辑“高”电平时，开关控制信号驱动电路123可以生成被去激活为具有逻辑“低”电平的第一开关控制信号SW_CNT1和被激活为具有逻辑“高”电平的第二开关控制信号SW_CNT2。在模式控制信号MCS被激活为具有逻辑“高”电平的情况下，当执行模式寄存器设置操作时，开关控制信号驱动电路123可以生成被激活为具有逻辑“高”电平的第一开关控制信号SW_CNT1和被去激活为具有逻辑“低”电平的第二开关控制信号SW_CNT2，而与模式信号DVFS_MRS的逻辑电平无关。
如图5中所示，电源门控电路109可以包括开关驱动信号生成电路161、第一电源电压驱动电路163、电源分压电路165和第二电源电压驱动电路167。
开关驱动信号生成电路161可以从开关控制信号生成电路107接收第一开关控制信号SW_CNT1，并且可以从电源分压电路165接收分压电源电压DVDDS。开关驱动信号生成电路161可以基于第一开关控制信号SW_CNT1、参考电压VREF和分压电源电压DVDDS来生成开关驱动信号SW_DRV。参考电压VREF可以设定为具有恒定电平。当第一开关控制信号SW_CNT1被去激活为具有逻辑“低”电平时，开关驱动信号生成电路161可以生成被去激活为具有逻辑“低”电平的开关驱动信号SW_DRV。当第一开关控制信号SW_CNT1被激活为具有逻辑“高”电平时，开关驱动信号生成电路161可以将分压电源电压DVDDS的电平与参考电压VREF的电平进行比较，以生成开关驱动信号SW_DRV。在一个实施例中，在第一开关控制信号SW_CNT1被激活为具有逻辑“高”电平的情况下，当分压电源电压DVDDS低于参考电压VREF时，开关驱动信号生成电路161可以生成被激活为具有逻辑“高”电平的开关驱动信号SW_DRV。可替代地，在第一开关控制信号SW_CNT1被激活为具有逻辑“高”电平的情况下，当分压电源电压DVDDS等于或高于参考电压VREF时，开关驱动信号生成电路161可以生成被去激活为具有逻辑“低”电平的开关驱动信号SW_DRV。
第一电源电压驱动电路163可以从开关驱动信号生成电路161接收开关驱动信号SW_DRV。在一个实施例中，第一电源电压驱动电路163可以利用耦接在第一电源电压VDD1的供应端子与节点nd161之间的NMOS晶体管163_1来实现。当开关驱动信号SW_DRV被激活为具有逻辑“高”电平时，第一电源电压驱动电路163可以将经由节点nd161输出的电源电压VDDS驱动至第一电源电压VDD1。在第一电源电压VDD1高于第二电源电压VDD2的情况下，当通过模式寄存器设置操作将模式信号DVFS_MRS设定为具有逻辑“低”电平并且分压电源电压DVDDS低于参考电压VREF时，第一电源电压驱动电路163可以接收被激活为具有逻辑“高”电平的开关驱动信号SW_DRV，以将电源电压VDDS驱动至第一电源电压VDD1。在第一电源电压VDD1高于第二电源电压VDD2的情况下，当通过模式寄存器设置操作将模式信号DVFS_MRS设定为具有逻辑“低”电平并且分压电源电压DVDDS等于或高于参考电压VREF时，第一电源电压驱动电路163可以接收被去激活为具有逻辑“低”电平的开关驱动信号SW_DRV，以禁止电源电压VDDS被驱动。在第一电源电压VDD1和第二电源电压VDD2具有相同的电平的情况下，仅当分压电源电压DVDDS低于参考电压VREF时，第一电源电压驱动电路163才可以将电源电压VDDS驱动至第一电源电压VDD1，而与模式信号DVFS_MRS的电平无关。
电源分压电路165可以包括串联耦接的第一电源分压元件165_1和第二电源分压元件165_3。第一电源分压元件165_1可以利用耦接在节点nd161与节点nd163之间以用作电阻元件的NMOS晶体管来实现。在这种情况下，用作第一电源分压元件165_1的NMOS晶体管可以具有彼此电耦接的栅极和漏极。第二电源分压元件165_3可以利用耦接在节点nd163与接地电压VSS的供应端子之间以用作电阻元件的NMOS晶体管来实现。在这种情况下，用作第二电源分压元件165_3的NMOS晶体管可以具有彼此电耦接的栅极和漏极。电源分压电路165可以根据第一电源分压元件165_1的电阻值与第二电源分压元件165_3的电阻值之比来对电源电压VDDS进行分压，以生成经由节点nd163输出的分压电源电压DVDDS。当第一电源分压元件165_1和第二电源分压元件165_3具有相同的电阻值时，电源分压电路165可以生成具有电源电压VDDS的一半电平的分压电源电压DVDDS。
第二电源电压驱动电路167可以从开关控制信号生成电路(图1中的107)接收第二开关控制信号SW_CNT2。在一个实施例中，第二电源电压驱动电路167可以利用耦接在第二电源电压VDD2的供应端子与节点nd161之间的NMOS晶体管167_1来实现。当第二开关控制信号SW_CNT2被激活为具有逻辑“高”电平时，第二电源电压驱动电路167可以将经由节点nd161输出的电源电压VDDS驱动至第二电源电压VDD2。在第一电源电压VDD1高于第二电源电压VDD2的情况下，当通过模式寄存器设置操作将模式信号DVFS_MRS设定为具有逻辑“高”电平时，第二电源电压驱动电路167可以接收被激活为具有逻辑“高”电平的第二开关控制信号SW_CNT2，以将电源电压VDDS驱动至第二电源电压VDD2。
在下文中将参照图6至图13来描述具有前述配置的器件100的操作。
首先，在下文中将参照图6和图7来描述在加电时段期间执行的器件100的操作。
如图6中所示，可以将第一电源电压VDD1和第二电源电压VDD2施加到器件100(参见步骤S101)，并且可以验证第一电源电压VDD1和第二电源电压VDD2是否升高到高于预定目标电平，即，是否保持加电时段(参见步骤S103)。在保持加电时段的情况下，可以执行初始化操作(参见步骤S105)。
参考图7和图8，示出了在加电时段期间执行的初始化操作。首先，如图7中所示，在模式控制信号生成电路121中，在加电时段期间，可以通过具有逻辑“低(L)”电平的加电信号PWRB来将操作检测信号MRSD初始化为具有逻辑“高(H)”电平，并且可以将模式控制信号MCS初始化为具有逻辑“低(L)”电平。在这种情况下，模式寄存器设置信号MRS可以被去激活为具有逻辑“低”电平。接下来，如图8中所示，在开关控制信号驱动电路123中，在加电时段期间，通过具有逻辑“低(L)”电平的加电信号PWRB可以将传输控制信号TCNT初始化为逻辑“高(H)”电平。
如图6中所示，可以根据第一电源电压VDD1与第二电源电压VDD2的比较结果来生成电压检测信号DET，直到在加电时段结束之后执行模式寄存器设置操作为止(参见步骤S107)，并且可以通过电压检测信号DET来生成模式控制信号MCS(参见步骤S109)。随后，可以通过模式控制信号MCS来生成传输控制信号TCNT(参见步骤S111)。可以判断是否执行了模式寄存器设置操作(参见步骤S113)。当在步骤S113验证出没有执行模式寄存器设置操作时，可以生成电压检测信号DET、模式控制信号MCS和传输控制信号TCNT(参见步骤S107、S109和S111)。当在步骤S113验证出执行了模式寄存器设置操作时，模式控制信号MCS可以被去激活(参见步骤S115，MCS被去激活)。可以基于在执行模式寄存器设置操作之前生成的传输控制信号TCNT来生成第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2(参见步骤S117)。例如，在传输控制信号TCNT被激活时，生成其中一个根据模式信号DVFS_MRS而被选择性地激活的第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2，并且在传输控制信号TCNT被去激活时，可以生成被激活的第一开关控制信号SW_CNT1和被去激活的第二开关控制信号SW_CNT2，而与模式信号DVFS_MRS无关。电源电压VDDS可以通过第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2来驱动(参见步骤S119)，并且电源电压VDDS可以被供应给控制电路110(参见步骤S121)。
图9至图11示出了在第一电源电压VDD1高于第二电源电压VDD2的情况下，执行器件100的操作，直到在加电时段结束之后执行模式寄存器设置操作为止。首先，如图9中所示，在模式控制信号生成电路121中，操作检测信号MRSD可以通过具有逻辑“高(H)”电平的加电信号PWRB和具有逻辑“低(L)”电平的模式寄存器设置信号MRS来维持与逻辑“高(H)”电平相对应的初始化状态，直到在加电时段结束之后执行模式寄存器设置操作为止。因为第一分压VDIV1被生成为高于第二分压VDIV2以生成具有逻辑“低(L)”电平的电压检测信号DET，所以从模式控制信号输出电路129输出的模式控制信号MCS可以被去激活为具有逻辑“低(L)”电平。随后，如图10中所示，如果在模式控制信号生成电路121中执行模式寄存器设置操作，则可以通过具有逻辑“高(H)”电平的模式寄存器设置信号MRS来将操作检测信号MRSD生成为具有逻辑“低(L)”电平。因此，模式控制信号MCS可以维持与逻辑“低(L)”电平相对应的去激活状态。接下来，如图11中所示，当基于保持去激活状态的模式控制信号MCS而使传输控制信号TCNT保持与逻辑“高(H)”电平相对应的初始化状态时，可以根据模式信号DVFS_MRS来选择性地激活第一开关控制信号SW_CNT1和第二开关控制信号SW_CNT2中的一个。例如，当模式信号DVFS_MRS具有逻辑“低(L)”电平时，第一开关控制信号SW_CNT1可以被激活为具有逻辑“高(H)”电平，使得电源电压VDDS被驱动至第一电源电压VDD1。另外，当模式信号DVFS_MRS具有逻辑“高(H)”电平时，第二开关控制信号SW_CNT2可以被激活为具有逻辑“高(H)”电平，使得电源电压VDDS被驱动至第二电源电压VDD2。
图12和图13示出了在具有相同电平的第一电源电压VDD1和第二电源电压VDD2被施加到器件100的情况下，执行器件100的操作，直到在加电时段结束之后执行模式寄存器设置操作为止。首先，如图12中所示，在模式控制信号生成电路121中，操作检测信号MRSD可以通过具有逻辑“高(H)”电平的加电信号PWRB和具有逻辑“低”电平的模式寄存器设置信号MRS来维持与逻辑“高(H)”电平相对应的初始化状态，直到在加电时段结束之后执行模式寄存器设置操作为止。因为第一分压VDIV1和第二分压VDIV2被生成为具有相同的电平以生成具有逻辑“高(H)”电平的电压检测信号DET，所以从模式控制信号输出电路129输出的模式控制信号MCS可以被激活为具有逻辑“高(H)”电平。随后，如图13中所示，在开关控制信号驱动电路123中，可以通过被激活为具有逻辑“高(H)”电平的模式控制信号MCS来使传输控制信号TCNT去激活为具有逻辑“低(L)”电平。因此，与模式信号DVFS_MRS无关，第一开关控制信号SW_CNT1可以被激活为具有逻辑“高(H)”电平，而第二开关控制信号SW_CNT2可以被去激活为具有逻辑“低(L)”电平。
如上所述，根据本公开的实施例的器件100可以在具有相同电平的第一电源电压VDD1和第二电源电压VDD2被施加到器件100时激活第一开关控制信号SW_CNT1，而与模式信号DVFS_MRS无关，并且可以根据供应给控制电路110的电源电压VDDS的电平来控制电源电压VDDS的驱动。因此，可以减少器件100的功耗。另外，在第一电源电压VDD1高于第二电源电压VDD2时，器件100可以根据模式信号DVFS_MRS和工作频率来将电源电压VDDS的电平驱动至第一电源电压VDD1或第二电源电压VDD2。
已经结合如上所述的一些实施例公开了这些构思。本领域技术人员将理解的是，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。因此，不应从限制性的观点而是从说明性的观点来考虑本说明书中公开的实施例。构思的范围不限于以上描述，而是由所附权利要求限定，并且等同范围内的所有独特特征均应解释为包括在构思中。

Claims (24)

1.一种器件，包括：
开关控制信号生成电路，其被配置为控制基于第一电源电压与第二电源电压的比较结果来从模式信号生成第一开关控制信号和第二开关控制信号的操作，直到在加电时段结束之后执行模式寄存器设置操作为止；以及
电源门控电路，其被配置为基于所述第一开关控制信号和所述第二开关控制信号来将电源电压驱动至所述第一电源电压和所述第二电源电压中的一个。
2.根据权利要求1所述的器件，其中，所述开关控制信号生成电路被配置为：当所述第一电源电压和所述第二电源电压具有相同的电平时，生成被激活的所述第一开关控制信号和被去激活的所述第二开关控制信号。
3.根据权利要求1所述的器件，其中，所述开关控制信号生成电路被配置为：当所述第一电源电压比所述第二电源电压高时，生成其中一个根据所述模式信号而被选择性地激活的所述第一开关控制信号和所述第二开关控制信号。
4.根据权利要求1所述的器件，其中，所述开关控制信号生成电路包括：
模式控制信号生成电路，其被配置为基于所述第一电源电压与所述第二电源电压的比较结果来生成模式控制信号，直到在所述加电时段结束之后执行所述模式寄存器设置操作为止；以及
开关控制信号驱动电路，其被配置为基于所述模式控制信号和所述模式信号来生成所述第一开关控制信号和所述第二开关控制信号。
5.根据权利要求4所述的器件，其中，所述模式控制信号生成电路包括：
电压检测信号生成电路，其被配置为将所述第一电源电压与所述第二电源电压进行比较，以生成电压检测信号；以及
模式控制信号输出电路，其被配置为基于所述电压检测信号来生成所述模式控制信号，直到在所述加电时段结束之后执行所述模式寄存器设置操作为止。
6.根据权利要求5所述的器件，其中，所述电压检测信号生成电路将所述第一电源电压分压以生成第一分压，将所述第二电源电压分压以生成第二分压，并且将所述第一分压与所述第二分压进行比较以生成所述电压检测信号。
7.根据权利要求6所述的器件，其中，所述电压检测信号生成电路包括：
第一分压生成电路，其包括耦接在所述第一电源电压与接地电压之间的第一电阻元件；以及
第二分压生成电路，其包括耦接在所述第二电源电压与所述接地电压之间的第二电阻元件，
其中，所述第一电阻元件和所述第二电阻元件具有基本上相同的电阻值。
8.根据权利要求5所述的器件，
其中，所述模式控制信号输出电路基于所述电压检测信号、加电信号和操作检测信号来生成所述模式控制信号；以及
其中，当执行所述模式寄存器设置操作时，将所述操作检测信号设定为具有第一逻辑电平，并且在所述加电时段期间，将所述操作检测信号初始化为具有第二逻辑电平。
9.根据权利要求4所述的器件，其中，所述开关控制信号驱动电路被配置为：当所述模式控制信号被激活直到在所述加电时段结束之后执行所述模式寄存器设置操作为止时，在执行所述模式寄存器设置操作之后，生成根据所述模式信号而被选择性地激活的所述第一开关控制信号和所述第二开关控制信号。
10.根据权利要求4所述的器件，其中，所述开关控制信号驱动电路被配置为：当所述模式控制信号被去激活直到在所述加电时段结束之后执行所述模式寄存器设置操作为止时，在执行所述模式寄存器设置操作之后，生成被激活的所述第一开关控制信号和被去激活的所述第二开关控制信号。
11.根据权利要求4所述的器件，其中，所述开关控制信号驱动电路包括：
传输控制信号生成电路，其被配置为基于加电信号和所述模式控制信号来生成传输控制信号；以及
开关控制信号输出电路，其被配置为基于所述传输控制信号和所述模式信号来生成所述第一开关控制信号和所述第二开关控制信号。
12.根据权利要求1所述的器件，其中，所述电源门控电路被配置为：当所述第一开关控制信号被激活时，根据所述电源电压的电平来将所述电源电压驱动至所述第一电源电压，并且被配置为当所述第二开关控制信号被激活时，将所述电源电压驱动至所述第二电源电压。
13.根据权利要求1所述的器件，其中，所述电源门控电路包括：
电源分压电路，其被配置为对所述电源电压进行分压，以生成分压电源电压；
开关驱动信号生成电路，其被配置为基于所述第一开关控制信号来将所述分压电源电压的电平与参考电压的电平进行比较，以生成开关驱动信号；以及
第一电源电压驱动电路，其被配置为基于所述开关驱动信号来将所述电源电压驱动至所述第一电源电压。
14.根据权利要求13所述的器件，其中，所述电源门控电路还包括第二电源电压驱动电路，所述第二电源电压驱动电路被配置为基于所述第二开关控制信号来将所述电源电压驱动至所述第二电源电压。
15.根据权利要求1所述的器件，还包括模式寄存器，所述模式寄存器被配置为在执行所述模式寄存器设置操作时从设置信号中提取所述模式信号，以储存所述模式信号，其中，所述模式信号包括关于根据频率调整的所述电源电压的电平的信息。
16.根据权利要求1所述的器件，还包括命令解码器，所述命令解码器被配置为基于设置信号来生成模式寄存器设置信号，
其中，所述设置信号包括命令，并且所述模式寄存器设置操作基于所述模式寄存器设置信号来执行。
17.根据权利要求1所述的器件，还包括加电信号生成电路，所述加电信号生成电路被配置为接收所述第一电源电压和所述第二电源电压，以生成加电信号，
其中，所述加电时段被设定为从所述第一电源电压和所述第二电源电压被施加到所述加电信号生成电路的时间点一直到所述第一电源电压和所述第二电源电压都被升高到高于预定目标电平的时间点为止的时段。
18.一种器件，包括：
模式控制信号生成电路，其被配置为基于第一电源电压与第二电源电压的比较结果来生成模式控制信号，直到在加电时段结束之后执行模式寄存器设置操作为止；
开关控制信号驱动电路，其被配置为基于所述模式控制信号和模式信号来生成第一开关控制信号和第二开关控制信号；以及
电源门控电路，其被配置为当所述第一开关控制信号被激活时，根据电源电压的电平来将电源电压驱动至第一电源电压，并且被配置为当所述第二开关控制信号被激活时，将电源电压驱动至所述第二电源电压。
19.根据权利要求18所述的器件，其中，所述模式控制信号生成电路包括：
电压检测信号生成电路，其被配置为将所述第一电源电压与所述第二电源电压进行比较，以生成电压检测信号；以及
模式控制信号输出电路，其被配置为基于所述电压检测信号来生成所述模式控制信号，直到在所述加电时段结束之后执行所述模式寄存器设置操作为止。
20.根据权利要求19所述的器件，其中，所述电压检测信号生成电路将所述第一电源电压分压以生成第一分压，将所述第二电源电压分压以生成第二分压，并且将所述第一分压与所述第二分压进行比较以生成所述电压检测信号。
21.根据权利要求19所述的器件，
其中，所述模式控制信号输出电路基于所述电压检测信号、加电信号和操作检测信号来生成所述模式控制信号；以及
其中，当执行所述模式寄存器设置操作时，将所述操作检测信号设定为具有第一逻辑电平，并且在所述加电时段期间，将所述操作检测信号初始化为具有第二逻辑电平。
22.根据权利要求18所述的器件，其中，所述开关控制信号驱动电路被配置为：当所述模式控制信号被激活直到在所述加电时段结束之后执行所述模式寄存器设置操作为止时，在执行所述模式寄存器设置操作之后，生成其中一个根据所述模式信号而被选择性地激活的所述第一开关控制信号和所述第二开关控制信号。
23.根据权利要求18所述的器件，其中，所述开关控制信号驱动电路被配置为：当所述模式控制信号被去激活直到在所述加电时段结束之后执行所述模式寄存器设置操作为止时，在执行所述模式寄存器设置操作之后，生成被激活的所述第一开关控制信号和被去激活的所述第二开关控制信号。
24.根据权利要求18所述的器件，其中，所述开关控制信号驱动电路包括：
传输控制信号生成电路，其被配置为基于加电信号和所述模式控制信号来生成传输控制信号；以及
开关控制信号输出电路，其被配置为基于所述传输控制信号和所述模式信号来生成所述第一开关控制信号和所述第二开关控制信号。
CN202110194203.9A 2020-08-10 2021-02-20 被配置为进行电源门控操作的器件 Withdrawn CN114079448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0099606 2020-08-10
KR1020200099606A KR20220019323A (ko) 2020-08-10 2020-08-10 파워게이팅 동작을 수행하는 장치

Publications (1)

Publication Number Publication Date
CN114079448A true CN114079448A (zh) 2022-02-22

Family

ID=78767786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110194203.9A Withdrawn CN114079448A (zh) 2020-08-10 2021-02-20 被配置为进行电源门控操作的器件

Country Status (3)

Country Link
US (1) US11188109B1 (zh)
KR (1) KR20220019323A (zh)
CN (1) CN114079448A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169850A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 파워스위칭동작을 수행하는 전자장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566745B2 (ja) * 1994-01-25 2004-09-15 新日本製鐵株式会社 電圧変換装置
KR0120606B1 (ko) * 1994-12-31 1997-10-30 김주용 반도체 기억소자의 자동모드 선택 회로
JP4053718B2 (ja) * 2000-09-07 2008-02-27 富士通株式会社 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法
JP4095778B2 (ja) * 2001-08-24 2008-06-04 株式会社東芝 半導体装置および電源電圧制御方法
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
US8013473B2 (en) * 2006-09-01 2011-09-06 Atmel Corporation Detector based combination regulator
US7612615B1 (en) 2008-06-12 2009-11-03 Mediatek Inc. Dual supply amplifier
JP2013061918A (ja) * 2011-09-15 2013-04-04 Renesas Electronics Corp 半導体装置
US8629713B2 (en) * 2012-05-29 2014-01-14 Freescale Semiconductor, Inc. System and method for controlling bypass of a voltage regulator
US20150108842A1 (en) * 2013-10-17 2015-04-23 Qualcomm Incorporated Systems and methods for reducing cross-supply current
US9323272B2 (en) * 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9337841B1 (en) 2014-10-06 2016-05-10 Xilinx, Inc. Circuits for and methods of providing voltage level shifting in an integrated circuit device
JP2017220716A (ja) * 2016-06-03 2017-12-14 シナプティクス・ジャパン合同会社 発振回路
US10452113B2 (en) * 2017-11-20 2019-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power supply switch with programmable switching decision

Also Published As

Publication number Publication date
KR20220019323A (ko) 2022-02-17
US11188109B1 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US7852129B2 (en) Power up signal generation circuit and method for generating power up signal
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
US20160164494A1 (en) Semiconductor device and method for adjusting impedance of output circuit
US7161387B2 (en) Semiconductor device and level conversion circuit
JP3596637B2 (ja) 可調整電流源及びその制御方法
EP0718741A2 (en) Voltage regulator for an output driver with reduced output impedance
US20090237152A1 (en) Internal voltage generator
US8283971B2 (en) Internal voltage generation circuit and semiconductor apparatus using the same
US5548241A (en) Voltage reference circuit using an offset compensating current source
US7868667B2 (en) Output driving device
CN114079448A (zh) 被配置为进行电源门控操作的器件
US8633742B2 (en) Circuit and method for generating power-up signal
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
JP2006146868A (ja) 半導体装置用の内部電圧発生器
CN113050749B (zh) 电压发生电路及包括该电压发生电路的半导体电路
KR20180047209A (ko) 레퍼런스 선택 회로
KR20220017661A (ko) 내부 전압 생성 회로와 이를 포함하는 반도체 메모리 장치
KR100753080B1 (ko) 내부전원 생성장치
KR100925391B1 (ko) 반도체 메모리 장치의 디스차지 회로
KR101153793B1 (ko) 내부 전압 발생 장치
JP4873562B2 (ja) 半導体装置及びｉｃカード
JP4322072B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220222

WW01 Invention patent application withdrawn after publication