KR101153793B1 - 내부 전압 발생 장치 - Google Patents

내부 전압 발생 장치 Download PDF

Info

Publication number
KR101153793B1
KR101153793B1 KR1020060059113A KR20060059113A KR101153793B1 KR 101153793 B1 KR101153793 B1 KR 101153793B1 KR 1020060059113 A KR1020060059113 A KR 1020060059113A KR 20060059113 A KR20060059113 A KR 20060059113A KR 101153793 B1 KR101153793 B1 KR 101153793B1
Authority
KR
South Korea
Prior art keywords
voltage
level
internal voltage
abandoned
driving signal
Prior art date
Application number
KR1020060059113A
Other languages
English (en)
Other versions
KR20080001054A (ko
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020060059113A priority Critical patent/KR101153793B1/ko
Publication of KR20080001054A publication Critical patent/KR20080001054A/ko
Application granted granted Critical
Publication of KR101153793B1 publication Critical patent/KR101153793B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

본 발명에 따른 내부 전압 발생 장치는, 내부 전압의 분배 전압 및 기준 전압에 응답한 전류 변화량에 따른 비교 결과에 응답하여 상기 내부 전압을 출력하는 전압 생성 수단; 및 상기 내부 전압이 특정 레벨보다 높은 경우 상기 내부 전압을 낮추는 전압 강하 수단;을 포함한다.
전압 강하부, 로직 문턱 전압

Description

내부 전압 발생 장치{Apparatus for Generating Internal Voltage}
도 1은 본 발명에 따른 내부 전압 발생 장치를 나타내는 블록도,
도 2는 도 1에 도시된 내부 전압 발생 장치를 나타내는 회로도,
도 3은 도 1에 도시된 전압 강하부의 다른 예를 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 전압 생성부 200,200-1 : 전압 강하부
본 발명은 내부 전압 발생 장치에 관한 것으로, 보다 상세하게는 생성되는 내부 전압이 상승하는 경우 상기 내부 전압의 레벨을 낮출 수 있는 내부 전압 발생 장치에 관한 것이다.
종래의 내부 전압 발생 장치는 생성하고자 하는 내부 전압의 분배 전압(예를 들어 상기 내부 전압의 1/2 전압) 및 기준 전압을 비교하여 상기 비교 결과에 따른 비교 신호를 출력하고, 상기 비교 신호에 응답하는 풀 업(PULL UP) 피모스 트랜지스터를 구동하여 외부 전압(VDD)이 상기 내부 전압으로 인가되게 함으로써 상기 내부 전압의 레벨이 낮아졌을 때 원하는 타겟 레벨(targe level)로 올리는 역할만을 하였다. 이에 따라서 액티브(active) 동작 시 주변 환경의 영향으로 인하여 상기 내부 전압의 레벨이 타겟 레벨보다 높아질 때, 높아진 상기 내부 전압의 레벨을 낮출 수 없어 반도체 메모리가 안정적인 동작을 하지 못하는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 내부 전압을 생성하는 전압 생성 장치 내부에 상기 내부 전압의 레벨을 낮출 수 있는 전압 강하 수단을 구비하여 상기 내부 전압의 레벨이 허용 전압이상으로 상승하는 경우 상기 내부 전압의 레벨을 낮춤으로써 상기 내부 전압을 반도체 메모리에 안정적으로 공급할 수 있는 내부 전압 발생 장치를 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 내부 전압 발생 장치는, 내부 전압의 분배 전압 및 기준 전압에 응답한 전류 변화량에 따른 비교 결과에 응답하여 상기 내부 전압을 출력하는 전압 생성 수단; 및 상기 내부 전압이 특정 레벨보다 높은 경우 상기 내부 전압을 낮추는 전압 강하 수단;을 포함한다.
또한 본 발명의 다른 실시예에 따른 내부 전압 발생 장치는, 내부 전압의 분배 전압 및 기준 전압에 응답한 전류 변화량에 따른 비교 결과에 응답하여 상기 내부 전압을 출력하는 전압 생성 수단; 상기 분배 전압이 소정 레벨 이상인 경우 상기 분배 전압을 반전시켜 출력하는 제 1 반전 수단; 상기 제 1 반전 수단의 출력 신호를 반전시켜 레벨 다운 구동 신호를 출력하는 제 2 반전 수단; 및 상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압의 레벨을 낮추는 레벨 다운 수단;을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 내부 전압 발생 장치를 나타내는 블록도이다.
본 발명에 따른 내부 전압 발생 장치는 내부 전압(VCORE)의 분배 전압(V_DIV) 및 기준 전압(VREF)에 응답한 전류 변화량에 따른 비교 결과에 응답하여 외부 전압(VDD)을 상기 내부 전압(VCORE)에 인가함으로써 상기 내부 전압(VCORE)을 출력하는 전압 생성부(100); 및 상기 내부 전압(VCORE)이 특정 레벨보다 높은 경우 상기 내부 전압(VCORE)을 낮추는 전압 강하부(200)를 포함한다.
상기 외부 전압(VDD)은 상기 내부 전압(VCORE)보다 높은 레벨의 전압이며, 상기 내부 전압(VCORE)은 특정 전압(VCORE)에 한정되지 않으며 일반적으로 반도체 메모리의 내부에서 사용되는 내부 전압으로 이해해야 할 것이다.
상기 전압 생성부(100)는 상기 분배 전압(V_DIV)이 상기 기준 전압(VREF)보다 낮은 경우 상기 외부 전압(VDD)이 상기 내부 전압(VCORE)으로 인가되게 한다.
도 2는 도 1에 도시된 내부 전압 발생 장치를 나타내는 회로도이다.
상기 전압 생성부(100)는 상기 내부 전압(VCORE)의 분배 전압(V_DIV) 및 상기 기준 전압(VREF)에 응답한 전류 변화량에 따른 비교 결과에 응답하는 비교 신호(COM)를 출력하는 비교부(100); 상기 비교 신호(COM)에 응답하여 상기 내부 전압(VCORE)에 상기 외부 전압(VDD)을 인가하는 전압 공급부(130); 및 상기 내부 전 압(VCORE)의 레벨을 분배하여 상기 분배 전압(V_DIV)을 출력하는 전압 분배부(150)를 포함한다.
상기 전압 강하부(200)는 상기 분배 전압(V_DIV)에 응답하여 레벨 다운 구동 신호(LEV_DN_EN)를 출력하는 구동부(210); 및 상기 레벨 다운 구동 신호(LEV_DN_EN)에 응답하여 상기 내부 전압(VCORE)의 레벨을 낮추는 레벨 다운부(230)로 구성된다.
상기 기준 전압(VREF)은 상기 내부 전압(VOCRE)의 타겟 레벨(target level)에 따라 다른 레벨을 가질 수 있다.
상기 비교부(110)는 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단 및 게이트 단이 제 1 노드(A)에 연결되는 제 1 피모스 트랜지스터(P1), 소스 단이 상기 외부 전압(VDD)을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터(P1)의 게이트 단에 연결되는 제 2 피모스 트랜지스터(P2), 소스 단 및 게이트 단이 상기 제 2 피모스 트랜지스터(P2)의 드레인 단에 연결되고 드레인 단이 접지 전압(VSS)을 인가받는 제 3 피모스 트랜지스터(P3), 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단 및 게이트 단이 제 2 노드(B)에 연결되는 제 4 피모스 트랜지스터(P4), 소스 단이 상기 외부 전압(VDD)을 인가받고 게이트 단이 상기 제 4 피모스 트랜지스터(P4)의 게이트 단에 연결되며 드레인 단이 제 3 노드(C)에 연결되는 제 5 피모스 트랜지스터(P5), 소스 단이 상기 제 3 노드(C)에 연결되고 게이트 단이 상기 제 3 피모스 트랜지스터(P3)의 게이트 단에 연결되고 드레인 단이 상기 접지 전압(VSS)을 인가받는 제 6 피모스 트랜지스터(P6), 게이트 단이 상기 기준 전 압(VREF)을 입력받고 드레인 단이 상기 제 1 노드(A)에 연결되고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 1 엔모스 트랜지스터(N1) 및 게이트 단이 상기 분배 전압(V_DIV)을 입력받고 드레인 단이 상기 제 2 노드(B)에 연결되고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 2 엔모스 트랜지스터(N2)로 구성된다.
상기 전압 공급부(130)는 소스 단이 상기 외부 전압(VDD)을 인가받고 게이트 단이 상기 제 3 노드(C)에 연결되며 드레인 단이 제 4 노드(D)에 연결되는 제 7 피모스 트랜지스터(P7)로 구성된다.
상기 전압 분배부(150)는 게이트 단 및 드레인 단이 연결된 다이오드 형태의 제 3 엔모스 트랜지스터(N3) 및 제 4 엔모스 트랜지스터(N4)로 구성되고, 상기 제 3 엔모스 트랜지스터(N3) 및 상기 제 4 엔모스 트랜지스터(N4)는 제 5 노드(D)에서 연결되고, 상기 제 5 노드(D)는 상기 제 2 엔모스 트랜지스터(N2)의 게이트 단에 연결되고, 상기 제 3 엔모스 트랜지스터(N3)의 드레인 단이 상기 제 4 노드(D)에 연결되고 상기 제 4 엔모스 트랜지스터(N4)의 소스 단이 상기 접지 전압(VSS)을 인가받는다.
상기 비교 신호(COM)는 상기 제 3 노드(C)에서 출력되고, 상기 내부 전압(VCORE)은 상기 제 4 노드(D)에서 출력된다.
상기 설명한 상기 전압 생성부(100)는 단지 일 예를 나타내므로 본 발명에 따른 전압 생성부(100)를 상기 예에 한정하지 않음을 밝혀 둔다.
상기 구동부(210)는 상기 분배 전압(V_DIV)을 반전시키는 제 1 인버터(211) 및 상기 제 1 인버터(211)의 출력 신호를 반전시켜 상기 레벨 다운 구동 신 호(LEV_DN_EN)를 출력하는 제 2 인버터(213)로 구성되며, 상기 내부 전압(VCORE)을 인가받는 제 1 저항 소자(R1) 및 상기 접지 전압(VSS)을 인가받는 제 2 저항 소자(R2)를 추가로 구비하여 상기 제 1 인버터(211)에 연결시킬 수 있다.
상기 제 1 인버터(211)는 소스 단이 상기 내부 전압(VCORE)을 인가받고 게이트 단이 상기 제 5 노드(E)에 연결되며 드레인 단이 제 6 노드(F)에 연결되는 제 8 피모스 트랜지스터(P8) 및 게이트 단이 상기 제 5 노드(E)에 연결되고 드레인 단이 상기 제 6 노드(F)에 연결되며 소스 단이 상기 접지 전압(VSS)을 인가받는 제 5 엔모스 트랜지스터(N5)로 구성된다.
상기 제 2 인버터(213)는 소스 단이 상기 내부 전압(VCORE)을 인가받고 게이트 단이 상기 제 6 노드(F)에 연결되고 드레인 단이 제 7 노드(G)에 연결되는 제 9 피모스 트랜지스터(P9) 및 게이트 단이 상기 상기 제 6 노드(F)에 연결되고 드레인 단이 상기 제 7 노드(G)에 연결되며 소스 단이 상기 접지 전압(VSS)을 인가받는 제 6 엔모스 트랜지스터(N6)로 구성되며, 상기 레벨 다운 구동 신호(LEV_DN_EN)는 상기 제 7 노드(G)에서 출력된다.
상기 레벨 다운부(230)는 게이트 단이 상기 레벨 다운 구동 신호(LEV_DN_EN)를 입력받고 드레인 단이 상기 내부 전압(VCORE)을 인가받으며 소스 단이 상기 접지 전압(VSS)을 인가받는 제 7 엔모스 트랜지스터(N7)로 구성된다.
상기 레벨 다운부(230)는 상기 제 7 엔모스 트랜지스터(N7)를 대체하여 상기 레벨 다운 구동 신호(LEV_DN_EN)에 응답하는 다른 풀 다운(PULL DOWN) 소자로 구성하는 것도 가능하다.
본 발명에서는 상기 분배 전압(V_DIV)이 상기 제 1 인버터(211)의 로직 문턱 전압(Vt)보다 높다면 상기 구동부(210)가 활성화 된 상기 레벨 다운 구동 신호(LEV_DN_EN)를 출력하고, 상기 분배 전압(V_DIV)이 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)이 보다 낮다면 상기 구동부(210)가 비활성화된 상기 레벨 다운 구동 신호(LEV_DN_EN)를 출력한다.
상기 구동부(210)가 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2)를 추가로 구비함으로써 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)을 용이하게 조절할 수 있다. 본 발명에서는 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2)만으로 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)을 조절하였지만 필요에 따라 복수개의 저항 소자를 구비하여 상기 로직 문턱 전압(Vt)을 조절하는 것도 가능함으로 상기 실시 예에 한정하지 않는다.
도 3은 도 1에 도시된 전압 강하부의 다른 예를 나타내는 회로도이다.
도 3에 도시된 전압 강하부(200-1)는 구동 신호(EN)에 응답하여 활성화되고 상기 분배 전압(V_DIV)에 응답하여 상기 레벨 다운 구동 신호(LEV_DN_EN)를 출력하는 구동부(250); 및 상기 레벨 다운 구동 신호(LEV_DN_EN)에 응답하여 상기 내부 전압(VCORE)의 레벨을 낮추는 레벨 다운부(270)로 구성된다.
상기 구동부(250)는 상기 분배 전압(V_DIV)을 반전시키는 제 3 인버터(251) 및 상기 제 3 인버터(251)의 출력 신호를 반전시켜 상기 레벨 다운 구동 신호(LEV_DN_EN)를 출력하는 제 4 인버터(255) 및 상기 구동 신호(EN)에 응답하여 상기 구동부(250)의 활성화 및 비활성화를 결정하는 제어부(253)로 구성된다.
상기 제 3 인버터(251)는 소스 단이 상기 내부 전압(VCORE)을 인가받고 게이트 단이 상기 제 5 노드(E)에 연결되며 드레인 단이 제 8 노드(H)에 연결되는 제 10 피모스 트랜지스터(P10) 및 게이트 단이 상기 제 5 노드(E)에 연결되고 드레인 단이 상기 제 8 노드(H)에 연결되며 소스 단이 상기 제어부(253)에 연결되는 제 8 엔모스 트랜지스터(N8)로 구성된다.
상기 제어부(253)는 게이트 단이 상기 구동 신호(EN)를 입력받고 드레인 단이 상기 제 8 엔모스 트랜지스터(N8)의 소스 단과 연결되며 소스 단이 상기 접지 전압(VSS)을 인가받는 제 9 엔모스 트랜지스터(N9) 및 게이트 단이 상기 구동 신호(EN)를 입력받고 소스 단이 상기 내부 전압(VCORE)을 인가받고 드레인 단이 상기 제 8 노드(H)에 연결되는 제 11 피모스 트랜지스터(P11)로 구성된다.
상기 제 4 인버터(255)는 소스 단이 상기 내부 전압(VCORE)을 인가받고 게이트 단이 상기 제 8 노드(H)에 연결되고 드레인 단이 제 9 노드(I)에 연결되는 제 12 피모스 트랜지스터(P12) 및 게이트 단이 상기 제 8 노드(H)에 연결되고 드레인 단이 상기 제 9 노드(I)에 연결되며 소스 단이 상기 접지 전압(VSS)을 인가받는 제 10 엔모스 트랜지스터(N10)로 구성되며, 상기 레벨 다운 구동 신호(LEV_DN_EN)는 상기 제 9 노드(I)에서 출력된다.
상기 레벨 다운부(270)는 게이트 단이 상기 레벨 다운 구동 신호(LEV_DN_EN)를 입력받고 드레인 단이 상기 내부 전압(VCORE)을 인가받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 11 엔모스 트랜지스터(N11)로 구성된다.
상기 레벨 다운부(270)는 상기 제 11 엔모스 트랜지스터(N11)를 대체하여 상 기 레벨 다운 구동 신호(LEV_DN_EN)에 응답하는 다른 풀 다운(PULL DOWN) 소자로 구성하는 것도 가능하다.
상기 구동 신호(EN)는 상기 전압 강하부(200-1)를 활성화 및 비활성화를 결정하는 신호이고 퓨즈 컷 방식 이나 테스트 모드 방식을 사용하여 상기 전압 강하부(200-1)의 제어를 위해 출력되어지는 신호이다.
본 발명에 따른 내부 전압 발생 장치의 동작을 도 2를 참조하여 설명하면 다음과 같다.
일단, 상기 내부 전압(VCORE)의 타겟 레벨(target level)이 1.4V라고 가정하고, 상기 내부 전압(VCORE)이 약간 상승 할 때 최대한 넘지 말아야 할 최대 허용 전압을 1.6V라고 가정 한다면 상기 분배 전압(V_DIV)의 최대 허용 전압은 0.8V가 된다. 이에 따라 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)을 0.8V로 설계하고, 상기 기준 전압(VREF)은 0.7V로 고정되게 하며, 상기 분배 전압(VREF)은 상기 내부 전압(VCORE)의 1/2레벨로 입력된다. 여기서는 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)을 0.8V로 하여 설명하지만, 0.7V로 상기 제 1 인버터(211)의 상기 로직 문턱 전압(Vt)을 설정하면, 상기 내부 전압(VCORE)이 타겟 레벨(target level)인 1.4V보다 상승하면 즉시 상기 전압 강하부(200)를 동작하여 높아진 상기 내부 전압(VCORE)을 낮출 수 있다. 상기에 명시된 정확한 전압 레벨은 단지 예시적임으로 상기 로직 문턱 전압(Vt)도 0.7V 및 0.8V에 한정되지 않는 것을 밝혀둔다.
상기 내부 전압(VCORE)의 레벨이 1.4V보다 낮아지는 경우, 상기 분배 전 압(V_DIV)의 레벨도 상기 기준 전압(VREF)의 레벨보다 낮아지게 되고, 상기 제 1 엔모스 트랜지스터(N1)를 통해 흐르는 전류가 상기 제 2 엔모스 트랜지스터(N2)를 통해 흐르는 전류보다 많기 때문에 상기 제 1 노드(A)는 로우 레벨이 되고 상기 제 2 노드(B)는 하이 레벨이 된다. 이에 따라 상기 비교부(110)의 제 3 노드(C)에서 로우 레벨의 상기 비교 신호(COM)가 출력된다. 로우 레벨의 상기 비교 신호(COM)에 응답하여 상기 제 7 피모스 트랜지스터(N7)가 턴-온(turn-on) 되어 상기 외부 전압(VDD)이 낮아진 상기 내부 전압(VCORE)으로 인가됨으로써 상기 내부 전압(VCORE)의 레벨이 상승된다.
상기 내부 전압(VCORE)의 레벨이 1.4V보다 낮아지는 경우, 상기 분배 전압(V_DIV)의 레벨도 0.7V 이하임으로 상기 분배 전압(V_DIV)이 상기 제 1 인버터(211)의 로직 문턱 전압(Vt)보다 낮아서 상기 구동부(210)는 동작을 하지 않게 된다.
상기 내부 전압(VCORE)의 레벨이 1.4V 보다 높고 1.6V 보다 낮은 경우, 상기 분배 전압(V_DIV)의 레벨이 상기 기준 전압(VREF)의 레벨보다 높아지게 되고, 상기 제 1 엔모스 트랜지스터(N1)를 통해 흐르는 전류가 상기 제 2 엔모스 트랜지스터(N2)를 통해 흐르는 전류보다 적기 때문에 상기 제 1 노드(A)는 하이 레벨이 되고 상기 제 2 노드(B)는 로우 레벨이 되어 상기 제 4 피모스 트랜지스터(P4) 및 상기 제 5 피모스 트랜지스터(P4)를 턴-온(turn-on) 시킨다.. 이에 따라 상기 비교부(110)의 제 3 노드(C)에서 하이 레벨의 상기 비교 신호(COM)가 출력된다. 하이 레벨의 상기 비교 신호(COM)에 응답하여 상기 제 7 피모스 트랜지스터(N7)가 턴-오 프(turn-off) 되어 상기 외부 전압(VDD)이 높아진 상기 내부 전압(VCORE)으로 인가되는 것을 차단한다.
상기 내부 전압(VCORE)의 레벨이 1.4V 보다 높고 1.6V 보다 낮은 경우, 상기 분배 전압(V_DIV)의 레벨도 0.8V 보다 작으므로 상기 분배 전압(V_DIV)이 상기 제 1 인버터(211)의 로직 문턱 전압(Vt)보다 낮아서 상기 구동부(210)는 동작을 하지 않게 된다.
상기 내부 전압(VCORE)의 레벨이 1.6V 보다 높아지는 경우, 상기 전압 생성부(100)는 상기 내부 전압(VCORE)의 레벨이 1.4V 보다 높고 1.6V 보다 낮은 경우와 같은 동작을 하게 됨으로, 상기 제 7 피모스 트랜지스터(N7)가 턴-오프(turn-off) 되어 상기 외부 전압(VDD)이 높아진 상기 내부 전압(VCORE)으로 인가되는 것을 차단한다.
상기 내부 전압(VCORE)의 레벨이 1.6V 보다 높아지는 경우, 즉 상기 내부 전압(VCORE)이 최대 허용 전압보다 상승하게 되는 경우에 상기 분배 전압(V_DIV)의 레벨도 0.8V 보다 높으므로 상기 분배 전압(V_DIV)이 상기 제 1 인버터(211) 및 상기 제 2 인버터에 의해 반전되어 하이 레벨의 상기 레벨 다운 구동 신호(LEV_DN_EN)로 출력되고, 상기 레벨 다운 구동 신호(LEV_DN_EN)에 응답하여 상기 제 7 피모스 트랜지스터가 턴-온(turn-on) 되어 높아진 상기 내부 전압(VCORE)을 낮추게 된다.
도 2에 도시된 전압 강하부(200) 대신 도 3에 도시된 전압 강하부(200-1)를 사용하여 본 발명에 따른 내부 전압 발생 장치의 동작을 설명하면 다음과 같다.
상기 전압 생성부(100)의 동작은 상기 전압 강하부(200)를 사용하여 설명할 때와 같은 동작을 하기 때문에 상기 전압 생성부(100)의 동작은 상기 설명을 참조하기로 한다.
도 3에 도시된 상기 전압 강하부(200-1)는 상기 구동 신호(EN)가 활성화 된 상태에서, 상기 내부 전압(VCORE)의 레벨에 따라 상기 전압 강하부(200)와 같은 동작을 하고, 상기 구동 신호(EN)가 비활성화 되면 상기 전압 강하부(200-1)는 상기 분배 전압(V_DIV)의 레벨이 변동이 있는 경우에도 동작을 하지 않게 된다.
즉, 상기 전압 강하부(200-1)는 설계자의 목적에 따라 상기 전압 강하부(200-1)를 구동하고 싶지 않은 경우에 상기 구동 신호(EN)를 비활성화 시킴으로써 본 발명에 따른 내부 전압 발생 장치의 효율을 높일 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 내부 전압 발생 장치는 내부 전압이 너무 높게 상승하는 것을 제어하여 상기 내부 전압을 인가받는 회로가 안정적인 동작을 하도록 하는 효과 를 수반한다.

Claims (23)

  1. 내부 전압의 분배 전압 및 기준 전압에 응답한 전류 변화량에 따른 비교 결과에 응답하여 상기 내부 전압을 출력하는 전압 생성 수단; 및
    상기 내부 전압이 특정 레벨보다 높은 경우 상기 내부 전압을 낮추는 전압 강하 수단;
    을 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 전압 강하 수단은,
    상기 분배 전압에 응답하여 레벨 다운 구동 신호를 출력하는 구동부; 및
    상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압의 레벨을 낮추는 레벨 다운부를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 전압 강하 수단은,
    구동 신호에 응답하여 활성화되고 상기 분배 전압에 응답하여 레벨 다운 구동 신호를 출력하는 구동부; 및
    상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압의 레벨을 낮추는 레벨 다운부를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 구동부는,
    상기 분배 전압이 소정 레벨 이상일 경우 활성화된 상기 레벨 다운 구동 신호를 출력하고, 상기 분배 전압이 상기 소정 레벨보다 낮은 경우 비활성화 된 상기 레벨 다운 구동 신호를 출력하는 것을 특징으로 하는 내부 전압 발생 장치.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 구동부는,
    상기 분배 전압이 상기 소정 레벨 이상인 경우 상기 분배 전압을 반전시켜 출력하는 제 1 반전 수단; 및
    상기 제 1 반전 수단의 출력 신호를 반전시켜 상기 레벨 다운 구동 신호를 출력하는 제 2 반전 수단을 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서,
    상기 소정 레벨은 상기 제 1 반전 수단의 로직 문턱 전압인 것을 특징으로 하는 내부 전압 발생 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항 또는 제 6 항에 있어서,
    상기 레벨 다운부는,
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    상기 제 1 반전 수단은,
    게이트 단이 상기 분배 전압을 입력받고 소스 단이 상기 내부 전압을 인가받는 제 1 피모스 트랜지스터; 및
    게이트 단이 상기 분배 전압을 입력받고 드레인 단이 상기 제 1 피모스 트랜지스터의 드레인 단에 연결되며 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 제 2 반전 수단은,
    게이트 단이 상기 제 1 피모스 트랜지스터 및 상기 제 1 엔모스 트랜지스터의 접속 단에 연결되고 소스 단이 상기 내부 전압을 인가받는 제 2 피모스 트랜지스터; 및
    게이트 단이 상기 제 1 피모스 트랜지스터 및 상기 제 1 엔모스 트랜지스터의 접속 단에 연결되고 드레인 단이 상기 제 2 피모스 트랜지스터의 드레인 단과 연결되며 소스 단이 상기 접지 전압을 인가받는 제 2 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 풀 다운 소자는,
    게이트 단이 상기 레벨 다운 구동 신호를 입력받고 드레인 단이 상기 내부 전압을 인가받으며 소스 단이 상기 접지 전압을 인가받는 엔모스 트랜지스터임을 특징으로 하는 내부 전압 발생 장치.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항에 있어서,
    상기 구동부는,
    상기 구동 신호에 응답하여 활성화되고, 상기 분배 전압이 소정 레벨 이상일 경우 활성화된 상기 레벨 다운 구동 신호를 출력하고, 상기 분배 전압이 상기 소정 레벨보다 낮은 경우 비활성화 된 상기 레벨 다운 구동 신호를 출력하는 것을 특징으로 하는 내부 전압 발생 장치.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 구동부는,
    상기 분배 전압이 상기 소정 레벨 이상인 경우 상기 분배 전압을 반전시켜 출력하는 제 1 반전 수단;
    상기 제 1 반전 수단의 출력 신호를 반전시켜 상기 레벨 다운 구동 신호를 출력하는 제 2 반전 수단; 및
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 소정 레벨은 상기 제 1 반전 수단의 로직 문턱 전압인 것을 특징으로 하는 내부 전압 발생 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항 또는 제 13 항에 있어서,
    상기 레벨 다운부는,
    상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압을 접지 전압에 인가하는 풀다운 소자를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 13 항에 있어서,
    상기 제 1 반전 수단은,
    게이트 단이 상기 분배 전압을 입력받고 소스 단이 상기 내부 전압을 인가받는 제 1 피모스 트랜지스터; 및
    게이트 단이 상기 분배 전압을 입력받고 드레인 단이 상기 제 1 피모스 트랜지스터의 드레인 단에 연결되며 소스 단이 상기 제어부에 연결되는 제 1 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    상기 제어부는,
    게이트 단이 상기 구동 신호를 입력받고 드레인 단이 상기 제 1 엔모스 트랜지스터의 소스 단과 연결되며 소스 단이 접지 전압을 인가받는 제 2 엔모스 트랜지스터; 및
    게이트 단이 상기 구동 신호를 입력받고 소스 단이 상기 내부 전압을 인가받고 드레인 단이 상기 제 1 피모스 트래지스터 및 상기 제 1 엔모스 트랜지스터의 접속 단에 연결되는 제 2 피모스 트랜지스터를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서,
    상기 제 2 반전 수단은,
    게이트 단이 상기 접속 단에 연결되고 소스 단이 상기 내부 전압을 인가받는 제 3 피모스 트랜지스터; 및
    게이트 단이 상기 접속 단에 연결되고 드레인 단이 상기 제 3 피모스 트랜지스터의 드레인 단과 연결되며 소스 단이 상기 접지 전압을 인가받는 제 3 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 풀다운 소자는,
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서,
    상기 구동부는,
    상기 제 1 반전 수단에 연결되어 외부 전압을 인가하는 제 1 저항 소자; 및
    상기 제 1 반전 수단에 연결되어 접지 전압을 인가하는 제 2 저항 소자를 추가로 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  20. 내부 전압의 분배 전압 및 기준 전압에 응답한 전류 변화량에 따른 비교 결과에 응답하여 상기 내부 전압을 출력하는 전압 생성 수단;
    상기 분배 전압이 소정 레벨 이상인 경우 상기 분배 전압을 반전시켜 출력하는 제 1 반전 수단;
    상기 제 1 반전 수단의 출력 신호를 반전시켜 레벨 다운 구동 신호를 출력하는 제 2 반전 수단; 및
    상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압의 레벨을 낮추는 레벨 다운 수단;
    을 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서,
    상기 소정 레벨은 상기 제 1 반전 수단의 로직 문턱 전압 인 것을 특징으로 하는 내부 전압 발생 장치.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서,
    상기 레벨 다운 수단은,
    상기 레벨 다운 구동 신호에 응답하여 상기 내부 전압을 접지 전압에 인가하는 풀 다운 소자를 포함하는 것을 특징으로 하는 내부 전압 발생 장치.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제 22 항에 있어서,
    상기 풀 다운 소자는,
    게이트 단이 상기 레벨 다운 구동 신호를 입력받고 드레인 단이 상기 내부 전압을 인가받으며 소스 단이 상기 접지 전압을 인가받는 엔모스 트랜지스터임을 특징으로 하는 내부 전압 발생 장치.
KR1020060059113A 2006-06-29 2006-06-29 내부 전압 발생 장치 KR101153793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059113A KR101153793B1 (ko) 2006-06-29 2006-06-29 내부 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059113A KR101153793B1 (ko) 2006-06-29 2006-06-29 내부 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20080001054A KR20080001054A (ko) 2008-01-03
KR101153793B1 true KR101153793B1 (ko) 2012-06-13

Family

ID=39213134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059113A KR101153793B1 (ko) 2006-06-29 2006-06-29 내부 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR101153793B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143470B1 (ko) 2010-07-02 2012-05-08 에스케이하이닉스 주식회사 전압 정류 회로
KR101143636B1 (ko) * 2010-10-08 2012-05-09 에스케이하이닉스 주식회사 내부전압생성회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032178A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 출력 데이터의 전압 레벨을 조절할 수 있는 출력 드라이버
KR20030050350A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 내부 전압 발생 회로
KR20040009857A (ko) * 2002-07-26 2004-01-31 삼성전자주식회사 외부 전압 글리치에 안정적인 내부 전압 발생 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032178A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 출력 데이터의 전압 레벨을 조절할 수 있는 출력 드라이버
KR20030050350A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 내부 전압 발생 회로
KR20040009857A (ko) * 2002-07-26 2004-01-31 삼성전자주식회사 외부 전압 글리치에 안정적인 내부 전압 발생 회로

Also Published As

Publication number Publication date
KR20080001054A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
US7724072B2 (en) Voltage generator of semiconductor integrated circuit
US7579821B2 (en) Voltage generator
KR100753034B1 (ko) 내부 전원전압 발생 회로
US5548241A (en) Voltage reference circuit using an offset compensating current source
KR100904423B1 (ko) 반도체 메모리 소자
US20090243667A1 (en) Output driving device
JP2000156097A (ja) 電圧調整が可能な内部電源回路を有する半導体メモリ装置
US20160294193A1 (en) Voltage generator
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR101153793B1 (ko) 내부 전압 발생 장치
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR100996193B1 (ko) 출력 드라이빙장치
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US20070069809A1 (en) Internal voltage generator
KR100904426B1 (ko) 내부 전압 생성 회로
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
KR100650371B1 (ko) 전압 발생 장치
KR100753080B1 (ko) 내부전원 생성장치
KR100825021B1 (ko) 내부전압 생성기
KR20180047209A (ko) 레퍼런스 선택 회로
KR100764428B1 (ko) 반도체 메모리 소자의 전압발생장치
KR100885488B1 (ko) 반도체 소자
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100656426B1 (ko) 반도체 메모리 장치의 내부 전원 생성 회로
KR100772705B1 (ko) 내부전압 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee