KR101143636B1 - 내부전압생성회로 - Google Patents

내부전압생성회로 Download PDF

Info

Publication number
KR101143636B1
KR101143636B1 KR1020100098097A KR20100098097A KR101143636B1 KR 101143636 B1 KR101143636 B1 KR 101143636B1 KR 1020100098097 A KR1020100098097 A KR 1020100098097A KR 20100098097 A KR20100098097 A KR 20100098097A KR 101143636 B1 KR101143636 B1 KR 101143636B1
Authority
KR
South Korea
Prior art keywords
signal
internal voltage
pull
voltage
enabled
Prior art date
Application number
KR1020100098097A
Other languages
English (en)
Other versions
KR20120036432A (ko
Inventor
손종호
김생환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100098097A priority Critical patent/KR101143636B1/ko
Publication of KR20120036432A publication Critical patent/KR20120036432A/ko
Application granted granted Critical
Publication of KR101143636B1 publication Critical patent/KR101143636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Abstract

내부전압생성회로는 내부전압이 전송되는 전원라인을 구동하되, 액티브신호를 버퍼링하여 반전인에이블신호를 생성하고, 내부전압이 목표레벨보다 높은 레벨인 경우 인에이블되는 반전구동신호를 생성하는 내부전압구동부; 및 상기 반전인에이블신호와 상기 반전구동신호에 응답하여 상기 전원라인의 전하를 방출하는 내부전압방출부를 포함한다.

Description

내부전압생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 전류손실을 방지할 수 있는 내부전압생성회로에 관한 것이다.
도 1은 종래기술에 따른 내부전압생성회로의 회로도이다.
도 1에 도시된 바와 같이, 종래기술의 내부전압생성회로는 내부전압인 코어전압(VCORE)을 전압분배하여 제1 분배전압(VDIV1)을 생성하는 전압분배부(111)와, 기준전압(VREF)과 제1 분배전압(VDIV1)을 비교하는 비교부(112)와, 비교부(112)의 출력신호에 응답하여 전원전압(VDD)으로 코어전압(VCORE)을 풀업구동하는 PMOS 트랜지스터(P11)와, 코어전압(VCORE)을 전압분배하여 제2 분배전압(VDIV2)을 생성하는 전압분배부(121)와, 기준전압(VREF)과 제2 분배전압(VDIV2)을 비교하는 비교부(122)와, 비교부(122)의 출력신호에 응답하여 접지전압(VSS)으로 코어전압(VCORE)을 풀다운구동하는 NMOS 트랜지스터(N11)를 포함한다.
이와 같은 구성의 내부전압생성회로는 코어전압(VCORE)의 레벨이 목표레벨이하인 경우 로직로우레벨을 출력하는 비교부(112)에 의해 PMOS 트랜지스터(P11)를 턴온시켜 코어전압(VCORE)을 전원전압(VDD)으로 풀업구동한다. 또한, 종래의 내부전압생성회로는 코어전압(VCORE)의 레벨이 목표레벨이상인 경우 로직하이레벨을 출력하는 비교부(122)에 의해 NMOS 트랜지스터(N11)를 턴온시켜 코어전압(VCORE)을 접지전압(VSS)으로 풀다운구동한다.
그런데, 종래의 내부전압생성회로에서 전압분배부(111) 및 전압분배부(121)에 포함된 저항소자들이 동일한 저항값으로 구현되기 어렵고, 비교부(112) 및 비교부(122)의 특성 차이로 인해 PMOS 트랜지스터(P11) 및 NMOS 트랜지스터(N11)가 동시에 턴온되는 현상이 발생될 수 있다. 이 경우 턴온된 PMOS 트랜지스터(P11) 및 NMOS 트랜지스터(N11)를 통해 전원전압(VDD)과 접지전압(VSS) 사이에 전류경로가 형성되어 전류손실이 야기된다.
본 발명은 내부전압의 구동 및 방출이 동시에 발생되지 않도록 하여 전류손실을 방지할 수 있도록 한 내부전압생성회로를 개시한다.
이를 위해 본 발명은 내부전압이 전송되는 전원라인을 구동하되, 액티브신호를 버퍼링하여 반전인에이블신호를 생성하고, 내부전압이 목표레벨보다 높은 레벨인 경우 인에이블되는 반전구동신호를 생성하는 내부전압구동부; 및 상기 반전인에이블신호와 상기 반전구동신호에 응답하여 상기 전원라인의 전하를 방출하는 내부전압방출부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 내부전압이 전송되는 전원라인을 구동하되, 액티브신호를 버퍼링하여 반전인에이블신호를 생성하고, 내부전압이 목표레벨보다 높은 레벨인 경우 인에이블되는 반전구동신호를 생성하는 내부전압구동부와; 제어신호에 응답하여 방출펄스를 생성하는 펄스발생부; 및 상기 방출펄스, 상기 반전인에이블신호 및 상기 반전구동신호에 응답하여 상기 전원라인의 전하를 방출하는 내부전압방출부를 포함하는 내부전압생성회로를 제공한다.
도 1은 종래기술에 따른 내부전압생성회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 내부전압생성회로에 포함된 제1 내부전압구동부의 회로도이다.
도 4는 도 2에 도시된 내부전압생성회로에 포함된 제1 내부전압방출부의 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 내부전압생성회로에 포함된 펄스발생부의 동작을 설명하기 위한 타이밍도이다.
도 7은 도 6에 도시된 내부전압생성회로에 포함된 제2 내부전압방출부의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 2에 도시된 바와 같이, 본 실시예의 내부전압생성회로는 제1 내부전압구동부(21), 제1 내부전압방출부(22) 및 코어전압(VCORE)이 전송되는 전원라인(VL)을 포함한다.
제1 내부전압구동부(21)는, 도 3에 도시된 바와 같이, 전압분배부(210), 제1 버퍼부(211), 비교부(212), 제2 버퍼부(213) 및 풀업부(214)를 포함한다. 전압분배부(210)는 코어전압(VCORE)을 저항소자들(R21, R22)의 저항값의 비에 따라 전압분배하여 분배전압(VDIV)을 생성한다. 제1 버퍼부(211)는 액티브동작 시 로직하이레벨로 인에이블되는 액티브신호(VINT)를 반전버퍼링하여 반전인에이블신호(ENB)를 생성하는 인버터(IV21)와, 반전인에이블신호(ENB)를 반전버퍼링하여 인에이블신호(EN)를 생성하는 인버터(IV22)를 포함한다. 비교부(212)는 액티브동작 시 로직하이레벨로 인에이블되는 인에이블신호(EN)를 입력받아 동작하고, 분배전압(VDIV)과 기준전압(VREF)을 비교하여 구동신호(DRV)를 생성한다. 구동신호(DRV)는 코어전압(VCORE)이 목표레벨보다 높은 레벨인 경우, 즉, 분배전압(VDIV)이 기준전압(VREF)보다 높은 레벨인 경우 로직하이레벨로 인에이블된다. 한편, 구동신호(DRV)는 코어전압(VCORE)이 목표레벨보다 낮은 레벨인 경우, 즉, 분배전압(VDIV)이 기준전압(VREF)보다 낮은 레벨인 경우 로직로우레벨로 디스에이블된다. 제2 버퍼부(213)는 구동신호(DRV)를 반전 버퍼링하여 반전구동신호(DRVB)를 생성하는 인버터(IV23)와, 반전구동신호(DRVB)를 반전 버퍼링하여 풀업신호(PUB)를 생성하는 인버터(IV24)를 포함한다. 풀업부(214)는 로직로우레벨로 인에이블되는 풀업신호(PUB)를 입력받아 턴온되어 코어전압(VCORE)이 전송되는 전원라인(VL)을 풀업구동한다. 여기서, 구동신호(DRV)는 로직하이레벨로 인에이블되는 신호이고, 반전구동신호(DRVB)는 로직로우레벨로 인에이블되는 신호이며, 풀업신호(PUB)는 로직로우레벨로 인에이블되는 신호이다.
제1 내부전압방출부(22)는, 도 4에 도시된 바와 같이, 제1 풀다운신호생성부(220) 및 제1 전하방출부(221)를 포함한다. 제1 풀다운신호생성부(220)는 반전인에이블신호(ENB)와 반전구동신호(DRVB)가 모두 로직로우레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 제1 풀다운신호(PD1)를 생성한다. 즉, 제1 풀다운신호(PD1)는 액티브동작 시 코어전압(VCORE)이 목표레벨보다 높은 레벨인 경우 로직하이레벨로 인에이블된다. 제1 전하방출부(221)는 로직하이레벨로 인에이블된 제1 풀다운신호(PD1)가 입력되는 경우 전원라인(VL)의 전하를 방출한다.
이상 살펴본 구성의 내부전압생성회로의 동작을 액티브 동작 시 코어전압(VCORE)이 목표레벨보다 높은 레벨인 경우와 낮은 레벨인 경우로 나누어 살펴보면 다음과 같다. 액티브 동작 시에는 로직하이레벨로 인에이블되는 액티브신호(VINT)에 의해 반전인에이블신호(ENB)는 로직로우레벨로 인에이블되고, 인에이블신호(EN)는 로직하이레벨로 인에이블된다.
우선, 코어전압(VCORE)이 목표레벨보다 높은 레벨인 경우 제1 내부전압구동부(21)의 비교부(212)는 로직하이레벨로 인에이블된 구동신호(DRV)를 생성하고, 제2 버퍼부(213)는 로직로우레벨로 인에이블된 반전구동신호(DRVB)와 로직하이레벨로 디스에이블된 풀업신호(PUB)를 생성한다. 따라서, 풀업부(214)는 구동을 중단하고, 제1 내부전압방출부(22)의 전하방출부(221)만 동작하여 전원라인(VL)의 전하를 방출한다.
한편, 코어전압(VCORE)이 목표레벨보다 낮은 레벨인 경우 제1 내부전압구동부(21)의 비교부(212)는 로직로우레벨로 디스에이블된 구동신호(DRV)를 생성하고, 제2 버퍼부(213)는 로직하이레벨로 디스에이블된 반전구동신호(DRVB)와 로직로우레벨로 인에이블된 풀업신호(PUB)를 생성한다. 따라서, 풀업부(214)는 전원라인(VL)을 풀업구동하고, 제1 내부전압방출부(22)의 전하방출부(221)는 구동을 중단한다.
도 5는 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 5에 도시된 바와 같이, 본 실시예의 내부전압생성회로는 제2 내부전압구동부(31)와, 펄스발생부(32), 제2 내부전압방출부(33) 및 코어전압(VCORE)이 전송되는 전원라인(VL)을 포함한다.
제2 내부전압구동부(31)는 도 3에 도시된 제1 내부전압구동부(21)와 동일하게 구현할 수 있으므로, 구체적인 설명은 생략한다.
펄스발생부(32)는 제1 제어신호(SAP1)에 응답하여 방출펄스(RELEASEP)를 생성한다. 도 6을 참고하면 t1 시점에서 액티브 커맨드가 입력되어 액티브신호(ACT)가 로직하이레벨로 인에이블되어 액티브 동작이 수행되면 센스앰프의 오버드라이빙을 위해 t2에서 t3 시점까지 제1 제어신호(SAP1)가 로직로우레벨로 인에이블된다. 센스앰프의 오버드라이빙이 종료되는 t3 시점에서는 제1 제어신호(SAP1)가 로직하이레벨로 디스에이블되고, 제2 제어신호(SAP2)가 로직하이레벨로 인에이블된다. 센스앰프의 오버드라이빙은 센스앰프의 동작 초기 센스앰프의 구동력을 증가시키기 위해 센스앰프전원라인(RTO)에 코어전압(VCORE)보다 높은 레벨을 갖는 전원전압(VDD)을 공급하는 동작을 지칭한다. 펄스발생부(32)는 제1 제어신호(SAP1)가 디스에이블되는 시점, 즉, 센스앰프의 오버드라이빙이 종료되는 t3시점에서 방출펄스(RELEASEP)를 생성한다.
제2 내부전압방출부(33)는 도 7에 도시된 바와 같이, 제2 풀다운신호생성부(330) 및 제2 전하방출부(331)를 포함한다. 제2 풀다운신호생성부(330)는 방출펄스(RELEASEP)가 생성되고, 반전인에이블신호(ENB) 및 반전구동신호(DRVB)가 모두 로직로우레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 제1 풀다운신호(PD2)를 생성한다. 즉, 제1 풀다운신호(PD2)는 액티브동작이 수행되고 오버드라이빙구간이 종료되는 시점에서, 코어전압(VCORE)이 목표레벨보다 높은 레벨인 경우 로직하이레벨로 인에이블된다. 제2 전하방출부(331)는 로직하이레벨로 인에이블된 제2 풀다운신호(PD2)가 입력되는 경우 전원라인(VL)의 전하를 방출한다.
이와 같은 구성의 내부전압생성회로의 동작은 방출펄스(RELEASEP)가 생성되는 구간에서만 제2 전하방출부(331)가 동작한다는 점을 제외하고는 도 2에 도시된 내부전압생성회로의 동작과 유사하다.
이상 살펴본 바와 같이, 본 발명의 내부전압생성회로는 내부전압을 구동할 때 생성된 신호를 이용하여 내부전압방출회로를 구동시킨다. 따라서, 내부전압구동부와 내부전압방출부가 동시에 동작하지 않아 전류손실이 발생하지 않는다.
21: 제1 내부전압구동부 22: 제1 내부전압방출부
31: 제2 내부전압구동부 32: 펄스발생부
33: 제2 내부전압방출부

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 내부전압이 전송되는 전원라인을 구동하되, 액티브신호를 버퍼링하여 반전인에이블신호를 생성하고, 내부전압이 목표레벨보다 높은 레벨인 경우 인에이블되는 반전구동신호를 생성하는 내부전압구동부;
    제어신호에 응답하여 방출펄스를 생성하는 펄스발생부; 및
    상기 방출펄스, 상기 반전인에이블신호 및 상기 반전구동신호에 응답하여 상기 전원라인의 전하를 방출하는 내부전압방출부를 포함하는 내부전압생성회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서, 상기 내부전압구동부는
    상기 내부전압을 전압분배하여 분배전압을 생성하는 전압분배부;
    상기 액티브신호를 버퍼링하여 상기 반전인에이블신호 및 인에이블신호를 생성하는 제1 버퍼부;
    상기 인에이블신호에 응답하여 구동되어, 상기 분배전압과 기준전압을 비교하여 구동신호를 생성하는 비교부;
    상기 구동신호를 버퍼링하여 상기 반전구동신호 및 풀업신호를 생성하는 제2 버퍼부; 및
    상기 풀업신호에 응답하여 상기 내부전압을 풀업구동하는 풀업부를 포함하는 내부전압생성회로.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서, 상기 제어신호는 센스앰프의 오버드라이빙 구간동안 인에이블되는 내부전압생성회로.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서, 상기 방출펄스는 상기 제어신호의 인에이블구간이 종료되는 시점에서 발생되는 내부전압생성회로.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서, 상기 반전인에이블신호는 액티브동작 시 인에이블되는 내부전압생성회로.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 내부전압방출부는
    상기 방출펄스가 발생되고, 상기 반전인에이블신호 및 상기 반전구동신호가 모두 인에이블되는 경우 인에이블되는 풀다운신호를 생성하는 풀다운신호생성부; 및
    상기 풀다운신호에 응답하여 상기 전원라인의 전하를 접지전압으로 방출하는 전하방출부를 포함하는 내부전압생성회로.
KR1020100098097A 2010-10-08 2010-10-08 내부전압생성회로 KR101143636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098097A KR101143636B1 (ko) 2010-10-08 2010-10-08 내부전압생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098097A KR101143636B1 (ko) 2010-10-08 2010-10-08 내부전압생성회로

Publications (2)

Publication Number Publication Date
KR20120036432A KR20120036432A (ko) 2012-04-18
KR101143636B1 true KR101143636B1 (ko) 2012-05-09

Family

ID=46138022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098097A KR101143636B1 (ko) 2010-10-08 2010-10-08 내부전압생성회로

Country Status (1)

Country Link
KR (1) KR101143636B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195974B1 (ko) * 2013-09-12 2020-12-29 에스케이하이닉스 주식회사 내부전압생성회로 및 이를 포함하는 반도체장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077179A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 밴드갭 레퍼런스 회로를 이용한 발진기
KR20080001054A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전압 발생 장치
KR20090025789A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 코어전압 발생회로
KR100917642B1 (ko) * 2008-08-14 2009-09-17 주식회사 하이닉스반도체 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077179A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 밴드갭 레퍼런스 회로를 이용한 발진기
KR20080001054A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전압 발생 장치
KR20090025789A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 코어전압 발생회로
KR100917642B1 (ko) * 2008-08-14 2009-09-17 주식회사 하이닉스반도체 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로

Also Published As

Publication number Publication date
KR20120036432A (ko) 2012-04-18

Similar Documents

Publication Publication Date Title
KR100866146B1 (ko) 센스 앰프 제어 회로
US8803566B2 (en) Output driver circuit
KR101143636B1 (ko) 내부전압생성회로
US8212609B2 (en) Internal voltage generation circuit
US8649232B2 (en) Internal voltage generation circuit and semiconductor integrated circuit
KR102195974B1 (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
US10855175B2 (en) High voltage generator with precharge controller
KR101226275B1 (ko) 내부전압생성회로
JP2005304297A (ja) チャージポンピング効率を維持する高電圧発生回路
KR102394726B1 (ko) 내부전압생성회로
US20080042738A1 (en) Internal voltage generator for use in semiconductor device
KR102082440B1 (ko) 벌크전압생성회로를 포함하는 반도체메모리장치
US9158317B2 (en) Internal voltage generation circuits
US8390368B2 (en) Internal voltage generating circuit
KR100479822B1 (ko) 내부 전압 안정화 회로
KR100776760B1 (ko) 반도체 메모리 장치
KR101897239B1 (ko) 내부전압생성회로
KR20150037035A (ko) 내부전압 생성회로
KR102010091B1 (ko) 내부전압 생성회로
KR101020296B1 (ko) 파워업신호 생성회로
KR20150037034A (ko) 반도체 장치
KR100629960B1 (ko) 반도체 소자의 전압 드라이버 회로
KR20120044074A (ko) 내부기준전압 생성회로
KR20110023115A (ko) 내부전압감지회로 및 이를 이용한 파워업신호 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee