KR100917642B1 - 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로 - Google Patents

센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로 Download PDF

Info

Publication number
KR100917642B1
KR100917642B1 KR1020080079861A KR20080079861A KR100917642B1 KR 100917642 B1 KR100917642 B1 KR 100917642B1 KR 1020080079861 A KR1020080079861 A KR 1020080079861A KR 20080079861 A KR20080079861 A KR 20080079861A KR 100917642 B1 KR100917642 B1 KR 100917642B1
Authority
KR
South Korea
Prior art keywords
discharge
voltage
control signal
pull
sense amplifier
Prior art date
Application number
KR1020080079861A
Other languages
English (en)
Inventor
오승민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080079861A priority Critical patent/KR100917642B1/ko
Priority to US12/427,934 priority patent/US7876635B2/en
Priority to TW098114082A priority patent/TW201007758A/zh
Application granted granted Critical
Publication of KR100917642B1 publication Critical patent/KR100917642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 오버 드라이브 회로를 사용하는 회로의 구동 전압 방전을 제어하는 센스 앰프 구동 제어 회로 및 구동 방법, 그리고 구동 전압으로 이용되는 VCORE 전압을 방전하는 회로에 관한 것으로서, 센스 앰프에 대한 오버 드라이브와 노멀 드라이브의 적용 상태에 동기되는 방전 제어 신호에 의하여 기준 전압과 상기 노멀 드라이브를 위하여 제공되는 코아전압의 차동 증폭을 수행하는 차동 증폭부; 및 Organization에 대응하는 모드 제어 신호의 상태에 따라 차별적으로 상기 코아 전압에 대한 방전을 수행하는 구동부;를 포함한다.

Description

센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로{CIRCUIT FOR CONTROLLING TO DRIVE A SENSE AMPLIFIER AND CIRCUIT FOR DISCHARGING A VCORE VOLTAGE THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 오버 드라이브 회로를 사용하는 회로의 구동 전압 방전을 제어하는 센스 앰프 구동 제어 회로 및 방법, 그리고 구동 전압으로 이용되는 코아 전압(VCORE)을 방전하는 회로에 관한 것이다.
반도체 메모리 장치는 데이터를 센싱하기 위한 센스앰프를 구비하며, 센스앰프는 풀업 전압과 풀다운 전압에 의하여 구동되어서 상기 데이터를 센싱하는 동작을 수행한다.
도 1을 참조하면, 일반적인 센스 앰프(Sense Amp)의 풀업단과 풀다운단에는 풀업 전압 RTO와 풀다운 전압 SB이 인가된다. 센스 앰프는 비트라인 BL, /BL 간의 전압 차이를 감지하여 코아전압 VCORE과 접지전압 VSS로 센싱하기 위하여 풀업 전압 RTO와 풀다운 전압 SB를 사용한다.
즉, 센스 앰프가 센싱을 위해서 풀업 전압 RTO로 코아전압 VCORE가 인가되고, 풀다운 전압 SB로 접지전압 VSS가 인가되어야 한다. 그러나, 센스앰프가 센싱을 빠르게 하여 tRCD 특성을 좋게 하기 위해서 풀업 전압 RTO를 도 2의 오버드라이브 제어신호 RTO1이 하이(High) 펄스 구간인 동안 전원전압 VDD로 인가해 준다. 오버 드라이브 제어신호 RTO1이 로우 레벨(Low Level)이 되어 펄스 구간이 끝남과 동시에 노멀 드라이브 제어신호 RTO2가 하이(High)로 인에이블(Enable)되어서, 센스앰프에 제공되는 풀업전압 RTO는 전원전압 VDD에서 코아전압 VCORE로 변경된다.
이때 코아전압 VCORE는 풀업전압 RTO에 인가되었던 전원전압 VDD에 의해 전류를 유입받게 됨에 따라 레벨이 상승하게 된다. 따라서 전원전압 VDD에 의해 상승된 코아전압 VCORE의 레벨을 정해진 VCORE 목표 레벨로 회복시켜 주기 위한 회로가 필요하며, 이를 코아 전압 방전(VCORE Discharge) 회로라 명칭한다.
도 2는 오버 드라이브(Overdrive)에 의해 코아전압 VCORE가 상승하는 현상을 나타내는 것이다. 오버 드라이브 제어신호 RTO1 펄스가 디스에이블(Disable)되고, 노멀 드라이브 제어신호 RTO2 펄스가 인에이블(Enable)되면서 구동전압 RTO으로 인가되었던 전원전압 VDD에 의해 코아전압 VCORE가 상승하여, 코아전압 VCORE이 목표 전압보다 높아지게 된다.
그러므로, 코아 전압 방전(VCORE Discharge) 회로가 없다면, 코아전압 VCORE 레벨은 트랜지스터(Transistor)의 누설현상이나, 코아전압 VCORE 레벨의 안정성을 위해 코아전압 VCORE 구동 드라이버에 설치된 작은 방전용 트랜지스터(Transistor)를 통해 방전되는 정도의 아주 약한 레벨 감소로 코아전압 VCORE 목표 레벨로 하강 하게 될 것이다.
이렇게 되면, DRAM이 동작함에 있어서 정해진 코아전압 VCORE 목표 전원레벨을 유지할 수 없고, 이는 DRAM 동작에 페일(Fail)을 유발하게 되는 요인이 될 것이다.
도 3은 일반적인 코아 전압 방전 회로의 회로도이다. 여기서 코아전압 VCORE를 방전하는 것을 제어하는 방전 제어 신호 VCR_ON은 오버 드라이브 제어신호 RTO1의 폴링 에지(Falling Edge)에 동기하여 하이(High) 값을 갖는다. 코아 전압 방전 회로는 방전 제어 신호 VCR_ON이 하이(High)인 구간 동안 동작하게 되며, 이는 일반적으로 약 수십 나노 초(Nano Second, ns) 정도의 시간을 갖는다.
도 3에서 기준전압 Vrefc는 기준전압 발생기로부터 생성되는 코아전압 VCORE의 기준전압이다. 여기서는 기준전압 Vrefc는 VCORE/2 값을 갖는다고 가정한다.
참고로 도 4에 일반적인 코아전압 생성 회로를 도시하였다. 원래 VCORE/2로 기준전압 발생기에서 발생되는 기준전압 Vrefc를 비교기의 한쪽 입력단에 연결하고, 비교기의 나머지 한쪽 입력단은 VCORE의 저항 디바이더(Divider)에서 VCORE/2가 걸리는 노드를 연결함에 따라 코아전압 VCORE 레벨(Level)을 안정적인 기준전압 Vrefc의 2배의 레벨을 갖도록 유지하는 것이다.
한편, 도 3에서 방전 제어 신호 VCR_ON이 하이 레벨(High Level) 상태가 되면, 트랜지스터 N3에 하이 레벨(High Level)이 인가되어 차동 비교기가 동작할 수 있게 된다.
차동 비교기는 트랜지스터 N9과 N10, 2개의 Diode를 통해서 전압분배된 VCORE/2의 레벨을 갖는 전압 HFVCORE와 기준전압 Vrefc를 비교한다. 오버 드라이브(Overdrive)에 의해 코아전압 VCORE의 레벨(Level)이 상승되었다면, 전압 HFVCORE는 기준전압 Vrefc보다 높은 전위를 갖는다.
이로 인해 트랜지스터 N2가 더 많은 전류를 흘리게 되어 노드(Node) B의 전위가 낮아지게 된다. 이는 곧 트랜지스터 P4의 구동력(Drivability)을 증가시켜 노드 DIS_N의 전위를 상승시키게 된다. 상승된 노드 DIS_N의 전압은 방전용 트랜지스터 N7을 턴온(Turn On)시켜서 코아전압 VCORE의 방전을 실행하게 된다.
도 5는 Organization에 따라서 코아전압 VCORE에 유입되는 전원전압 VDD에 의한 전류(Current) 양이 다르고 이에 반해 코아전압 VCORE의 방전(Discharge)는 동일함에 따른 부작용을 도시한 그림이다.
도 6은 Organization에 따라서 생성되는 워드라인 WL의 개수가 틀려짐을 도시한 그림이다.
도 6과 같이 X16 Organization의 경우에는 업 뱅크(Up Bank)와 다운 뱅크(down Bank)의 워드라인 WL이 동시에 생성되고, X8, X4의 경우에는 로오 어드레스(X Address)에 따라서 업 뱅크(Up Bank)의 워드라인 WL만 생성되거나 다운 뱅크(Down Bank)의 워드라인 WL만 생성된다.
만약 X16 Organization으로 동작할 시 X4, X8 Organization으로 동작할 때 보다 2배의 센스 앰프가 동작하게 되므로, 오버 드라이브에 의한 전류가 2 배 더 많이 코아전압 VCORE로 유입되어 X4, X8때 보다 코아전압 VCORE의 전위를 더 높이게 된다.
반대로 X4, X8 동작시에는 상대적으로 적은 전류가 유입되어 X16때 보다 적게 코아전압 VCORE의 레벨(Level) 상승이 나타난다.
그러나, Organization의 변동이 있어도, 코아전압 VCORE의 방전(Discharge)양은 변하지 않는다. 만약 X16 동작에 맞춰서 코아전압 VCORE용 방전 트랜지스터를 설계하면 오버 드라이브에 의해 상승된 코아전압 VCORE을 충분히 방전하지만, X8, X4 Organization 동작에서는 방전 구간에 이미 충분한 방전이 이루어졌음에도 불구하고 계속적으로 방전을 수행함에 따라 코아전압 VCORE 드라이버와 방전 간의 파이팅(Fighting)이 발생하여, 코아전압 VCORE Level을 목표 내부전원 값보다 더 낮게 만들면서, 링잉(Ringing) 현상을 발생시키게 된다. 이렇게 되면 전류의 낭비에 의한 전류(Current) 소모 또한 커지게 된다.
이러한 문제들은 X4, X8, X16을 한 칩(Chip)에 설계를 한 제품이 동작함에 있어서 불량을 야기하는 하나의 요인이 되고 있으며, 이는 곧 방전(Discharge)용 트랜지스터의 사이즈(Size) 튜닝 및 방전 시간(Discharge Time) 튜닝을 하게 하여, 추가적인 개발비용이 소모되게 된다.
또한 튜닝(Tuning)을 하더라도 Organization 변화에 따라 완전하게 개선하지 못하여 VCORE 레벨이 안정적이지 못한 여러 가지 기능저하를 발생하기도 한다. 이러한 불량요인은 특히 연속적인 Read 동작이 이루어지는 곳에서 더욱 취약한 양상을 보인다.
본 발명의 목적은 Organization 변화에 따라 구동 전압의 방전을 다르게 제어하여 안정적인 방전 특성을 갖는 센스 앰프 구동 제어 회로 및 방법을 제공함에 있다.
본 발명의 다른 목적은 Organization 변화에 따라 코아전압의 방전을 조절하여 코아전압을 안정화시킴으로써 기능저하를 방지하는 VCORE 전압 방전 회로를 제공함에 있다.
본 발명에 따른 오버 드라이브와 노멀 드라이브가 순차적으로 적용됨으로써 비트라인의 데이터를 센싱 및 증폭하는 센스 앰프를 구동하는 센스 앰프 구동 제어 회로는, 상기 센스 앰프의 풀다운 동작을 위한 풀다운 전압을 제공하는 풀다운 구동부; 오버 드라이브를 위한 제 1 전압과 노멀 드라이브를 위한 상기 제 1 전압보다 낮은 레벨의 제 2 전압을 상기 센스 앰프의 풀업 동작을 위한 풀업 전압으로서 순차적으로 제공하는 풀업 구동부; 및 상기 노멀 드라이브를 위하여 제공되는 상기 제 2 전압에 대한 방전을 수행하며, Organization에 대응하여 방전 양을 제어하는 방전부;를 구비한다.
상기 방전부는 상기 제 2 전압에 대하여 병렬 연결된 복수의 트랜지스터를 포함하며, 상기 Organization에 대응하여 턴온되는 트랜지스터의 수에 따라 방전 양이 제어될 수 있다.
상기 Organization은 생성되는 워드 라인 수에 따라 구분될 수 있다.
상기 방전부는 워드 라인 수에 대한 정보를 갖는 신호를 더 입력받고, 상기 Organization과 상기 워드 라인 수에 대한 정보 중 어느 하나를 만족하면 상기 방전을 수행할 수 있다.
상기 제 2 전압은 코아 전압으로 설정될 수 있다.
여기에서, 상기 방전부는, 상기 센스 앰프에 대한 상기 오버 드라이브와 상기 노멀 드라이브의 적용 상태에 동기되는 방전 제어 신호에 의하여 기준 전압과 상기 코아전압의 차동 증폭을 수행하는 차동 증폭부; 및 상기 Organization에 대응하는 모드 제어 신호의 상태에 따라 차별적으로 상기 코아전압에 대한 방전을 수행하는 구동부;를 포함할 수 있다.
본 발명에 따른 코아 전압 방전 회로는, 센스 앰프에 대한 오버 드라이브와 노멀 드라이브의 적용 상태에 동기되는 방전 제어 신호에 의하여 기준 전압과 상기 노멀 드라이브를 위하여 제공되는 코아전압의 차동 증폭을 수행하는 차동 증폭부; 및 Organization에 대응하는 모드 제어 신호의 상태에 따라 차별적으로 상기 코아 전압에 대한 방전을 수행하는 구동부;를 포함함을 특징으로 한다.
상기 Organization은 생성되는 워드 라인 수에 따라 구분될 수 있다.
상기 구동부는 워드 라인 수에 대한 정보를 갖는 신호를 더 입력받고, 상기 Organization과 상기 워드 라인 수에 대한 정보 중 어느 하나를 만족하면 상기 방전을 수행할 수 있다.
상기 구동부는 상기 코아 전압에 대하여 병렬 연결된 복수의 트랜지스터를 포함하며, 상기 Orginization에 대응하여 턴온되는 트랜지스터의 수에 따라 방전 양이 제어될 수 있다.
상기 차동 증폭부는, 방전 제어 신호가 입력되는 입력부; 상기 입력부에서 제공되는 상기 방전 제어 신호에 의하여 구동되는 구동부; 상기 기준전압과 상기 코어잔압을 차동 증폭하는 증폭부; 및 상기 방전 제어 신호의 상태에 따라 상기 증폭부의 차동 증폭 신호를 상기 구동부로 전달하는 전달부;를 구비할 수 있다.
상기 전달부는 상기 방전 제어 신호에 의하여 동작이 제어되며, 상기 증폭부의 출력노드와 접지 간의 스위칭 동작을 수행할 수 있다.
상기 구동부는, 상기 차동증폭부의 출력에 따라 상기 코아전압을 방전하는 제 1 방전부; 및 상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태에 따라 상기 코아 전압을 방전하는 제 2 방전부;를 구비할 수 있다.
상기 제 2 방전부는, 상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태를 낸드 조합하는 논리 소자; 및 상기 논리 소자의 출력에 따라 스위칭되어 상기 코아 전압을 방전하는 방전 소자를 구비할 수 있다.
본 발명에 따른 센스 앰프 구동 제어 방법은, 센스 앰프의 풀다운을 위한 전압을 제공하는 단계; 상기 센스 앰프에 대하여 풀업을 위한 오버 드라이브 전압을 제공하는 단계; 상기 센스 앰프에 대하여 상기 오버 드라이브 전압에 이어서 상기 풀업을 위한 노멀 드라이브 전압을 제공하는 단계; 및 상기 노멀 드라이브 전압이 제공되는 중에 상기 노멀 드라이브 전압이 목표 레벨 이상인 경우 Organization 상태에 따라 차별적인 방전을 수행하는 단계;를 포함함을 특징으로 한다.
본 발명은 Organization 변화에 따라 구동 전압의 방전을 다르게 제어하여 안정적인 방전 특성을 가질 수 있으며, 그에 따라서 코아전압을 안정화시킴으로써 기능저하를 방지할 수 있다.
본 발명은 고속 메모리 반도체에서 tRCD를 개선하기 위한 대책으로 코아전압 VCORE를 보다 더 높은 전원인 전원전압 VDD로 일정 시간 동안 오버 드라이브(Overdrive)함에 있어서, 오버 드라이브 후 코아전압 VCORE의 레벨을 원래 목표 레벨로 회복할 수 있도록 방전해주는 기능을 갖는 오버 드라이브 회로를 사용하는 회로를 제시한다.
이를 구현하기 위하여 본 발명에서는 코아전압 VCORE 방전(Discharge) 드라이버를 Organization에 따라 턴온(Turn On)되는 트랜지스터의 개수를 가변시키는 구성을 갖는다.
즉, 일예로 Organization에 따라서 X8, X4 Organization시에는 1개의 방전 드라이버(Discharge Driver)만 턴온(Turn on) 시키고, X16 Organization시에는 2개의 방전 드라이버(Discharge Driver)를 턴온(Turn On) 시킴으로써, Organization이 달라짐에 따라 코아전압 VCORE로 유입되는 전원전압 VDD 양을 차등적으로 방전(Discharge) 시킴으로써 안정적인 방전(Discharge) 특성을 확보하도록 하였다
도 7에 본 발명에 따른 센스 앰프 구동 제어 회로의 실시예가 제시되며, 도 7의 실시예는 센스앰프(10), 풀업 구동부(12), 풀다운 구동부(14), 코아전압 생성 부(16), 코아전압 방전부(18) 및 구동제어부(20)를 구비한다.
센스앰프(10)는 비트라인 BL, /BL 사이에 구성되며, 풀업단에 인가되는 풀업전압과 풀다운단에 인가되는 풀다운전압에 의하여 구동된다.
센스앰프(10)의 풀업전압은 풀업 구동부(12)에 의하여 제공되며, 풀다운 전압은 풀다운 구동부(14)에 의하여 제공된다.
풀다운 구동부(14)는 풀다운 제어신호 SBN에 의하여 스위칭되는 NMOS 트랜지스터를 구비하며, 접지전압 VSS을 풀다운 전압으로서 센스앰프(10)의 풀다운단에 제공한다.
풀업 구동부(12)는 오버 드라이브 제어 신호 RTO1에 의하여 전원전압 VDD를 센스 앰프(10)에 제공하며, 이를 위하여 오버 드라이브 제어 신호 RTO1에 의하여 스위칭되는 PMOS 트랜지스터를 구비한다. 그리고, 풀업 구동부(12)는 노멀 드라이브 제어 신호 RTO2에 의하여 코아전압 VCORE을 센스 앰프(10)에 제공하며, 이를 위하여 노멀 드라이브 제어 신호 RTO2에 의하여 스위칭되는 PMOS 트랜지스터를 구비한다. 풀업 구동부(12)는 전원전압 VDD를 센스 앰프(10)의 오버 드라이브를 위하여 먼저 제공하고, 그에 이어서 코아전압 VCORE을 센스 앰프(10)의 노멀 드라이브를 위하여 제공한다.
코아전압 VCORE은 VCORE 생성부(16)에 의하여 제공되며, VCORE 생성부(16)는 도 4와 같은 회로를 이용하여 전원전압 VDD으로써 코아전압 VCORE를 생성하여 제공한다.
VCORE 생성부(16)에서 제공되는 코아전압 VCORE는 VCORE 방전부(18)에 의하 여 오버 드라이브가 종료된 후 방전된다. VCORE 방전부(18)는 모드 신호 MXn과 방전 제어 신호 VCR_ON에 의하여 제어된다.
여기에서, 모드 신호 MXn은 일예로 Organization에 따라서 X8, X4 Organization시에는 디스에이블되고, X16 Organization시에는 인에이블되도록 제공될 수 있으며, Organization이 달라짐에 따라 코아전압 VCORE을 방전시키는 것을 조절하기 위한 것이다.
그리고, 방전 제어 신호 VCR_ON은 오버 드라이브 제어 신호 RTO1 펄스의 폴링 에지에 동기되는 것이 바람직하다.
VCORE 방전부(18)는 도 8 및 도 9를 참조하여 후술한다.
한편, 도 7의 센스 앰프 구동 제어 회로의 동작을 위한 풀다운 제어신호 SBN, 오버 드라이브 제어 신호 RTO1, 노멀 드라이브 제어 신호 RTO2, 및 방전 제어 신호 VCR_ON는 구동제어부(20)에서 제공될 수 있으며, 풀다운 제어신호 SBN는 오버드라입 제어 신호 RTO1이 활성화되는 시점 전과 동기되거나 그 보다 앞선 시간에 인에이블 상태로 제공될 수 있으며, 오버 드라이브 제어 신호 RTO1는 노멀 드라이브 제어 신호 RTO2보다 앞선 시점에 인에이블 상태로 제공될 수 있고, 방전 제어 신호 VCR_ON는 오버 드라이브 제어 신호 RTO1 펄스의 폴링 에지에 동기될 수 있다.
이상의 구성에 의하여 VCORE 방전부(18)는 Organization에 따라서 모드를 달리하여 코아전압 VCORE의 방전을 제어한다. 즉, Organization에 따라서 VCORE의 방전되는 양을 달리한다.
이에 대하여 도 8 및 도 9를 참조하여 설명한다.
도 8은 본 발명에서 제안하는 VCORE 방전 회로의 실시예이다.
도 8에서 방전 제어 신호 VCR_ON이 하이 레벨(High Level) 상태가 되면, 트랜지스터 N3에 High Level이 인가되어 차동비교기가 동작할 수 있게 된다. 차동비교기는 트랜지스터 N10과 N11 2개의 Diode를 통해서 전압분배된 VCORE/2의 레벨을 갖는 전압 HFVCORE와 기준전압 Vrefc를 비교한다.
오버 드리이브에 의해 코아전압 VCORE 레벨(Level)이 상승되었다면, 전압 HFVCORE는 기준전압 Vrefc보다 높은 전위를 가질 것이다. 이로 인해 트랜지스터 N2는 더 많은 전류를 흘리게 되어 노드(Node) B의 전위가 낮아지게 될 것이다. 이는 곧 트랜지스터 P4의 구동력(Drivability)을 증가시켜 노드(DIS_N)의 전위를 상승시키게 된다. 상승된 노드(DIS_N)의 전압은 X16 Organization일 경우 High Level을 갖는 X16의 출력 신호에 따라 2개의 방전용 트랜지스터를 턴온(Turn On) 시킬 것이며, X8, X4 Organization일 경우 X16이 Low Level이 되므로 1개의 방전용 트랜지스터 만을 턴온(Turn On) 시킬 것이다. 여기에서 X16은 도 7의 모드 신호 MXn에 해당된다.
즉, X16 Organization시에는 X4, X8 Organization으로 동작할 때 보다 2배 많은 코아전압 VCORE 방전을 실행할 수 있다. 따라서 제9도에서와 같이 X4, X8에서도 코아전압 VCORE 방전에 의한 레벨 저하 없이 안정적인 VCORE Level을 유지하게 될 것이다.
도 1은 일반적인 센스 앰프와 이를 동작시키기 위한 신호의 발생기를 나타내는 회로도.
도 2는 오버드라이브에 의해 Vcore가 상승하는 현상을 설명하는 도면.
도 3은 일반적인 코아전압 방전 회로의 회로도.
도 4는 일반적인 코아전압 생성 회로의 회로도.
도 5는 Organization에 따른 코아 전압 레벨을 나타낸 도면.
도 6은 Organization에 따라서 생성되는 워드라인 WL의 개수가 틀려짐을 설명하는 도면.
도 7은 본 발명에 따른 센스 앰프 구동 제어 회로의 실시예를 나타내는 블록도.
도 8은 본 발명에서 제안하는 VCORE 방전 회로의 실시예를 나타내는 회로도.
도 9는 본 발명에 따른 Organization에 따른 코아 전압 레벨을 나타내는 도면.

Claims (21)

  1. 오버 드라이브와 노멀 드라이브가 순차적으로 적용됨으로써 비트라인의 데이터를 센싱 및 증폭하는 센스 앰프를 구동하는 센스 앰프 구동 제어 회로에 있어서,
    상기 센스 앰프의 풀다운 동작을 위한 풀다운 전압을 제공하는 풀다운 구동부;
    오버 드라이브를 위한 제 1 전압과 노멀 드라이브를 위한 상기 제 1 전압보다 낮은 레벨의 제 2 전압을 상기 센스 앰프의 풀업 동작을 위한 풀업 전압으로서 순차적으로 제공하는 풀업 구동부; 및
    상기 노멀 드라이브를 위하여 제공되는 상기 제 2 전압에 대한 방전을 수행하며, Organization에 대응하여 방전 양을 제어하는 방전부;를 구비하는 센스 앰프 구동 제어 회로.
  2. 제 1 항에 있어서, 상기 방전부는 상기 제 2 전압에 대하여 병렬 연결된 복수의 트랜지스터를 포함하며, 상기 Organization에 대응하여 턴온되는 트랜지스터의 수에 따라 방전 양이 제어되는 센스 앰프 구동 제어 회로.
  3. 제 1 항에 있어서,
    상기 Organization은 생성되는 워드 라인 수에 따라 구분되는 센스 앰프 구동 제어 회로.
  4. 제 1 항에 있어서,
    상기 방전부는 워드 라인 수에 대한 정보를 갖는 신호를 더 입력받고, 상기 Organization과 상기 워드 라인 수에 대한 정보 중 어느 하나를 만족하면 상기 방전을 수행하는 센스 앰프 구동 제어 회로.
  5. 제 1 항에 있어서, 상기 제 2 전압은 코아 전압으로 설정되는 센스 앰프 구동 제어 회로.
  6. 제 5 항에 있어서, 상기 방전부는,
    상기 센스 앰프에 대한 상기 오버 드라이브와 상기 노멀 드라이브의 적용 상태에 동기되는 방전 제어 신호에 의하여 기준 전압과 상기 코아전압의 차동 증폭을 수행하는 차동 증폭부; 및
    상기 Organization에 대응하는 모드 제어 신호의 상태에 따라 차별적으로 상기 코아전압에 대한 방전을 수행하는 구동부;를 포함하는 센스 앰프 구동 제어 회로.
  7. 제 6 항에 있어서, 상기 차동 증폭부는,
    상기 방전 제어 신호가 입력되는 입력부;
    상기 입력부에서 제공되는 상기 방전 제어 신호에 의하여 구동되는 구동부;
    상기 기준전압과 상기 코어전압을 차동 증폭하는 증폭부; 및
    상기 방전 제어 신호의 상태에 따라 상기 증폭부의 차동 증폭 신호를 상기 구동부로 전달하는 전달부;를 구비하는 센스 앰프 구동 제어 회로.
  8. 제 7 항에 있어서,
    상기 전달부는 상기 방전 제어 신호에 의하여 동작이 제어되며, 상기 증폭부의 출력노드와 접지 간의 스위칭 동작을 수행하는 센스 앰프 구동 제어 회로.
  9. 제 6 항에 있어서, 상기 구동부는,
    상기 차동증폭부의 출력에 따라 상기 코아전압을 방전하는 제 1 방전부; 및
    상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태에 따라 상기 코아 전압을 방전하는 제 2 방전부;를 구비하는 센스 앰프 구동 제어 회로.
  10. 제 9 항에 있어서, 상기 제 2 방전부는,
    상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태를 낸드 조합하는 논리 소자; 및
    상기 논리 소자의 출력에 따라 스위칭되어 상기 코아 전압을 방전하는 방전 소자를 구비하는 센스 앰프 구동 제어 회로.
  11. 센스 앰프에 대한 오버 드라이브와 노멀 드라이브의 적용 상태에 동기되는 방전 제어 신호에 의하여 기준 전압과 상기 노멀 드라이브를 위하여 제공되는 코아전압의 차동 증폭을 수행하는 차동 증폭부; 및
    Organization에 대응하는 모드 제어 신호의 상태에 따라 차별적으로 상기 코아 전압에 대한 방전을 수행하는 구동부;를 포함하는 것을 특징으로 하는 코아 전압 방전 회로.
  12. 제 11 항에 있어서,
    상기 Organization은 생성되는 워드 라인 수에 따라 구분되는 코아 전압 방전 회로.
  13. 제 11 항에 있어서,
    상기 구동부는 워드 라인 수에 대한 정보를 갖는 신호를 더 입력받고, 상기 Organization과 상기 워드 라인 수에 대한 정보 중 어느 하나를 만족하면 상기 방전을 수행하는 코아 전압 방전 회로.
  14. 제 11 항에 있어서, 상기 구동부는 상기 코아 전압에 대하여 병렬 연결된 복수의 트랜지스터를 포함하며, 상기 Orginization에 대응하여 턴온되는 트랜지스터의 수에 따라 방전 양이 제어되는 코아 전압 방전 회로.
  15. 제 14 항에 있어서, 상기 차동 증폭부는,
    방전 제어 신호가 입력되는 입력부;
    상기 입력부에서 제공되는 상기 방전 제어 신호에 의하여 구동되는 구동부;
    상기 기준전압과 상기 코어잔압을 차동 증폭하는 증폭부; 및
    상기 방전 제어 신호의 상태에 따라 상기 증폭부의 차동 증폭 신호를 상기 구동부로 전달하는 전달부;를 구비하는 코아 전압 방전 회로.
  16. 제 15 항에 있어서,
    상기 전달부는 상기 방전 제어 신호에 의하여 동작이 제어되며, 상기 증폭부의 출력노드와 접지 간의 스위칭 동작을 수행하는 코아 전압 방전 회로.
  17. 제 14 항에 있어서, 상기 구동부는,
    상기 차동증폭부의 출력에 따라 상기 코아전압을 방전하는 제 1 방전부; 및
    상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태에 따라 상기 코아 전압을 방전하는 제 2 방전부;를 구비하는 코아 전압 방전 회로.
  18. 제 17 항에 있어서, 상기 제 2 방전부는,
    상기 차동증폭부의 출력과 상기 모드 제어 신호의 상태를 낸드 조합하는 논리 소자; 및
    상기 논리 소자의 출력에 따라 스위칭되어 상기 코아 전압을 방전하는 방전 소자를 구비하는 코아 전압 방전 회로.
  19. 센스 앰프의 풀다운을 위한 전압을 제공하는 단계;
    상기 센스 앰프에 대하여 풀업을 위한 오버 드라이브 전압을 제공하는 단계;
    상기 센스 앰프에 대하여 상기 오버 드라이브 전압에 이어서 상기 풀업을 위한 노멀 드라이브 전압을 제공하는 단계; 및
    상기 노멀 드라이브 전압이 제공되는 중에 상기 노멀 드라이브 전압이 목표 레벨 이상인 경우 Organization 상태에 따라 차별적인 방전을 수행하는 단계;를 포함하는 센스 앰프 구동 제어 방법.
  20. 제 19 항에 있어서,
    상기 Organization은 생성되는 워드 라인 수에 따라 구분되는 센스 앰프 구동 제어 방법.
  21. 제 19 항에 있어서,
    상기 방전은 상기 오버 드라이브 전압의 제공이 종료되는 시점에 동기되어 인에이블되는 센스 앰프 구동 제어 방법.
KR1020080079861A 2008-08-14 2008-08-14 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로 KR100917642B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080079861A KR100917642B1 (ko) 2008-08-14 2008-08-14 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로
US12/427,934 US7876635B2 (en) 2008-08-14 2009-04-22 Sense amplifier driving control circuit and method
TW098114082A TW201007758A (en) 2008-08-14 2009-04-28 Sense amplifier driving control circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079861A KR100917642B1 (ko) 2008-08-14 2008-08-14 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로

Publications (1)

Publication Number Publication Date
KR100917642B1 true KR100917642B1 (ko) 2009-09-17

Family

ID=41355807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079861A KR100917642B1 (ko) 2008-08-14 2008-08-14 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로

Country Status (3)

Country Link
US (1) US7876635B2 (ko)
KR (1) KR100917642B1 (ko)
TW (1) TW201007758A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143636B1 (ko) * 2010-10-08 2012-05-09 에스케이하이닉스 주식회사 내부전압생성회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR102424285B1 (ko) 2018-02-01 2022-07-25 에스케이하이닉스 주식회사 멀티 레벨 센싱 회로 및 이를 포함하는 반도체 장치
KR102657125B1 (ko) * 2018-06-01 2024-04-15 에스케이하이닉스 주식회사 데이터 출력 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036633A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070036628A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 소자의 오버 드라이빙 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406539B1 (ko) * 2001-12-24 2003-11-20 주식회사 하이닉스반도체 센스앰프 오버 드라이버 스킴에서의 소모전류 감소를 위한반도체 메모리 장치 및 그 방법
KR100889320B1 (ko) * 2007-03-05 2009-03-18 주식회사 하이닉스반도체 반도체 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036633A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070036628A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 소자의 오버 드라이빙 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143636B1 (ko) * 2010-10-08 2012-05-09 에스케이하이닉스 주식회사 내부전압생성회로

Also Published As

Publication number Publication date
TW201007758A (en) 2010-02-16
US7876635B2 (en) 2011-01-25
US20100039873A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP4993912B2 (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
US7613059B2 (en) Semiconductor memory device and method for driving the same
JP4546333B2 (ja) メモリ装置及びその動作方法
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100825026B1 (ko) 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치
KR100917642B1 (ko) 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로
US7800962B2 (en) Bit line control circuit for semiconductor memory device
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
JP5580179B2 (ja) 半導体装置
KR20020032394A (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
KR100937950B1 (ko) 내부전압 방전회로 및 제어방법
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US20090161448A1 (en) Semiconductor memory device overdriving for predetermined period and bitline sense amplifying method of the same
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100925391B1 (ko) 반도체 메모리 장치의 디스차지 회로
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
KR100612946B1 (ko) 반도체메모리소자
KR100851920B1 (ko) 반도체 메모리 소자
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR100780635B1 (ko) 반도체 메모리 소자 및 그의 코어전압 발생방법
KR20070031037A (ko) 메모리 장치용 감지 증폭기의 구동 장치
KR20070003049A (ko) 오버 드라이버를 디스에이블하는 테스트 모드 회로 및 그방법
KR20100125655A (ko) 반도체 메모리 장치
KR20090074557A (ko) 비트라인 센스앰프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee