KR100652797B1 - 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법 - Google Patents

반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법 Download PDF

Info

Publication number
KR100652797B1
KR100652797B1 KR1020050132504A KR20050132504A KR100652797B1 KR 100652797 B1 KR100652797 B1 KR 100652797B1 KR 1020050132504 A KR1020050132504 A KR 1020050132504A KR 20050132504 A KR20050132504 A KR 20050132504A KR 100652797 B1 KR100652797 B1 KR 100652797B1
Authority
KR
South Korea
Prior art keywords
voltage
driving
overdriving
signal
over
Prior art date
Application number
KR1020050132504A
Other languages
English (en)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to TW095123936A priority Critical patent/TWI304991B/zh
Priority to US11/478,125 priority patent/US7423911B2/en
Priority to TW095134512A priority patent/TWI303440B/zh
Priority to CN200610159397A priority patent/CN100594555C/zh
Priority to US11/528,339 priority patent/US7599243B2/en
Application granted granted Critical
Publication of KR100652797B1 publication Critical patent/KR100652797B1/ko
Priority to US12/187,841 priority patent/US7800962B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 비트라인 오버 드라이빙 제어에 관한 것이다. 본 발명은 상대적으로 높은 외부 전원전압(VDD) 환경하에서의 비트라인 감지증폭기 구동시 오버 드라이빙 동작에 의해 코어전압단(Vcore)의 전압 레벨이 과도하게 상승하는 것을 방지할 수 있는 반도체 메모리 소자 및 그 구동방법을 제공하는데 그 목적이 있다. 본 발명에서는 오버 드라이빙 전압(주로 VDD)의 레벨을 검출하여, 오버 드라이빙 전압이 상대적으로 높은 것으로 판단된 경우에는 오버 드라이빙 신호의 출력을 차단하고, 오버 드라이빙 전압이 상대적으로 낮은 것으로 판단된 경우에는 오버 드라이빙 신호를 출력한다. 즉, 오버 드라이빙 전압이 낮은 경우에만 비트라인 오버 드라이빙을 수행하고, 오버 드라이빙 전압이 낮은 경우에는 비트라인 오버 드라이빙이 수행하지 않도록 하는 것이다. 한편, 오버 드라이빙 전압의 레벨을 검출하기 위해서는 레벨 팔로워와 전압레벨 검출기를 사용하는 것이 바람직하다. 본 발명에 따르면 상대적으로 높은 외부 전원전압(VDD) 환경하에서의 비트라인 감지증폭기 구동시 오버 드라이빙 동작에 의해 코어전압단(Vcore)의 전압 레벨이 과도하게 상승하는 것을 방지할 수 있다.
엔모스 트랜지스터, 피모스 트랜지스터, 센스앰프, 센스앰프 오버드라이빙 회로

Description

반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및 그 제어 방법{SENSE AMPLIFIER OVERDRIVER CONTROL CIRCUIT AND METHOD FOR CONTROLLING SENSE AMPLIFIER OF SEMICONDUCTOR DEVICE}
도 1은 일반적인 센스앰프 오버드라이빙 회로를 나타낸 회로도.
도 2는 종래 기술에 따른 반도체 메모리 소자의 센스앰프 오버드라이빙 동작시 코어 전압의 전압 레벨을 나타낸 그래프.
도 3은 본 발명의 일 실시예에 따른 오버드라이빙 신호를 선택적으로 출력하는 반도체 메모리 소자를 나타낸 회로도.
도 4a 및 도 4b는 각각 도 3의 타이밍 다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
401 : 레벨 팔로워 402 : 전압레벨 검출부
403 : 선택적 출력부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 비트라인 오버 드라이빙 제어에 관한 것이다.
반도체 메모리 칩을 구성하는 선폭 및 셀 사이즈의 지속적인 스케일링 다운이 진행됨에 따라 전원전압의 저전압화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다.
현재 대부분의 반도체 메모리 칩은 외부 전원전압을 인가받아 내부전압을 발생시키기 위한 내부전압 발생회로를 칩 내에 탑재하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하도록 하고 있다. 그 중에서도 DRAM과 같이 비트라인 감지증폭기를 사용하는 메모리 소자의 경우, 셀 데이터를 감지하기 위하여 코어전압(Vcore) - 데이터 '1'에 대응하는 전압 - 을 사용하고 있다.
로우 어드레스에 의해서 선택된 워드라인이 활성화되면 그 워드라인에 연결된 다수개의 메모리 셀의 데이터가 비트라인에 전달되고, 비트라인 감지증폭기는 비트라인 쌍의 전압 차이를 감지 및 증폭하게 된다. 이러한 수천 개의 비트라인 감지증폭기가 한꺼번에 동작하게 되는데, 이때 비트라인 감지증폭기의 풀업 전원라인(RTO)을 구동하는데 사용되는 코어전압단(Vcore)으로부터 많은 양의 전류가 소모된다. 그런데, 동작 전압이 낮아지는 추세에서 코어전압(Vcore)을 이용하여 짧은 시간에 많은 셀의 데이터를 증폭하는데는 무리가 따른다. 즉, 비트라인 센싱 속도가 떨어진다.
이러한 문제점을 해결하기 위해, 비트라인 감지증폭기의 동작 초기(메모리 셀과 비트라인간 전하공유 직후)에 비트라인 감지증폭기의 RTO 전원라인을 일정 시간 동안 코어전압(Vcore)보다 높은 전압(통상적으로 외부 전원전압(VDD))으로 구동하는 비트라인 감지증폭기 오버드라이빙 방식을 채택하게 되었다.
도 1은 종래기술에 따른 비트라인 감지증폭기(BLSA) 제어회로를 간략화하여 나타낸 도면이다.
도 1을 참조하면, 비트라인 감지증폭기(BLSA)는 풀업 전원라인(RTO)과 풀다운 전원라인(Sb)을 구비하는데, 이러한 전원라인을 특정 전압으로 구동하기 위하여 다수의 드라이버 트랜지스터(M1, M2, M3)가 구비된다.
즉, 풀업 전원라인 구동 제어신호(sap)에 응답하여 코어전압단(Vcore)에 걸린 전압으로 풀업 전원라인(RTO)을 구동하기 위한 드라이버 트랜지스터(M2)와, 풀다운 전원라인 구동 제어신호(san)에 응답하여 접지전압(VSS)으로 풀다운 전원라인(Sb)을 구동하기 위한 드라이버 트랜지스터(M3)와, 오버 드라이빙 신호(ovdp)에 응답하여 코어전압단(Vcore)을 외부 전원전압(VDD)으로 구동하기 위한 드라이버 트랜지스터(M1)가 그것이다.
여기서, 오버 드라이빙 신호(ovdp)는 오버 드라이빙 신호 생성부에서 액티브 커맨드(ACT)를 받아 생성하며, 드라이버 트랜지스터(M1, M2)는 PMOS 트랜지스터로 구현되기도 한다.
액티브 커맨드(ACT)가 인가되어 워드라인이 활성화되고 셀에 저장된 데이터가 전하공유에 의해 비트라인 쌍에 각각 유기된 후, 일정 시간 이후에 풀업 전원라인 구동 제어신호(sap) 및 풀다운 전원라인 구동 제어신호(san)가 논리레벨 하이로 활성화된다. 이때, 액티브 커맨드(ACT)를 받아서 풀업 전원라인 구동 제어신호(sap) 및 풀다운 전원라인 구동 제어신호(san)보다 미리 논리레벨 하이로 활성화되어 있는 오버 드라이빙 신호(ovdp)에 의해 풀업 전원라인(RTO)이 일정 구간동안 오버 드라이빙 된다. 즉, 풀업 전원라인 구동 제어신호(sap) 및 풀다운 전원라인 구동 제어신호(san), 오버 드라이빙 신호(ovdp)가 모두 논리레벨 하이로 활성화되면 트랜지스터 M1, M2, M3가 모두 턴온되어 풀업 전원라인(RTO)을 외부 전원전압(VDD)으로 구동하고 풀업 전원라인(Sb)을 접지전압(VSS)으로 구동하게 된다.
이후, 일정 시간이 지나면 오버 드라이빙 신호(ovdp)가 논리레벨 로우로 비활성화되어 드라이버 트랜지스터 M1이 턴오프되고, 풀업 전원라인(RTO)을 코어전압(Vcore)만으로 구동하게 된다.
도 2a 내지 도 2c는 각각 비트라인 감지증폭기 동작시 상황에 따른 코어전압단(Vcore)의 전압 레벨 변화를 나타낸 특성도이다.
우선, 도 2a는 비트라인 오버 드라이빙을 수행하지 않는 비트라인 감지증폭기 동작시 코어전압단(Vcore)의 전압 레벨 변화를 나타낸 것으로, 액티브 커맨드(ACT0) 인가 이후 코어전압단(Vcore)의 전압 레벨이 급격히 저하됨을 나타내고 있다.
참고적으로, 현재 DRAM에 인가되는 외부 전원전압(VDD)은 1.7~1.9V로 약속되어 있으며, 1.7~1.9V 스펙을 만족하기 위해서는 1.7V 이하 또는 1.9V 이상의 외부 전원전압(VDD) 환경하에서도 어느 정도까지는 정상 동작할 수 있어야 한다.
그리고, 도 2b는 상대적으로 낮은 외부 전원전압(VDD) 환경하에서 비트라인 오버 드라이빙을 수행하는 비트라인 감지증폭기 동작시 코어전압단(Vcore)의 전압 레벨 변화를 나타낸 것으로, 오버 드라이빙 동작에 의해 코어전압단(Vcore)이 안정된 레벨을 유지함을 나타내고 있다.
한편, 도 2c는 상대적으로 높은 외부 전원전압(VDD) 환경하에서 비트라인 오버 드라이빙을 수행하는 비트라인 감지증폭기 동작시 코어전압단(Vcore)의 전압 레벨 변화를 나타낸 것이다. 이 경우, 코어전압(Vcore)과 외부 전원전압(VDD) 간의 전압차가 크기 때문에 액티브 커맨드(ACT0, ACT1)가 인가되어 오버 드라이빙을 수행하면 과도하게 높은 외부 전원전압(VDD)이 코어전압단(Vcore)에 연결되어 코어전압단(Vcore)에 공급되는 전하량이 급격히 증가하기 때문에 코어전압 레벨이 급격히 상승하는 결과를 초래한다. 더구나, 액티브 커맨드(ACT0, ACT1)가 연속적으로 인가되면 이전 액티브 커맨드에 의해 코어전압단(Vcore)에 잔류하는 전하에 의해 코어전압(Vcore) 레벨이 더욱 상승하는 결과를 초래하게 된다.
이 경우, 선택된 워드라인은 승압전압(VPP, VDD에 비해 높은 내부전압)으로 구동되고 있고, 비트라인은 정상 전압 레벨인 코어전압(Vcore)보다 높은 전압 레벨을 나타내므로, 셀 트랜지스터의 게이트-소오스 전압(Vgs)이 작아지게 된다. 이처럼 셀 트랜지스터의 게이트-소오스 전압(Vgs)이 작아지면 리드/라이트 동작이 제대로 이루어지지 않아 소자의 오동작을 유발하는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로 서, 상대적으로 높은 외부 전원전압(VDD) 환경하에서의 비트라인 감지증폭기 구동시 오버 드라이빙 동작에 의해 코어전압단(Vcore)의 전압 레벨이 과도하게 상승하는 것을 방지할 수 있는 반도체 메모리 소자 및 그 구동방법을 제공하는데 그 목적이 있다.
본 발명에서는 오버 드라이빙 전압(주로 VDD)의 레벨을 검출하여, 오버 드라이빙 전압이 상대적으로 높은 것으로 판단된 경우에는 오버 드라이빙 신호의 출력을 차단하고, 오버 드라이빙 전압이 상대적으로 낮은 것으로 판단된 경우에는 오버 드라이빙 신호를 출력한다. 즉, 오버 드라이빙 전압이 낮은 경우에만 비트라인 오버 드라이빙을 수행하고, 오버 드라이빙 전압이 낮은 경우에는 비트라인 오버 드라이빙이 수행하지 않도록 하는 것이다. 한편, 오버 드라이빙 전압의 레벨을 검출하기 위해서는 레벨 팔로워 회로를 사용하는 것이 바람직하다. 본 발명에 따르면 상대적으로 높은 외부 전원전압(VDD) 환경하에서의 비트라인 감지증폭기 구동시 오버 드라이빙 동작에 의해 코어전압단(Vcore)의 전압 레벨이 과도하게 상승하는 것을 방지할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 오버드라이빙 신호를 선택적으로 출력하는 반도체 메모리 소자를 나타낸 회로도이다.
도 3을 참조하면, 외부 전원전압(VDD)에 대하여 선형적으로 변화하는 대응 전압(A)을 출력하기 위한 레벨 팔로워(401)와, 레벨 팔로워(401)로부터 출력된 대응 전압(A)에 응답하여 상기 오버드라이빙 전압이 예정된 레벨보다 높은지를 감지하기 위한 전압레벨 검출부(402) 및 전압레벨 검출부(402)의 출력 신호(B)에 응답하여 오버 드라이빙 신호(ovdp)를 선택적으로 출력하는 선택적 출력부(403)를 구비한다.
여기서, 레벨 팔로워(401)는 외부 전원전압단(VDD)과 접지전압단(VSS) 사이에 직렬로 접속된 제1 저항(R1) 및 제2 저항(R2)을 구비하며, 두 저항의 공통 접속 노드로 R1, R2의 저항비에 따라 분배된 전압을 대응 전압(A)으로서 출력한다. 예를 들어, 제1 및 제2 저항(R1, R2)의 저항값이 같다면 대응 전압(A)은 VDD/2 레벨을 나타낼 것이다.
또한, 전압레벨 검출부(402)는 레벨 팔로워(401)의 출력 신호(A)를 게이트 입력으로 하고 접지전압단(VSS)과 접속된 엔모스 트랜지스터(NM)와 접지전압단(VSS)을 게이트 입력으로 하고 전원전압단(VDD)과 접속된 피모스 트랜지스터(PM)로 구현할 수 있다.
한편, 선택적 출력부(403)는 전압레벨 검출부(402)의 출력 신호(B) 및 오버 드라이빙 신호(ovdp)를 입력으로 하는 낸드 게이트(NAND) 및 낸드 게이트(NAND)의 출력신호를 반전시켜 선택적 출력부(403)의 최종 출력신호(C)로서 출력하기 위한 인버터(INV)로 구현된다.
도 4a 및 도 4b는 각각 도 3의 타이밍 다이어그램으로서, 이하 이를 참조하여 설명한다.
우선, 도 4a는 전원전압이 코어 전압과 전압 레벨의 차이가 크지 않아 전원전압으로의 오버드라이빙이 필요한 경우를 나타낸 그래프이다. 그리고, (AA)는 센스앰프 오버드라이빙 신호이고, (BB)는 센스앰프 오버드라이버 제어회로의 출력 신호이다.
여기서, 센스앰프 오버드라이빙 신호(A)는 전원전압인데, 전압 레벨일 1.6V로써 일반적으로 전압 레벨이 1.5V인 코어 전압과의 차이가 적다는 것을 확인할 수 있다.
레벨 팔로워(401)를 통해 대응 전압(A)이 출력되고 이는 전압레벨 검출부(402)에 입력되는데, 엔모스 트랜지스터(NM)의 문턱 전압값에 의해 턴온되지 못해 전압레벨 검출부(402)의 출력 신호(B)는 논리레벨 하이가 되어 선택적 출력부(403)는 오버 드라이빙 신호(ovdp)를 최종 출력신호(C)로서 그대로 출력한다. 따라서, 정상적인 비트라인 오버 드라이빙 동작이 수행되며, 외부 전원전압(VDD)이 상대적으로 낮기 때문에 비트라인 오버 드라이빙 동작이 되더라도 안정된 코어전압 레벨을 유지할 수 있게 된다.
다음으로, 도 4b는 전원전압이 코어 전압과 전압차이가 커서 전원전압으로의 오버드라이빙이 불필요한 경우를 나타낸 그래프이다.
그리고, (CC)는 센스앰프 오버드라이빙 신호이고, (DD)는 센스앰프 오버드라 이버 제어회로의 출력 신호이다.
여기서, 센스앰프 오버드라이빙 신호(A)는 전원전압 Vdd인데, 전압 레벨일 2.2V로써 일반적으로 전압 레벨이 1.5V인 코어 전압과의 차이가 크다는 것을 확인할 수 있다.
레벨 팔로워(401)를 통해 대응 전압(A)이 출력되고 이는 전압레벨 검출부(402)에 입력되는데, 엔모스 트랜지스터(NM)의 문턱 전압값에 의해 턴온되어 전압레벨 검출부(402)의 출력 신호(B)는 논리레벨 로우가 되어 선택적 출력부(403)는 오버 드라이빙 신호(ovdp)를 차단하여 최종 출력신호(C)를 논리레벨 로우로 비활성화시킨다. 이 경우에는 비트라인 오버 드라이빙 동작이 생략되고 노말 드라이빙이 수행되며, 결국 외부 전원전압(VDD)이 상대적으로 높은 환경에서 오버 드라이빙을 수행하는데 수반되는 코어전압 레벨의 과도한 상승을 근본적으로 방지할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.
또한, 전술한 실시예에서 레벨 팔로워를 구성하는 저항은 PMOS 트랜지스터, NMOS 트랜지스터와 같은 능동 소자로 대체할 수 있다.
또한, 전술한 실시예에서는 검출신호와 오버 드라이빙 신호를 논리곱하는 방식으로 선택적 출력부를 구현하였으나, 검출신호에 제어받아 오버 드라이빙 신호를 출력하는 트랜스미션 게이트와 래치를 사용하는 경우와 같이 오버 드라이빙 신호의 선택적 출력이 가능한 로직은 다양한 방식으로 구현할 수 있다.
또한, 전술한 실시예에서는 노말 드라이빙 전압으로 코어전압(Vcore)을, 오버 드라이빙 전압으로 외부 전원전압(VDD)을 사용하는 경우를 일례로 들어 설명하였으나, 노말 드라이빙 전압 및 오버 드라이빙 전압으로 어떤 전압을 사용하는 것과 관계없이 본 발명은 적용된다.
전술한 본 발명은 상대적으로 높은 외부 전원전압(VDD) 환경하에서의 비트라인 감지증폭기 구동시 오버 드라이빙 동작에 의해 코어전압단(Vcore)의 전압 레벨이 과도하게 상승하는 것을 방지할 수 있으며, 이에 따라 반도체 메모리 소자의 동작 특성 및 신뢰도를 개선할 수 있다.

Claims (7)

  1. 비트라인에 실린 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭수단;
    상기 비트라인 감지증폭수단의 풀업 전원라인을 노말 드라이빙 전압단에 걸린 전압으로 구동하기 위한 제1 구동수단;
    상기 노말 드라이빙 전압단을 오버 드라이빙 전압으로 구동하기 위한 제2 구동수단;
    액티브 커맨드에 응답하여 오버 드라이빙 구간을 정의하는 오버 드라이빙 신호를 생성하기 위한 오버 드라이빙 신호 생성수단;
    상기 오버 드라이빙 전압에 대하여 선형적으로 변화하는 대응 전압을 출력하기 위한 레벨 팔로윙수단;
    상기 대응 전압에 응답하여 상기 오버드라이빙 전압이 예정된 레벨보다 높은지를 감지하기 위한 전압레벨 검출수단; 및
    상기 전압레벨 검출부의 출력신호에 응답하여 상기 오버 드라이빙 신호를 선택적으로 출력하기 위한 선택적 출력수단을 구비하여,
    상기 선택적 출력수단의 출력신호로 상기 제2 구동수단을 제어하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 노말 드라이빙 전압단은 코어전압단(Vcore)이며, 상기 오버 드라이빙 전압은 외부 전원전압(VDD)인 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서,
    상기 레벨 팔로윙수단은,
    외부 전원전압단과 접지전압단 사이에 직렬로 접속된 제1 저항 및 제2 저항을 구비하며, 두 저항의 공통 접속 노드로 저항비에 따라 분배된 전압을 상기 대응 전압 출력하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제1항에 있어서,
    상기 전압레벨 검출수단은,
    상기 대응 전압을 게이트 입력으로 하고, 접지전원을 공급하는 접지전압단과 접속된 엔모스 트랜지스터; 및
    접지 전압을 게이트 입력으로 하고, 전원전압을 공급하는 전원전압단과 접속된 피모스 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제3항에 있어서,
    상기 선택적 출력수단은 상기 전압레벨 검출수단의 출력신호와 상기 오버 드라이빙 신호를 논리곱하기 위한 로직을 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서,
    상기 선택적 출력수단은,
    상기 전압레벨 검출수단의 출력신호 및 상기 오버 드라이빙 신호를 입력으로 하는 낸드 게이트; 및
    상기 낸드 게이트의 출력신호를 반전시켜 선택적 출력수단의 출력신호로서 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    상기 선택적 출력수단은,
    상기 전압레벨 검출수단의 출력신호에 제어받아 상기 오버 드라이빙 신호를 출력하기 위한 트랜스미션 게이트와,
    상기 트랜스미션 게이트의 출력신호를 래치하기 위한 래치수단을 구비하는 것을 특징으로 하는 반도체 메모리 소자.
KR1020050132504A 2005-09-28 2005-12-28 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법 KR100652797B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW095123936A TWI304991B (en) 2005-09-29 2006-06-30 Bit line control circuit for semiconductor memory device
US11/478,125 US7423911B2 (en) 2005-09-29 2006-06-30 Bit line control circuit for semiconductor memory device
TW095134512A TWI303440B (en) 2005-09-28 2006-09-19 Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
CN200610159397A CN100594555C (zh) 2005-09-28 2006-09-28 过驱动控制电路的感应放大器及其控制方法
US11/528,339 US7599243B2 (en) 2005-09-28 2006-09-28 Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
US12/187,841 US7800962B2 (en) 2005-09-29 2008-08-07 Bit line control circuit for semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050090911 2005-09-29
KR20050090911 2005-09-29

Publications (1)

Publication Number Publication Date
KR100652797B1 true KR100652797B1 (ko) 2006-12-01

Family

ID=37731717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132504A KR100652797B1 (ko) 2005-09-28 2005-12-28 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법

Country Status (3)

Country Link
KR (1) KR100652797B1 (ko)
CN (1) CN100545944C (ko)
TW (1) TWI304991B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780485B (zh) * 2012-07-27 2014-07-16 华南理工大学 一种用于混沌计算的可配置d锁存器
KR20170009477A (ko) * 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 구동신호 제어회로 및 구동장치
KR102414690B1 (ko) * 2017-11-30 2022-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
TWI304991B (en) 2009-01-01
CN1941190A (zh) 2007-04-04
CN100545944C (zh) 2009-09-30
TW200713305A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
KR100673903B1 (ko) 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자 및 그의 비트라인 감지증폭기 구동방법
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
JP2008010137A (ja) オーバードライブパルス発生器及びこれを備えるメモリ装置
US7800962B2 (en) Bit line control circuit for semiconductor memory device
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100402246B1 (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
KR100940265B1 (ko) 센스앰프 전원공급 회로
KR100917642B1 (ko) 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
JP5580179B2 (ja) 半導体装置
US7599243B2 (en) Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
US6928006B2 (en) Semiconductor memory device capable of reducing noise during operation thereof
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
US6456543B1 (en) Data input/output circuit for semiconductor memory device
JP3192709B2 (ja) 半導体記憶装置
KR100728960B1 (ko) 메모리 장치용 감지 증폭기의 구동 장치
KR100615087B1 (ko) 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치
KR100365432B1 (ko) 센스 앰프 구동 신호 발생기
KR100834390B1 (ko) 반도체 메모리 장치
KR100693782B1 (ko) 센스앰프 드라이버
KR100851920B1 (ko) 반도체 메모리 소자
CN113948127A (zh) 具有盖写锁存于感测放大器中的数据的驱动电路的装置
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee