KR100940265B1 - 센스앰프 전원공급 회로 - Google Patents

센스앰프 전원공급 회로 Download PDF

Info

Publication number
KR100940265B1
KR100940265B1 KR1020070110496A KR20070110496A KR100940265B1 KR 100940265 B1 KR100940265 B1 KR 100940265B1 KR 1020070110496 A KR1020070110496 A KR 1020070110496A KR 20070110496 A KR20070110496 A KR 20070110496A KR 100940265 B1 KR100940265 B1 KR 100940265B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
voltage
response
power supply
overdriving
Prior art date
Application number
KR1020070110496A
Other languages
English (en)
Other versions
KR20090044407A (ko
Inventor
박상일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110496A priority Critical patent/KR100940265B1/ko
Priority to US12/070,173 priority patent/US7751268B2/en
Publication of KR20090044407A publication Critical patent/KR20090044407A/ko
Application granted granted Critical
Publication of KR100940265B1 publication Critical patent/KR100940265B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 제어신호에 응답하여 오버드라이빙 구간에서 제1전압원을 공급하는 오버드라이빙부와, 상기 제어신호에 응답하여 오버드라이빙 구간에서 상기 제1전압원을 공급하고, 오버드라이빙 구간이 아닌 경우 제2전압원을 공급하는 스위칭부와, 인에이블 신호에 응답하여 상기 스위칭부에서 전달되는 전압원을 센스앰프로 공급하는 센스앰프 구동부를 포함하는 센스앰프 전원공급 회로에 관한 것이다.
센스앰프, 전압공급회로, 인에이블 신호

Description

센스앰프 전원공급 회로{SENSE AMPLIFIER POWER SUPPLY CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 센스앰프 전원공급 회로에 관한 것이다.
일반적으로 디램에서 전력소모를 줄이고, 디바이스의 신뢰성을 높이기 위하여 메모리 저장부 및 비트라인 센스앰프에 사용되는 전원은 외부 전압보다 낮은 내부 전원이다. 이때 가장 문제가 되는 것 중의 하나가 메모리 셀에서 흘러나온 아주 적은 양의 차지를 센싱하여 씨모스(CMOS) 레벨로 바꿔주기까지의 시간이 길어진다는 점이다.
이것을 개선하기 위하여 사용하는 방식이 비트라인 센스앰프 오버 드라이브 방식이다. 오버 드라이브란 초기에는 외부 전원인 VDD를 이용하여 센싱을 시작하여 내부전원 레벨이 될 때까지 사용하고, 그 이후는 내부전원으로 유지시키는 방식이다.
이와 같이 종래 기술은 비트라인 센싱 초기에는 VDD 레벨을 사용하고, 센싱 데이터 레벨이 내부전원(Vcore) 레벨로 되면 내부 전원인 코어전압으로 스위칭시키는 방식이다.
도 1 은 종래 기술에 의한 센스앰프 전원 공급 회로도이다.
도 1 에 도시한 바와 같이, 종래 기술은 제1인에이블 신호(SAP1)와, 제2인에이블 신호(SAP2)에 응답하여 구동하는 드라이버를 통해서 센스앰프의 비트라인을 디벨롭시키는데 사용된다.
그런데, 하이 테크놀로지로 갈수록 서브-홀 면적이 감소하고 있다. 제한된 면적 내에서 RTO 드라이빙 능력을 키우기 위해 SAP1/2 드라이버의 채널 폭을 원하는 만큼 키우기는 제한적이다.
결국 RTO 드라이빙 능력이 약해 스피드 파라미터인 tRCD에 영향을 끼칠 수 있다.
또한, 코어전압 노이즈가 주변 회로에 영향을 끼친다. 즉, 다시 말하면 도 1에 도시한 바와 같이, 인에이블 신호(SAP1)에 응답하여 오버 드라이빙 하고 나면 코어전압 레벨이 흔들린다. 결국, 코어전압을 사용하고 있는 딜레이 회로까지 영향을 끼쳐 코어전압 레벨이 흔들리면서 지연양도 변화되어 타이밍 마진 확보에 영향을 끼쳐 칩 특성에 영향을 끼치는 문제점이 있다.
본 발명은 비트라인과 비트바라인을 빠르게 디벨롭 시키기 위해 외부전압 오버 드라이버 방식을 사용함에 있어서 오버 드라이빙에 의한 코어전압 노이즈를 최소화할 수 있는 센스앰프 전원공급 회로를 제시한다.
이러한 본 발명은 제1인에이블 신호에 응답하여 제1전압원을 센스앰프로 공급하는 오버드라이빙부와, 제2인에이블 신호에 응답하여 제2전압원을 센스앰프로 공급하는 센스앰프 구동부와, 상기 제1인에이블 신호와 상기 제2인에이블 신호에 따라 선택적으로 상기 제1,2전압원을 센스앰프로 공급하는 스위칭부를 포함한다.
본 발명에서, 상기 스위칭부는 상기 제1인에이블 신호 활성화 시 상기 제1전압원을 센스앰프로 공급하고 상기 제2전압원은 차단하며, 상기 제2인에이블 신호 활성화 시 상기 제1전압원을 차단하고 상기 제2전압원은 센스앰프로 공급한다.
그리고, 본 발명은 제1인에이블 신호와 제2인에이블 신호에 응답하여 제1전압원과 제2전압원을 센스앰프로 공급하는 센스앰프 전원 공급부와, 상기 제1인에이블 신호와 상기 제2인에이블 신호에 따라 선택적으로 상기 제1,2전압원을 센스앰프로 공급하는 스위칭부를 포함한다.
본 발명에서, 상기 스위칭부는 상기 제1인에이블 신호 활성화 시 상기 제1전압원을 센스앰프로 공급하고 상기 제2전압원은 차단하며, 상기 제2인에이블 신호 활성화 시 상기 제1전압원을 차단하고 상기 제2전압원은 센스앰프로 공급한다.
이와 같이, 구성된 본 발명은 외부전압 오버 드라이빙하는 시점에 코어전원 전압 라인이 차단되기 때문에 외부전압 오버 드라이빙에 의한 노이즈가 외부에 영향을 끼치지 않아 안정적으로 외부전압 오버 드라이빙을 수행하므로 비트라인과 비트바라인을 안정적으로 디벨롭 시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한다.
도 2 와 도 3 은 본 발명에 의한 센스앰프 전원 공급 회로도이다.
도 2 에 도시한 바와 같이, 본 발명은 제1인에이블 신호(SAP1<0:2>)에 응답하여 오버드라이빙 구간에서 외부전원 전압(VDD)을 공급하는 오버드라이빙부(10)와, 제1인에이블 신호(SAP1<0:2>)에 응답하여 외부전원 전압(VDD) 또는 코어전원 전압(VCORE)을 선택적으로 공급하는 스위칭부(20)와, 제2인에이블 신호(SAP2<0:1>)에 응답하여 상기 스위칭부(20)에서 전달되는 외부전원 전압(VDD) 또는 코어전원 전압(VCORE)을 센스앰프로 공급하는 센스앰프 구동부를 포함한다.
상기 오버드라이빙부(10)는 상기 제1인에이블 신호(SAP1<0:2>)에 응답하여 외부전원 전압(VDD)을 센스앰프로 공급하는 제1드라이버(P1<0:1>)를 포함하고, 상기 센스앰프 구동부는 상기 제2인에이블 신호(SAP2<0:1>)에 응답하여 외부전원 전압(VDD) 또는 코어전원 전압(VCORE)을 센스앰프로 공급하는 제2드라이버(N1<0:1>)를 포함한다. 그리고, 상기 센스 앰프 구동부는 제3인에이블 신호(SAN<0:1>)에 응답하여 접지전원 전압(VSS)을 센스앰프로 공급하는 제3드라이버(N2<0:1>)를 포함한다.
한편, 상기 스위칭부(20)는 상기 제1인에이블 신호(SAP1<0:2>)가 하이레벨로 활성화되는 경우 상기 외부전원 전압(VDD)을 센스앰프 구동부로 공급하고, 코어전원 전압(VCORE)은 차단하며, 상기 제1인에이블 신호(SAP1<0:2>)가 로우레벨로 비활성화되는 경우 상기 외부전원 전압(VDD)을 차단하고 상기 코어전원 전압(VCORE)을 센스앰프 구동부로 공급하는 제4드라이버(P2<0:1>)를 포함한다.
여기서, 상기 제1드라이버(P1<0:1>)와 상기 제4드라이버(P2<0:1>)는 주변회로 영역(PERI)에 배치하고, 상기 제2드라이버(N1<0:1>)와 제3드라이버(N2<0:1>)는 서브-홀 영역(Sub-HOLE)에 배치하여 구성한다.
이하, 설명의 편의를 위해 도2에서 블록-0(BLOCK-0)의 좌측에 연결되는 센스앰프 구동부를 제1 센스앰프 구동부라 하고, 블록-0(BLOCK-0)의 우측에 연결되는 센스앰프 구동부를 제2 센스앰프 구동부라 하겠다. 도면에 도시되진 않았지만, 제1 센스앰프 구동부와 블록-0(BLOCK-0) 사이에는 제1 센스앰프(미도시)가 연결되고, 제2 센스앰프 구동부와 블록-0(BLOCK-0) 사이에는 제2 센스앰프(미도시)가 연결된다. 즉, 제1 센스앰프는 제1 센스앰프 구동부를 통해 외부전원 전압(VDD) 또는 코어전원 전압(VCORE)을 공급받고, 제2 센스앰프는 제2 센스앰프 구동부를 통해 외부전원 전압(VDD) 또는 코어전원 전압(VCORE)을 공급받는다.
한편, 상기 제1인에이블 신호(SAP1<0:2>)는 오버드라이빙시 하이레벨로 활성화되는 신호이고, 상기 제2인에이블 신호(SAP2<0:1>)는 대응되는 센스앰프가 연결된 셀 블록이 선택되는 경우 하이레벨로 활성화되는 신호이다. 또한, 상기 제3인에이블 신호(SAN<0:1>)는 대응되는 센스앰프가 연결된 셀 블록이 선택되는 경우 센스앰프에 접지전압(VSS)을 공급하기 위해 하이레벨로 활성화되는 신호이다. 예를 들어, SAP1<0>은 제2 센스앰프의 오버드라이빙 구간에서 하이레벨로 활성화되고, SAP1<1>는 제1 센스앰프의 오버드라이빙 구간에서 하이레벨로 활성화된다. 그리고, SAP2<0:1>는 제1 센스앰프와 제2 센스앰프가 연결된 블록-0(BLOCK-0)이 선택되는 경우 하이레벨로 활성화된다.
좀 더 상세히 설명하면, 도 3 에 도시한 바와 같이, X-CONTROL 블럭은 디램 동작에서 뱅크 액티브 신호를 받아서 블록 정보 신호(SAEN, SAP1b, SAP2b, MAT)를 출력하고, X-HOLE 영역은 상기 블록 정보 신호(SAEN, SAP1b, SAP2b, MAT)를 가지고 제1 내지 제3인에이블 신호(SAP1<0:2>, SAP2<0:1>, SAN<0:1>)를 발생시킨다.
먼저, 셀 블럭에 해당되는 곳의 셀 정보를 다룬다면 셀 데이터 정보를 디텍팅하기 위해 센스앰프의 BL/BLb를 디벨롭 시키야 한다. 이 BL/BLb를 "High", "Low"로 디벨롭하는데 사용되는 신호가 "RTO", "SB"가 된다.
여기서, BL/BLb의 빠른 디벨롭을 위해 "RTO" 에 코어전원 전압보다 전원 공급 능력이 강한 외부전원 전압을 사용하는 오버 드라이빙 방식을 사용한다.
본 발명에서는 제1드라이버(P1<0:1>)를 셀 어레이 영역 밖으로 배치하고, 코어전원 전압 노이즈를 최소화하기 위해 코어전원 전압을 블럭 단위로 분리할 수 있는 제4드라이버(P2<0:1>)를 구비한다. 이러한 제1드라이버(P1<0:1>)와 제4드라이버(P2<0:1>)는 블럭 정보 신호(SAEN, SAP1b, SAP2b, MAT)에 의해 생성된 제1 및 제2인에이블 신호(SAP1<0:2>,SAP2<0:1>)에 응답하여 오버드라이빙 여부와 코어전원 전압의 차단 여부를 결정한다.
예를 들어, 도 2와 도 3을 참조하여 블럭-0(BLOCK-0)의 워드라인이 선택되면 SAP1<0>, SAP1<1>은 "Low"에서 "High"로 바뀌면서 "A" 낸드 입력이 둘 다 "High"되면서 출력 전압은 "LOW"로 바뀐다. 결국, 오버 드라이빙을 하는 "C" 트랜지스터가 Turn-on되고 "B" 와 "B'" 트랜지스터의 게이트 입력은 "High"가 되어 코어전원 전압을 차단시킨다. 즉, 블록-0(BLOCK-0)의 워드라인이 선택되는 경우 SAP1<0:2>가 "High"가 되고, 블록-1(BLOCK-1)에 대응하는 SAP1<2>는 "Low"가 되므로, P1<0>와 P2<1>는 턴-온된다. 이때, SAP2<0:1>도 "High"가 되어 N1<0:1>가 턴-온되므로, 블록-0(BLOCK-0) 양측의 제1 센스앰프 구동부와 제2 센스앰프 구동부에는 턴-온된 P1<0>, P2<1> 및 N<0:1>을 통해 외부전원 전압(VDD)이 공급된다.
결국, 외부전압 오버 드라이빙하는 구간에 코어전원 전압 라인이 차단되기 때문에 외부전압 오버 드라이빙에 의한 노이즈가 외부로 영향을 끼치지 않는다. 이와 같이 본 발명은 안정적인 외부전압 오버 드라이빙을 하여 센스앰프는 비트라인과 비트바라인을 안정적으로 디벨롭 시킨다.
도 1 은 종래 기술에 의한 센스앰프 전원 공급 회로도이다.
도 2 와 도 3 은 본 발명에 의한 센스앰프 전원 공급 회로도이다.

Claims (12)

  1. 제1 전압원과 제1 노드 사이에 연결되어, 제어신호에 응답하여 오버드라이빙 구간에서 턴온되는 제1 스위치를 포함하는 오버드라이빙부;
    상기 제어신호에 응답하여 상기 오버드라이빙 구간에서 턴온되어 상기 제1 노드의 전압을 제2 노드로 전달하는 제2 스위치와, 상기 제어신호에 응답하여 상기 오버드라이빙 구간에서 턴오프되어 제2 전압원이 상기 제2 노드로 전달되는 것을 차단하는 제3 스위치를 포함하는 스위칭부; 및
    인에이블신호에 응답하여 상기 제2 노드의 전압을 센스앰프로 공급하는 센스앰프 구동부를 포함하는 센스앰프 전원공급 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 오버드라이빙부와 스위칭부는 주변회로 영역에 배치하고, 상기 센스앰 프 구동부는 서브-홀 영역에 배치하여 구성한 센스앰프 전원공급 회로.
  4. 제 1 항에 있어서,
    상기 제1전압원은 외부전원 전압이고, 상기 제2전압원은 코어전원 전압인 센스앰프 전원공급 회로.
  5. 제 1 항에 있어서,
    상기 제어신호는 오버드라이빙 구간에서 활성화되고, 상기 인에이블 신호는 상기 센스앰프가 연결된 셀 블록이 선택되는 경우 활성화되는 센스앰프 전원공급 회로.
  6. 제1 제어신호 및 제2 제어신호를 입력받아 논리연산을 수행하는 제1 논리부와, 제1 전압원과 제1 노드 사이에 연결되어 상기 제1 논리부의 출력신호에 응답하여 턴온되는 제1 스위치와, 상기 제2 제어신호 및 제3 제어신호를 입력받아 논리연산을 수행하는 제2 논리부와, 상기 제1 전압원과 제2 노드 사이에 연결되어 상기 제2 논리부의 출력신호에 응답하여 턴온되는 제2 스위치를 포함하는 오버드라이빙부;
    상기 제1 논리부의 출력신호에 응답하여 제1 센스앰프의 오버드라이빙 구간에서 턴온되어 상기 제2 노드의 전압을 제3 노드로 전달하는 제3 스위치와, 상기 제2 논리부의 출력신호에 응답하여 상기 오버드라이빙 구간에서 턴오프되어 제2 전압원이 상기 제3 노드로 전달되는 것을 차단하는 제3 스위치를 포함하는 스위칭부;
    제1 인에이블 신호에 응답하여 상기 제3 노드의 전압을 상기 제1 센스앰프로 공급하는 제1 센스앰프 구동부; 및
    제2 인에이블 신호에 응답하여 상기 제2 노드의 전압을 제2 센스앰프로 공급하는 제2 센스앰프 구동부를 포함하는 센스앰프 전원공급 회로.
  7. 제 6 항에 있어서,
    상기 제1 제어신호는 상기 제1 센스앰프의 오버드라이빙 구간에서 활성화되는 센스앰프 전원공급 회로.
  8. 제 6 항에 있어서,
    상기 제2 제어신호는 상기 제2 센스앰프의 오버드라이빙 구간에서 활성화되는 센스앰프 전원공급 회로.
  9. 제 6 항에 있어서,
    상기 오버드라이빙부와 스위칭부는 주변회로 영역에 배치하고, 상기 센스앰프 구동부는 서브-홀 영역에 배치하여 구성한 센스앰프 전원공급 회로.
  10. 제 6 항에 있어서,
    상기 제1전압원은 외부전원 전압이고, 상기 제2전압원은 코어전원 전압 레벨인 센스앰프 전원공급 회로.
  11. 제 6 항에 있어서,
    상기 제1인에이블 신호는 상기 제1 센스앰프가 연결된 셀 블록이 선택되는 경우 활성화되고, 상기 제2인에이블 신호는 상기 제2 센스앰프가 연결된 셀 블록이 선택되는 경우 활성화되는 센스앰프 전원공급 회로.
  12. 제 6 항에 있어서,
    상기 제1 센스앰프 및 제2 센스앰프는 동일한 셀 블록이 연결되는 센스앰프 전원공급 회로.
KR1020070110496A 2007-10-31 2007-10-31 센스앰프 전원공급 회로 KR100940265B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070110496A KR100940265B1 (ko) 2007-10-31 2007-10-31 센스앰프 전원공급 회로
US12/070,173 US7751268B2 (en) 2007-10-31 2008-02-14 Sense amplifier power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110496A KR100940265B1 (ko) 2007-10-31 2007-10-31 센스앰프 전원공급 회로

Publications (2)

Publication Number Publication Date
KR20090044407A KR20090044407A (ko) 2009-05-07
KR100940265B1 true KR100940265B1 (ko) 2010-02-04

Family

ID=40582632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110496A KR100940265B1 (ko) 2007-10-31 2007-10-31 센스앰프 전원공급 회로

Country Status (2)

Country Link
US (1) US7751268B2 (ko)
KR (1) KR100940265B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043731B1 (ko) * 2008-12-30 2011-06-24 주식회사 하이닉스반도체 반도체 메모리 장치
KR102645776B1 (ko) * 2016-11-18 2024-03-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
US10236036B2 (en) * 2017-05-09 2019-03-19 Micron Technology, Inc. Sense amplifier signal boost
KR20210142889A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치의 전압 공급 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081979A (ko) * 2002-04-15 2003-10-22 주식회사 하이닉스반도체 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브제어회로
KR100540484B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 라이트회복시간이 줄어든 메모리 장치
KR100691007B1 (ko) * 2005-05-11 2007-03-09 주식회사 하이닉스반도체 메모리 장치의 테스트 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155617B1 (ko) * 1995-09-15 1998-12-01 문정환 전원선 공유 센스 앰프
JPH09198865A (ja) * 1996-01-16 1997-07-31 Hitachi Ltd 半導体メモリ、半導体集積回路装置、制御回路、論理回路、および論理回路の特性を調節する方法
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
KR100546188B1 (ko) * 2003-05-24 2006-01-24 주식회사 하이닉스반도체 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법
KR20060011746A (ko) 2004-07-31 2006-02-03 정태웅 휴대폰
KR100586557B1 (ko) * 2005-04-01 2006-06-08 주식회사 하이닉스반도체 센스앰프 오버드라이빙 회로 및 반도체 장치
KR100652414B1 (ko) * 2005-06-10 2006-12-01 삼성전자주식회사 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081979A (ko) * 2002-04-15 2003-10-22 주식회사 하이닉스반도체 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브제어회로
KR100540484B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 라이트회복시간이 줄어든 메모리 장치
KR100691007B1 (ko) * 2005-05-11 2007-03-09 주식회사 하이닉스반도체 메모리 장치의 테스트 방법

Also Published As

Publication number Publication date
US20090109777A1 (en) 2009-04-30
KR20090044407A (ko) 2009-05-07
US7751268B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
US8964478B2 (en) Semiconductor device
JP5595236B2 (ja) 半導体装置
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
JP3903460B2 (ja) 電流センスアンプのセンシング利得の調節可能な半導体メモリ装置
KR100604660B1 (ko) 오버드라이버의 구동력을 조절하는 반도체 메모리 소자
KR20050023537A (ko) 기준셀을 사용하지 않는 ｖｓｓ／ｖｄｄ 비트라인프리차지 스킴을 갖는 반도체 메모리장치
KR100940265B1 (ko) 센스앰프 전원공급 회로
US7876635B2 (en) Sense amplifier driving control circuit and method
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
JP5580179B2 (ja) 半導体装置
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
US7525858B2 (en) Semiconductor memory device having local sense amplifier
KR20040022674A (ko) 반도체 메모리 장치 및 이 장치의 센스 증폭기
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR100562662B1 (ko) 반도체 기억 소자의 저전압용 센스 앰프 및 그의 구동 방법
US7417912B2 (en) Bit-line sense amplifier driver
JP3192709B2 (ja) 半導体記憶装置
KR100615087B1 (ko) 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치
KR100886182B1 (ko) 반도체 메모리 장치의 센스 앰프 및 이의 구동 방법
KR100365432B1 (ko) 센스 앰프 구동 신호 발생기
KR100612946B1 (ko) 반도체메모리소자
KR100728960B1 (ko) 메모리 장치용 감지 증폭기의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 11