JP3903460B2 - 電流センスアンプのセンシング利得の調節可能な半導体メモリ装置 - Google Patents
電流センスアンプのセンシング利得の調節可能な半導体メモリ装置 Download PDFInfo
- Publication number
- JP3903460B2 JP3903460B2 JP2001215054A JP2001215054A JP3903460B2 JP 3903460 B2 JP3903460 B2 JP 3903460B2 JP 2001215054 A JP2001215054 A JP 2001215054A JP 2001215054 A JP2001215054 A JP 2001215054A JP 3903460 B2 JP3903460 B2 JP 3903460B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- data input
- output line
- sensing
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特にデータ入出力ラインに連結された電流センスアンプの利得を調節可能な半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置は複数のメモリセルを備え、これらメモリセルにデータを貯蔵したり、貯蔵されたデータを読出す動作を行う。メモリセルのデータはビットラインを介してビットラインセンスアンプに伝送され、その電圧レベルが感知増幅される。
【０００３】
通常、ラス(/RAS)アクティブ命令によって１本のワードラインがイネーブルされると、これに連結された全てのメモリセルのデータが該当ビットラインに伝送される。イネーブルされたワードラインに連結されたメモリセルのデータはビットラインにチャージシェアリングされつつビットラインの電圧レベルを徐々に上昇/下降させる。これらビットラインに各々隣接したメモリセルのビットラインはいわゆる“相補ビットライン”と称されるが、相補ビットラインは初期ビットライン電圧としてプリチャージングされた電圧レベルを保つ。
【０００４】
したがって、ビットラインと相補ビットラインとは所定の電圧差を有してビットラインセンスアンプに連結され、ビットラインセンスアンプの動作によってその電圧差はさらに大きくなる。ビットラインセンスアンプの出力ライン、すなわちビットラインはカス(/CAS)アクティブ命令により活性化されるコラム選択回路によって選択され、データ入出力ラインと連結される。ここで、ラス(/RAS)アクティブ命令とカス(/CAS)アクティブ命令との間の時間をtRCD(/RAS to /CAS delay time)と称する。
データ入出力ラインに伝送されたビットラインセンスアンプの出力はデータラインセンスアンプ、例えば、電流センスアンプによって再び感知増幅された後、出力バッファを介してパッドに出力される。
【０００５】
図６はこのような従来の半導体メモリ装置の一部を示す図である。これを参照すれば、ビットラインセンスアンプ１１０によってセンシングされたビットラインBLと相補ビットライン/BLのデータはコラム選択信号CSLに応答してデータ入出力ライン対DIO、/DIOに各々伝送される。データ入出力ライン対DIO、/DIOは入出力MUX部１４０を介して電流センスアンプ１５０に連結される。電流センスアンプ１５０はデータラインセンスアンプの一種であって、データ入出力ライン対DIO、/DIOの電流を感知増幅してデータ入出力ライン対の電圧レベルを決定する。入出力MUX部１４０は電流センスアンプ１５０が２以上のメモリブロックに共有される場合、電流センスアンプ１５０を何れのメモリブロックに連結させるかを決定する。
【０００６】
データ入出力ライン対DIO、/DIOには電流源であるロードトランジスタ部１３０によって所定の電流i１、i２が各々供給される。例えば、ビットラインセンスアンプ１１０の動作結果、ビットラインBLの電圧レベルが論理ハイであり、相補ビットライン/BLの電圧レベルは論理ローである場合、ローディング信号LOADに応答して第１ロードトランジスタ１３１を介して流れる電流は第２ロードトランジスタ１３２のそれよりも小さい。なぜなら、第１ロードトランジスタ１３１のドレイン・ソース間電圧Vdsが第２ロードトランジスタ１３２のVdsより小さいために第１ロードトランジスタ１３１のドレイン・ソース間電圧Idsが第２ロードトランジスタ１３２のIdsより小さいからである。第１ロードトランジスタ１３１を介して流れる電流と第２ロードトランジスタ１３２を介して流れる電流とは、データ入出力ラインDIOと相補データ入出力ライン/DIOとに各々流れることになる。
【０００７】
図７は図６の電流センスアンプを具体的に示す回路図である。これを参照すれば、電流センスアンプ１５０はセンシングトランジスタ２０１、２０２とロード抵抗２０３、２０４及びスイッチングトランジスタ２０５を具備する。センシングトランジスタ２０１、２０２は同じ電気的特性を有し、ソースはデータ入出力ラインDIO、/DIOに各々連結され、そのゲートとドレインとは互いに交差接続されている。そして、それぞれのドレインは電流センスアンプ１５０の出力V１、V２となる。ロード抵抗２０３、２０４はダイオード接続されたトランジスタで構成され、同じ電気的特性、特に同じ抵抗値を有する。スイッチングトランジスタ２０５はセンシングイネーブル信号PIOSEの活性化に応答して、前述した図６のロードトランジスタ１３１、１３２によって供給される一定量の電流を接地に流す電流経路を提供する。
【０００８】
このような電流センスアンプ１５０の動作は次の通りである。まず、スイッチングトランジスタ２０５はセンシングイネーブル信号に応答してターンオンされた状態である。第１ロードトランジスタ１３１と第２ロードトランジスタ１３２とによって流れるデータ入出力ラインDIOの電流i１と相補データ入出力ライン/DIOの電流i２とは前述したようにビットラインセンスアンプの動作結果のビットラインBLと相補ビットライン/BLの電圧差によって相異なる。データ入出力ラインDIOの電流i１が相補データ入出力ライン/DIOの電流i２より小さい場合、第１出力電圧V１は下降し、第２出力電圧V２は上昇する。これはローディング抵抗２０３、２０４にかかる電圧値となり、電流センスアンプ１５０のセンシング結果となる。次いで、電流センスアンプ１５０の第１出力電圧V１と第２出力電圧V２とはラッチ型センスアンプに伝送され、その電圧レベルがラッチされることになる。
【０００９】
【発明が解決しようとする課題】
ところが、このような電流センスアンプ１５０は、tRCDの間にビットラインセンスアンプによってビットラインと相補ビットラインとの電圧差がある程度大きくなった後、その動作上安定化される。すなわち、図８に示すように、t２時間のビットラインと相補ビットラインとの電圧差が電流センスアンプ１５０のセンシングマージンのために適切である。もし、ビットラインと相補ビットラインとの電圧差がtRCDの間に大きくならない状態、すなわち、図８のt１時間で電流センスアンプ１５０が動作すると、電流センスアンプ１５０はデータ入出力ラインDIOと相補データライン/DIOとの電流差を感知増幅するのに長時間かかる。また、第１及び第２出力電圧V１、V２の差も小さくてラッチ型センスアンプの誤動作を誘発する恐れがある。
【００１０】
したがって、tRCDの間にビットラインと相補ビットラインとの電圧差が小さくても電流センスアンプの利得を調整してこの電圧差を安定的に感知増幅しうる半導体メモリ装置が必要とされる。
本発明の目的は、ビットラインと相補ビットラインとの電圧差が小さくてもこれを感知増幅しうる電流センスアンプを有する半導体メモリ装置を提供することである。
【００１１】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体メモリ装置は、複数のメモリセルが配列される多数のメモリバンクと、メモリセルのビットライン及び相補ビットラインのデータを感知増幅するビットラインセンスアンプと、ビットラインセンスアンプの出力を選択してデータ入出力ライン及び相補データ入出力ラインに伝送するコラム選択回路と、データ入出力ライン及び相補データ入出力ラインの電圧レベルによってデータ入出力ライン及び相補データ入出力ラインに電流を供給するロードトランジスタ部と、データ入出力ライン及び相補データ入出力ラインの電流差を感知増幅する電流センスアンプを具備する。
【００１２】
前記電流センスアンプは、データ入出力ラインと相補データ入出力ラインのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅するセンシングトランジスタと、センシングトランジスタのドレインに各々連結されるロード抵抗と、ロード抵抗の両端に並列に連結され、センシング信号に応答して電流経路を形成する付加抵抗と、センシングイネーブル信号に応答してデータ入出力ラインと相補データ入出力ラインとの電流を接地に流すスイッチングトランジスタを具備する。
【００１３】
他の形態の電流センスアンプは、データ入出力ラインと相補データ入出力ラインのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅するセンシングトランジスタと、センシングトランジスタのドレインに各々連結されるロード抵抗と、センシングトランジスタのドレインと接地との間に各々連結され、第１センシング信号及び第２センシング信号に応答する利得制御部と、ロード抵抗の両端に並列に連結され、利得制御部の出力に応答して電流経路を形成する付加抵抗と、センシングイネーブル信号に応答してデータ入出力ラインと相補データ入出力ラインの電流を接地に流すスイッチングトランジスタとを具備する。
【００１４】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施の形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付した図面に基づいて本発明の望ましい実施の形態を説明することによって、本発明を詳しく説明する。各図面において、同じ部材番号は同じ部材であることを示す。
【００１５】
図１は本発明の第１の実施の形態に係る電流センスアンプ４００を示す図面である。これを参照すれば、電流センスアンプ４００は図７の電流センスアンプ１５０とは異なって、第１ロード抵抗４０３の両端に第１付加抵抗４０５を、そして第２ロード抵抗４０４の両端に第２付加抵抗４０６をさらに具備する。第１及び第２付加抵抗４０５、４０６はセンシング信号SE１に応答するNMOSトランジスタで構成される。センシング信号SE１はビットラインセンスアンプの活性化時に、論理ハイレベルに活性化されて所定のパルス幅を有する信号である。
【００１６】
第１及び第２付加抵抗４０５、４０６は第１出力電圧V１と第２出力電圧V２のレベルによってその抵抗値が変化する。例えば、前述した第１出力電圧V１が下降し、第２出力電圧V２が上昇する場合に、低い第１出力電圧V１により第１付加抵抗４０５のVdsは小さくなり、高い第２出力電圧V２により第２付加抵抗４０６のVdsは大きくなる。図２に示すように、NMOSトランジスタの電気的特性は線形領域と飽和領域との境界でVdsが高くなると、ドレイン・ソース間の抵抗値rdsは大きくなり、Vdsが低くなるとrdsは小さくなる。したがって、低い第１出力電圧V１により第１付加抵抗４０５の抵抗値は小さくなり、高い第２出力電圧V２により第２付加抵抗４０６の抵抗値は大きくなる。
【００１７】
したがって、低い第１出力電圧V１は、第１ロード抵抗４０３と小さな抵抗値の第１付加抵抗４０５の並列接続関係によってその抵抗値がさらに低くなる。高い第２出力電圧V２は、第２ロード抵抗４０４と大きな抵抗値の第２付加抵抗４０６との並列関係によりその抵抗値がさらに高くなる。したがって、電流センスアンプ４００はその利得がさらに大きくなる。
【００１８】
本実施の形態の電流センスアンプ４００は、ビットラインセンスアンプが活性化される時、センシング信号ＳＥ１に応答する付加抵抗４０５、４０６を介する電流経路をさらに有する。これはビットラインセンスアンプによりビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でも、付加抵抗４０５、４０６を介する電流経路によって電流センスアンプの利得が大きくなるということを意味する。したがって、電流センスアンプ４００は、たとえビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でもその電圧差を感知増幅しうることを意味する。
【００１９】
図３は本発明の他の実施の形態に係る電流センスアンプ６００を示す図である。これを参照すれば、電流センスアンプ６００はセンシングトランジスタ６０１、６０２と、ロード抵抗６０３、６０４と、スイッチングトランジスタ６１３とを具備するという点で図７の電流センスアンプ１５０と同一である。但し、利得制御部６０５、６０９と付加抵抗６０８、６１２とをさらに具備するという点では異なる。
【００２０】
第１利得制御部６０５は第１制御トランジスタ６０６と第２制御トランジスタ６０７とを含む。第１制御トランジスタ６０６は第１センシング信号ＳＥ２に応答し、第２制御トランジスタ６０７は第２センシング信号ＳＥ３に応答して、第１付加抵抗６０８の抵抗値を調節する。第１センシング信号ＳＥ２はビットラインセンスアンプの活性化時に、論理ハイレベルに活性化されて所定のパルス幅を有する。第２センシング信号ＳＥ３は第１センシング信号の反転信号であって、第１センシング信号ＳＥ２が論理ハイレベルのパルス信号であるとき、第２センシング信号ＳＥ３は論理ローレベルのパルス信号である。
【００２１】
論理ハイレベルの第１センシング信号ＳＥ２に応答して第１制御トランジスタ６０６がターンオンされ、論理ローレベルの第２センシング信号ＳＥ３に応答して第２制御トランジスタ６０７がターンオフされる。ターンオンされた第１制御トランジスタ６０６は第１付加抵抗６０８を第１ロード抵抗６０３と同一のダイオード接続型トランジスタとして形成する。
【００２２】
次いで、電流センスアンプ６００はビットラインセンスアンプが活性化される時、ロード抵抗６０３と第１センシング信号ＳＥ２に応答した付加抵抗６０８とを介する２つの電流経路を有するが、この時、付加抵抗６０８を流れる電流は第１の実施の形態における図１の付加抵抗４０５を流れる電流に比べて小さい。これにより、電流センスアンプ６００でスイッチングトランジスタ６１３を流れる全体電流量は図１のスイッチングトランジスタ４０７を流れる全体電流量より小さい。したがって、電流センスアンプ６００はより大きな利得を有することになって、ビットラインセンスアンプによりビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でもビットラインと相補ビットラインとの電圧差を感知増幅しうる。
【００２３】
図４は図１及び図３のセンシング信号ＳＥ１、ＳＥ２が発生するタイミングを概略的に示す図である。これを参照すれば、ラス信号/RASのローレベルへの活性化とカス信号/CASのローレベルへの活性化後に、所定のバンク選択パルス信号が一定のパルス幅で発生する。このパルス幅はビットラインと相補ビットラインとがビットラインセンスアンプの動作によって完全には行われない区間、例えば図８のt１区間に該当する。選択されたバンクの読出し信号が論理ハイレベルに活性化されると所定のパルス幅、すなわちバンク選択パルス信号のパルス幅に該当するセンシング信号ＳＥ１、ＳＥ２が発生する。特に、センシング信号ＳＥ１、ＳＥ２は図５に示すセンシング信号発生回路によって発生する。
【００２４】
図５のセンシング信号発生回路８００は多数のバンクに共有される電流センスアンプを前提とする。Aバンク選択パルス信号とAバンク読出し信号とに応答する２-入力ANDゲート８０１の出力、Bバンク選択パルス信号とBバンク読出し信号とに応答する２-入力ANDゲート８０２の出力及びCバンク選択パルス信号とCバンク読出し信号とに応答する２-入力ANDゲート８０３の出力が３-入力ORゲート８０４に入力される。すなわち、各バンクに関する選択信号と読出し信号に対して生じる３-入力ORゲート８０４の出力がセンシング信号ＳＥ１又はＳＥ２となる。センシング信号ＳＥ１は図１のセンシング信号となり、センシング信号ＳＥ２は図３の第１センシング信号となる。
【００２５】
【発明の効果】
以上説明したように、本発明の電流センスアンプによれば、ビットラインセンスアンプの動作によりビットラインと相補ビットラインとの電圧差が完全に広がっていない区間でも、電流利得を調節してビットラインと相補ビットラインとの電圧差を感知増幅しうる。
本発明は図面に示された実施の形態に基づいて説明したが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施の形態が可能であることを理解しうる。したがって、本発明の真の保護範囲は特許請求の範囲の技術的思想によってのみ決まるべきである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流センスアンプを示す図である。
【図２】トランジスタの一般の電気的特性を示す図である。
【図３】本発明の第２の実施の形態に係る電流センスアンプを示す図である。
【図４】図１及び図３のセンシング信号が発生するタイミング図である。
【図５】図４のセンシング信号を発生させるセンシング信号発生回路を示す図である。
【図６】従来の電流センスアンプを含む半導体メモリ装置の一部を示す図である。
【図７】図６の電流センスアンプを示す図である。
【図８】図６のビットラインセンスアンプを示す動作波形図である。
【符号の説明】
４００ 電流センスアンプ
４０３ 第１ロード抵抗
４０４ 第２ロード抵抗
４０５ 第１付加抵抗
４０６ 第２付加抵抗
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特にデータ入出力ラインに連結された電流センスアンプの利得を調節可能な半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置は複数のメモリセルを備え、これらメモリセルにデータを貯蔵したり、貯蔵されたデータを読出す動作を行う。メモリセルのデータはビットラインを介してビットラインセンスアンプに伝送され、その電圧レベルが感知増幅される。
【０００３】
通常、ラス(/RAS)アクティブ命令によって１本のワードラインがイネーブルされると、これに連結された全てのメモリセルのデータが該当ビットラインに伝送される。イネーブルされたワードラインに連結されたメモリセルのデータはビットラインにチャージシェアリングされつつビットラインの電圧レベルを徐々に上昇/下降させる。これらビットラインに各々隣接したメモリセルのビットラインはいわゆる“相補ビットライン”と称されるが、相補ビットラインは初期ビットライン電圧としてプリチャージングされた電圧レベルを保つ。
【０００４】
したがって、ビットラインと相補ビットラインとは所定の電圧差を有してビットラインセンスアンプに連結され、ビットラインセンスアンプの動作によってその電圧差はさらに大きくなる。ビットラインセンスアンプの出力ライン、すなわちビットラインはカス(/CAS)アクティブ命令により活性化されるコラム選択回路によって選択され、データ入出力ラインと連結される。ここで、ラス(/RAS)アクティブ命令とカス(/CAS)アクティブ命令との間の時間をtRCD(/RAS to /CAS delay time)と称する。
データ入出力ラインに伝送されたビットラインセンスアンプの出力はデータラインセンスアンプ、例えば、電流センスアンプによって再び感知増幅された後、出力バッファを介してパッドに出力される。
【０００５】
図６はこのような従来の半導体メモリ装置の一部を示す図である。これを参照すれば、ビットラインセンスアンプ１１０によってセンシングされたビットラインBLと相補ビットライン/BLのデータはコラム選択信号CSLに応答してデータ入出力ライン対DIO、/DIOに各々伝送される。データ入出力ライン対DIO、/DIOは入出力MUX部１４０を介して電流センスアンプ１５０に連結される。電流センスアンプ１５０はデータラインセンスアンプの一種であって、データ入出力ライン対DIO、/DIOの電流を感知増幅してデータ入出力ライン対の電圧レベルを決定する。入出力MUX部１４０は電流センスアンプ１５０が２以上のメモリブロックに共有される場合、電流センスアンプ１５０を何れのメモリブロックに連結させるかを決定する。
【０００６】
データ入出力ライン対DIO、/DIOには電流源であるロードトランジスタ部１３０によって所定の電流i１、i２が各々供給される。例えば、ビットラインセンスアンプ１１０の動作結果、ビットラインBLの電圧レベルが論理ハイであり、相補ビットライン/BLの電圧レベルは論理ローである場合、ローディング信号LOADに応答して第１ロードトランジスタ１３１を介して流れる電流は第２ロードトランジスタ１３２のそれよりも小さい。なぜなら、第１ロードトランジスタ１３１のドレイン・ソース間電圧Vdsが第２ロードトランジスタ１３２のVdsより小さいために第１ロードトランジスタ１３１のドレイン・ソース間電圧Idsが第２ロードトランジスタ１３２のIdsより小さいからである。第１ロードトランジスタ１３１を介して流れる電流と第２ロードトランジスタ１３２を介して流れる電流とは、データ入出力ラインDIOと相補データ入出力ライン/DIOとに各々流れることになる。
【０００７】
図７は図６の電流センスアンプを具体的に示す回路図である。これを参照すれば、電流センスアンプ１５０はセンシングトランジスタ２０１、２０２とロード抵抗２０３、２０４及びスイッチングトランジスタ２０５を具備する。センシングトランジスタ２０１、２０２は同じ電気的特性を有し、ソースはデータ入出力ラインDIO、/DIOに各々連結され、そのゲートとドレインとは互いに交差接続されている。そして、それぞれのドレインは電流センスアンプ１５０の出力V１、V２となる。ロード抵抗２０３、２０４はダイオード接続されたトランジスタで構成され、同じ電気的特性、特に同じ抵抗値を有する。スイッチングトランジスタ２０５はセンシングイネーブル信号PIOSEの活性化に応答して、前述した図６のロードトランジスタ１３１、１３２によって供給される一定量の電流を接地に流す電流経路を提供する。
【０００８】
このような電流センスアンプ１５０の動作は次の通りである。まず、スイッチングトランジスタ２０５はセンシングイネーブル信号に応答してターンオンされた状態である。第１ロードトランジスタ１３１と第２ロードトランジスタ１３２とによって流れるデータ入出力ラインDIOの電流i１と相補データ入出力ライン/DIOの電流i２とは前述したようにビットラインセンスアンプの動作結果のビットラインBLと相補ビットライン/BLの電圧差によって相異なる。データ入出力ラインDIOの電流i１が相補データ入出力ライン/DIOの電流i２より小さい場合、第１出力電圧V１は下降し、第２出力電圧V２は上昇する。これはローディング抵抗２０３、２０４にかかる電圧値となり、電流センスアンプ１５０のセンシング結果となる。次いで、電流センスアンプ１５０の第１出力電圧V１と第２出力電圧V２とはラッチ型センスアンプに伝送され、その電圧レベルがラッチされることになる。
【０００９】
【発明が解決しようとする課題】
ところが、このような電流センスアンプ１５０は、tRCDの間にビットラインセンスアンプによってビットラインと相補ビットラインとの電圧差がある程度大きくなった後、その動作上安定化される。すなわち、図８に示すように、t２時間のビットラインと相補ビットラインとの電圧差が電流センスアンプ１５０のセンシングマージンのために適切である。もし、ビットラインと相補ビットラインとの電圧差がtRCDの間に大きくならない状態、すなわち、図８のt１時間で電流センスアンプ１５０が動作すると、電流センスアンプ１５０はデータ入出力ラインDIOと相補データライン/DIOとの電流差を感知増幅するのに長時間かかる。また、第１及び第２出力電圧V１、V２の差も小さくてラッチ型センスアンプの誤動作を誘発する恐れがある。
【００１０】
したがって、tRCDの間にビットラインと相補ビットラインとの電圧差が小さくても電流センスアンプの利得を調整してこの電圧差を安定的に感知増幅しうる半導体メモリ装置が必要とされる。
本発明の目的は、ビットラインと相補ビットラインとの電圧差が小さくてもこれを感知増幅しうる電流センスアンプを有する半導体メモリ装置を提供することである。
【００１１】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体メモリ装置は、複数のメモリセルが配列される多数のメモリバンクと、メモリセルのビットライン及び相補ビットラインのデータを感知増幅するビットラインセンスアンプと、ビットラインセンスアンプの出力を選択してデータ入出力ライン及び相補データ入出力ラインに伝送するコラム選択回路と、データ入出力ライン及び相補データ入出力ラインの電圧レベルによってデータ入出力ライン及び相補データ入出力ラインに電流を供給するロードトランジスタ部と、データ入出力ライン及び相補データ入出力ラインの電流差を感知増幅する電流センスアンプを具備する。
【００１２】
前記電流センスアンプは、データ入出力ラインと相補データ入出力ラインのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅するセンシングトランジスタと、センシングトランジスタのドレインに各々連結されるロード抵抗と、ロード抵抗の両端に並列に連結され、センシング信号に応答して電流経路を形成する付加抵抗と、センシングイネーブル信号に応答してデータ入出力ラインと相補データ入出力ラインとの電流を接地に流すスイッチングトランジスタを具備する。
【００１３】
他の形態の電流センスアンプは、データ入出力ラインと相補データ入出力ラインのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅するセンシングトランジスタと、センシングトランジスタのドレインに各々連結されるロード抵抗と、センシングトランジスタのドレインと接地との間に各々連結され、第１センシング信号及び第２センシング信号に応答する利得制御部と、ロード抵抗の両端に並列に連結され、利得制御部の出力に応答して電流経路を形成する付加抵抗と、センシングイネーブル信号に応答してデータ入出力ラインと相補データ入出力ラインの電流を接地に流すスイッチングトランジスタとを具備する。
【００１４】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施の形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付した図面に基づいて本発明の望ましい実施の形態を説明することによって、本発明を詳しく説明する。各図面において、同じ部材番号は同じ部材であることを示す。
【００１５】
図１は本発明の第１の実施の形態に係る電流センスアンプ４００を示す図面である。これを参照すれば、電流センスアンプ４００は図７の電流センスアンプ１５０とは異なって、第１ロード抵抗４０３の両端に第１付加抵抗４０５を、そして第２ロード抵抗４０４の両端に第２付加抵抗４０６をさらに具備する。第１及び第２付加抵抗４０５、４０６はセンシング信号SE１に応答するNMOSトランジスタで構成される。センシング信号SE１はビットラインセンスアンプの活性化時に、論理ハイレベルに活性化されて所定のパルス幅を有する信号である。
【００１６】
第１及び第２付加抵抗４０５、４０６は第１出力電圧V１と第２出力電圧V２のレベルによってその抵抗値が変化する。例えば、前述した第１出力電圧V１が下降し、第２出力電圧V２が上昇する場合に、低い第１出力電圧V１により第１付加抵抗４０５のVdsは小さくなり、高い第２出力電圧V２により第２付加抵抗４０６のVdsは大きくなる。図２に示すように、NMOSトランジスタの電気的特性は線形領域と飽和領域との境界でVdsが高くなると、ドレイン・ソース間の抵抗値rdsは大きくなり、Vdsが低くなるとrdsは小さくなる。したがって、低い第１出力電圧V１により第１付加抵抗４０５の抵抗値は小さくなり、高い第２出力電圧V２により第２付加抵抗４０６の抵抗値は大きくなる。
【００１７】
したがって、低い第１出力電圧V１は、第１ロード抵抗４０３と小さな抵抗値の第１付加抵抗４０５の並列接続関係によってその抵抗値がさらに低くなる。高い第２出力電圧V２は、第２ロード抵抗４０４と大きな抵抗値の第２付加抵抗４０６との並列関係によりその抵抗値がさらに高くなる。したがって、電流センスアンプ４００はその利得がさらに大きくなる。
【００１８】
本実施の形態の電流センスアンプ４００は、ビットラインセンスアンプが活性化される時、センシング信号ＳＥ１に応答する付加抵抗４０５、４０６を介する電流経路をさらに有する。これはビットラインセンスアンプによりビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でも、付加抵抗４０５、４０６を介する電流経路によって電流センスアンプの利得が大きくなるということを意味する。したがって、電流センスアンプ４００は、たとえビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でもその電圧差を感知増幅しうることを意味する。
【００１９】
図３は本発明の他の実施の形態に係る電流センスアンプ６００を示す図である。これを参照すれば、電流センスアンプ６００はセンシングトランジスタ６０１、６０２と、ロード抵抗６０３、６０４と、スイッチングトランジスタ６１３とを具備するという点で図７の電流センスアンプ１５０と同一である。但し、利得制御部６０５、６０９と付加抵抗６０８、６１２とをさらに具備するという点では異なる。
【００２０】
第１利得制御部６０５は第１制御トランジスタ６０６と第２制御トランジスタ６０７とを含む。第１制御トランジスタ６０６は第１センシング信号ＳＥ２に応答し、第２制御トランジスタ６０７は第２センシング信号ＳＥ３に応答して、第１付加抵抗６０８の抵抗値を調節する。第１センシング信号ＳＥ２はビットラインセンスアンプの活性化時に、論理ハイレベルに活性化されて所定のパルス幅を有する。第２センシング信号ＳＥ３は第１センシング信号の反転信号であって、第１センシング信号ＳＥ２が論理ハイレベルのパルス信号であるとき、第２センシング信号ＳＥ３は論理ローレベルのパルス信号である。
【００２１】
論理ハイレベルの第１センシング信号ＳＥ２に応答して第１制御トランジスタ６０６がターンオンされ、論理ローレベルの第２センシング信号ＳＥ３に応答して第２制御トランジスタ６０７がターンオフされる。ターンオンされた第１制御トランジスタ６０６は第１付加抵抗６０８を第１ロード抵抗６０３と同一のダイオード接続型トランジスタとして形成する。
【００２２】
次いで、電流センスアンプ６００はビットラインセンスアンプが活性化される時、ロード抵抗６０３と第１センシング信号ＳＥ２に応答した付加抵抗６０８とを介する２つの電流経路を有するが、この時、付加抵抗６０８を流れる電流は第１の実施の形態における図１の付加抵抗４０５を流れる電流に比べて小さい。これにより、電流センスアンプ６００でスイッチングトランジスタ６１３を流れる全体電流量は図１のスイッチングトランジスタ４０７を流れる全体電流量より小さい。したがって、電流センスアンプ６００はより大きな利得を有することになって、ビットラインセンスアンプによりビットラインと相補ビットラインとの電圧差がある程度大きくならない状態でもビットラインと相補ビットラインとの電圧差を感知増幅しうる。
【００２３】
図４は図１及び図３のセンシング信号ＳＥ１、ＳＥ２が発生するタイミングを概略的に示す図である。これを参照すれば、ラス信号/RASのローレベルへの活性化とカス信号/CASのローレベルへの活性化後に、所定のバンク選択パルス信号が一定のパルス幅で発生する。このパルス幅はビットラインと相補ビットラインとがビットラインセンスアンプの動作によって完全には行われない区間、例えば図８のt１区間に該当する。選択されたバンクの読出し信号が論理ハイレベルに活性化されると所定のパルス幅、すなわちバンク選択パルス信号のパルス幅に該当するセンシング信号ＳＥ１、ＳＥ２が発生する。特に、センシング信号ＳＥ１、ＳＥ２は図５に示すセンシング信号発生回路によって発生する。
【００２４】
図５のセンシング信号発生回路８００は多数のバンクに共有される電流センスアンプを前提とする。Aバンク選択パルス信号とAバンク読出し信号とに応答する２-入力ANDゲート８０１の出力、Bバンク選択パルス信号とBバンク読出し信号とに応答する２-入力ANDゲート８０２の出力及びCバンク選択パルス信号とCバンク読出し信号とに応答する２-入力ANDゲート８０３の出力が３-入力ORゲート８０４に入力される。すなわち、各バンクに関する選択信号と読出し信号に対して生じる３-入力ORゲート８０４の出力がセンシング信号ＳＥ１又はＳＥ２となる。センシング信号ＳＥ１は図１のセンシング信号となり、センシング信号ＳＥ２は図３の第１センシング信号となる。
【００２５】
【発明の効果】
以上説明したように、本発明の電流センスアンプによれば、ビットラインセンスアンプの動作によりビットラインと相補ビットラインとの電圧差が完全に広がっていない区間でも、電流利得を調節してビットラインと相補ビットラインとの電圧差を感知増幅しうる。
本発明は図面に示された実施の形態に基づいて説明したが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施の形態が可能であることを理解しうる。したがって、本発明の真の保護範囲は特許請求の範囲の技術的思想によってのみ決まるべきである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流センスアンプを示す図である。
【図２】トランジスタの一般の電気的特性を示す図である。
【図３】本発明の第２の実施の形態に係る電流センスアンプを示す図である。
【図４】図１及び図３のセンシング信号が発生するタイミング図である。
【図５】図４のセンシング信号を発生させるセンシング信号発生回路を示す図である。
【図６】従来の電流センスアンプを含む半導体メモリ装置の一部を示す図である。
【図７】図６の電流センスアンプを示す図である。
【図８】図６のビットラインセンスアンプを示す動作波形図である。
【符号の説明】
４００ 電流センスアンプ
４０３ 第１ロード抵抗
４０４ 第２ロード抵抗
４０５ 第１付加抵抗
４０６ 第２付加抵抗
Claims (6)
- 相補ビットライン対からデータ入出力ラインと相補データ入出力ラインとからなる相補データ入出力ライン対に伝達されたメモリセルデータを感知増幅する電流センスアンプにおいて、
前記相補データ入出力ライン対のそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、前記相補データ入出力ライン対間の電流差を感知増幅する一対のセンシングトランジスタと、
前記一対のセンシングトランジスタの各ドレインに一端が連結される一対のロード抵抗と、
前記一対のロード抵抗の各両端にそのソースとドレインとが並列に連結され、そのゲートにビットラインセンシング信号が供給される一対の付加トランジスタと、
前記一対のロード抵抗の共通接続された他端にドレインが連結され、ソースが接地に連結され、ゲートにセンシングイネーブル信号が供給されるスイッチングトランジスタとを備え、
前記ビットラインセンシング信号は、ビットラインセンスアンプの活性化時に発生され、前記相補データ入出力ライン対の電圧差が所定の大きさになるまでの期間だけパルス信号として出力され、前記一対の付加トランジスタのドレイン・ソース間に電流経路を形成し、
前記スイッチングトランジスタは、前記センシングイネーブル信号に応答して、前記相補データ入出力ライン対を流れる電流を接地に流すことを特徴とする電流センスアンプ。 - 前記一対のロード抵抗は、それぞれダイオード接続されたトランジスタであることを特徴とする請求項１に記載の電流センスアンプ。
- 相補ビットライン対からデータ入出力ラインと相補データ入出力ラインとからなる相補データ入出力ライン対に伝達されたメモリセルデータを感知増幅する電流センスアンプにおいて、
前記相補データ入出力ライン対のそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、前記相補データ入出力ライン対間の電流差を感知増幅する一対のセンシングトランジスタと、
前記一対のセンシングトランジスタの各ドレインに一端が連結される一対のロード抵抗と、
前記一対のロード抵抗の各両端にソースとドレインとが並列に連結される一対の付加トランジスタと、
前記付加トランジスタのドレインとゲートとにそのドレインとソースとが並列に連結され、そのゲートに第１ビットラインセンシング信号が供給される一対の第１トランジスタと、
前記付加トランジスタのゲートにそのドレイン連結され、そのソースが接地に連結され、そのゲートに前記第１ビットラインセンシング信号の反転信号である第２ビットラインセンシング信号が供給される一対の第２トランジスタと、
前記一対のロード抵抗の共通接続された他端にドレインが連結され、ソースが接地に連結され、ゲートにセンシングイネーブル信号が供給されるスイッチングトランジスタとを備え、
前記第１及び第２ビットラインセンシング信号は、ビットラインセンスアンプの活性化時に発生され、前記相補データ入出力ライン対の電圧差が所定の大きさになるまでの期間だけパルス信号として出力され、前記一対の付加トランジスタのドレイン・ソース間の電流経路を形成し、
前記スイッチングトランジスタは、前記センシングイネーブル信号に応答して、前記相補データ入出力ライン対を流れる電流を接地に流すことを特徴とする電流センスアンプ。 - 前記一対のロード抵抗は、それぞれダイオード接続されたトランジスタであることを特徴とする請求項３に記載の電流センスアンプ。
- 複数個のメモリセルが配列される多数のメモリバンクと、
前記メモリセルのビットライン及び相補ビットラインのデータを感知増幅するビットラインセンスアンプと、
前記ビットラインセンスアンプの出力を選択してデータ入出力ライン及び相補データ入出力ラインに伝送するコラム選択回路と、
前記データ入出力ライン及び前記相補データ入出力ラインの電圧レベルによって前記データ入出力ライン及び前記相補データ入出力ラインに電流を供給するロードトランジスタ部と、
前記データ入出力ラインと前記相補データ入出力ラインとからなる相補データ入出力ライン対の電流差を感知増幅する電流センスアンプとを備え、
前記電流センスアンプは、
前記相補データ入出力ライン対のそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、前記相補データ入出力ライン対間の電流差を感知増幅する一対のセンシングトランジスタと、
前記一対のセンシングトランジスタの各ドレインに一端が連結される一対のロード抵抗と、
前記一対のロード抵抗の各両端にそのソースとドレインとが並列に連結され、そのゲートにビットラインセンシング信号が供給される一対の付加トランジスタと、
前記一対のロード抵抗の共通接続された他端にドレインが連結され、ソースが接地に連結され、ゲートにセンシングイネーブル信号が供給されるスイッチングトランジスタとを備え、
前記ビットラインセンシング信号は、ビットラインセンスアンプの活性化時に発生され、前記相補データ入出力ライン対の電圧差が所定の大きさになるまでの期間だけパルス信号として出力され、前記一対の付加トランジスタのドレイン・ソース間に電流経路を形成し、
前記スイッチングトランジスタは、前記センシングイネーブル信号に応答して、前記相補データ入出力ライン対を流れる電流を接地に流すことを特徴とする半導体メモリ装置。 - 複数個のメモリセルが配列される多数のメモリバンクと、
前記メモリセルのビットライン及び相補ビットラインのデータを感知増幅するビットラインセンスアンプと、
前記ビットラインセンスアンプの出力を選択してデータ入出力ライン及び相補データ入出力ラインに伝送するコラム選択回路と、
前記データ入出力ライン及び前記相補データ入出力ラインの電圧レベルによって前記データ入出力ライン及び前記相補データ入出力ラインに電流を供給するロードトランジスタ部と、
前記データ入出力ラインと前記相補データ入出力ラインとからなる相補データ入出力ライン対の電流差を感知増幅する電流センスアンプとを備え、
前記電流センスアンプは、
前記相補データ入出力ライン対のそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、前記相補データ入出力ライン対間の電流差を感知増幅する一対のセンシングトランジスタと、
前記一対のセンシングトランジスタの各ドレインに一端が連結される一対のロード抵抗と、
前記一対のロード抵抗の各両端にソースとドレインとが並列に連結される一対の付加トランジスタと、
前記付加トランジスタのドレインとゲートとにそのドレインとソースとが並列に連結され、そのゲートに第１ビットラインセンシング信号が供給される一対の第１トランジスタと、
前記付加トランジスタのゲートにそのドレイン連結され、そのソースが接地に連結され、そのゲートに前記第１ビットラインセンシング信号の反転信号である第２ビットラインセンシング信号が供給される一対の第２トランジスタと、
前記一対のロード抵抗の共通接続された他端にドレインが連結され、ソースが接地に連結され、ゲートにセンシングイネーブル信号が供給されるスイッチングトランジスタとを備え、
前記第１及び第２ビットラインセンシング信号は、ビットラインセンスアンプの活性化時に発生され、前記相補データ入出力ライン対の電圧差が所定の大きさになるまでの期間だけパルス信号として出力され、前記一対の付加トランジスタのドレイン・ソース間の電流経路を形成し、
前記スイッチングトランジスタは、前記センシングイネーブル信号に応答して、前記相補データ入出力ライン対を流れる電流を接地に流すことを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000040990A KR100355235B1 (ko) | 2000-07-18 | 2000-07-18 | 전류센스앰프의 센싱 이득을 조절 할 수 있는 반도체메모리 장치 |
| KR2000P-40990 | 2000-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002117678A JP2002117678A (ja) | 2002-04-19 |
| JP3903460B2 true JP3903460B2 (ja) | 2007-04-11 |
Family
ID=19678440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001215054A Expired - Fee Related JP3903460B2 (ja) | 2000-07-18 | 2001-07-16 | 電流センスアンプのセンシング利得の調節可能な半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6396310B2 (ja) |
| JP (1) | JP3903460B2 (ja) |
| KR (1) | KR100355235B1 (ja) |
| TW (1) | TW508906B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360405B1 (ko) * | 2000-08-09 | 2002-11-13 | 삼성전자 주식회사 | 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치 |
| DE10162277C2 (de) * | 2001-12-19 | 2003-11-20 | Xignal Technologies Ag | Schaltungsanordnung zum zeitdiskreten Vergleich von Signalen |
| US7023243B2 (en) * | 2002-05-08 | 2006-04-04 | University Of Southern California | Current source evaluation sense-amplifier |
| US6812746B2 (en) | 2002-11-12 | 2004-11-02 | Micron Technology, Inc. | Method and apparatus for amplifying a regulated differential signal to a higher voltage |
| US7123530B2 (en) * | 2003-10-09 | 2006-10-17 | Micron Technology, Inc. | AC sensing for a resistive memory |
| JP4159095B2 (ja) * | 2003-12-03 | 2008-10-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気記憶装置 |
| KR100558571B1 (ko) | 2004-03-03 | 2006-03-13 | 삼성전자주식회사 | 반도체 메모리 장치의 전류 센스앰프 회로 |
| US7616513B1 (en) * | 2004-10-29 | 2009-11-10 | Cypress Semiconductor Corporation | Memory device, current sense amplifier, and method of operating the same |
| US7956641B1 (en) | 2005-04-28 | 2011-06-07 | Cypress Semiconductor Corporation | Low voltage interface circuit |
| KR101311726B1 (ko) * | 2007-07-06 | 2013-09-26 | 삼성전자주식회사 | 센스 앰프 회로, 이를 포함하는 반도체 메모리 장치 및신호 증폭 방법 |
| TWI426524B (zh) * | 2009-04-03 | 2014-02-11 | Ememory Technology Inc | 具有補償電路之感測放大器 |
| US8289796B2 (en) | 2010-01-26 | 2012-10-16 | Micron Technology, Inc. | Sense amplifier having loop gain control |
| US8705304B2 (en) * | 2010-03-26 | 2014-04-22 | Micron Technology, Inc. | Current mode sense amplifier with passive load |
| US8283950B2 (en) | 2010-08-11 | 2012-10-09 | Micron Technology, Inc. | Delay lines, amplifier systems, transconductance compensating systems and methods of compensating |
| US8810281B2 (en) | 2011-07-26 | 2014-08-19 | Micron Technology, Inc. | Sense amplifiers including bias circuits |
| US9343146B2 (en) * | 2012-01-10 | 2016-05-17 | Micron Technology, Inc. | Apparatuses and methods for low power current mode sense amplification |
| US10038005B1 (en) | 2017-06-12 | 2018-07-31 | Sandisk Technologies Llc | Sense circuit having bit line clamp transistors with different threshold voltages for selectively boosting current in NAND strings |
| TWI646549B (zh) * | 2018-04-12 | 2019-01-01 | 華邦電子股份有限公司 | 輸出入多工器 |
| US10706941B1 (en) | 2019-04-01 | 2020-07-07 | Sandisk Technologies Llc | Multi-state programming in memory device with loop-dependent bit line voltage during verify |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132576A (en) * | 1990-11-05 | 1992-07-21 | Ict International Cmos Technology, Inc. | Sense amplifier having load device providing improved access time |
| JP3346044B2 (ja) * | 1994-09-05 | 2002-11-18 | 富士通株式会社 | センスアンプ |
| US5508643A (en) * | 1994-11-16 | 1996-04-16 | Intel Corporation | Bitline level insensitive sense amplifier |
| KR0142952B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 반도체 메모리장치의 감지증폭기 회로 |
| KR0164394B1 (ko) * | 1995-09-11 | 1999-02-18 | 김광호 | 반도체 메모리 장치의 데이타 패스 제어회로 |
| KR0157291B1 (ko) * | 1995-11-20 | 1998-12-01 | 김광호 | 전류센스앰프를 갖는 반도체 메모리 장치의 전류센싱회로 |
| KR100486221B1 (ko) * | 1997-11-18 | 2005-09-30 | 삼성전자주식회사 | 입출력라인을공유한복수개의메모리뱅크를구비한메모리장치 |
| KR100355222B1 (ko) * | 1998-12-28 | 2003-02-19 | 삼성전자 주식회사 | 빠른감지속도와높은전원전압마진을갖는전류감지증폭기 |
| KR100322539B1 (ko) * | 1999-07-10 | 2002-03-18 | 윤종용 | 반도체 집적회로의 감지 증폭장치 |
-
2000
- 2000-07-18 KR KR1020000040990A patent/KR100355235B1/ko not_active IP Right Cessation
-
2001
- 2001-07-09 TW TW090116698A patent/TW508906B/zh not_active IP Right Cessation
- 2001-07-11 US US09/903,128 patent/US6396310B2/en not_active Expired - Lifetime
- 2001-07-16 JP JP2001215054A patent/JP3903460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007608A (ko) | 2002-01-29 |
| JP2002117678A (ja) | 2002-04-19 |
| TW508906B (en) | 2002-11-01 |
| KR100355235B1 (ko) | 2002-10-11 |
| US20020011876A1 (en) | 2002-01-31 |
| US6396310B2 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3903460B2 (ja) | 電流センスアンプのセンシング利得の調節可能な半導体メモリ装置 | |
| US7619935B2 (en) | Memory device with separate read and write gate voltage controls | |
| US7626877B2 (en) | Low voltage sense amplifier and sensing method | |
| US7504695B2 (en) | SRAM memory cell and method for compensating a leakage current flowing into the SRAM memory cell | |
| KR100322540B1 (ko) | 입출력 센스앰프가 차지하는 면적을 최소화하는 메모리 장치 | |
| US7590019B2 (en) | Low voltage data path and current sense amplifier | |
| US7139185B2 (en) | FeRAM having common main bit line | |
| US7567469B2 (en) | Over driving pulse generator | |
| KR0129790B1 (ko) | 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치 | |
| KR100881197B1 (ko) | 프리차지 시간을 감소시키는 반도체 메모리 장치 | |
| US4766333A (en) | Current sensing differential amplifier | |
| KR980011417A (ko) | 네가티브 피드백 수단을 갖는 래치타입 감지 증폭부 | |
| US6944066B1 (en) | Low voltage data path and current sense amplifier | |
| KR100322541B1 (ko) | 입출력 라인쌍 등화회로 및 이를 구비한 메모리 장치 | |
| US5751642A (en) | Voltage control circuit for input and output lines of semiconductor memory device | |
| KR100263256B1 (ko) | 광범위한 범위의 전력 공급 전압에 걸쳐 작동할 수 있는 자체 차단형 센스 증폭기 | |
| KR100763247B1 (ko) | 로컬 센스앰프를 갖는 반도체 메모리 장치 | |
| KR100940265B1 (ko) | 센스앰프 전원공급 회로 | |
| JP4440558B2 (ja) | 半導体メモリー装置 | |
| KR100615087B1 (ko) | 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치 | |
| KR20070073426A (ko) | 선택적으로 증폭단을 조절하는 데이터 라인 센스 앰프 | |
| KR100564557B1 (ko) | 전류 센스 앰프를 구비한 메모리장치 | |
| KR100863034B1 (ko) | 반도체 메모리 장치의 전원 레벨 제어 회로 | |
| KR100576829B1 (ko) | 반도체 메모리 장치 및 이 장치의 프리차아지 신호 발생회로 | |
| KR0170519B1 (ko) | 반도체 메모리 장치의 전류 감지 증폭기 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |