KR0155617B1 - 전원선 공유 센스 앰프 - Google Patents

전원선 공유 센스 앰프 Download PDF

Info

Publication number
KR0155617B1
KR0155617B1 KR1019950030188A KR19950030188A KR0155617B1 KR 0155617 B1 KR0155617 B1 KR 0155617B1 KR 1019950030188 A KR1019950030188 A KR 1019950030188A KR 19950030188 A KR19950030188 A KR 19950030188A KR 0155617 B1 KR0155617 B1 KR 0155617B1
Authority
KR
South Korea
Prior art keywords
power
switching transistor
power supply
vss
sense amplifier
Prior art date
Application number
KR1019950030188A
Other languages
English (en)
Other versions
KR970017638A (ko
Inventor
전준현
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950030188A priority Critical patent/KR0155617B1/ko
Priority to US08/648,276 priority patent/US5666074A/en
Priority to JP8147373A priority patent/JP2770940B2/ja
Publication of KR970017638A publication Critical patent/KR970017638A/ko
Application granted granted Critical
Publication of KR0155617B1 publication Critical patent/KR0155617B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명에 따른 전원선 공유 센스 앰프는 두개 이상의 메모리셀 블럭을 가진 반도체 메모리 소자의 센스 앰프에 전원을 공급하기 위한 전원공급회로로서, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제1 Vcc 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vss 전원을 공급하는 제2 Vss 전원라인을 서로 연결하여 만든 제1 전원폐회로와, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vss 전원을 공급하는 제1 Vss 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제2 Vcc 전원라인을 서로 연결하여 만든 제2 전원폐회로와, 제1전원폐회로에 Vcc 전원을 공급하기 위한 제1스위칭트랜지스터와, 제1전원폐회로에 Vss 전원을 공급하기 위한 제2스위칭트랜지스터와, 제2전원폐회로에 Vcc 전원을 공급하기 위한 제3스위칭트랜지스터와, 제2전원폐회로에 Vss 전원을 공급하기 위한 제4스위칭트랜지스터를 구비하여 이루어진다.
이 전원선 공유 센스 앰프는 제1 메모리 셀 어레이, 제2 메모리 셀 어레이, 전원폐회로를 기본 구성으로 하며, 특히 종래의 전원선 공유 센스 앰프와는 달리 전원 배선을 넓게 배치하여 메모리 소자의 크기가 증대되는 것을 보완한다.

Description

전원선 공유 센스 앰프
제1도는 종래의 센스 앰프 회로의 회로도.
제2도는 종래의 센스 앰프 회로의 타이밍도.
제3도는 본 발명에 따른 전원선 공유 센스 앰프 회로의 회로도.
제4도는 본 발명에 따른 전원선 공유 센스 앰프 회로의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
PL : PMOS LEFT SIDE CELL BLOCK : 좌측에 위치한 PMOS 전계 효과 트랜지스터의 전원공급라인, 제1 Vcc전원라인
NL : NMOS LEFT SIDE CELL BLOCK : 좌측에 위치한 NMOS 전계 효과 트랜지스터의 전원공급라인, 제1 Vss전원라인
PR : PMOS RIGHT SIDE CELL BLOCK : 우측에 위치한 PMOS 전계 효과 트랜지스터의 전원공급라인, 제2 Vcc전원라인
NR : NMOS RIGHT SIDE CELL BLOCK : 우측에 위치한 NMOS 전계 효과 트랜지스터의 전원공급라인, 제2 Vss전원라인
Vss : 접지 Vcc : 전원
S/A : 센스 앰프 31 : 제1 메모리 셀 어레이
32 : 제2 메모리 셀 어레이 33 : 제1 Vcc전원라인,PL
34 : 제1 Vss전원라인,NL 35 : 제2 Vcc전원라인,PR
36 : 제2 Vcc전원라인,NR 37 : 제1 전원 폐회로
38 : 제2 전원 폐회로
P-SW : X계 어드레스에 의한 메모리 어레이 활성화신호
/P-SW : P-SW 신호의 상보신호로 P-SW신호의 활성화 상태에서만 반대의 극성을 나타내는 신호
N-SW : X계 어드레스에 의한 메모리 어레이 활성화신호
/N-SW : N-SW 신호의 상보신호로 N-SW신호의 활성화 상태에서만 반대의 극성을 나타내는 신호
본 발명은 반도체 메모리 소자의 센스 앰프 전원 공급선에 관한 것으로, 특히 반도체 소자(Device)의 크기 축소 및 성능 향상에 적당하도록 한 전원선 공유 센스 앰프에 관한 것이다.
최근에는 반도체 메모리 소자를 사용함에 있어서 기술의 발달에 의하여 대용량의 메모리 소자를 요구하게 되었다. 전원선 공유 센스 앰프는 메모리 소자에서 전원 공급선을 최적화한 센스 앰프로서, 작은 크기안에 대용량의 메모리를 수용하고자 하는 경우에 사용된다. 종래의 센스 앰프는 메모리의 대용량화에 따라 센스 앰프의 전원 공급선을 넓게 배치하여야 하므로 메모리 소자의 크기가 증대되어 메모리 소자를 구성하는데 있어서 단점이 되어왔다.
제1도는 종래의 센스 앰프 회로의 회로도를 나타낸 것으로 전원이 인가되면 PL(PR)과 NL(NR) 전원공급라인에 의해서 센스 앰프에 전원을 공급하도록 구성된 것이다.
제2도는 종래의 센스 앰프 회로의 타이밍도이다. 제1도 및 제2도를 참조하여 종래의 기술을 설명하면 다음과 같다.
제1도의 센스 앰프 회로의 상단부를 왼쪽으로 보고, 하단부를 오른쪽이라 한다. 센스 앰프 회로의 왼쪽에서는 전계 효과 트랜지스터 PMOS1의 소오스 단자가 전원 Vcc에 연결되고 그 게이트 단자는 P-SW신호에 연결되며 그 드레인 단자는 PL(PMOS LEFT SIDE CELL BLOCK) 전원공급라인을 통해 센스 앰프에 연결된다. 전계 효과 트랜지스터 NMOS1의 소오스 단자는 접지되어 Vss에 연결되고 그 게이트 단자는 N-SW신호에 연결되며 그 드레인 단자는 NL(NMOS LEFT SIDE CELL BLOCK) 전원공급라인을 통해 센스 앰프에 연결된다.
센스 앰프 회로의 오른쪽에서는 전계 효과 트랜지스터 PMOS2의 소오스 단자는 전원 Vcc에 연결되고 그 게이트 단자는 /P-SW신호에 연결되며 그 드레인 단자는 PR(PMOS RIGHT SIDE CELL BLOCK) 전원공급라인을 통해 센스 앰프에 연결된다. 전계 효과 트랜지스터 NMOS2의 소오스 단자는 접지되어 Vss에 연결되고 그 게이트 단자는 /N-SW신호에 연결되며 그 드레인 단자는 NR(NMOS RIGHT SIDE CELL BLOCK)전원공급라인을 통해 센스 앰프에 연결된다.
이렇게 구성된 종래의 회로는 다음과 같이 동작한다.
종래의 회로에서 각 센스 앰프 S/A 어레이(SENSE AMPLIFIER ARRAY)에 전원 공급은 다음과 같다. Vcc 전원은 PL과 PR 전원공급라인의 전원배선을 통하여 이루어지며, Vss 접지 전원은 NL과 NR 전원공급라인의 전원 배선을 통하여 이루어진다.
즉, PMOS1,PMOS2가 Vcc전원을 스위칭하여 PL 및 PR 전원공급라인에 전원을 공급하여 센스 앰프의 전원 배선 전체에 Vcc 전원을 공급하고 NMOS1,NMOS2가 Vss 접지 전원을 스위칭하여 NL 및 NR 전원공급라인에 Vss 접지전원을 공급하여 전원 배선 전체에 Vss 접지전원을 공급하여 센스 앰프 어레이의 센스 앰프들을 활성화 시킨다.
제2도에 나타난 바와 같이 X계 어드레스에 의해 활성화된 메모리 어레이의 P-SW 신호가 하이에서 로우로 전이하여 PMOS1을 턴온시켜 PL 전원공급라인 배선에 Vcc 전원을 공급하고, 이와 동시에 N-SW가 로우에서 하이로 전이하여 NMOS1을 턴온시켜 NL 전원공급라인 배선에 Vss 접지전원을 공급한다. 그러므로 PL과 NL 전원공급라인은 제2도에 나타난 파형과 같이 되어 PL과 NL 전원공급라인에 연결된 센스 앰프들이 센싱을 시작할 수 있게 한다.
이때 비활성화된 메모리 어레이의 센스 앰프 전원 공급선인 PR전원공급라인, NR전원공급라인은 각각 Vcc/2 전압을 유지하여 센스 앰프를 비활성 상태로 유지시킨다.
이와 같이, 개루프 상태의 센스 앰프 전원공급선을 가진 종래의 기술에서는 센스 앰프를 동작시키는 전류를 PL,NL(혹은 PR,NR) 전원공급선 만을 통해 공급하므로, 센싱시 순간전류가 큰 메모리소자에서는 배선의 저항(R)에 의해 전압강하가 발생되게 되며, 이는 다음과 같은 식에 의해 표현될 수 있다.
v(t)=i(t)×R
이때, v(t)는 전압강하, i(t)는 순간전류, R는 전원배선의 저항을 의미한다.
즉, 종래의 센스 앰프 회로에서는 전압강하가 일어나면 센스앰프의 센싱성능이 저하되어 동작속도의 저하를 가져오므로 적정수준의 전압 강하만을 유지하기 위해서는 순간전류(i(t))나 전원배선의 저항(R)을 작게 하여야 하며, 순간전류(i(t))를 줄이기 위한 방법으로는 전원공급선에 연결되는 센스앰프의 수를 줄여야 하나, 이는 메모리 어레이 블럭의 증가를 가져오게 되어 소자의 크기를 증가시켜야 하는 단점이 있으며, 전원배선의 저항(R)을 감소시키는 방법 또한 소자의 크기를 증가시키는 단점을 가지고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 종래의 센스앰프와는 달리 전원 배선을 넓게 배치하여 메모리 소자의 크기가 증대되는 것을 보완하고자 PL과 NR 및 NL과 PR 전원공급라인을 연결하여 센스 앰프 전원 공급선의 배선 저항을 감소시키는 폐루프를 형성함으로써 Vcc전원과 Vss 접지 전원을 공급하는 전원선 공유 센스 앰프이다.
본 발명에 따른 전원선 공유 센스 앰프는 두개 이상의 메모리셀 블럭을 가진 반도체 메모리 소자의 센스 앰프에 전원을 공급하기 위한 전원공급회로로서, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제1 Vcc 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vss 전원을 공급하는 제2 Vss 전원라인을 서로 연결하여 만든 제1 전원폐회로와, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vss 전원을 공급하는 제1 Vss 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제2 Vcc 전원라인을 서로 연결하여 만든 제2 전원폐회로와, 제1전원폐회로에 Vcc 전원을 공급하기 위한 제1스위칭트랜지스터와, 제1전원폐회로에 Vss 전원을 공급하기 위한 제2스위칭트랜지스터와, 제2전원폐회로에 Vcc 전원을 공급하기 위한 제3스위칭트랜지스터와, 제2전원폐회로에 Vss 전원을 공급하기 위한 제4스위칭트랜지스터를 포함하여 이루어진다.
제1스위칭트랜지스터와 제4스위칭트랜지스터가 온되어서 제1전원폐회로에 Vcc 전원이 공급되고, 제2전원폐회로에 Vss 전원이 공급되고 있는 동안에는 제2스위칭트랜지스터와 제3스위칭트랜지스터가 오프되며, 제2스위칭트랜지스터와 제3스위칭트랜지스터가 온되어서 제1전원폐회로에 Vss 전원이 공급되고, 제2전원폐회로에 Vcc 전원이 공급되고 있는 동안에는 제1스위칭트랜지스터와 제4스위칭트랜지스터가 오프되도록 각 스위칭트랜지스터에 제어신호를 인가하도록 동작한다.
제3도는 본 발명에 따른 전원선 공유 센스 앰프 회로의 회로도이고 제4도는 본 발명에 따른 전원선 공유 센스 앰프 회로의 타이밍도이다.
전원선 공유 센스 앰프는 제1 메모리 셀 어레이(31), 제2 메모리 셀 어레이(32), 전원 폐회로(37,38)를 포함하여 이루어진다.
제1 메모리 셀 어레이(31)는 메모리 어레이 활성화신호를 게이트 단자에 받아들이고 소오스 단자는 전원 Vcc에 연결되며 드레인 단자는 각 센스 앰프의 Vcc전원단자에 연결된 제1 스위칭 트랜지스터 PMOS3와, 메모리 어레이 활성화신호를 게이트 단자에 받아들이고 소오스 단자는 접지 Vss에 연결되며 드레인 단자는 각 센스 앰프의 Vss접지단자에 연결된 제4 스위칭 트랜지스터 NMOS3와, 제1 스위칭 트랜지스터 PMOS3의 드레인에 일단이 연결되어 Vcc전원을 공급받고, 그 타단은 제4 스위칭 트랜지스터 NMOS3의 드레인에 연결되어 Vss 접지전원을 공급받는 다수의 센스 앰프를 포함하여 구성된다.
제2 메모리 셀 어레이(32)는 메모리 어레이 활성화신호의 상보신호를 게이트 단자에 받아들이고 소오스 단자는 전원 Vcc에 연결되며 드레인 단자는 각 센스 앰프의 Vcc전원단자에 연결된 제3 스위칭 트랜지스터 PMOS4와 메모리 어레이 활성화신호의 상보신호를 게이트 단자에 받아들이고 소오스 단자는 접지 Vss에 연결되며 드레인 단자는 각 센스 앰프의 Vss접지단자에 연결된 제2 스위칭 트랜지스터 NMOS4와 제3 스위칭 트랜지스터 PMOS4의 드레인에 일단이 연결되어 Vcc전원을 공급받고, 그 타단은 제2 스위칭 트랜지스터 NMOS4의 드레인에 연결되어 Vss 접지전원을 공급받는 다수의 센스 앰프를 포함하여 구성된다.
센스 앰프 전원 배선은 제1 메모리 셀 어레이의 센스 앰프에 공급되는 전원의 배선과 제2 메모리 셀 어레이의 센스 앰프에 공급되는 전원 배선을 극성을 바꾸어 PL과 NR 전원공급라인을 연결시키고 NL과 PR 전원공급라인을 연결시킴으로써 전원을 공유하는 구조를 가지는 폐루프를 형성하도록 구성된다.
이렇게 구성된 본 발명의 전원선 공유 센스 앰프의 동작은 다음과 같다.
X계 어드레스에 의해 활성화된 메모리 어레이의 P-SW 신호가 하이에서 로우로 전이하여 PMOS3을 턴온시키므로 PL 전원공급라인 배선에 Vcc전원을 공급하고, N-SW가 로우에서 하이로 전이하여 NMOS3을 턴온시키므로 NL 전원공급라인 배선에 Vss 접지전원을 공급하여 배선 PL과 NL 전원공급라인에 연결된 센스 앰프들이 센싱을 시작할 수 있게 한다.
여기서 비활성화된 메모리 어레이의 /P-SW, /N-SW는 각각 하이, 로우의 상태를 유지하여 PMOS4, NMOS4의 오프를 유지시켜 PL 전원공급라인에 연결된 NR 전원공급라인은 Vcc 전원 공급상태, NL 전원공급라인에 연결된 PR 전원공급라인은 Vss 접지전원공급상태를 유지시킴으로써 센스 앰프 전원 공급선의 배선 저항을 감소시킨다.
이때 비활성화된 메모리 어레이의 센스 앰프들은 전원이 반전된 상태가 되므로 동작하지 않는다.
마찬가지로 /P-SW 신호가 하이에서 로우로 전이하여 PMOS4를 턴온시키므로 PR 전원공급라인 배선에 Vcc전원을 공급하고, /N-SW 신호가 로우에서 하이로 전이하여 NMOS4를 턴온시키므로 NR전원공급라인 배선에 Vss 접지전원을 공급하여 배선 PR과 NR전원공급라인에 연결된 센스 앰프들이 센싱을 시작할 수 있게 한다.
여기서 비활성화된 메모리 어레이의 P-SW, N-SW는 각각 하이, 로우의 상태를 유지하여 PMOS3, NMOS3의 오프를 유지시켜 PR 전원공급라인에 연결된 NL 전원공급라인은 Vcc 전원 공급상태, NR 전원공급라인에 연결된 PL 전원공급라인은 Vss 접지전원공급상태를 유지시킴으로써 센스 앰프 전원 공급선의 배선 저항을 감소시킨다.
이때 비활성화된 메모리 어레이의 센스 앰프들은 전원이 반전된 상태가 되므로 동작하지 않는다.
본 발명에 따른 전원선 공유 센스 앰프는 제1 메모리 셀 어레이(31), 제2 메모리 셀 어레이(32), 전원폐회로(37,38)를 갖고 있어서 메모리 어레이 활성화신호를 받아들여 트랜지스터를 구동시킴으로써 센스 앰프에 전원을 공급하고 제1 메모리 셀 어레이의 센스 앰프에 공급되는 전원의 배선을 제2 메모리 셀 어레이의 센스 앰프에 공급되는 전원 배선과 극성을 바꾸어 연결시키는 폐루프를 형성하여 저항이 감소되어 전압강하가 심하지 않으므로 종래의 개루프 전원선 센스 앰프와는 달리 전원 배선을 넓게 배치함으로써 메모리 소자의 크기가 증대되는 것을 방지할 수 있도록 하였다.
본 발명의 효과로는 일반적인 전원선 센스 앰프와는 달리 센스 앰프의 전원 공급 배선을 공유하여서 배선 저항을 1/2로 감소시킴으로써 센싱 속도를 향상시키는 효과를 얻게 되었으며, 또 동일한 센싱 속도 구현시에는 배선 폭을 1/2로 감소시킬 수 있으므로 소자의 크기가 감소되는 효과를 얻게 되었다.

Claims (7)

  1. 두개 이상의 메모리셀 블럭을 가진 반도체 메모리 소자의 센스 앰프에 전원을 공급하기 위한 전원공급회로로서, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제1 Vcc 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vss 전원을 공급하는 제2 Vss 전원라인을 서로 연결하여 만든 제1전원폐회로와, 제1메모리 셀어레이의 각 셀에 각각 연결된 다수의 센스앰프를 동작시키기 위하여 Vss 전원을 공급하는 제1 Vss 전원라인과 제2메모리 셀 어레이의 각 셀에 연결된 다수의 센스 앰프를 동작시키기 위하여 Vcc 전원을 공급하는 제2 Vcc 전원라인을 서로 연결하여 만든 제2전원폐회로와, 상기 제1전원폐회로에 Vcc 전원을 공급하기 위한 제1스위칭트랜지스터와, 상기 제1전원폐회로에 Vss 전원을 공급하기 위한 제2스위칭트랜지스터와, 상기 제2전원폐회로에 Vcc 전원을 공급하기 위한 제3스위칭트랜지스터와, 상기 제2전원폐회로에 Vss 전원을 공급하기 위한 제4스위칭트랜지스터를 포함하여 이루어지고 상기 제1스위칭트랜지스터와 제4스위칭트랜지스터가 온되어서 상기 제1전원폐회로에 Vcc 전원이 공급되고, 상기 제2전원폐회로에 Vss 전원이 공급되고 있는 동안에는 상기 제2스위칭트랜지스터와 제3스위칭트랜지스터가 오프되고, 상기 제2스위칭트랜지스터와 제3스위칭트랜지스터가 온되어서 상기 제1전원폐회로에 Vss 전원이 공급되고, 상기 제2전원폐회로에 Vcc 전원이 공급되고 있는 동안에는 상기 제1스위칭트랜지스터와 제4스위칭트랜지스터가 오프되도록 각 스위칭트랜지스터에 제어신호를 인가하는 것이 특징인 전원선 공유 센스 앰프회로.
  2. 제1항에 있어서, 상기 제1 메모리 셀 어레이(31)는, 메모리 어레이 활성화신호를 게이트 단자에 받아들이고 소오스 단자는 전원 Vcc에 연결되며 드레인 단자는 각 센스 앰프의 Vcc전원단자에 연결된 제1 스위칭 트랜지스터 PMOS3와, 메모리 어레이 활성화신호를 게이트 단자에 받아들이고 소오스 단자는 접지 Vss에 연결되며 드레인 단자는 각 센스 앰프의 Vss접지단자에 연결된 제4 스위칭 트랜지스터 NMOS3와, 상기 제1 스위칭 트랜지스터 PMOS3의 드레인에 일단이 연결되어 Vcc전원을 공급받고, 그 타단은 상기 제4 스위칭 트랜지스터 NMOS3의 드레인에 연결되어 Vss 접지전원을 공급받는 다수의 센스 앰프를 포함하여 구성되는 것이 특징인 전원선 공유 센스 앰프회로.
  3. 제1항에 있어서, 상기 제2 메모리 셀 어레이(32)는, 메모리 어레이 활성화신호의 상보신호를 게이트 단자에 받아들이고 소오스 단자는 전원 Vcc에 연결되며 드레인 단자는 각 센스 앰프의 Vcc전원단자에 연결된 제3 스위칭 트랜지스터 PMOS4와, 메모리 어레이 활성화신호의 상보신호를 게이트 단자에 받아들이고 소오스 단자는 접지 Vss에 연결되며 드레인 단자는 각 센스 앰프의 Vss접지단자에 연결된 제2 스위칭 트랜지스터 NMOS4와, 상기 제3 스위칭 트랜지스터 PMOS4의 드레인에 일단이 연결되어 Vcc전원을 공급받고, 그 타단은 상기 제2 스위칭 트랜지스터 NMOS4의 드레인에 연결되어 Vss 접지전원을 공급받는 다수의 센스 앰프를 포함하여 구성되는 것이 특징인 전원선 공유 센스 앰프.
  4. 제1항에 있어서, 센스 앰프 전원 배선은 제1 메모리 셀 어레이의 센스 앰프에 공급되는 전원의 배선과 제2 메모리 셀 어레이의 센스 앰프에 공급되는 전원 배선을 극성을 바꾸어 연결시켜 전원을 공유하는 구조를 가지며, 폐루프를 형성하는 것이 특징인 전원선 공유 센스 앰프회로.
  5. 제4항에 있어서, 상기 제1 메모리 셀 어레이가 활성화되면 상기 제2 메모리 셀 어레이는 비활성화되어 제2 메모리 셀 어레이의 활성화 상태와 반대되는 극성의 전원으로 공유되며, 상기 제2 메모리 셀 어레이가 활성화되면 상기 제1 메모리 셀 어레이는 비활성화되어 제1 메모리 셀 어레이의 활성화 상태와 반대되는 극성의 전원으로 공유되는 것이 특징인 전원선 공유 센스 앰프회로.
  6. 제2항에 있어서, 상기 메모리 어레이 활성화신호는 오프 상태에서는 하이를 유지하고 온 상태에서 로우가 되는 신호이며, 상기 메모리 어레이 활성화신호는 오프 상태에서는 로우를 유지하고 온 상태에서는 하이가 되는 신호인 것이 특징인 전원선 공유 센스 앰프.
  7. 제3항에 있어서, 상기 메모리 어레이 활성화신호의 상보신호는 오프 상태에서는 하이를 유지하고 온 상태에서는 상기 활성화신호와 반대의 극성을 나타내는 신호이며, 상기 메모리 어레이 활성화신호의 상보신호는 오프 상태에서는 로우를 유지하고 온 상태에서는 상기 활성화신호와 반대의 극성을 나타내는 신호인 것이 특징인 전원선 공유 센스 앰프.
KR1019950030188A 1995-09-15 1995-09-15 전원선 공유 센스 앰프 KR0155617B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950030188A KR0155617B1 (ko) 1995-09-15 1995-09-15 전원선 공유 센스 앰프
US08/648,276 US5666074A (en) 1995-09-15 1996-05-15 Sense amplifier power supply circuit
JP8147373A JP2770940B2 (ja) 1995-09-15 1996-06-10 センスアンプ電源供給回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030188A KR0155617B1 (ko) 1995-09-15 1995-09-15 전원선 공유 센스 앰프

Publications (2)

Publication Number Publication Date
KR970017638A KR970017638A (ko) 1997-04-30
KR0155617B1 true KR0155617B1 (ko) 1998-12-01

Family

ID=19426917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030188A KR0155617B1 (ko) 1995-09-15 1995-09-15 전원선 공유 센스 앰프

Country Status (3)

Country Link
US (1) US5666074A (ko)
JP (1) JP2770940B2 (ko)
KR (1) KR0155617B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
US6888444B1 (en) 1995-11-08 2005-05-03 Matsushita Electric Industrial Co., Ltd. Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
KR0167295B1 (ko) * 1995-12-16 1999-02-01 문정환 저전력용 센스앰프회로
US6195302B1 (en) 1999-02-05 2001-02-27 United Memories, Inc. Dual slope sense clock generator
US6300810B1 (en) * 1999-02-05 2001-10-09 United Microelectronics, Corp. Voltage down converter with switched hysteresis
US6285242B1 (en) * 1999-02-05 2001-09-04 United Microelectronics Corporation Reference voltage shifter
US6366513B1 (en) * 2000-01-12 2002-04-02 Advanced Micro Devices, Inc. Reduction of noise in memory integrated circuits with dedicate power supply bus and ground bus for sense amplifiers
JP2002230975A (ja) * 2001-02-05 2002-08-16 Mitsubishi Electric Corp 半導体記憶装置
US8814647B2 (en) * 2007-03-19 2014-08-26 Igt Gaming device and method of operating a gaming device including player controlled targeting
KR100940265B1 (ko) * 2007-10-31 2010-02-04 주식회사 하이닉스반도체 센스앰프 전원공급 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424986A (en) * 1991-12-19 1995-06-13 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset control of disabled rows
US5325336A (en) * 1992-09-10 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
US5334890A (en) * 1992-10-30 1994-08-02 United Memories, Inc. Sense amplifier clock driver

Also Published As

Publication number Publication date
KR970017638A (ko) 1997-04-30
JPH0982091A (ja) 1997-03-28
JP2770940B2 (ja) 1998-07-02
US5666074A (en) 1997-09-09

Similar Documents

Publication Publication Date Title
KR960002824A (ko) 계층적 전원구조를 갖는 반도체집적회로장치
KR930000854B1 (ko) 반도체메모리셀 및 반도체메모리
JP3380852B2 (ja) 半導体記憶装置
KR0155617B1 (ko) 전원선 공유 센스 앰프
KR960032489A (ko) 반도체 기억회로의 데이터 유지시간 연장장치 및 연장방법
JP2004039219A (ja) スタンバイ時のメモリ・アレイ及びワードライン・ドライバ供給電圧差
KR100420088B1 (ko) 반도체 장치
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
KR950020734A (ko) 반도체 기억장치
KR960012505A (ko) 저소비전력으로 고속동작 가능한 센스엠프를 구비한 반도체 기억장치
US6813181B1 (en) Circuit configuration for a current switch of a bit/word line of a MRAM device
KR20010062376A (ko) 반도체 기억 장치
KR100445353B1 (ko) 반도체 집적회로
KR0172371B1 (ko) 반도체 메모리장치의 전원전압 발생회로
US6914285B2 (en) Semiconductor device having different thickness gate oxides
KR100321656B1 (ko) 반도체 집적회로
US11763873B2 (en) Power mode wake-up for memory on different power domains
US6822887B2 (en) Semiconductor circuit device with mitigated load on interconnection line
KR970060209A (ko) 다른 전원전압에 대응하는 반도체 집적회로장치
US20030006833A1 (en) Semiconductor integrated circuit
KR0144496B1 (ko) 워드라인 구동장치
KR20000051064A (ko) 반도체 메모리의 워드라인 구동회로
US6452832B2 (en) DRAM circuit and method of controlling the same
KR20030027682A (ko) 반도체 기억 장치
KR970003232A (ko) 저전력소비용 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee