KR0172371B1 - 반도체 메모리장치의 전원전압 발생회로 - Google Patents

Abstract

1.청구범위에 기재된 발명이 속한 기술분야

반도체 메모리장치.

2.발명이 해결하려고 하는 기술적 과제

내부 전원전압 발생시 전류소모를 절약.

3.발명의 해결 방법의 요지

반도체 메모리장치의 내부 전원전압을 발생회로가, 제1전압과 전류제어노드 사이에 연결되며 기준전압과 출력되는 내부 전원전압을 궤환 입력하여 두 전압 차에 따른 내부 전원전압을 발생하는 전압발생기와, 전류 제어노드와 제2전압 사이에 병렬 연결되며 각각 다른 저항 값으로 설정된 복수의 전류제어기들을 구비하여, 모드제어신호에 의해 해당하는 전류제어기가 스위칭되어 전압발생기의 전류통로를 형성하므로써 전압발생기의 전류량을 조절하여 반도체 메모리장치의 모드에 따른 내부 전원전압을 발생한다.

4.발명의 중요한 용도

반도체 메모리장치에서 대기 모드시 불필요한 전류의 소모를 억제함.

Description

반도체 메모리장치의 전원전압발생회로

제1도는 종래의 반도체 메모리장치에서 내부전원전압을 발생하는 회로의 구성도.

제2도는 본 발명에 따른 반도체 메모리장치에서 내부 전원전압을 발생하는 회로의 구성을 도시하는 도면.

제3도는 제2도 각부의 동작 특성을 도시하는 도면.

본 발명은 반도체 메모리장치의 내부 전원전압을 발생하는 회로에 관한 것으로, 특히 대기 모드시 전류 소로를 감축할 수 있는 내부 전원전압 발생회로에 관한 것이다.

일반적으로 반도체 메모리장치에서는 외부 전원전압(external Vcc:이하 EVcc라 칭함)과 내부 전원전압(Internal Vcc:이하 IVcc라 칭함)을 사용한다. 상기 내부전원전압IVcc는 상기 외부전원전압EVcc보다 낮은 전압 레벨을 가지며, 반도체 메모리장치의 내부회로의 동작 전원으로 공급된다. 또한 다이내믹 랜던 억세스 메모리장치(Dynamic Random Access Memory)와 같은 반도체 메모리장치에서는 메모리셀 어레이를 억세스하는 액티브 모드(active mode)와 대기모드(stanby mode) 등이 있다. 상기 액티브 모드는 메모리셀에 저장된 정보를 리드하는 모드 및 메모리셀에 정보를 저장하는 모드(read/write mode) 메모리 셀의 정보 유실 방지를 위한 리프레쉬(Refresh) Mode 등을 수행하는 모드를 의미하며, 대기모드는 이 외의 모드를 의미한다. 따라서 상기 액티브모드에서는 내부 전원전압의 소모가 많아지며 대기모드에서는 소모 전력이 작다. 따라서 현대의 반도체 메모리장치에서는 액티브모드의 내부 전원전압 발생회로와 대기모드의 내부 전원전압 발생회로를 각각 별도로 구비하여 사용하는 것이 일반화되어가는 추세이다.

제1도는 종래의 대기모드의 내부전원전압IVcc를 발생하는 회로를 도시하고 있다. 피모오스트랜지스터11은 외부전원전압EVcc와 노드N3 사이에 연결되고 피모오스트랜지스터12는 외부전원전압EVcc와 노드N5 사이에 연결되며, 상기 두 피모오스트랜지스터11 및 12의 게이트전극은 노드N5에 공통으로 접속된다. 엔모오스트랜지스터13은 상기 노드N3와 노드N4 사이에 연결되고 게이트전극이 노드N1과 연결되어 기준전압Vref를 입력한다. 엔모오스트랜지스터14는 상기 노드N5와 상기 노드N4 사이에 연결되며 게이트전극이 노드N2와 연결되어, 상기 노드N2로 출력되는 내부전원전압IVcc를 입력한다. 상기 노드N4과 접지전압Vss 사이에 직렬 연결되는 적어도 2개이상의 엔모오스트랜지스터21-2N은 각 게이트전극들이 상기 노드N4에 공통 연결된다. 피모오스트랜지스터15는 상기 외부전원전압EVcc와 노드N2 사이에 연결되고 게이트전극이 상기 노드N3에 연결된다.

상기와 같은 구성을 갖는 종래의 내부 전원전압 발생회로의 동작을 살펴보면, 내부 전원전압 발생회로는 제1입력신호와 제2입력신호를 입력하는 차동 증폭회로(differential amp)의 구성을 가지며 출력되는 내부전원전압IVcc가 궤환되어 제2입력신호로 인가되는 형태를 가진다. 상기 제1입력신호는 기준전압Vref로서 이는 원하는 레벨의 내부전원전압IVcc 레벨을 결정한다. 그리고 상기 차동증폭회로의 DC 전류는 상기 엔모오스트랜지스터21-2N에 의해 결정된다. 따라서 상기 기준전압Vref가 엔모오스트랜지스터13의 게이트전극에 입력되고 엔모오스트랜지스터14의 게이트전극에 출력되는 내부전원전압IVcc이 궤환 입력됨을 알 수 있다. 이때 상기 노드 N1로 입력되는 기준전압Vref 레벨에 대상기 노드N2로 출력되는 상기 내부 전원전압IVcc의 레벨이 원하는 일정 레벨보다 상대적으로 낮은 전위를 갖는 경우, 기준전압 Vref에 의해 결정되는 원하는 WCC의 특정 레벨에서보다 상대적으로 상기 엔모오스트랜지스터13은 더크게 도통되고 상기 엔모오스트랜지스터14는 더 작게 도통되므로 노드 N3의 전위가 상대적으로 하강된다. 그리고 상기 노드N3의 전위가 하강되면 피모오스트랜지스터15가 더 크게 도통되므로 상기 출력노드N2의 전위가 상승된다. 즉, 내부전원전압IVcc의 전위가 상승되는 것이다. 또한 상기 노드N2로 출력되는 상기 내부전원전압IVcc의 레벨이 상기 노드N1로 입력되는 기준전압Vref 레벨에 대해 원하는 일정 레벨보다 상대적으로 높은 전위를 갖는 경우, 기준전압Vref에 의해 결정되는 원하는 IVcc의 레벨에서 보다 상기 엔모오스트랜지스터14는 상대적으로 더 크게 도통되고 상기 엔모오스트랜지스터13은 상대적으로 더 작게 도통되므로 노드N3의 전위가 상대적으로 상승된다. 그리고 상기 노드N3의 전위가 상승되면 피모오스트랜지스터15가 이전 상태보다 작게 도통되므로 상기 출력노드N2의 전위가 하강된다. 즉, 내부전원전압IVcc의 전위가 하강되는 것이다. 따라서 상기 출력노드N2로 출력되는 내부전원전압IVcc는 상기 내부전원전압IVcc의 전위로 설정된 기준전압Vref와 출력되는 내부전원전압IVcc의 전위차에 따라 엔모오스트랜지스터13 및 14가 가변적으로 도통되면서, 상기 출력 내부전원전압IVcc의 전위를 상기 제1입력신호에 의해 설정된 내부 전원전압 레벨로 항상 일정하게 유지시켜 출력된다. 이때 상기 노드N4와 접지전압Vss 사이에 직렬 연결되는 상기 엔모오스트랜지스터21-2N은 상기 내부전원전압IVcc를 출력할 시 일정한 DC 전류 통로를 형성한다.

상기와 같은 대기모드의 내부 전원전압 발생회로는 대기 상태의 전원공급 및 액티브모드의 내부 전원전압 발생회로가 동작하기 전에 동작되어야 하는 로우 어드레스(row address) 관련 버퍼 및 회로들에 순간적으로 필요한 충분한 동작 전원을 공급하는 기능을 수행한다. 이런 경우 상기와 같은 내부 전원전압 발생회로는 순간적으로 필요한 강력한 내부전원전압IVcc를 공급할 수 있어야 한다. 따라서 상기 엔모오스트랜지스터21-2N은 항상 일정한 크기의 전류 통로를 형성한다. 그러나 로우 어드레스 스트로브 프리차지 시간(row address strobe precharge time) 및 셀프리프레시모드의 주기(self refresh mode time: 셀프 리프레시 주기의 일부 구간에서 리프레시 동작이 수행됨) 등과 같이 대기 상태가 긴 구간에서도 상기 엔모오스트랜지스터21-2N은 항상 일정 크기의 전류 통로를 형성하고 있으므로써 불필요한 전류를 소모하는 문제점이 발생된다. 즉, 종래의 반도체 메모리장치에서 내부 전원전압 발생회로는 순간적으로 강력한 내부전원전압IVcc을 필요로 하는 상태에 대비하여 불필요하게 전원을 소모하게 된다.

따라서 본 발명의 목적은 반도체 메모리장치에서 전력 소모가 적은 대기모드의 내부 전원전압 발생회로를 제공함에 있다.

본 발명의 다른 목적은 반도체 메모리장치에서 다수개의 전류 통로들을 구비하고 대기모드에서의 소모 전력에 따라 가변적으로 전류 통로를 선택하여 내부 전원전압을 발생할 수 있는 회로를 제공함에 있다.

본 발명의 또 다른 목적은 다이내믹 랜덤 억세스 메모리장치에서 제1전류통로 및 제2전류통로를 구비하는 내부 전원전압 발생회로를 구비하여 대기모드에서의 소모 전력에 따라 제1전류통로 및 제2전류통로를 선택적으로 제어하여 불필요한 전력 소모를 감축하여 내부 전원전압을 발생할 수 있는 회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명의 대기모드시 내부 전원전압을 발생하는 회로가, 반도체 메모리장치의 내부 전원전압 발생회로에 있어서, 제1전압과 전류제어노드 사이에 연결되어 기준전압과 출력되는 전압 간의 차에 따른 내부 전원전압을 발생하는 전압발생기와, 상기 전류제어노드와 제2전압 사이에 연결되고 제어단이 모드제어신호에 연결되며 상기 모드제어신호가 활성화될 시 스위칭되어 상기 전압발생기의 전류통로를 형성하는 동작모드 전류제어기와, 상기 전류제어노드와 제2전압 사이에 연결되고 제어단이 상기 전류제어노드에 연결되며 상기 동작모드 전류제어기에 비해 상대적으로 저항 값이 크게 설정되는 대기모드 전류제어기로 구성된 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제2도는 본 발명에 따른 내부 전원전압 발생회로의 구성의 예로서,

피모오스트랜지스터11은 외부전원전압EVcc와 노드N3 사이에 연결되고 피모오스트랜지스터12는 외부전원전압EVcc와 노드N5 사이에 연결되며, 상기 두 피모오스트랜지스터11 및 12의 게이트전극은 노드N5에 공통으로 접속된다. 엔모오스트랜지스터13은 상기 노드N3와 노드N4 사이에 연결되고 게이트전극이 노드N1과 연결되어 기준전압Vref를 입력한다. 엔모오스트랜지스터14는 상기 노드N5와 상기 노드N4 사이에 연결되며 게이트전극이 노드N2와 연결되어, 상기 노드N2로 출력되는 내부전원전압IVcc를 입력한다. 상기 노드N4과 노드6사이에 직렬 연결되는 적어도 2개이상의 엔모오스트랜지스터21-2N은 각 게이트전극들이 상기 노드N4에 공통 연결된다. 피모오스트랜지스터15는 상기 외부전원전압EVcc와 노드N2 사이에 연결되고 게이트전극이 상기 노드N3에 연결된다. 엔모오스트랜지스터2N1-2M은 상기 노드6과 접지전압Vss 사이에 연결되며 게이트전극들이 상기 노드4에 공통연결된다. 여기서 상기 엔모오스트랜지스터2N1-2M을 통해 형성되는 전류통로iC1은 제1전류통로(first current path)가 된다. 엔모오스트랜지스터31은 상기 노드6과 접지전압Vss 사이에 연결되며 게이트전극이 대기모드제어신호에 연결된다. 상기 엔모오스트랜지스터 31을 통해 형성되는 전류통로 iC2는 제2전류통로가 된다. 낸드게이트34는 셀프 리프레시 마스터 클럭인 ФSRAS와 SRSPB신호를 입력하며, 상기 두 입력신호를 부논리곱하여 출력한다. 여기서 상기 ФSRAS신호는 로우 어드레스 스트로브신호(Row Address Strobe:RASB)발생시 소정주기(약 100㎲) 지연된 후 하이논리신호로 활성화되는 신호로서, 대기모드 주기를 설정한다. 상기 SRSPB 신호는 대기모드에서 리프레시 동작을 수행할 시 발생하는 신호로서, 이 구간에서는 메모리셀의 정보를 재 저장시키기 위해 순간적으로 큰 내부전원전압IVcc을 소모하게 된다. 인버터32-33은 상기 낸드게이트34의 출력단 및 엔모오스트랜지스터31의 게이트전극 사이에 연결되며, 상기 낸드게이트34의 출력을 대기모드제어신호ФCTL로 발생하여 상기 엔모오스트랜지스터31의 게이트로 전달한다.

상기와 같은 구성을 갖는 반도체 메모리장치의 내부전원전압 발생회로에서 모오스 트랜지스터21-2N 및 2N1-2M은 대기모드에서의 내부전원전압을 대기모드 전류제어기가 되며, 21-2N 및 31은 동작모드 전류제어기가 된다.

제3도는 상기 제2도와 같은 구성을 갖는 본 발명의 내부 전원전압 발생회로의 각 부 동작 특성을 도시하는 파형도이다.

상기와 제2도와 같은 구성을 갖는 본 발명의 내부 전원전압 발생회로의 동작을 제3도의 동작 파형도를 참조하여 살펴보면, 내부 전원전압 발생회로는 상기한 바와 같이 기준전압Vref인 제1입력신호와 비교전압인 제2입력신호를 입력하는 차동 증폭회로(differential amp)의 구성을 가지며, 출력되는 내부전원전압IVcc가 궤환되어 상기 제2입력신호로 인가되는 형태를 가진다. 여기서 상기 기준전압Vref는 원하는 레벨의 내부전원전압IVcc 레벨을 결정할 수 있는 레벨로 설정한다. 상기 차동증폭히로의 DC 전류는 상기 엔모오스트랜지스터 21-2N 및 엔모오스트랜지스터2N1-2M에 의해 형성되는 제1전류통로iC1과 상기 엔모오스트랜지스터21-2N 및 엔모오스트랜지스터31에 의해 형성되는 제2전류통로iC2에 의해 결정된다. 여기서 상기 엔모오스트랜지스터2N1-2M의 채널 길이(channel length)는 크게 설계하여 채널 저항을 크게하고, 상기 엔모오스트랜지스터31의 채널 길이는 정상적으로 설계하여 채널 저항을 작게한다. 이는 대기모드에서 순간적으로 내부전원전압IVcc를 많이 사용하는 리프레시와 같은 동작에서는 상기 엔모오스트랜지스터31을 온시켜 상기 제2전류통로iC2를 형성하고, 그 이외의 대기모드에서는 상기 엔모오스트랜지스터2N1-2M을 통해 제1전류통로iC1을 형성하여 불필요한 전류 소모를 줄이기 위함이다.

이때 상기 기준전압Vref가 엔모오스트랜지스터13의 게이트전극에 입력되고 엔모오스트랜지스터14의 게이트전극에 출력되는 내부전원전압IVcc가 입력되면, 상기 차동증폭회로는 내부전원전압IVcc를 발생한다. 즉, 상기 노드N2로 출력되는 상기 내부전원전압IVcc의 레벨이 상기 노드N1로 입력되는 기준전압Vref 레벨에 의해 결정되는 레벨보다 상대적으로 낮은 전위를 갖는 경우, 기준전압Vref에 의해 결정되는 원하는 IVcc의 레벨에서 보다 상기 엔모오스트랜지스터13은 상대적으로 더 크게 도통되고 상기 엔모오스트랜지스터14는 상대적으로 작게 도통되므로 노드N3의 전위가 하강된다. 그리고 상기 노드N3의 전위가 하강되면 피모오스트랜지스터15가 더 크게 도통되므로 상기 출력노드N2,의 전위가 상승된다. 따라서 상기 내부전원전압IVcc의 전위가 상승된다. 또한 상기 노드N2로 출력되는 상기 내부전원전압IVcc의 레벨이 상기 노드N1로 입력되는 기준전압Vref 레벨에 의해 결정되는 레벨보다 상대적으로 높은 전위를 갖는 경우, 기준전압Vref에 의해 결정되는 원하는 IVcc의 레벨에서 보다 상기 엔모오스트랜지스터14는 상대적으로 더 크고 도통되고 상기 엔모오스트랜지스터13 보다 더 크게 도통되므로 노드N3의 전위가 상승된다. 그리고 상기 노드N3의 전위가 상승되면 피모오스트랜지스터15가 이전 보다 작게 도통되므로 상기 출력노드N2의 전위가 하강된다. 따라서 상기 내부전원전압IVcc의 전위가 하강된다. 그러므로 상기 출력노드N2로 출력되는 내부전원전압IVcc는 상기 내부전원전압IVcc의 전위로 설정된 기준전압Vref와 출력되는 내부전원전압IVcc의 전위차에 따라 엔모오스트랜지스터13 및 14가 가변적으로 도통되면서, 상기 출력 내부전원전압IVcc의 전위를 설정된 내부 전원전압 레벨로 항상 일정하게 유지시켜 출력된다.

상기와 같은 내부전원전압IVcc의 발생은 상기 노드N4과 접지전압Vss 사이에 직렬 연결되는 상기 엔모오스트랜지스터2N1-2M 및 31에 의해 형성되는 DC 전류 통로에 의해 제어된다. 먼저 제3도의 311과 같이 로우어드레스스트로브신호RASB 가 312와 같은 칼럼어드레스스트로브신호CASB보다 늦게 로우 논리신호로 천이되어, 소정 시간(100μSEC) 이상 유지되면 제3도의 312와 같이 셀프리프레시 모드 마스터 신호(Self Refresh Mode master)ФSRAS가 하이 논리신호로 천이된다. 그리고 제3도의 314와 같이 SRSPB신호는 일정시간마다 로우 논리신호로 천이된다. 따라서 상기 낸드게이트34는 상기 ФSRAS신호 및 상기 SRSPB신호를 부논리곱하며, 인버터33 및 32는 상기 낸드게이트34의 출력에 따라 제3도의 315와 같은 대기모드 제어신호ФCRL을 발생한다. 따라서 상기 ФCRL신호는 셀프리프레시모드(Self Refresh Mode)에서 리프레시 동작시 하이 상태로 천이되고 그 이외의 셀프리프레시모드 동작 내의 대기상태에서는 로우 논리상태를 유지하는 신호가 된다. 이런 상기 ФCRL신호는 엔모오스트랜지스터31의 게이트전극으로 인가된다. 따라서 상기 ФCRL신호가 로우 논리상태이면 엔모오스트랜지스터31이 오프되므로 제2전류통로iC2는 차단되며, 이로인해 엔모오스트랜지스터21-2N 및 엔모오스트랜지스터2N1-2M을 통해 제1전류통로 iC1이 형성된다. 이때 상기 엔모오스트랜지스터2N1-2M 은 채널 저항이 큰 모오스트랜지스터들이므로, 상기 제3도의316과 같이 형성되는 제1전류통로iC1을 통해 흐른 전류는 극히 미세한 크기의 전류가 되며, 이로인해 대기모드에서 불필요하게 소모되는 전류를 억제한다. 그러나 대기상태에서 리프레시 동작으로 상태천이되면 상기 ФCRL신호는 제3도의 315와 같이 하이 논리상태로 발생된다. 그러면 상기 엔모오스트랜지스터31이 턴온되므로, 상기 엔모오스트랜지스터21-2N 및 엔모오스트랜지스터31을 통하는 제2전류통로iC2가 형성된다. 이때 상기 엔모오스트랜지스터31은 상기 정상적인 채널 사이즈를 갖는 스위칭 소자의 기능을 수행하는 엔모오스트랜지스터이므로, 상기 제1전류통로iC1의 경로 보다 큰 전류 통로를 형성하게 된다. 이때 상기 엔모오스트랜지스터2N1-2M을 통해 전류가 흐르지만 상기 엔모오스트랜지스터2N1-2M의 채널 저항이 상기 엔모오스트랜지스터31의 저항 보다 매우 큰 상태이므로 무시할 수 있다. 상기 셀프리프레시 모드내의 대기상태에서 상기 출력노드N2의 내부전원전압IVcc가 하강된다하더라도, 상기 엔모오스트랜지스터31에 의해 제2전류통로iC2가 형성되면 상기 엔모오스트랜지스터13 및 엔모오스트랜지스터14의 비교 동작에 의해 상기 출력노드N2로 출력되는 내부전원전압IVcc는 빠르게 상승되어 안정된 형태로 출력된다. 따라서 상기 출력되는 내부전원전압IVcc의 레벨은 항상 안정된 전압 레벨을 유지할 수 있다.

상기한 바와 같이 본 발명의 내부전원전압IVcc 발생회로는 대기모드의 소비 전력에 따라 모오스트랜지스터들을 온/오프시키며, 이런 모오스트랜지스터들의 온/오프에 따라 저항 크기에 따라 전류 통로가 결정되어 전류 량을 조절할 수 있다. 따라서 반도체 메모리장치에서 다수개의 전류 통로를 구비하고, 대기 모드시 각 모드들의 특성에 따라 전류 통로를 선택하므로서, 내부전원전압IVcc 발생시 소모되는 DC 전류를 절약할 수 있다.

본 발명에서는 대기 모드시 내부전원전압IVcc를 발생하는 회로를 예로하여 설명하였지만, 동일 전원전압을 사용하는 다수의 모드를 구비하여 각 모드별로 소비 전력이 상이한 경우, 본 발명에서와 같이 다수의 전류 통로 들을 구비하여 전류를 제어하면 효율적으로 전원전압을 발생할 수 있는 효과가 있다.

Claims (8)

1. 반도체 메모리장치의 내부 전원전압 발생회로에 있어서, 제1전압과 전류제어노드 사이에 연결되여 기준전압과 출력되는 전압 간의 차에 따른 내부 전원전압을 발생하는 전압발생기와, 상기 전류제어노드와 제2전압 사이에 연결되고 제어단이 모드제어신호에 연결되며, 상기 모드제어신호가 활성화될 시 스위칭되어 상기 전압발생기의 전류통로를 형성하는 동작모드 전류제어기와, 상기 전류제어노드와 제2전압 사이에 연결되고 제어단이 상기 전류 제어노드에 연결되며, 상기 동작모드 전류제어기에 비해 상대적으로 저항값이 크게 설정되는 대기모드 전류제어기로 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
2. 제2항에 있어서, 상기 대기모드 전류제어기가 채널 저항이 큰 모오스트랜지스터들이 직렬 연결되는 구성을 가지며, 상기 동작모드 전류제어기가 모오스트랜지스터로써 상기 동작모드 전류제어기 보다 더 작은 채널 저항값을 갖는 특징으로 하는 내부 전원전압 발생회로.
3. 제2항에 있어서, 상기 모드제어신호가 대기 모드 구간에서 셀프 리프레시 동작 수행시 온되고 나머지 대기모드 구간에서 오프되는 신호인 것을 특징으로 하는 내부 전원전압 발생회로.
4. 제4항에 있어서, 상기 제1전압이 외부 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 내부 전원전압 발생회로.
5. 반도체 메모리장치의 내부 전원전압을 발생하는 회로에 있어서, 기준전압신호를 입력하는 입력노드와, 내부 전원전압을 출력하는 출력노드와, 제1전압과 제1접속노드 사이에 연결되며, 상기 입력 및 출력노드의 전압차에 따른 내부전원전압을 발생하는 전압발생기와, 상기 제1접속노드와 제2접속노드 사이에 연결되고 제어단이 상기 제1접속노드에 연결되는 제1전류제어기와, 상기 제2접속노드와 제2전압 사이에 연결되고 제어단이 모드제어신호에 연결되며, 상기 모드제어신호가 활성화될 시 스위칭되어 상기 전압발생기의 전류통로를 형성하는 제2전류제어기와, 상기 제2접속노드와 제2전압 사이에 연결되고 제어단이 상기 제1접속노드에 연결되며, 상기 제2전류제어기에 비해 상대적으로 저항 값이 크게 설정되는 제3전류제어기로 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
6. 제5항에 있어서, 상기 제1전류제어기 및 제3전류제어기가 채널 저항이 큰 적어도 2개의 모오스트랜지스터들이 직렬 연결되는 구성을 가지며, 상기 제2전류제어기가 모오스트랜지스터로써 상기 제1전류제어기 및 제3전류제어기 보다 더 작은 채널 저항값을 갖는 특징으로 하는 내부 전원전압 발생회로.
7. 제6항에 있어서, 상기 모드제어신호가 대기 모드 구간에서 셀프 리프레시 구동시 온되고 나머지 대기모드 구간에서 오프되는 신호인 것을 특징으로 하는 내부 전원전압 발생회로.
8. 제7항에 있어서, 상기 제1전압이 외부 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 내부 전원전압 발생회로.