KR100298584B1 - 내부전원전압발생회로 - Google Patents

내부전원전압발생회로 Download PDF

Info

Publication number
KR100298584B1
KR100298584B1 KR1019980039751A KR19980039751A KR100298584B1 KR 100298584 B1 KR100298584 B1 KR 100298584B1 KR 1019980039751 A KR1019980039751 A KR 1019980039751A KR 19980039751 A KR19980039751 A KR 19980039751A KR 100298584 B1 KR100298584 B1 KR 100298584B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
internal power
comparison circuit
differential comparison
Prior art date
Application number
KR1019980039751A
Other languages
English (en)
Other versions
KR20000020922A (ko
Inventor
손교민
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980039751A priority Critical patent/KR100298584B1/ko
Priority to TW088115649A priority patent/TW440868B/zh
Priority to JP26606599A priority patent/JP4361648B2/ja
Priority to US09/399,925 priority patent/US6313694B1/en
Publication of KR20000020922A publication Critical patent/KR20000020922A/ko
Application granted granted Critical
Publication of KR100298584B1 publication Critical patent/KR100298584B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

본 발명은 내부 전원전압 발생회로를 공개한다. 그 회로는 제어신호에 응답하여 인에이블되고 액티브 모드시에 기준전압과 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 액티브 모드용 차동 비교회로, 액티브 모드시와 스탠바이 모드시에 기준전압과 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로, 및 액티브 모드용 차동 비교회로 및 스탠바이 모드용 차동 비교회로의 출력신호에 응답하여 내부 전원전압을 발생하기 위한 출력 드라이버로 구성되어 있다. 그리고, 액티브 모드용 차동 비교회로 및 상기 출력 드라이버는 크기가 큰 트랜지스터들을 이용하여 구성되고, 스탠바이 모드용 차동 비교회로는 크기가 작은 트랜지스터들을 이용하여 구성되어 있다. 따라서, 스탠바이 모드에서 액티브 모드로의 전환 시간이 단축되어, 고속으로 동작하는 반도체 메모리 장치에 적용되어 안정된 동작을 수행할 수 있다.

Description

내부 전원전압 발생회로
본 발명은 내부 전원전압 발생회로에 관한 것으로, 특히 스탠바이 모드(standby mode)에서 액티브 모드(active mode)로의 전환이 빠르고 스탠바이 모드시에 전류 소모를 줄일 수 있는 내부 전원전압 발생회로에 관한 것이다.
내부 전원전압 발생회로는 반도체 메모리 장치에서 외부의 전원전압의 변화에 관계없이 내부에 안정적인 일정한 내부 전원전압을 발생하는 회로이다. 그런데, 내부 전원전압 발생회로가 반도체 메모리 장치의 내부에 안정적인 전압을 공급하기 위해서는 내부 전원전압 발생회로 자체에 흐르는 전류량도 적지 않다.
반도체 메모리 장치는 리드 동작 또는 라이트 동작을 수행하는 구간과 셀 데이터를 보존하고 있는 구간에 따라 소모하는 전류량도 큰 차이를 나타낸다. 그래서, 동작하는 구간을 액티브 모드, 단지 셀 데이터를 보존하고 있는 구간을 스탠바이 모드로 구분하여 동작한다. 스탠바이 모드시에는 액티브 모드시에 비해서 훨씬 작은 전류만이 필요하므로 스탠바이 모드에서의 전류를 줄이기 위한 노력이 계속되고 있다.
종래의 내부 전원전압 발생회로는 액티브 모드용 차동 비교회로와 스탠바이 모드용 차동 비교회로의 출력 드라이버를 각각 별도로 구비하여 각각의 비교회로의 출력신호를 이용하여 출력 드라이버를 제어하였다. 그래서, 스탠바이 모드시에는 액티브 모드용 차동 비교회로의 출력 드라이버를 완전히 오프시키기 위한 부가적인 회로가 필요하였다.
예를 들면, NMOS트랜지스터를 출력 드라이버로 사용하는 내부 전원전압 발생회로의 경우에는 스탠바이 모드시에 액티브 모드용 차동 비교회로의 출력 드라이버인 NMOS트랜지스터의 게이트로 접지전압을 인가하기 위한 부가적인 회로 구성이 필요하였고, PMOS트랜지스터를 출력 드라이버로 사용하는 내부 전원전압 발생회로의 경우에는 스탠바이 모드시에 액티브 모드용 차동 비교회로의 출력 드라이버인 PMOS트랜지스터의 게이트로 전원전압을 인가하기 위한 부가적인 회로 구성이 필요하였다.
그런데, NMOS트랜지스터를 출력 드라이버로 사용하는 내부 전원전압 발생회로의 경우에 스탠바이 모드시 액티브 모드용 차동 비교회로를 구성하는 트랜지스터와 부가적인 회로를 통한 전류 통로가 형성되어 전류를 소모하게 된다는 문제점이 있었다. 이때, 액티브 모드용 차동 비교회로가 크기가 큰 트랜지스터들로 구성되기 때문에 액티브 모드용 차동 비교회로를 통하여 흐르는 전류의 양은 무시할 수 없을 정도로 크다.
또한, NMOS 또는 PMOS트랜지스터를 출력 드라이버로 사용하는 내부 전원전압 발생회로의 경우에 스탠바이 모드에서 액티브 모드로 전환시에 액티브 모드용 내부 전원전압 발생회로의 출력 드라이버가 완전히 오프된 상태에서 온상태로 천이하여야 하기 때문에 스위칭 시간이 오래 걸린다는 문제점이 있었다.
따라서, 종래의 내부 전원전압 발생회로는 고속으로 동작하는 반도체 메모리 장치에는 적합하지 못하였다.
본 발명의 목적은 스탠바이 모드시에 액티브 모드용 회로를 통하여 흐르는 전류 소모를 줄일 수 있는 내부 전원전압 발생회로를 제공하는데 있다.
본 발명의 다른 목적은 스탠바이 모드에서 액티브 모드로의 스위칭 동작을 빠르게 수행할 수 있는 내부 전원전압 발생회로를 제공하는데 있다.
상기 목적과 다른 목적을 달성하기 위한 본 발명의 내부 전원전압 발생회로는 제어신호에 응답하여 인에이블되고 액티브 모드시에 기준전압과 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 액티브 모드용 차동 비교회로, 액티브 모드시와 스탠바이 모드시에 기준전압과 상기 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로, 및 상기 액티브 모드용 차동 비교회로 및 상기 스탠바이 모드용 차동 비교회로의 출력신호에 응답하여 상기 내부 전원전압을 발생하기 위한 출력 드라이버를 구비한 것을 특징으로 한다.
상기 액티브 모드용 차동 비교회로 및 상기 출력 드라이버는 크기가 큰 트랜지스터들을 이용하여 구성된 것을 특징으로 하고, 상기 스탠바이 모드용 차동 비교회로는 크기가 작은 트랜지스터들을 이용하여 구성된 것을 특징으로 한다.
도1은 종래의 NMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도이다.
도2는 도1에 나타낸 블록도의 실시예의 회로도이다.
도3은 종래의 PMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도이다.
도4는 도3에 나타낸 블록도의 실시예의 회로도이다.
도5는 본 발명의 NMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도이다.
도6은 도5에 나타낸 블록도의 실시예의 회로도이다.
도7은 본 발명의 PMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도이다.
도8은 도7에 나타낸 블록도의 실시예의 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명의 내부 전원전압 발생회로를 설명하기 전에 종래의 내부 전원전압 발생회로를 설명하면 다음과 같다.
도1은 종래의 NMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도로서, 액티브 모드용 차동 비교회로(10), 스탠바이 모드용 차동 비교회로(12), NMOS트랜지스터들(14, 16, 20), 및 인버터(18)로 구성되어 있다.
액티브 모드용 차동 비교회로(10)는 제어신호(CSIVC)에 응답하여 액티브 모드시에 동작하고 스탠바이 모드시에는 동작하지 않는다. 이 회로는 기준전압(SREF)과 내부 전원전압(VINT)의 차를 비교하여 출력신호(VG1)를 발생한다. NMOS트랜지스터(14)는 외부 전원전압(VEXT)에 연결된 드레인과 전압(VG1)이 인가되는 게이트와 내부 전원전압(VINT) 발생단자에 연결된 소스로 이루어져 전압(VG1)에 응답하여 외부 전원전압(VEXT)을 내부 전원전압(VINT)으로 변환하여 출력한다. 그리고, 도1에 나타낸 내부 전원전압 발생회로는 NMOS트랜지스터(14)를 전류 구동용 드라이버로 사용하기 때문에 액티브 모드용 차동 비교회로(10)의 전원전압으로 승압 전압(Vp)을 이용하여 출력 전압(VG1)의 레벨을 높여 주게 된다. 이와같이 출력전압(VG1)의 레벨을 높여 주어야만 NMOS트랜지스터(14)가 완전히 온되어 충분한 전류 구동 능력을 가질 수 있기 때문이다. 그리고, 스탠바이 모드시에는 제어신호(CSIVC)가 "로우"레벨이 되고, 인버터(18)의 출력신호가 "하이"레벨이 되어 NMOS트랜지스터(20)를 온한다. 그러면, NMOS트랜지스터(14)의 게이트로 접지전압이 인가되어 NMOS트랜지스터(14)를 완전히 오프한다. 그래서, 스탠바이 모드시에는 NMOS트랜지스터(14)를 통한 전류가 흐르지 않도록 한다.
스탠바이 모드용 차동 비교회로(12)는 액티브 모드시나 스탠바이 모드시에 항상 동작한다. 이 회로는 기준전압(SREF)과 내부 전원전압(VINT)의 차를 감지하여 출력신호(VG2)를 발생한다. NMOS트랜지스터(16)는 내부 전원전압(VINT) 발생단자에 연결된 소스와 출력신호(VG2)가 인가되는 게이트와 외부 전원전압(VEXT)에 연결된 드레인으로 이루어져 전압(VG2)에 응답하여 외부 전원전압(VEXT)을 내부 전원전압(VINT)으로 변환하여 출력한다. 그리고, 액티브 모드용 차동 비교회로(10)와 마찬가지로 스탠바이 모드용 차동 비교회로(12)도 승압 전압(Vp)을 전원전압으로 사용하는데, 이는 출력 드라이버로서 NMOS트랜지스터(16)를 사용하기 때문이다.
액티브 모드시와 스탠바이 모드시에 발생되는 내부 전원전압(VINT)은 일정하다. 단지, 액티브 모드시에는 전류를 많이 필요로 하므로 액티브 모드용 차동 비교회로 및 NMOS트랜지스터(14)를 구성하는 트랜지스터들의 크기를 크게하여 많은 전류를 구동할 수 있도록 하고, 스탠바이 모드시에는 작은 전류만이 필요하므로 스탠바이 모드용 차동 비교회로 및 NMOS트랜지스터(16)를 구성하는 트랜지스터들의 크기를 작게하여 작은 전류를 구동할 수 있도록 한다.
도2는 도1에 나타낸 블럭도의 실시예의 회로도로서, PMOS트랜지스터들(P3, P4), 및 NMOS트랜지스터들(N5, N6, N7, N8)로 구성된 액티브 모드용 차동 비교회로(10), PMOS트랜지스터들(P1, P2), 및 NMOS트랜지스터들(N1, N2, N3, N4)로 구성된 스탠바이 모드용 차동 비교회로(12), 인버터(18), 및 NMOS트랜지스터들(N14, N16)로 구성되어 있다.
스탠바이 모드용 차동 비교회로는 승압 전압(Vp)이 인가되는 소스와 공통 연결된 게이트와 드레인을 가진 PMOS트랜지스터(P1), 승압 전압(Vp)이 인가되는 소스와 PMOS트랜지스터(P1)의 게이트에 연결된 게이트를 가진 PMOS트랜지스터(P2), 비교전압(SREF)이 인가되는 게이트와 PMOS트랜지스터(P1)의 드레인에 연결된 드레인을 가진 NMOS트랜지스터(N1), PMOS트랜지스터(P2)의 드레인에 연결된 드레인과 내부 전원전압(VINT)이 인가되는 게이트와 NMOS트랜지스터(N1)의 소스에 공통 연결된 소스를 가진 NMOS트랜지스터(N2), 기준전압(SREF)이 인가되는 게이트와 NMOS트랜지스터(N1)의 소스에 연결된 드레인을 가진 NMOS트랜지스터(N3), 및 기준전압(REF)이 인가되는 게이트와 NMOS트랜지스터(N3)의 소스에 연결된 드레인과 접지전압에 연결된 소스를 가진 NMOS트랜지스터(N4)로 구성되어 있다.
액티브 모드용 차동 비교회로는 스탠바이 모드용 차동 비교회로의 구성과 동일하다. 즉, PMOS트랜지스터들(P1, P2)의 구성이 PMOS트랜지스터들(P3, P4)에 각각 해당하고, NMOS트랜지스터들(N1, N2, N3, N4)의 구성이 NMOS트랜지스터들(N5, N6, N7, N8)에 각각 해당한다. 단지, NMOS트랜지스터들(N7, M8)의 게이트로 각각 기준전압들(REF, CSIVC)이 인가되는 것이 다르다.
그리고, 상술한 바와 같이 액티브 모드용 차동 비교회로(10)를 구성하는 트랜지스터들 및 NMOS트랜지스터(16)의 크기가 스탠바이 모드용 차동 비교회로(12)를 구성하는 트랜지스터들 및 NMOS트랜지스터(14)의 크기보다 크다. 즉, 트랜지스터의 크기가 크다는 것은 폭(width)이 큰 것을 말하는 것으로, 이에 따라 전류 구동능력이 커지게 된다.
그리고, 기준전압(SREF)의 레벨은 발생시키고자 하는 내부 전원전압(VINT)의 레벨과 동일한 레벨로 설정되어 있고, 기준전압(REF)의 레벨은 기준전압(SREF)의 레벨보다 약간 낮은 레벨로 설정되어 있다. 그리고, 기준전압(SREF, REF)은 스탠바이 모드시나 액티브 모드시에 항상 인가되는 신호이고, 제어신호(CSIVC)는 액티브 모드시에만 외부로 부터의 칩 선택신호(CS)에 응답하여 내부적으로 만들어지는 신호로서, 기준전압(SREF)의 레벨과 동일한 레벨의 신호이다. 그래서, NMOS트랜지스터들(N3, N4, N7)은 정전류원으로서 동작한다.
상술한 바와 같은 구성을 가진 회로의 동작을 설명하면 다음과 같다.
액티브 모드시에는 제어신호(CSIVC)가 "하이"레벨이므로 액티브 모드용 차동 비교회로(10)와 스탠바이 모드용 차동 비교회로(12)가 모두 동작한다. 제어신호(CSIVC)는 칩 선택신호(CS)가 인에이블되면 내부적으로 발생되는 신호로서, 액티브 모드시에는 칩 선택신호가 인에이블되므로 제어신호(CSIVC)가 발생된다. 기준전압(SREF)과 내부 전원전압(VINT)을 입력하여 만일 내부 전원전압(VINT)이 기준전압(SREF)보다 낮으면, NMOS트랜지스터(N1)를 통하여 흐르는 전류가 NMOS트랜지스터(N2)를 통하여 흐르는 전류보다 커지게 되어, 출력전압(VG2)이 증가하게 된다. 그러면, NMOS트랜지스터(14)가 출력전압(VG2)의 증가에 따라 출력단자(VINT)를 통하여 흐르는 전류를 증가하여 내부 전원전압(VINT)을 증가하게 된다. 반대로, 내부 전원전압(VINT)이 기준전압(SREF)보다 높으면, NMOS트랜지스터(N2)를 통하여 흐르는 전류가 NMOS트랜지스터(N1)를 통하여 흐르는 전류보다 커지게 되어 출력전압(VG1)을 감소하게 된다. 그러면, NMOS트랜지스터(14)가 출력전압(VG1)의 감소에 따라 출력단자를 통하여 흐르는 전류를 감소하여 내부 전원전압(VINT)을 감소하게 된다. 그리고, 액티브 모드용 차동 비교회로(10)가 동작을 할 때 스탠바이 모드용 차동 비교회로(12)도 동일한 동작을 수행하여 NMOS트랜지스터(16)를 온하여 내부 전원전압(VINT)을 발생하게 된다. 이때, NMOS트랜지스터(14)와 NMOS트랜지스터(16)의 전류 구동 능력에 의해 합쳐진 전류가 내부 전원전압(VINT) 발생단자로 흐르게 된다.
스탠바이 모드시에는 제어신호(CSIVC)가 발생하지 않게 됨으로써 액티브 모드용 차동 비교회로(12)는 인버터(18)의 출력신호가 "하이"레벨이 되고, NMOS트랜지스터(20)가 온되어 NMOS트랜지스터(16)의 게이트 전압(VG1)을 접지전압으로 한다. 따라서, NMOS트랜지스터(16)가 완전히 오프되어 전류가 흐르지 못하게 한다. 그런데, PMOS트랜지스터(P3)의 게이트와 소스간 전압차가 문턱전압보다 작게 되고, NMOS트랜지스터(N5)의 게이트와 소스간 전압차가 문턱전압보다 크게되어 온되고, NMOS트랜지스터(N6)의 게이트와 소스간 전압차가 문턱전압보다 크게되어 온됨으로써 이들 크기가 큰 PMOS트랜지스터(P3), 및 NMOS트랜지스터들(N5, N6, 20)을 통한 전류 통로가 형성되어 전류를 많이 소모하게 된다.
또한, 스탠바이 모드에서 액티브 모드로 빠른 전환이 필요한 경우에는 큰 크기의 드라이버를 완전히 오프된 상태에서 온상태로 가져가기 위해서는 어느 정도의 스위칭 시간이 필요하게 된다.
그런데, 고속으로 동작하는 반도체 메모리 장치는 아주 짧은 시간(약, 10ns)에 스위칭 동작을 수행하여야 하는데, 도2에 나타낸 내부 전원전압 발생회로는 스탠바이 모드에서 액티브 모드로의 빠른 스위칭 동작을 수행할 수 없다는 문제점이 있었다.
도3은 종래의 PMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도로서, 액티브 모드용 차동 비교회로(30), 스탠바이 모드용 차동 비교회로(32), 및 PMOS트랜지스터들(34, 36, 38)로 구성되어 있다.
도4는 도3에 나타낸 블록도의 실시예의 회로도로서, 액티브 모드용 차동 비교회로(30)는 PMOS트랜지스터들(P12, P13), 및 NMOS트랜지스터들(N14, N15, N16, N17)로 구성되고, 스탠바이 모드용 차동 비교회로(32)는 PMOS트랜지스터들(P10, P11), 및 NMOS트랜지스터들(N10, N11, N12, N13)로 구성되어 있다.
도3 및 도4에 나타낸 블록 및 회로에 대한 동작 설명은 상술한 도1 및 도2에 대한 설명을 참고하기 바란다. 단지, 도4에 나타낸 내부 전원전압 발생회로는 PMOS드라이버를 사용하여 구성되기 때문에 차동 비교회로들(30, 32)의 전원전압으로 외부 전원전압(VEXT)이 인가되도록 구성되어 있다. 즉, PMOS드라이버는 "로우"레벨의 신호에 응답하여 온되기 때문에 PMOS드라이버의 게이트로 큰 전압을 인가할 필요가 없다. 따라서, 도2에 나타낸 것처럼, 승압 전압(Vp)을 이용하지 않아도 상관없다. 그리고, 스탠바이 모드시에 제어신호(CSIVC)가 "로우"레벨로 천이하게 되면 PMOS트랜지스터(36)가 온되어 PMOS트랜지스터(34)의 게이트로 외부 전원전압(VEXT)을 인가하여 PMOS트랜지스터(34)를 완전히 오프한다.
도4에 나타낸 회로의 경우에는 스탠바이 모드시에 액티브 모드용 차동 비교회로 자체를 통하여 전류 통로가 형성되는 것은 아니지만, 상술한 NMOS드라이버를 사용한 것과 마찬가지로 스탠바이 모드에서 액티브 모드로 빠른 전환이 필요한 경우에는 큰 크기의 드라이버를 완전히 오프된 상태에서 온상태로 가져가기 위해서는 어느 정도의 스위칭 시간이 필요하게 된다.
따라서, 도4에 나타낸 내부 전원전압 발생회로도 도2에 나타낸 내부 전원전압 발생회로와 마찬가지로 스탠바이 모드에서 액티브 모드로 전환시에 빠른 스위칭 동작을 수행할 수가 없다는 문제점이 있었다.
이제, 상술한 종래의 내부 전원전압 발생회로의 문제점을 해결하기 위한 본 발명의 내부 전원전압 발생회로를 도5 내지 도8을 이용하여 설명하면 다음과 같다.
도5는 본 발명의 NMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도로서, 도1에 나타낸 내부 전원전압 발생회로의 구성과 동일하며, 단지 스탠바이 모드용 차동 비교회로(12)의 출력 드라이버인 NMOS트랜지스터(16)를 제거하고 차동 비교회로(12)의 출력신호가 NMOS트랜지스터(14)의 게이트로 인가되어 구성되고, 인버터(18), 및 NMOS트랜지스터(20)를 제거하여 구성되어 있다.
즉, 도5의 내부 전원전압 발생회로는 스탠바이 모드용 차동 비교회로와 액티브 모드용 차동 비교회로의 출력 드라이버로 NMOS트랜지스터(14)를 공통으로 사용하도록 구성하였다. 그리고, 스탠바이 모드시에 NMOS트랜지스터(14)를 완전히 오프하기 위한 인버터(18) 및 NMOS트랜지스터(20)의 구성을 제거하였다.
액티브 모드시에는 제어신호(CSIVC)가 "하이"레벨이 되어 액티브 모드용 차동 비교회로(10)와 스탠바이 모드용 차동 비교회로(12)가 모두 동작한다. 그런데, 도5에서는 스탠바이 모드용 차동 비교회로(12)의 출력신호가 액티브 모드용 차동 비교회로(10)의 출력단에 공통으로 묶여 있으므로 NMOS트랜지스터(14)를 구동할 때 액티브 모드용 차동 비교회로(10)의 출력신호에 의해서만 구동된다고 할 수 있다. 즉, 작은 크기의 트랜지스터들로 구성된 스탠바이 모드용 차동 비교회로(12)는 작은 크기의 NMOS트랜지스터(16)를 구동하기 위한 신호를 발생하였기 때문에 큰 크기의 NMOS트랜지스터(14)를 구동하는데에 큰 영향을 미치지 못한다.
스탠바이 모드시에는 제어신호(CSIVC)가 "로우"레벨이 되어 액티브 모드용 차동 비교회로(10)는 동작하지 않는다. 스탠바이 모드용 차동 비교회로(12)의 출력신호가 큰 크기의 NMOS트랜지스터(14)를 제어하게 되는데 작은 크기의 차동 비교회로의 출력신호가 큰 크기의 트랜지스터(14)를 제어하기가 용이하지 않다. 그러나, 스탠바이 모드시에는 필요로 하는 전류의 양이 매우 작고, 그 변동폭도 작기 때문에 작은 크기의 차동 비교회로의 출력신호가 큰 크기의 트랜지스터(14)를 제어하더라도 적당한 제어가 가능하다.
그리고, 상술한 NMOS드라이버를 사용한 내부 전원전압 발생회로의 경우에 스탠바이 모드에서 큰 크기의 NMOS트랜지스터(14)의 게이트로 접지전압을 인가하여 트랜지스터(14)를 완전히 오프시킬 필요가 없으므로 도1에 나타낸 인버터(18) 및 NMOS트랜지스터(20)와 같은 부가적인 회로 구성이 필요하지 않게 되고, 전류 소모를 방지할 수 있다.
그리고, 스탠바이 모드에서 액티브 모드로의 전환시에 내부 전원전압의 레벨을 NMOS트랜지스터(16)가 완전히 오프된 상태에서 온상태로 만드는 것이 아니라, 스탠바이 모드시에 스탠바이 모드용 차동 비교회로의 출력신호에 의해서 어느 정도온된 상태에서 완전히 온상태로 만드는 동작을 수행하기 때문에 스위칭 시간이 빨라지게 된다.
도6은 도5에 나타낸 블럭도의 실시예의 회로도로서, 도2의 구성에서 인버터(18), 및 NMOS트랜지스터들(14, 16)을 제거하고 스탠바이 모드용 차동 비교회로(12)의 출력신호를 NMOS트랜지스터(14)의 게이트로 인가하여 구성되어 있다.
도6에 나타낸 회로의 동작을 설명하면 다음과 같다.
액티브 모드시의 동작은 도2의 동작 설명을 참고하기 바란다. 스탠바이 모드시는 스탠바이 모드용 차동 비교회로(12)가 내부 전원전압(VINT)이 기준전압(SREF)과 동일하게 되도록 하기 위하여 출력전압을 발생한다. 출력전압은 NMOS트랜지스터(16)의 게이트로 인가되어 크기가 큰 NMOS트랜지스터(14)를 제어하게 된다. 물론, 작은 크기의 차동 비교회로(12)가 큰 크기의 NMOS트랜지스터(14)를 제어하기가 쉽지는 않지만, 스탠바이 모드시에는 전류 소모가 작으므로 아주 작은 전류만을 흐르게 하면 되기 때문에 적절한 제어가 가능하다.
따라서, 본 발명의 내부 전원전압 발생회로는 스탠바이 모드시에 액티브 모드용 차동 비교회로를 통하여 흐르는 전류를 감소할 수 있다.
그리고, 스탠바이 모드시에 액티브 모드용 차동 비교회로의 출력 드라이버로 스탠바이 모드용 차동 비교회로의 출력신호를 인가하여 내부 전원전압을 발생시키므로 액티브 모드용 차동 비교회로의 출력 드라이버를 완전히 오프시키기 위한 부가적인 회로 구성이 필요하지 않으며, 스탠바이 모드에서 액티브 모드로 전환시에 스위칭 시간이 빨라지게 된다.
도7은 본 발명의 PMOS트랜지스터를 출력 드라이버로 사용한 내부 전원전압 발생회로의 블록도로서, 도3에 나타낸 내부 전원전압 발생회로의 구성과 동일하며, 단지 스탠바이 모드용 차동 비교회로(32)의 출력 드라이버인 PMOS트랜지스터(38)를 제거하고 차동 비교회로(32)의 출력신호를 PMOS트랜지스터(34)의 게이트로 인가하고 PMOS트랜지스터(36)를 제거하여 구성되어 있다.
도8은 도7에 나타낸 블럭도의 실시예의 회로도로서, 도4의 구성에서 PMOS트랜지스터들(36, 38)을 제거하고 스탠바이 모드용 차동 비교회로(32)의 출력신호를 PMOS트랜지스터(34)의 게이트로 인가하여 구성되어 있다.
도7 및 도8에 나타낸 블록 및 회로의 동작 설명은 상술한 도5 및 도6에 대한 설명을 참고하기 바란다.
도8에 나타낸 내부 전원전압 발생회로는 스탠바이 모드시에 스탠바이 모드용 차동 비교회로(32)의 출력신호를 PMOS트랜지스터(34)의 게이트로 인가하여 제어하게 된다. 물론, 이 경우에도 작은 크기의 차동 비교회로(32)가 큰 크기의 PMOS트랜지스터(34)를 제어하기가 쉽지는 않지만, 스탠바이 모드시에는 전류 소모가 작으므로 아주 작은 전류만을 흐르게 하면 되기 때문에 적절한 제어가 가능하다.
따라서, 본 발명의 내부 전원전압 발생회로는 액티브 모드에서 스탠바이 모드로 전환시에 PMOS트랜지스터(34)를 완전히 오프하기 위한 부가적인 회로 구성이 필요하지 않으며, 스탠바이 모드에서 액티브 모드로 전환시에 PMOS트랜지스터(34)를 완전히 오프한 상태에서 온시키는 것이 아니기 때문에 스위칭 시간이 빨라지게 된다.
본 발명의 NMOS드라이버를 사용한 내부 전원전압 발생회로는 스탠바이 모드시에 액티브 모드용 차동 비교회로 자체를 통하여 흐르는 전류 소모를 줄일 수 있다.
또한, 본 발명의 내부 전원전압 발생회로는 스탠바이 모드용 차동 비교회로와 액티브 모드용 차동 비교회로의 출력 드라이버를 크기가 큰 하나의 출력 드라이버를 공통으로 사용함으로써 부가적인 회로구성이 요구되지 않으며, 스탠바이 모드에서 액티브 모드로 전환시에 스위칭 시간이 단축된다.
따라서, 본 발명의 내부 전원전압 발생회로는 고속으로 동작하는 반도체 메모리 장치에 적용되어 안정된 동작을 수행할 수 있다.

Claims (12)

  1. 제어신호에 응답하여 인에이블되고 액티브 모드시에 기준전압과 내부 전원전압의 차를 비교하여 출력신호를 발생하기 위한 액티브 모드용 차동 비교회로; 액티브 모드시와 스탠바이 모드시에 기준전압과 상기 내부 전원전압의 차를 비교하여 출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로; 및 상기 액티브 모드용 차동 비교회로 및 상기 스탠바이 모드용 차동 비교회로의 출력신호에 응답하여 상기 내부 전원전압을 발생하기 위한 출력 드라이버를 구비한 것을 특징으로 하는 내부 전원전압 발생회로.
  2. 제1항에 있어서, 상기 액티브 모드용 차동 비교회로는, 상기 스탠바이 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 큰 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  3. 제1항에 있어서, 상기 스탠바이 모드용 차동 비교회로는, 상기 액티브 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 작은 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  4. 제1항에 있어서, 상기 출력 드라이버는 상기 스탠바이 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 큰 트랜지스터를 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  5. 승압 전압과 접지전압사이에 연결되고 액티브 모드시에 기준전압과 내부 전원전압의 차를 비교하여 제1출력신호를 발생하기 위한 액티브 모드용 차동 비교회로; 상기 승압 전압과 접지전압사이에 연결되고 상기 액티브 모드시와 스탠바이 모드시에 상기 기준전압과 상기 내부 전원전압의 차를 비교하여 제2출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로; 및 외부전원전압과 상기 내부 전원전압을 발생하기 위한 단자사이에 연결되고 상기 제1출력신호 및 상기 제2출력신호에 응답하여 상기 내부 전원전압을 발생하기 위한 NMOS출력 드라이버를 구비한 것을 특징으로 하는 내부 전원전압 발생회로.
  6. 제5항에 있어서, 상기 액티브 모드용 차동 비교회로는, 상기 스탠바이 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 큰 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  7. 제5항에 있어서, 상기 스탠바이 모드용 차동 비교회로는 상기 액티브 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 작은 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  8. 제5항에 있어서, 상기 NMOS출력 드라이버는, 상기 스탠바이 모드용 차동 비교회로를 구성하는 NMOS트랜지스터들보다 상대적으로 크기가 큰 NMOS트랜지스터를 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  9. 외부전원전압과 접지전압사이에 연결되고 액티브 모드시에 기준전압과 내부 전원전압을 차를 비교하여 제1출력신호를 발생하기 위한 액티브 모드용 차동 비교회로; 외부전원전압과 접지전압사이에 연결되고 상기 액티브 모드시와 스탠바이 모드시에 상기 기준전압과 상기 내부 전원전압의 차를 비교하여 제2출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로; 및 외부전원전압과 상기 내부 전원전압을 발생하기 위한 단자사이에 연결되고 상기 제1출력신호 및 상기 제2출력신호에 응답하여 상기 내부 전원전압을 발생하기 위한 PMOS출력 드라이버를 구비한 것을 특징으로 하는 내부 전원전압 발생회로.
  10. 제9항에 있어서, 상기 액티브 모드용 차동 비교회로는, 상기 스탠바이 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 큰 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  11. 제9항에 있어서, 상기 스탠바이 모드용 차동 비교회로는, 상기 액티브 모드용 차동 비교회로를 구성하는 트랜지스터들보다 상대적으로 크기가 작은 트랜지스터들을 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
  12. 제9항에 있어서, 상기 PMOS출력 드라이버는, 상기 스탠바이 모드용 차동 비교회로를 구성하는 PMOS 트랜지스터들보다 상대적으로 크기가 큰 PMOS트랜지스터를 이용하여 구성된 것을 특징으로 하는 내부 전원전압 발생회로.
KR1019980039751A 1998-09-24 1998-09-24 내부전원전압발생회로 KR100298584B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980039751A KR100298584B1 (ko) 1998-09-24 1998-09-24 내부전원전압발생회로
TW088115649A TW440868B (en) 1998-09-24 1999-09-10 Internal power voltage generating circuit having a single drive transistor for stand-by and active modes
JP26606599A JP4361648B2 (ja) 1998-09-24 1999-09-20 内部電源電圧発生回路
US09/399,925 US6313694B1 (en) 1998-09-24 1999-09-21 Internal power voltage generating circuit having a single drive transistor for stand-by and active modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039751A KR100298584B1 (ko) 1998-09-24 1998-09-24 내부전원전압발생회로

Publications (2)

Publication Number Publication Date
KR20000020922A KR20000020922A (ko) 2000-04-15
KR100298584B1 true KR100298584B1 (ko) 2001-10-27

Family

ID=19551831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039751A KR100298584B1 (ko) 1998-09-24 1998-09-24 내부전원전압발생회로

Country Status (4)

Country Link
US (1) US6313694B1 (ko)
JP (1) JP4361648B2 (ko)
KR (1) KR100298584B1 (ko)
TW (1) TW440868B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324646B2 (ja) * 1999-07-01 2002-09-17 日本電気株式会社 回路装置、その動作方法
KR100518399B1 (ko) * 2000-07-25 2005-09-29 엔이씨 일렉트로닉스 가부시키가이샤 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
JP2003051548A (ja) * 2001-08-06 2003-02-21 Sharp Corp 半導体集積回路装置およびそれを用いた携帯端末
JP3494635B2 (ja) * 2001-09-19 2004-02-09 沖電気工業株式会社 内部降圧電源回路
JP3892692B2 (ja) * 2001-09-21 2007-03-14 株式会社東芝 半導体集積回路
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
US6686789B2 (en) * 2002-03-28 2004-02-03 Agere Systems, Inc. Dynamic low power reference circuit
WO2003083595A1 (de) * 2002-04-03 2003-10-09 Infineon Technologies Ag Spannungsregleranordnung
JP2004022117A (ja) * 2002-06-19 2004-01-22 Renesas Technology Corp 半導体装置
JP3768202B2 (ja) * 2003-05-13 2006-04-19 松下電器産業株式会社 半導体集積回路
US6909320B2 (en) * 2003-06-19 2005-06-21 Freescale Semiconductor, Inc. Method and apparatus for dual output voltage regulation
JP2005050473A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置
US7142042B1 (en) * 2003-08-29 2006-11-28 National Semiconductor Corporation Nulled error amplifier
JP2005107948A (ja) * 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
JP3967722B2 (ja) * 2004-01-15 2007-08-29 株式会社東芝 半導体装置
EP1826651A1 (en) * 2004-05-14 2007-08-29 Zmos Technology, Inc. Internal voltage generator scheme and power management method
JP2005354142A (ja) * 2004-06-08 2005-12-22 Sanyo Electric Co Ltd 半導体集積回路及びオペアンプ回路
JP4488800B2 (ja) * 2004-06-14 2010-06-23 株式会社ルネサステクノロジ 半導体集積回路装置
KR100670700B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 지연고정루프의 전원공급회로
US7173482B2 (en) * 2005-03-30 2007-02-06 International Business Machines Corporation CMOS regulator for low headroom applications
KR100715147B1 (ko) * 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
KR100702766B1 (ko) * 2005-12-07 2007-04-03 주식회사 하이닉스반도체 안정적인 ｄｌｌ용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법
JP2008017566A (ja) * 2006-07-04 2008-01-24 Oki Electric Ind Co Ltd 電源発生回路
KR100943115B1 (ko) * 2007-07-25 2010-02-18 주식회사 하이닉스반도체 전압 변환 회로 및 이를 구비한 플래시 메모리 소자
EP2230579B1 (en) * 2009-03-20 2013-01-23 STMicroelectronics Srl Fast switching, overshoot-free, current source and method
KR101020294B1 (ko) * 2009-03-26 2011-03-07 주식회사 하이닉스반도체 내부전압 생성회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
JP3057100B2 (ja) * 1991-02-12 2000-06-26 株式会社日立製作所 半導体集積回路装置
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5317254A (en) * 1992-09-17 1994-05-31 Micro Control Company Bipolar power supply
EP0698235A1 (en) * 1993-05-13 1996-02-28 MicroUnity Systems Engineering, Inc. Bias voltage distribution system
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로

Also Published As

Publication number Publication date
JP4361648B2 (ja) 2009-11-11
TW440868B (en) 2001-06-16
US6313694B1 (en) 2001-11-06
KR20000020922A (ko) 2000-04-15
JP2000101024A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
KR100298584B1 (ko) 내부전원전압발생회로
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
KR0133942B1 (ko) 반도체 집적 회로장치
KR100396897B1 (ko) 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
US5973484A (en) Voltage regulator circuit for semiconductor memory device
KR970023372A (ko) 반도체 기억장치
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100336254B1 (ko) 승압 회로
KR100513403B1 (ko) 센스 앰프를 구비한 비휘발성 반도체 메모리 장치
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100528789B1 (ko) 셀프 리프래쉬 모드 진입을 위한 클럭 인에이블 버퍼
KR100597625B1 (ko) 내부 전원전압 발생회로
KR960002330B1 (ko) 프리차지 전압 발생회로
US6914844B2 (en) Deep power down switch for memory device
KR100650371B1 (ko) 전압 발생 장치
KR0172371B1 (ko) 반도체 메모리장치의 전원전압 발생회로
KR100418578B1 (ko) 반도체 메모리 장치의 비트라인 감지증폭기 제어회로
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
KR100587087B1 (ko) 반도체 장치용 내부전압 발생기
KR100761371B1 (ko) 액티브 드라이버
KR20040007874A (ko) 부스팅 회로
KR100189742B1 (ko) 레벨쉬프터
KR100224666B1 (ko) 반도체장치의 전원제어회로
KR100235967B1 (ko) 노이즈 감소형 반도체 장치
KR100245555B1 (ko) 반도체 메모리 장치 및 그것의 내부 전원 전압 공급 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee