JP3892692B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3892692B2 JP3892692B2 JP2001290131A JP2001290131A JP3892692B2 JP 3892692 B2 JP3892692 B2 JP 3892692B2 JP 2001290131 A JP2001290131 A JP 2001290131A JP 2001290131 A JP2001290131 A JP 2001290131A JP 3892692 B2 JP3892692 B2 JP 3892692B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage drop
- internal
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関わり、特に、外部から印加される電源電圧を所定の内部電圧まで降下させて内部回路へ供給する電圧降下回路を具備する半導体集積回路に関する。
【０００２】
【従来の技術】
近年の微細加工技術の向上に伴い、内部回路へ供給する内部電圧を外部電源電圧より低く設定して、高集積化、高速化などを実現する技術が盛んに研究されている。チップ上の電源端子から供給される外部電源電圧を内部電圧まで降下させる手段として、電圧降下回路（ＶＤＣ）はこの技術に欠かせない要素となっている。
【０００３】
例えば、電圧降下回路（ＶＤＣ）は、図１７に示すように、比較回路部（ＣＯＭＰ）と、ＭＯＳ型トランジスタＭ７とを具備する。電圧降下回路（ＶＤＣ）は、基準電圧（ＶＲＥＦ）から内部電圧（ＶＩＮＴ）を生成する機能を有する。内部電圧（ＶＩＮＴ）とグランドの間には内部容量（ＣＩＮＴ）が配置されている。内部電圧（ＶＩＮＴ）は内部回路１へ印加され、内部回路１において電流（ＩＤＤ）が消費される。
【０００４】
【発明が解決しようとする課題】
図１８に示すように、内部回路へクロック信号（ＣＬＫ）が供給されていないスタンドバイ状態から、ＣＬＫが供給されているアクティブ状態への変化に伴い、内部回路の消費電流（ＩＤＤ）が大きく変化する。この内部回路の消費電流（ＩＤＤ）の変化によって、内部電圧（ＶＩＮＴ）に揺れが生じ、内部回路の高速動作を妨げてしまう。内部電圧（ＶＩＮＴ）の揺れは、スタンドバイ状態からアクティブ状態へ変化した直後が最も大きく、徐々に小さくなる。
【０００５】
内部電圧（ＶＩＮＴ）の揺れを低減するには、内部容量（ＣＩＮＴ）の増大、或いは比較回路部（ＣＯＭＰ）及びＭＯＳ型トランジスタＭ７の大規模化が必要である。しかし、チップ面積の制限から、内部容量（ＣＩＮＴ）を増大することは容易ではない。比較回路部（ＣＯＭＰ）及びＭＯＳ型トランジスタＭ７の大規模化は、電圧降下回路自身の消費電流の増大を招いてしまい、望ましくない。
【０００６】
内部電圧の安定供給という観点から、複数の電圧降下回路をチップ内に均等に分配し、ストップクロックのようなスタンドバイ状態において幾つかの電圧降下回路をオフして電圧降下回路自身の消費電流を削減することが行われている。しかし、この場合においても、スタンドバイ状態の消費電流は削減できるが、内部回路が動作しているアクティブ状態の消費電流を削減することができない。
【０００７】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、アクティブ状態における消費電流を削減できる半導体集積回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明の特徴は、内部回路と、この内部回路がスタンドバイ状態からアクティブ状態へ変化した後の一定時間だけ動作する第１の電圧降下回路と、内部回路がスタンドバイ状態及びアクティブ状態である間動作する第２の電圧降下回路とを少なくとも有する半導体集積回路であることである。ここで、第１及び第２の電圧降下回路は、動作している間、共に外部電圧から内部回路へ供給する内部電圧を生成する。
【０００９】
本発明の特徴によれば、アクティブ状態における消費電流を削減できる。
【００１０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体集積回路の構成を示すブロック図である。第１の実施の形態に係る半導体集積回路は、半導体集積回路の主要な機能を実現する内部回路１と、外部電圧（ＶＤＤ）から内部回路１へ供給する内部電圧（ＶＩＮＴ）を生成する電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）とを有する。
【００１２】
電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、内部回路１がスタンドバイ状態からアクティブ状態へ変化した後の一定時間動作する３つの第１の電圧降下回路（２ａ〜２ｃ）と、内部回路１がスタンドバイ状態及びアクティブ状態である間動作する２つの第２の電圧降下回路（３ａ、３ｂ）とを具備する。
【００１３】
５つの電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）の出力端子は互いに接続され、５つの電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）からの内部電圧（ＶＩＮＴ）が１つの内部回路１へ供給される。内部電圧（ＶＩＮＴ）と接地電位（グランド）との間にはキャパシタ（ＣＩＮＴ）が接続され、内部電圧（ＶＩＮＴ）に対して所定の内部容量が負荷されている。
【００１４】
第１の電圧降下回路（２ａ〜２ｃ）の上記機能、つまり外部電圧（ＶＤＤ）から内部回路１へ供給する内部電圧（ＶＩＮＴ）を生成する機能は、制御端子（ＶＤＣＥＮ）に入力される信号によって、オン／オフ制御される。第１の電圧降下回路（２ａ〜２ｃ）の制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ１）４から送信されるパルス信号（ＰＬＳＳＴ）が入力されている。第２の電圧降下回路（３ａ、３ｂ）の制御端子（ＶＤＣＥＮ）には外部電圧（ＶＤＤ）が印加されている。遷移検知回路（ＣＯＮＴ１）４にも内部回路１へと同様に内部クロック信号（ＣＬＫ）が供給されている。
【００１５】
図２は、図１に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。「ＣＬＫ」は内部回路１及び遷移検知回路４へそれぞれ供給されるクロック信号（ＣＬＫ）を示し、「ＰＬＳＳＴ」は遷移検知回路４から送信されるパルス信号（ＰＬＳＳＴ）を示す。また、アクティブ状態１１はクロック信号（ＣＬＫ）が内部回路１へ供給されている状態であり、スタンドバイ状態１０はクロック信号（ＣＬＫ）が内部回路１へ供給されていない状態である。
【００１６】
図２に示すように、遷移検知回路４は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信する。具体的には、遷移検知回路４は、まず、内部クロック信号（ＣＬＫ）が一定期間変化していないことによりスタンドバイ状態１０を検知する。そして、クロック信号（ＣＬＫ）が変化し始めることによりスタンドバイ状態１０からアクティブ状態１１への変化を検知し、第１の電圧降下回路（２ａ〜２ｃ）にパルス信号（ＰＬＳＳＴ）を送信する。
【００１７】
第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）を受信している間、動作（オン）する。即ち、第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）を受信している間、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００１８】
ここで、パルス信号（ＰＬＳＳＴ）は、所定のパルス幅（ｔＳＴ）を有する。所定のパルス幅（ｔＳＴ）は、第１の電圧降下回路（２ａ〜２ｃ）が動作する「一定時間」に相当している。即ち、第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）に基づいて、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化した後の一定時間（ｔＳＴ）だけ、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００１９】
一方、第２の電圧降下回路（３ａ、３ｂ）は、制御端子（ＶＤＣＥＮ）に外部電圧（ＶＤＤ）が印加されている為、内部回路１がアクティブ状態１１であるかスタンドバイ状態１０であるかを問わず、外部電源電圧（ＶＤＤ）が印加されている限り動作（オン）している。即ち、第２の電圧降下回路（３ａ、３ｂ）は、内部回路１がスタンドバイ状態１０及びアクティブ状態１１である間、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００２０】
図１７は、図１に示した第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）の構成を示す回路図である。第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、同一の回路構成を有する。電圧降下回路（ＶＤＣ）は、比較回路部（ＣＯＭＰ）９と、ｐ型ＭＯＳトランジスタＭ７と、ｎ型ＭＯＳトランジスタＭ８と、抵抗（Ｒ１、Ｒ２）とを有する。比較回路部９は、ｐ型ＭＯＳトランジスタ（Ｍ１、Ｍ２）及びｎ型ＭＯＳトランジスタ（Ｍ３、Ｍ４）を含むカレントミラー回路を具備する。ｎ型ＭＯＳトランジスタＭ３のゲートには外部電圧（ＶＤＤ）に依存しない基準電圧（ＶＲＥＦ）が印加され、ｎ型トランジスタＭ３のドレインはｐ型ＭＯＳトランジスタＭ７のゲートに接続されている。ｐ型ＭＯＳトランジスタＭ７、抵抗Ｒ１、抵抗Ｒ２及びｎ型ＭＯＳトランジスタＭ８は直列に接続されている。ｐ型ＭＯＳトランジスタＭ７のソースには外部電圧（ＶＤＤ）が印加され、ｎ型ＭＯＳトランジスタＭ８のソースには接地電位が印加されている。ｎ型ＭＯＳトランジスタＭ４のゲートは、抵抗Ｒ１と抵抗Ｒ２との間に接続されている。
【００２１】
比較回路部９は、ｎ型ＭＯＳトランジスタＭ４のゲート電圧と、ｎ型ＭＯＳトランジスタＭ３のゲート電圧である基準電圧（ＶＲＥＦ）とを比較して、両電圧が一致するようにｐ型ＭＯＳトランジスタＭ７を駆動する。内部電圧（ＶＩＮＴ）は、ｐ型ＭＯＳトランジスタＭ７のドレインから出力される。従って、内部電圧（ＶＩＮＴ）は、ＶＩＮＴ＝（１＋Ｒ１／Ｒ２）ＶＲＥＦで表わすことができる。内部回路１には内部電圧（ＶＩＮＴ）が印加されて、電流（ＩＤＤ）が消費される。なお、制御端子（ＶＤＣＥＮ）は、ｎ型ＭＯＳトランジスタ（Ｍ６、Ｍ８）のゲートにそれぞれ接続され、ｎ型ＭＯＳトランジスタ（Ｍ６、Ｍ８）をオンオフ制御することによって、比較回路９を含む電圧降下回路２全体の動作（オン／オフ）が制御される。
【００２２】
図３は、図１に示した遷移検知回路（ＣＯＮＴ１）４の構成を示す回路図である。遷移検知回路４は、４つの回路部（１２〜１５ａ）から構成されている。第１の回路部１２は、内部クロック信号（ＣＬＫ）の立ち上がりを検知して信号（Ｐ１）を出力する。第２の回路部１３は、信号（Ｐ１）の立ち上がりから立ち下りまでの間を遅延させることで、内部回路１が少なくともアクティブ状態１１である間、アクティブ信号（ＰＬＳＥＮ）を出力する。第３の回路部１４は、アクティブ信号（ＰＬＳＥＮ）の立ち上がりを検知して信号（Ｐ２）を出力する。第４の回路部１５ａは、信号（Ｐ２）の立ち上がりから立ち下りまでの間を遅延させることで、第１の電圧降下回路（２ａ〜２ｃ）が動作する「一定時間」に相当する所定のパルス幅（ｔＳＴ）を有するパルス信号（ＰＬＳＳＴ）を出力する。
【００２３】
具体的には、第１の回路部１２は、ＮＡＮＤ回路（以後、「ＮＡＮＤ１」と呼ぶ）と、６つのインバータ回路（以後、「ＩＮＶ１〜６」と呼ぶ）を有する。ＮＡＮＤ１の一方の入力端子には内部クロック信号（以後、「ＣＬＫ」と呼ぶ）が直接入力され、他方の入力端子にはＣＬＫが、直列に接続された５つのＩＮＶ１〜５からなるディレイ段を介して入力されている。ＮＡＮＤ１の後段にはＩＮＶ６が接続され、ＩＮＶ６から信号（Ｐ１）が出力される。
【００２４】
図４は、図３に示した遷移検知回路４の動作における主要な信号の時間変化を示すタイムシーケンスである。「Ｐ１」は第１の回路部１２から出力される信号（Ｐ１）を示し、「ＰＬＳＥＮ」は第２の回路部１３から出力されるアクティブ信号（ＰＬＳＥＮ）を示し、「Ｐ２」は第３の回路部１３から出力される信号（Ｐ２）を示す。図４に示すように、ＣＬＫの立ち上がりと同時にＰ１も立ち上がる。そして、ＣＬＫの立ち上がりがディレイ段（ＩＮＶ１〜５）を通過してＮＡＮＤ１に入力されることにより、Ｐ１は立ちさがる。即ち、Ｐ１のパルス幅は、ＣＬＫがＩＮＶ１〜５を通過するために必要な時間に相当する。なお、ＮＡＮＤ１の他方の入力端子に直列に接続されたインバータ回路の数（ディレイ段の段数）は、５つである場合（ＩＮＶ１〜５）に限らず、１つ、３つ、７つ、などの他の奇数であっても構わない。ディレイ段の段数の増加により、信号（Ｐ１）のパルス幅が広がる。
【００２５】
第２の回路部１３は、直列に接続された複数の遅延回路によって構成されている。各遅延回路は、ＮＯＲ回路（以後、「ＮＯＲ」と呼ぶ）と、３つのインバータ回路（ＩＮＶ）とをそれぞれ具備する。まず、初段の遅延回路において、ＮＯＲ１の一方の入力端子には信号（Ｐ１）が直接入力され、他方の入力端子には信号（Ｐ１）が、直列に接続された２つのインバータ回路（ＩＮＶ７、８）からなるディレイ段を介して入力されている。ＮＯＲ１の後段にはＩＮＶ９が接続されている。
【００２６】
信号（Ｐ１）がＮＯＲ１の一方の入力端子に直接入力されているため、信号（Ｐ１）の立ち上がりと同時にＩＮＶ９からの出力も立ち上がる。その後、信号（Ｐ１）の立ち上がりは、ディレイ段（ＩＮＶ７、８）を通過してＮＯＲ１の他方の入力端子にも入力される。信号（Ｐ１）の立ち下がりは、ＮＯＲ１の一方の入力端子に直接入力されるが、ＮＯＲ１の他方の入力端子にはディレイ段（ＩＮＶ７、８）を介して遅延されて入力される。即ち、ＩＮＶ９からの出力信号の立ち下がりは、信号（Ｐ１）の立ち下がりよりも、ディレイ段（ＩＮＶ７、８）を通過している間だけ遅れることになる。従って、ＩＮＶ９からの出力信号の立ち上がりは信号（Ｐ１）の立ち上がりとほぼ同時であるが、ＩＮＶ９からの出力信号の立ち下がりは、信号（Ｐ１）の立ち下がりよりも遅れることになる。
【００２７】
上述の遅延回路を複数、直列に接続することにより、最終段の遅延回路内のインバータ回路（ＩＮＶ１５）からの出力信号として、少なくとも内部クロック信号（ＣＬＫ）が供給されている間、出力され続けるアクティブ信号（ＰＬＳＥＮ）を生成することができる。また、各遅延回路内のＮＯＲ回路（ＮＯＲ）の一方の入力端子には信号（Ｐ１）がそれぞれ直接入力されているため、アクティブ信号（ＰＬＳＥＮ）の立ち上がりが信号（Ｐ１）の立ち上がりに対して遅れることが無い。なお、第２の回路部１３を構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザーブローが可能なヒューズを形成しておくことが望ましい。また、各遅延回路内において直列に接続されたインバータ回路の数（ディレイ段の段数）は、２つである場合（ＩＮＶ７、８）に限らず、４つ、６つ、８つ、などの他の偶数であっても構わない。遅延回路の段数の増加により、アクティブ信号（ＰＬＳＥＮ）のパルス幅が広がる。
【００２８】
第３の回路部１４は、ＮＡＮＤ回路（ＮＡＮＤ２）と、６つのインバータ回路（ＩＮＶ１６〜２１）とを有する。ＮＡＮＤ２の一方の入力端子にはアクティブ信号（ＰＬＳＥＮ）が直接入力され、他方の入力端子にはアクティブ信号（ＰＬＳＥＮ）が、直列に接続された５つのインバータ回路（ＩＮＶ１６〜２０）からなるディレイ段を介して入力されている。ＮＡＮＤ２の後段にはＩＮＶ２１が接続され、ＩＮＶ２１から信号（Ｐ２）が出力される。
【００２９】
アクティブ信号（ＰＬＳＥＮ）の立ち上がりと同時に信号（Ｐ２）も立ち上がる。そして、アクティブ信号（ＰＬＳＥＮ）の立ち上がりがディレイ段（ＩＮＶ１６〜２０）を通過してＮＡＮＤ２に入力されることにより、信号（Ｐ２）は立ちさがる。即ち、信号（Ｐ２）のパルス幅は、アクティブ信号（ＰＬＳＥＮ）がディレイ段（ＩＮＶ１６〜２０）を通過するために必要な時間に相当する。なお、ＮＡＮＤ２の他方の入力端子に直列に接続されたインバータ回路の数（ディレイ段の段数）は、５つである場合（ＩＮＶ１６〜２０）に限らず、１つ、３つ、７つ、などの他の奇数であっても構わない。インバータ回路の数の増加により、信号（Ｐ２）のパルス幅が広がる。
【００３０】
第４の回路部１５ａは、直列に接続された複数の遅延回路によって構成されている。各遅延回路は、ＮＯＲ回路（ＮＯＲ）と、３つのインバータ回路（ＩＮＶ）とをそれぞれ具備する。初段の遅延回路において、ＮＯＲ４の一方の入力端子には信号（Ｐ２）が直接入力され、他方の入力端子には信号（Ｐ２）が、直列に接続された２つのインバータ回路（ＩＮＶ２２、２３）からなるディレイ段を介して入力されている。ＮＯＲ４の後段にはＩＮＶ２４が接続されている。
【００３１】
信号（Ｐ２）がＮＯＲ４の一方の入力端子に直接入力されているため、信号（Ｐ２）の立ち上がりとほぼ同時にＩＮＶ２４からの出力も立ち上がる。その後、信号（Ｐ２）の立ち上がりは、ディレイ段（ＩＮＶ２２、２３）を通過してＮＯＲ４の他方の入力端子にも入力される。信号（Ｐ２）の立ち下がりは、ＮＯＲ４の一方の入力端子に直接入力されるが、ＮＯＲ４の他方の入力端子にはディレイ段（ＩＮＶ２２、２３）を介して遅延されて入力される。即ち、ＩＮＶ２４からの出力信号の立ち下がりは、信号（Ｐ２）の立ち下がりよりも、ディレイ段（ＩＮＶ２２、２３）を通過している間だけ遅れることになる。従って、ＩＮＶ２４からの出力信号の立ち上がりは信号（Ｐ２）の立ち上がりとほぼ同時であるが、ＩＮＶ２４からの出力信号の立ち下がりは、信号（Ｐ２）の立ち下がりよりも遅れることになる。
【００３２】
上述の遅延回路を複数段に接続することにより、最終段の遅延回路内のインバータ回路（ＩＮＶ３０）からの出力信号として、信号（Ｐ２）の立ち上がりからの一定時間（ｔＳＴ）、図１の第１の電圧降下回路（２ａ〜２ｃ）を動作させる為のパルス信号（ＰＬＳＳＴ）を生成することができる。また、各遅延回路内のＮＯＲ回路（ＮＯＲ）の一方の入力端子には信号（Ｐ２）がそれぞれ直接入力されているため、パルス信号（ＰＬＳＳＴ）の立ち上がりが信号（Ｐ２）の立ち上がりに対して遅れることが無い。なお、第４の回路部１５ａを構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザなどによるブローが可能なヒューズを形成しておくことが望ましい。また、各遅延回路において直列に接続されたインバータ回路の数（ディレイ段の段数）は、２つである場合（ＩＮＶ２２、２３）に限らず、４つ、６つ、８つ、などの他の偶数であっても構わない。遅延回路の段数の増加により、パルス信号（ＰＬＳＳＴ）のパルス幅（ｔＳＴ）が広がる。
【００３３】
結果的に、上述の第１乃至第４の回路部（１２〜１５ａ）を具備する図１の遷移検知回路（ＣＯＮＴ１）４は、内部クロック（ＣＬＫ）が内部回路へ供給され始めるとほぼ同時に、第１の電圧降下回路（２ａ〜２ｃ）を動作させる為のパルス信号（ＰＬＳＳＴ）を、一定時間（ｔＳＴ）だけ生成する。そして、パルス信号（ＰＬＳＳＴ）が供給される第１の電圧降下回路（２ａ〜２ｃ）は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化した直後の一定時間（ｔＳＴ）だけ動作して、内部回路１に対して内部電圧（ＶＩＮＴ）を供給する。
【００３４】
図１８に示したように、スタンドバイ状態１０からアクティブ状態１１への変化に伴って、内部回路の消費電流（ＩＤＤ）が大きく変化して内部電圧（ＶＩＮＴ）に揺れが生じてしまう。また、内部電圧（ＶＩＮＴ）の揺れは、スタンドバイ状態１０からアクティブ状態１１へ変化した直後が最も大きく、徐々に小さくなる。そこで、上述したパルス信号のパルス幅（ｔＳＴ）を、内部電圧（ＶＩＮＴ）に大きな揺れが生じる、スタンドバイ状態１０からアクティブ状態１１へ変化した直後の一定時間に合わせることによって、内部電圧（ＶＩＮＴ）に揺れが生じないように、内部回路１に対する電流供給能力を一時的に高めることができる。
【００３５】
以上説明したように、第１の実施の形態によれば、スタンドバイ状態１０からアクティブ状態１１への変化に伴って、内部回路１の消費電流（ＩＤＤ）が変化しても、内部電圧（ＶＩＮＴ）の揺れを低減することができる。よって、内部回路の高速動作を妨げることがない。
【００３６】
また、内部電圧（ＶＩＮＴ）の揺れが最も大きい、スタンドバイ状態からアクティブ状態へ変化した直後の一定時間（ｔＳＴ）だけ、第１の電圧降下回路（２ａ〜２ｃ）を動作させている為、電圧降下回路（ＶＤＣ）を大規模化する必要が無く、電圧降下回路（ＶＤＣ）自身の消費電流の増大を招くこともない。
【００３７】
更に、一定時間（ｔＳＴ）が経過した後の通常状態においては、第１の電圧降下回路（２ａ〜２ｃ）を動作させていないため、アクティブ状態１１における消費電流を削減することもできる。
【００３８】
また更に、内部電圧（ＶＩＮＴ）に接続されている内部容量（ＣＩＮＴ）を増大する必要も無くなる。
【００３９】
なお、内部電圧（ＶＩＮＴ）の揺れが最たる場合は、内部回路１の消費電流（ＩＤＤ）の差が一番大きい場合である。つまり、スタンドバイ状態１０からアクティブ状態１１へ変化する場合である。内部電圧（ＶＩＮＴ）の揺れを小さくする為に、電圧降下回路（ＶＤＣ）内のｐ型ＭＯＳトランジスタＭ７や比較回路（ＣＯＭＰ）９を大きくする必要がある。しかし、その後の通常状態に入った場合、消費電流（ＩＤＤ）の差は一般に小さくなるので、電圧降下回路（ＶＤＣ）にそれほど大きなトランジスタＭ７や比較回路９は必要となくなる。したがって、スタンドバイ状態１０からアクティブ状態１１へ変化する場合にのみ第１の電圧降下回路（２ａ〜２ｃ）を一定時間動作させ、その後の通常状態では第２の電圧降下回路（３ａ、３ｂ）のみを動作させることにより通常状態における消費電流（ＩＤＤ）を削減できる。
【００４０】
（第１の実施の形態の変形例）
第１の実施の形態に係る半導体集積回路は、内部回路１が少なくともアクティブ状態１１である間動作する第３の電圧降下回路を更に有していても構わない。図５に示すように、第１の実施の形態の変形例に係る半導体集積回路は、第１の電圧降下回路（２ａ〜２ｃ）と、第２の電圧降下回路３ａと、第３の電圧降下回路７ａと、遷移検知回路（ＣＯＮＴ３）６とを有する。第３の電圧降下回路７ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ３）６から送信されるアクティブ信号（ＰＬＳＥＮ）が入力されている。第３の電圧降下回路７ａから生成される内部電圧（ＶＩＮＴ）は、第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ）と同様に内部回路１へ印加されている。図６に示すように、アクティブ信号（ＰＬＳＥＮ）は、内部回路１が少なくともアクティブ状態１１である間出力されている。
【００４１】
図７は、遷移検知回路（ＣＯＮＴ３）６の構成を示す回路図である。遷移検知回路（ＣＯＮＴ３）６の回路構成は、図３に示した遷移検知回路（ＣＯＮＴ１）４とほぼ同様である。図８は、図７に示した遷移検知回路６の動作における主要な信号の時間変化を示すタイムシーケンスであり、図４に示すタイムシーケンスと同様である。遷移検知回路（ＣＯＮＴ３）６においても、第２の回路部１３は、直列に接続された複数の遅延回路を具備している。最終段に位置する遅延回路内のインバータ回路（ＩＮＶ１５）から出力されるアクティブ信号（ＰＬＳＥＮ）は、第３の回路部１４に入力されるだけでなく、遷移検知回路（ＣＯＮＴ３）６の外部へ出力されている。
【００４２】
遷移検知回路（ＣＯＮＴ３）６は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信し、且つ内部回路１が少なくともアクティブ状態である間アクティブ信号（ＰＬＳＥＮ）を送信する。第３の電圧降下回路７ａは、アクティブ信号（ＰＬＳＥＮ）を受信している間動作する。
【００４３】
以上説明したように、第１の実施の形態の変形例によれば、少なくともアクティブ状態において動作する第３の電圧降下回路７ａを更に有することにより、アクティブ状態１１における電流供給能力を高めて、スタンドバイ状態１０における電圧降下回路自身の消費電流を削減することができる。
【００４４】
なお、アクティブ状態１１からスタンドバイ状態１０へ再び変化した後にアクティブ信号（ＰＬＳＥＮ）が出力されている時間（ｔＥＮ）は、第２の回路部１３による遅延時間に起因している。直列に接続される遅延回路の数を減らすことで時間（ｔＥＮ）を短くすることができる。しかし、最終段から出力されるアクティブ信号（ＰＬＳＥＮ）が、アクティブ状態１１における連続した１つの信号となるためには、時間（ｔＥＮ）はある程度長くなければならない。一方、時間（ｔＥＮ）が長すぎてしまうと、スタンドバイ状態１０における電圧降下回路自身の消費電流を低減することができない。
【００４５】
（第２の実施の形態）
第１の実施の形態では、図１及び図３の回路構成によって、スタンドバイ状態１０からアクティブ状態１１へ変化した後の一定時間（ｔＳＴ）、第１の電圧降下回路（２ａ〜２ｃ）を動作（オン）させ、その後、第１の電圧降下回路（２ａ〜２ｃ）を同時に停止（オフ）させた。
【００４６】
しかし、３つの第１の電圧降下回路（２ａ〜２ｃ）を同時にオフさせているので、電圧降下回路全体の電流駆動力の変化によって内部電圧（ＶＩＮＴ）が変動してしまう場合がある。即ち、スタンドバイ状態１０からアクティブ状態１１への変化による内部電圧（ＶＩＮＴ）の揺れを低減できた一方で、その後の第１の電圧降下回路（２ａ〜２ｃ）をオフさせるときに内部電圧（ＶＩＮＴ）の揺れを生じさせてしまう。
【００４７】
そこで、第２の実施の形態においては、第１の電圧降下回路（２ａ〜２ｃ）を停止させるときに生じる内部電圧（ＶＩＮＴ）の揺れを低減する為に、複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を、パルス幅の異なる３つのパルス信号（ＰＬＳＳＴ１、２、３）によって、順々にオフさせる場合について説明する。
【００４８】
図９は、本発明の第２の実施の形態に係る半導体集積回路の構成を示すブロック図である。第２の実施の形態に係る半導体集積回路は、内部回路１と、電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）とを有する。電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、３つの第１の電圧降下回路（２ａ〜２ｃ）と、２つの第２の電圧降下回路（３ａ、３ｂ）とを具備する。第２の電圧降下回路（３ａ、３ｂ）の制御端子（ＶＤＣＥＮ）には外部電圧（ＶＤＤ）が印加されている。
【００４９】
第１の電圧降下回路２ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第１のパルス信号（ＰＬＳＳＴ１）が入力されている。第１の電圧降下回路２ｂの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第２のパルス信号（ＰＬＳＳＴ２）が入力されている。第１の電圧降下回路２ｃの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第３のパルス信号（ＰＬＳＳＴ３）が入力されている。遷移検知回路（ＣＯＮＴ２）５には内部クロック信号（ＣＬＫ）が供給されている。
【００５０】
図１０は、図９に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。遷移検知回路５は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、第１のパルス信号（ＰＬＳＳＴ１）、第２のパルス信号（ＰＬＳＳＴ２）、および第３のパルス信号（ＰＬＳＳＴ３）を送信する。第１乃至第３の電圧降下回路２ａは、それぞれ第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）を受信している間、動作（オン）する。第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）は、第１の電圧降下回路（２ａ〜２ｃ）毎に異なるパルス幅（ｔＳＴ１〜３）を有する。第１のパルス信号（ＰＬＳＳＴ１）のパルス幅（ｔＳＴ１）が最も短く、その次に、第２のパルス信号（ＰＬＳＳＴ２）のパルス幅（ｔＳＴ２）が短い。最も長いものが、第３のパルス信号（ＰＬＳＳＴ３）のパルス幅（ｔＳＴ３）である。
【００５１】
図１１は、図９に示した遷移検知回路（ＣＯＮＴ２）５の構成を示す回路図である。遷移検知回路５は、４つの回路部（１２〜１５ｂ）から構成されている。第１の回路部１２、第２の回路部１３、第３の回路部１４は、図３に示したものと同一であり、説明を省略する。第４の回路部１５ｂは、第３の回路部１４から出力される信号（Ｐ２）の立ち上がりから立ち下りまでの間を遅延させることで、第１の電圧降下回路（２ａ〜２ｃ）を動作させるための第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）をそれぞれ出力する。
【００５２】
具体的には、第４の回路部１５ｂは、直列に接続された複数の遅延回路によって構成されている。各遅延回路の構成及び動作は、図３に示した第４の回路部１５ａの遅延回路と同一であり、説明を省略する。第４の回路部１５ｂの途中に位置する遅延回路内のＩＮＶ３０から第１のパルス信号（ＰＬＳＳＴ１）を取り出す。ＩＮＶ３０よりも後段に位置する遅延回路内のＩＮＶ３３から第２のパルス信号（ＰＬＳＳＴ２）を取り出す。ＩＮＶ３３よりも後段に位置する遅延回路内のＩＮＶ３６から第３のパルス信号（ＰＬＳＳＴ３）を取り出す。直列に接続される遅延回路の数が増えることにより、最終段の遅延回路から出力されるパルス信号（ＰＬＳＳＴ）のパルス幅（ｔＳＴ）は広くなる。
【００５３】
従って、図１２に示すように、第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）のパルス幅（ｔＳＴ１〜３）を、ｔＳＴ１―ｔＳＴ２―ｔＳＴ３の順番で広くすることができる。即ち、第４の回路部１５ｂは、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス幅が第１の電圧降下回路（２ａ〜２ｃ）毎に異なる第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）を送信することができる。そして、第１の電圧降下回路（２ａ〜２ｃ）は第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）をそれぞれ受信している間動作する。
【００５４】
以上説明したように、第２の実施の形態によれば、スタンドバイ状態１０からアクティブ状態１１へ変化した直後に複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を開始し、且つパルス幅の異なる３つのパルス信号（ＰＵＬＳＥ１、２、３）によって順々に複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を停止することにより、第１の実施の形態に係る半導体集積回路と同様な作用効果を奏するだけでなく、第１の電圧降下回路（２ａ〜２ｃ）の動作を停止するときに生じる内部電圧（ＶＩＮＴ）の揺れを抑制することもできる。
【００５５】
なお、第４の回路部１５ｂを構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザなどによるブローが可能なヒューズを形成しておくことが望ましい。第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）のパルス幅（ｔＳＴ１〜３）に対する設計の自由度が向上する。
【００５６】
（第２の実施の形態の変形例）
第２の実施の形態に係る半導体集積回路も、第１の実施の形態と同様に、内部回路１が少なくともアクティブ状態１１である間動作する第３の電圧降下回路７ａを更に有していても構わない。図１３に示すように、第２の実施の形態の変形例に係る半導体集積回路は、第１の電圧降下回路（２ａ〜２ｃ）と、第２の電圧降下回路３ａと、第３の電圧降下回路７ａと、遷移検知回路（ＣＯＮＴ４）８とを有する。第３の電圧降下回路７ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路から送信されるアクティブ信号（ＰＬＳＥＮ）が入力されている。第３の電圧降下回路７ａから生成される内部電圧（ＶＩＮＴ）は、第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ）と同様に内部回路１へ印加されている。図１４に示すように、アクティブ信号（ＰＬＳＥＮ）は、内部回路１が少なくともアクティブ状態１１である間出力されている。
【００５７】
図１５は、遷移検知回路（ＣＯＮＴ４）８の構成を示す回路図である。遷移検知回路（ＣＯＮＴ４）８の回路構成は、図１１に示した遷移検知回路（ＣＯＮＴ２）５とほぼ同様である。図１６は、図１５に示した遷移検知回路６の動作における主要な信号の時間変化を示すタイムシーケンスであり、図１２に示すタイムシーケンスと同様である。遷移検知回路（ＣＯＮＴ４）８においても、第２の回路部１３は、直列に接続された複数の遅延回路を具備している。最終段に位置する遅延回路内のインバータ回路（ＩＮＶ１５）から出力されるアクティブ信号（ＰＬＳＥＮ）は、第３の回路部１４に入力されるだけでなく、遷移検知回路（ＣＯＮＴ４）８の外部へ出力されている。
【００５８】
遷移検知回路（ＣＯＮＴ４）８は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信し、且つ内部回路１が少なくともアクティブ状態である間アクティブ信号（ＰＬＳＥＮ）を送信する。第３の電圧降下回路７ａは、アクティブ信号（ＰＬＳＥＮ）を受信している間動作する。
【００５９】
以上説明したように、第２の実施の形態の変形例によれば、少なくともアクティブ状態において動作する第３の電圧降下回路７ａを更に有することにより、アクティブ状態１１における電流供給能力を高めて、スタンドバイ状態１０における電圧降下回路自身の消費電流を削減することができる。
【００６０】
上記のように、本発明は、第１及び第２の実施の形態、及び各実施形態の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６１】
例えば、上記の実施形態及び変形例では、第１の電圧降下回路（２ａ〜２ｃ）の数が３つである場合について述べたが、本発明に係る半導体装置はこれに限定されることなく、第１の電圧降下回路の数が１または２以上であっても構わない。同様に、第２の電圧降下回路（３ａ、３ｂ、）は、２つ或いは１つである場合に限らず、３つ以上であっても構わない。第３の電圧降下回路７ａについても同様である。
【００６２】
また、本発明の第１及び第２の実施の形態で説明した半導体集積回路を有する、電源電圧が印加されている限り記憶内容が保持されるＳＲＡＭ（StaticＲＡＭ）などの半導体メモリ装置としても本発明を実施することが可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、アクティブ状態における消費電流を削減できる半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路の構成を示すブロック図である。
【図２】図１に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図３】図１に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図４】図３に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図５】本発明の第１の実施の形態の変形例に係る半導体集積回路の構成を示すブロック図である。
【図６】図５に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図７】図５に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図８】図７に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図９】本発明の第２の実施の形態に係る半導体集積回路の構成を示すブロック図である。
【図１０】図９に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１１】図９に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図１２】図１１に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１３】本発明の第２の実施の形態の変形例に係る半導体集積回路の構成を示すブロック図である。
【図１４】図１３に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１５】図１３に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図１６】図１５に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１７】電圧降下回路（ＶＤＣ）の構成を示す回路図である。
【図１８】従来技術が有する課題を説明する為に、クロック信号（ＣＬＫ）、内部回路の消費電流（ＩＤＤ）、内部電圧（ＶＩＮＴ）の時間変化を示すタイムチャートである。
【符号の説明】
１ 内部回路
２ａ〜２ｃ 第１の電圧降下回路
３ａ、３ｂ 第２の電圧降下回路
４〜６、８ 遷移検知回路
７ａ 第３の電圧降下回路
９ 比較回路
１０ スタンドバイ状態
１１ アクティブ状態
１２ 第１の回路部
１３ 第２の回路部
１４ 第３の回路部
１５ａ、１５ｂ 第４の回路部
【発明の属する技術分野】
本発明は半導体集積回路に関わり、特に、外部から印加される電源電圧を所定の内部電圧まで降下させて内部回路へ供給する電圧降下回路を具備する半導体集積回路に関する。
【０００２】
【従来の技術】
近年の微細加工技術の向上に伴い、内部回路へ供給する内部電圧を外部電源電圧より低く設定して、高集積化、高速化などを実現する技術が盛んに研究されている。チップ上の電源端子から供給される外部電源電圧を内部電圧まで降下させる手段として、電圧降下回路（ＶＤＣ）はこの技術に欠かせない要素となっている。
【０００３】
例えば、電圧降下回路（ＶＤＣ）は、図１７に示すように、比較回路部（ＣＯＭＰ）と、ＭＯＳ型トランジスタＭ７とを具備する。電圧降下回路（ＶＤＣ）は、基準電圧（ＶＲＥＦ）から内部電圧（ＶＩＮＴ）を生成する機能を有する。内部電圧（ＶＩＮＴ）とグランドの間には内部容量（ＣＩＮＴ）が配置されている。内部電圧（ＶＩＮＴ）は内部回路１へ印加され、内部回路１において電流（ＩＤＤ）が消費される。
【０００４】
【発明が解決しようとする課題】
図１８に示すように、内部回路へクロック信号（ＣＬＫ）が供給されていないスタンドバイ状態から、ＣＬＫが供給されているアクティブ状態への変化に伴い、内部回路の消費電流（ＩＤＤ）が大きく変化する。この内部回路の消費電流（ＩＤＤ）の変化によって、内部電圧（ＶＩＮＴ）に揺れが生じ、内部回路の高速動作を妨げてしまう。内部電圧（ＶＩＮＴ）の揺れは、スタンドバイ状態からアクティブ状態へ変化した直後が最も大きく、徐々に小さくなる。
【０００５】
内部電圧（ＶＩＮＴ）の揺れを低減するには、内部容量（ＣＩＮＴ）の増大、或いは比較回路部（ＣＯＭＰ）及びＭＯＳ型トランジスタＭ７の大規模化が必要である。しかし、チップ面積の制限から、内部容量（ＣＩＮＴ）を増大することは容易ではない。比較回路部（ＣＯＭＰ）及びＭＯＳ型トランジスタＭ７の大規模化は、電圧降下回路自身の消費電流の増大を招いてしまい、望ましくない。
【０００６】
内部電圧の安定供給という観点から、複数の電圧降下回路をチップ内に均等に分配し、ストップクロックのようなスタンドバイ状態において幾つかの電圧降下回路をオフして電圧降下回路自身の消費電流を削減することが行われている。しかし、この場合においても、スタンドバイ状態の消費電流は削減できるが、内部回路が動作しているアクティブ状態の消費電流を削減することができない。
【０００７】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、アクティブ状態における消費電流を削減できる半導体集積回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明の特徴は、内部回路と、この内部回路がスタンドバイ状態からアクティブ状態へ変化した後の一定時間だけ動作する第１の電圧降下回路と、内部回路がスタンドバイ状態及びアクティブ状態である間動作する第２の電圧降下回路とを少なくとも有する半導体集積回路であることである。ここで、第１及び第２の電圧降下回路は、動作している間、共に外部電圧から内部回路へ供給する内部電圧を生成する。
【０００９】
本発明の特徴によれば、アクティブ状態における消費電流を削減できる。
【００１０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体集積回路の構成を示すブロック図である。第１の実施の形態に係る半導体集積回路は、半導体集積回路の主要な機能を実現する内部回路１と、外部電圧（ＶＤＤ）から内部回路１へ供給する内部電圧（ＶＩＮＴ）を生成する電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）とを有する。
【００１２】
電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、内部回路１がスタンドバイ状態からアクティブ状態へ変化した後の一定時間動作する３つの第１の電圧降下回路（２ａ〜２ｃ）と、内部回路１がスタンドバイ状態及びアクティブ状態である間動作する２つの第２の電圧降下回路（３ａ、３ｂ）とを具備する。
【００１３】
５つの電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）の出力端子は互いに接続され、５つの電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）からの内部電圧（ＶＩＮＴ）が１つの内部回路１へ供給される。内部電圧（ＶＩＮＴ）と接地電位（グランド）との間にはキャパシタ（ＣＩＮＴ）が接続され、内部電圧（ＶＩＮＴ）に対して所定の内部容量が負荷されている。
【００１４】
第１の電圧降下回路（２ａ〜２ｃ）の上記機能、つまり外部電圧（ＶＤＤ）から内部回路１へ供給する内部電圧（ＶＩＮＴ）を生成する機能は、制御端子（ＶＤＣＥＮ）に入力される信号によって、オン／オフ制御される。第１の電圧降下回路（２ａ〜２ｃ）の制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ１）４から送信されるパルス信号（ＰＬＳＳＴ）が入力されている。第２の電圧降下回路（３ａ、３ｂ）の制御端子（ＶＤＣＥＮ）には外部電圧（ＶＤＤ）が印加されている。遷移検知回路（ＣＯＮＴ１）４にも内部回路１へと同様に内部クロック信号（ＣＬＫ）が供給されている。
【００１５】
図２は、図１に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。「ＣＬＫ」は内部回路１及び遷移検知回路４へそれぞれ供給されるクロック信号（ＣＬＫ）を示し、「ＰＬＳＳＴ」は遷移検知回路４から送信されるパルス信号（ＰＬＳＳＴ）を示す。また、アクティブ状態１１はクロック信号（ＣＬＫ）が内部回路１へ供給されている状態であり、スタンドバイ状態１０はクロック信号（ＣＬＫ）が内部回路１へ供給されていない状態である。
【００１６】
図２に示すように、遷移検知回路４は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信する。具体的には、遷移検知回路４は、まず、内部クロック信号（ＣＬＫ）が一定期間変化していないことによりスタンドバイ状態１０を検知する。そして、クロック信号（ＣＬＫ）が変化し始めることによりスタンドバイ状態１０からアクティブ状態１１への変化を検知し、第１の電圧降下回路（２ａ〜２ｃ）にパルス信号（ＰＬＳＳＴ）を送信する。
【００１７】
第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）を受信している間、動作（オン）する。即ち、第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）を受信している間、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００１８】
ここで、パルス信号（ＰＬＳＳＴ）は、所定のパルス幅（ｔＳＴ）を有する。所定のパルス幅（ｔＳＴ）は、第１の電圧降下回路（２ａ〜２ｃ）が動作する「一定時間」に相当している。即ち、第１の電圧降下回路（２ａ〜２ｃ）は、パルス信号（ＰＬＳＳＴ）に基づいて、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化した後の一定時間（ｔＳＴ）だけ、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００１９】
一方、第２の電圧降下回路（３ａ、３ｂ）は、制御端子（ＶＤＣＥＮ）に外部電圧（ＶＤＤ）が印加されている為、内部回路１がアクティブ状態１１であるかスタンドバイ状態１０であるかを問わず、外部電源電圧（ＶＤＤ）が印加されている限り動作（オン）している。即ち、第２の電圧降下回路（３ａ、３ｂ）は、内部回路１がスタンドバイ状態１０及びアクティブ状態１１である間、内部回路１へ内部電圧（ＶＩＮＴ）を供給する。
【００２０】
図１７は、図１に示した第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）の構成を示す回路図である。第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、同一の回路構成を有する。電圧降下回路（ＶＤＣ）は、比較回路部（ＣＯＭＰ）９と、ｐ型ＭＯＳトランジスタＭ７と、ｎ型ＭＯＳトランジスタＭ８と、抵抗（Ｒ１、Ｒ２）とを有する。比較回路部９は、ｐ型ＭＯＳトランジスタ（Ｍ１、Ｍ２）及びｎ型ＭＯＳトランジスタ（Ｍ３、Ｍ４）を含むカレントミラー回路を具備する。ｎ型ＭＯＳトランジスタＭ３のゲートには外部電圧（ＶＤＤ）に依存しない基準電圧（ＶＲＥＦ）が印加され、ｎ型トランジスタＭ３のドレインはｐ型ＭＯＳトランジスタＭ７のゲートに接続されている。ｐ型ＭＯＳトランジスタＭ７、抵抗Ｒ１、抵抗Ｒ２及びｎ型ＭＯＳトランジスタＭ８は直列に接続されている。ｐ型ＭＯＳトランジスタＭ７のソースには外部電圧（ＶＤＤ）が印加され、ｎ型ＭＯＳトランジスタＭ８のソースには接地電位が印加されている。ｎ型ＭＯＳトランジスタＭ４のゲートは、抵抗Ｒ１と抵抗Ｒ２との間に接続されている。
【００２１】
比較回路部９は、ｎ型ＭＯＳトランジスタＭ４のゲート電圧と、ｎ型ＭＯＳトランジスタＭ３のゲート電圧である基準電圧（ＶＲＥＦ）とを比較して、両電圧が一致するようにｐ型ＭＯＳトランジスタＭ７を駆動する。内部電圧（ＶＩＮＴ）は、ｐ型ＭＯＳトランジスタＭ７のドレインから出力される。従って、内部電圧（ＶＩＮＴ）は、ＶＩＮＴ＝（１＋Ｒ１／Ｒ２）ＶＲＥＦで表わすことができる。内部回路１には内部電圧（ＶＩＮＴ）が印加されて、電流（ＩＤＤ）が消費される。なお、制御端子（ＶＤＣＥＮ）は、ｎ型ＭＯＳトランジスタ（Ｍ６、Ｍ８）のゲートにそれぞれ接続され、ｎ型ＭＯＳトランジスタ（Ｍ６、Ｍ８）をオンオフ制御することによって、比較回路９を含む電圧降下回路２全体の動作（オン／オフ）が制御される。
【００２２】
図３は、図１に示した遷移検知回路（ＣＯＮＴ１）４の構成を示す回路図である。遷移検知回路４は、４つの回路部（１２〜１５ａ）から構成されている。第１の回路部１２は、内部クロック信号（ＣＬＫ）の立ち上がりを検知して信号（Ｐ１）を出力する。第２の回路部１３は、信号（Ｐ１）の立ち上がりから立ち下りまでの間を遅延させることで、内部回路１が少なくともアクティブ状態１１である間、アクティブ信号（ＰＬＳＥＮ）を出力する。第３の回路部１４は、アクティブ信号（ＰＬＳＥＮ）の立ち上がりを検知して信号（Ｐ２）を出力する。第４の回路部１５ａは、信号（Ｐ２）の立ち上がりから立ち下りまでの間を遅延させることで、第１の電圧降下回路（２ａ〜２ｃ）が動作する「一定時間」に相当する所定のパルス幅（ｔＳＴ）を有するパルス信号（ＰＬＳＳＴ）を出力する。
【００２３】
具体的には、第１の回路部１２は、ＮＡＮＤ回路（以後、「ＮＡＮＤ１」と呼ぶ）と、６つのインバータ回路（以後、「ＩＮＶ１〜６」と呼ぶ）を有する。ＮＡＮＤ１の一方の入力端子には内部クロック信号（以後、「ＣＬＫ」と呼ぶ）が直接入力され、他方の入力端子にはＣＬＫが、直列に接続された５つのＩＮＶ１〜５からなるディレイ段を介して入力されている。ＮＡＮＤ１の後段にはＩＮＶ６が接続され、ＩＮＶ６から信号（Ｐ１）が出力される。
【００２４】
図４は、図３に示した遷移検知回路４の動作における主要な信号の時間変化を示すタイムシーケンスである。「Ｐ１」は第１の回路部１２から出力される信号（Ｐ１）を示し、「ＰＬＳＥＮ」は第２の回路部１３から出力されるアクティブ信号（ＰＬＳＥＮ）を示し、「Ｐ２」は第３の回路部１３から出力される信号（Ｐ２）を示す。図４に示すように、ＣＬＫの立ち上がりと同時にＰ１も立ち上がる。そして、ＣＬＫの立ち上がりがディレイ段（ＩＮＶ１〜５）を通過してＮＡＮＤ１に入力されることにより、Ｐ１は立ちさがる。即ち、Ｐ１のパルス幅は、ＣＬＫがＩＮＶ１〜５を通過するために必要な時間に相当する。なお、ＮＡＮＤ１の他方の入力端子に直列に接続されたインバータ回路の数（ディレイ段の段数）は、５つである場合（ＩＮＶ１〜５）に限らず、１つ、３つ、７つ、などの他の奇数であっても構わない。ディレイ段の段数の増加により、信号（Ｐ１）のパルス幅が広がる。
【００２５】
第２の回路部１３は、直列に接続された複数の遅延回路によって構成されている。各遅延回路は、ＮＯＲ回路（以後、「ＮＯＲ」と呼ぶ）と、３つのインバータ回路（ＩＮＶ）とをそれぞれ具備する。まず、初段の遅延回路において、ＮＯＲ１の一方の入力端子には信号（Ｐ１）が直接入力され、他方の入力端子には信号（Ｐ１）が、直列に接続された２つのインバータ回路（ＩＮＶ７、８）からなるディレイ段を介して入力されている。ＮＯＲ１の後段にはＩＮＶ９が接続されている。
【００２６】
信号（Ｐ１）がＮＯＲ１の一方の入力端子に直接入力されているため、信号（Ｐ１）の立ち上がりと同時にＩＮＶ９からの出力も立ち上がる。その後、信号（Ｐ１）の立ち上がりは、ディレイ段（ＩＮＶ７、８）を通過してＮＯＲ１の他方の入力端子にも入力される。信号（Ｐ１）の立ち下がりは、ＮＯＲ１の一方の入力端子に直接入力されるが、ＮＯＲ１の他方の入力端子にはディレイ段（ＩＮＶ７、８）を介して遅延されて入力される。即ち、ＩＮＶ９からの出力信号の立ち下がりは、信号（Ｐ１）の立ち下がりよりも、ディレイ段（ＩＮＶ７、８）を通過している間だけ遅れることになる。従って、ＩＮＶ９からの出力信号の立ち上がりは信号（Ｐ１）の立ち上がりとほぼ同時であるが、ＩＮＶ９からの出力信号の立ち下がりは、信号（Ｐ１）の立ち下がりよりも遅れることになる。
【００２７】
上述の遅延回路を複数、直列に接続することにより、最終段の遅延回路内のインバータ回路（ＩＮＶ１５）からの出力信号として、少なくとも内部クロック信号（ＣＬＫ）が供給されている間、出力され続けるアクティブ信号（ＰＬＳＥＮ）を生成することができる。また、各遅延回路内のＮＯＲ回路（ＮＯＲ）の一方の入力端子には信号（Ｐ１）がそれぞれ直接入力されているため、アクティブ信号（ＰＬＳＥＮ）の立ち上がりが信号（Ｐ１）の立ち上がりに対して遅れることが無い。なお、第２の回路部１３を構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザーブローが可能なヒューズを形成しておくことが望ましい。また、各遅延回路内において直列に接続されたインバータ回路の数（ディレイ段の段数）は、２つである場合（ＩＮＶ７、８）に限らず、４つ、６つ、８つ、などの他の偶数であっても構わない。遅延回路の段数の増加により、アクティブ信号（ＰＬＳＥＮ）のパルス幅が広がる。
【００２８】
第３の回路部１４は、ＮＡＮＤ回路（ＮＡＮＤ２）と、６つのインバータ回路（ＩＮＶ１６〜２１）とを有する。ＮＡＮＤ２の一方の入力端子にはアクティブ信号（ＰＬＳＥＮ）が直接入力され、他方の入力端子にはアクティブ信号（ＰＬＳＥＮ）が、直列に接続された５つのインバータ回路（ＩＮＶ１６〜２０）からなるディレイ段を介して入力されている。ＮＡＮＤ２の後段にはＩＮＶ２１が接続され、ＩＮＶ２１から信号（Ｐ２）が出力される。
【００２９】
アクティブ信号（ＰＬＳＥＮ）の立ち上がりと同時に信号（Ｐ２）も立ち上がる。そして、アクティブ信号（ＰＬＳＥＮ）の立ち上がりがディレイ段（ＩＮＶ１６〜２０）を通過してＮＡＮＤ２に入力されることにより、信号（Ｐ２）は立ちさがる。即ち、信号（Ｐ２）のパルス幅は、アクティブ信号（ＰＬＳＥＮ）がディレイ段（ＩＮＶ１６〜２０）を通過するために必要な時間に相当する。なお、ＮＡＮＤ２の他方の入力端子に直列に接続されたインバータ回路の数（ディレイ段の段数）は、５つである場合（ＩＮＶ１６〜２０）に限らず、１つ、３つ、７つ、などの他の奇数であっても構わない。インバータ回路の数の増加により、信号（Ｐ２）のパルス幅が広がる。
【００３０】
第４の回路部１５ａは、直列に接続された複数の遅延回路によって構成されている。各遅延回路は、ＮＯＲ回路（ＮＯＲ）と、３つのインバータ回路（ＩＮＶ）とをそれぞれ具備する。初段の遅延回路において、ＮＯＲ４の一方の入力端子には信号（Ｐ２）が直接入力され、他方の入力端子には信号（Ｐ２）が、直列に接続された２つのインバータ回路（ＩＮＶ２２、２３）からなるディレイ段を介して入力されている。ＮＯＲ４の後段にはＩＮＶ２４が接続されている。
【００３１】
信号（Ｐ２）がＮＯＲ４の一方の入力端子に直接入力されているため、信号（Ｐ２）の立ち上がりとほぼ同時にＩＮＶ２４からの出力も立ち上がる。その後、信号（Ｐ２）の立ち上がりは、ディレイ段（ＩＮＶ２２、２３）を通過してＮＯＲ４の他方の入力端子にも入力される。信号（Ｐ２）の立ち下がりは、ＮＯＲ４の一方の入力端子に直接入力されるが、ＮＯＲ４の他方の入力端子にはディレイ段（ＩＮＶ２２、２３）を介して遅延されて入力される。即ち、ＩＮＶ２４からの出力信号の立ち下がりは、信号（Ｐ２）の立ち下がりよりも、ディレイ段（ＩＮＶ２２、２３）を通過している間だけ遅れることになる。従って、ＩＮＶ２４からの出力信号の立ち上がりは信号（Ｐ２）の立ち上がりとほぼ同時であるが、ＩＮＶ２４からの出力信号の立ち下がりは、信号（Ｐ２）の立ち下がりよりも遅れることになる。
【００３２】
上述の遅延回路を複数段に接続することにより、最終段の遅延回路内のインバータ回路（ＩＮＶ３０）からの出力信号として、信号（Ｐ２）の立ち上がりからの一定時間（ｔＳＴ）、図１の第１の電圧降下回路（２ａ〜２ｃ）を動作させる為のパルス信号（ＰＬＳＳＴ）を生成することができる。また、各遅延回路内のＮＯＲ回路（ＮＯＲ）の一方の入力端子には信号（Ｐ２）がそれぞれ直接入力されているため、パルス信号（ＰＬＳＳＴ）の立ち上がりが信号（Ｐ２）の立ち上がりに対して遅れることが無い。なお、第４の回路部１５ａを構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザなどによるブローが可能なヒューズを形成しておくことが望ましい。また、各遅延回路において直列に接続されたインバータ回路の数（ディレイ段の段数）は、２つである場合（ＩＮＶ２２、２３）に限らず、４つ、６つ、８つ、などの他の偶数であっても構わない。遅延回路の段数の増加により、パルス信号（ＰＬＳＳＴ）のパルス幅（ｔＳＴ）が広がる。
【００３３】
結果的に、上述の第１乃至第４の回路部（１２〜１５ａ）を具備する図１の遷移検知回路（ＣＯＮＴ１）４は、内部クロック（ＣＬＫ）が内部回路へ供給され始めるとほぼ同時に、第１の電圧降下回路（２ａ〜２ｃ）を動作させる為のパルス信号（ＰＬＳＳＴ）を、一定時間（ｔＳＴ）だけ生成する。そして、パルス信号（ＰＬＳＳＴ）が供給される第１の電圧降下回路（２ａ〜２ｃ）は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化した直後の一定時間（ｔＳＴ）だけ動作して、内部回路１に対して内部電圧（ＶＩＮＴ）を供給する。
【００３４】
図１８に示したように、スタンドバイ状態１０からアクティブ状態１１への変化に伴って、内部回路の消費電流（ＩＤＤ）が大きく変化して内部電圧（ＶＩＮＴ）に揺れが生じてしまう。また、内部電圧（ＶＩＮＴ）の揺れは、スタンドバイ状態１０からアクティブ状態１１へ変化した直後が最も大きく、徐々に小さくなる。そこで、上述したパルス信号のパルス幅（ｔＳＴ）を、内部電圧（ＶＩＮＴ）に大きな揺れが生じる、スタンドバイ状態１０からアクティブ状態１１へ変化した直後の一定時間に合わせることによって、内部電圧（ＶＩＮＴ）に揺れが生じないように、内部回路１に対する電流供給能力を一時的に高めることができる。
【００３５】
以上説明したように、第１の実施の形態によれば、スタンドバイ状態１０からアクティブ状態１１への変化に伴って、内部回路１の消費電流（ＩＤＤ）が変化しても、内部電圧（ＶＩＮＴ）の揺れを低減することができる。よって、内部回路の高速動作を妨げることがない。
【００３６】
また、内部電圧（ＶＩＮＴ）の揺れが最も大きい、スタンドバイ状態からアクティブ状態へ変化した直後の一定時間（ｔＳＴ）だけ、第１の電圧降下回路（２ａ〜２ｃ）を動作させている為、電圧降下回路（ＶＤＣ）を大規模化する必要が無く、電圧降下回路（ＶＤＣ）自身の消費電流の増大を招くこともない。
【００３７】
更に、一定時間（ｔＳＴ）が経過した後の通常状態においては、第１の電圧降下回路（２ａ〜２ｃ）を動作させていないため、アクティブ状態１１における消費電流を削減することもできる。
【００３８】
また更に、内部電圧（ＶＩＮＴ）に接続されている内部容量（ＣＩＮＴ）を増大する必要も無くなる。
【００３９】
なお、内部電圧（ＶＩＮＴ）の揺れが最たる場合は、内部回路１の消費電流（ＩＤＤ）の差が一番大きい場合である。つまり、スタンドバイ状態１０からアクティブ状態１１へ変化する場合である。内部電圧（ＶＩＮＴ）の揺れを小さくする為に、電圧降下回路（ＶＤＣ）内のｐ型ＭＯＳトランジスタＭ７や比較回路（ＣＯＭＰ）９を大きくする必要がある。しかし、その後の通常状態に入った場合、消費電流（ＩＤＤ）の差は一般に小さくなるので、電圧降下回路（ＶＤＣ）にそれほど大きなトランジスタＭ７や比較回路９は必要となくなる。したがって、スタンドバイ状態１０からアクティブ状態１１へ変化する場合にのみ第１の電圧降下回路（２ａ〜２ｃ）を一定時間動作させ、その後の通常状態では第２の電圧降下回路（３ａ、３ｂ）のみを動作させることにより通常状態における消費電流（ＩＤＤ）を削減できる。
【００４０】
（第１の実施の形態の変形例）
第１の実施の形態に係る半導体集積回路は、内部回路１が少なくともアクティブ状態１１である間動作する第３の電圧降下回路を更に有していても構わない。図５に示すように、第１の実施の形態の変形例に係る半導体集積回路は、第１の電圧降下回路（２ａ〜２ｃ）と、第２の電圧降下回路３ａと、第３の電圧降下回路７ａと、遷移検知回路（ＣＯＮＴ３）６とを有する。第３の電圧降下回路７ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ３）６から送信されるアクティブ信号（ＰＬＳＥＮ）が入力されている。第３の電圧降下回路７ａから生成される内部電圧（ＶＩＮＴ）は、第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ）と同様に内部回路１へ印加されている。図６に示すように、アクティブ信号（ＰＬＳＥＮ）は、内部回路１が少なくともアクティブ状態１１である間出力されている。
【００４１】
図７は、遷移検知回路（ＣＯＮＴ３）６の構成を示す回路図である。遷移検知回路（ＣＯＮＴ３）６の回路構成は、図３に示した遷移検知回路（ＣＯＮＴ１）４とほぼ同様である。図８は、図７に示した遷移検知回路６の動作における主要な信号の時間変化を示すタイムシーケンスであり、図４に示すタイムシーケンスと同様である。遷移検知回路（ＣＯＮＴ３）６においても、第２の回路部１３は、直列に接続された複数の遅延回路を具備している。最終段に位置する遅延回路内のインバータ回路（ＩＮＶ１５）から出力されるアクティブ信号（ＰＬＳＥＮ）は、第３の回路部１４に入力されるだけでなく、遷移検知回路（ＣＯＮＴ３）６の外部へ出力されている。
【００４２】
遷移検知回路（ＣＯＮＴ３）６は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信し、且つ内部回路１が少なくともアクティブ状態である間アクティブ信号（ＰＬＳＥＮ）を送信する。第３の電圧降下回路７ａは、アクティブ信号（ＰＬＳＥＮ）を受信している間動作する。
【００４３】
以上説明したように、第１の実施の形態の変形例によれば、少なくともアクティブ状態において動作する第３の電圧降下回路７ａを更に有することにより、アクティブ状態１１における電流供給能力を高めて、スタンドバイ状態１０における電圧降下回路自身の消費電流を削減することができる。
【００４４】
なお、アクティブ状態１１からスタンドバイ状態１０へ再び変化した後にアクティブ信号（ＰＬＳＥＮ）が出力されている時間（ｔＥＮ）は、第２の回路部１３による遅延時間に起因している。直列に接続される遅延回路の数を減らすことで時間（ｔＥＮ）を短くすることができる。しかし、最終段から出力されるアクティブ信号（ＰＬＳＥＮ）が、アクティブ状態１１における連続した１つの信号となるためには、時間（ｔＥＮ）はある程度長くなければならない。一方、時間（ｔＥＮ）が長すぎてしまうと、スタンドバイ状態１０における電圧降下回路自身の消費電流を低減することができない。
【００４５】
（第２の実施の形態）
第１の実施の形態では、図１及び図３の回路構成によって、スタンドバイ状態１０からアクティブ状態１１へ変化した後の一定時間（ｔＳＴ）、第１の電圧降下回路（２ａ〜２ｃ）を動作（オン）させ、その後、第１の電圧降下回路（２ａ〜２ｃ）を同時に停止（オフ）させた。
【００４６】
しかし、３つの第１の電圧降下回路（２ａ〜２ｃ）を同時にオフさせているので、電圧降下回路全体の電流駆動力の変化によって内部電圧（ＶＩＮＴ）が変動してしまう場合がある。即ち、スタンドバイ状態１０からアクティブ状態１１への変化による内部電圧（ＶＩＮＴ）の揺れを低減できた一方で、その後の第１の電圧降下回路（２ａ〜２ｃ）をオフさせるときに内部電圧（ＶＩＮＴ）の揺れを生じさせてしまう。
【００４７】
そこで、第２の実施の形態においては、第１の電圧降下回路（２ａ〜２ｃ）を停止させるときに生じる内部電圧（ＶＩＮＴ）の揺れを低減する為に、複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を、パルス幅の異なる３つのパルス信号（ＰＬＳＳＴ１、２、３）によって、順々にオフさせる場合について説明する。
【００４８】
図９は、本発明の第２の実施の形態に係る半導体集積回路の構成を示すブロック図である。第２の実施の形態に係る半導体集積回路は、内部回路１と、電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）とを有する。電圧降下回路（２ａ〜２ｃ、３ａ、３ｂ）は、３つの第１の電圧降下回路（２ａ〜２ｃ）と、２つの第２の電圧降下回路（３ａ、３ｂ）とを具備する。第２の電圧降下回路（３ａ、３ｂ）の制御端子（ＶＤＣＥＮ）には外部電圧（ＶＤＤ）が印加されている。
【００４９】
第１の電圧降下回路２ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第１のパルス信号（ＰＬＳＳＴ１）が入力されている。第１の電圧降下回路２ｂの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第２のパルス信号（ＰＬＳＳＴ２）が入力されている。第１の電圧降下回路２ｃの制御端子（ＶＤＣＥＮ）には、遷移検知回路（ＣＯＮＴ２）５から送信される第３のパルス信号（ＰＬＳＳＴ３）が入力されている。遷移検知回路（ＣＯＮＴ２）５には内部クロック信号（ＣＬＫ）が供給されている。
【００５０】
図１０は、図９に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。遷移検知回路５は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、第１のパルス信号（ＰＬＳＳＴ１）、第２のパルス信号（ＰＬＳＳＴ２）、および第３のパルス信号（ＰＬＳＳＴ３）を送信する。第１乃至第３の電圧降下回路２ａは、それぞれ第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）を受信している間、動作（オン）する。第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）は、第１の電圧降下回路（２ａ〜２ｃ）毎に異なるパルス幅（ｔＳＴ１〜３）を有する。第１のパルス信号（ＰＬＳＳＴ１）のパルス幅（ｔＳＴ１）が最も短く、その次に、第２のパルス信号（ＰＬＳＳＴ２）のパルス幅（ｔＳＴ２）が短い。最も長いものが、第３のパルス信号（ＰＬＳＳＴ３）のパルス幅（ｔＳＴ３）である。
【００５１】
図１１は、図９に示した遷移検知回路（ＣＯＮＴ２）５の構成を示す回路図である。遷移検知回路５は、４つの回路部（１２〜１５ｂ）から構成されている。第１の回路部１２、第２の回路部１３、第３の回路部１４は、図３に示したものと同一であり、説明を省略する。第４の回路部１５ｂは、第３の回路部１４から出力される信号（Ｐ２）の立ち上がりから立ち下りまでの間を遅延させることで、第１の電圧降下回路（２ａ〜２ｃ）を動作させるための第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）をそれぞれ出力する。
【００５２】
具体的には、第４の回路部１５ｂは、直列に接続された複数の遅延回路によって構成されている。各遅延回路の構成及び動作は、図３に示した第４の回路部１５ａの遅延回路と同一であり、説明を省略する。第４の回路部１５ｂの途中に位置する遅延回路内のＩＮＶ３０から第１のパルス信号（ＰＬＳＳＴ１）を取り出す。ＩＮＶ３０よりも後段に位置する遅延回路内のＩＮＶ３３から第２のパルス信号（ＰＬＳＳＴ２）を取り出す。ＩＮＶ３３よりも後段に位置する遅延回路内のＩＮＶ３６から第３のパルス信号（ＰＬＳＳＴ３）を取り出す。直列に接続される遅延回路の数が増えることにより、最終段の遅延回路から出力されるパルス信号（ＰＬＳＳＴ）のパルス幅（ｔＳＴ）は広くなる。
【００５３】
従って、図１２に示すように、第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）のパルス幅（ｔＳＴ１〜３）を、ｔＳＴ１―ｔＳＴ２―ｔＳＴ３の順番で広くすることができる。即ち、第４の回路部１５ｂは、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス幅が第１の電圧降下回路（２ａ〜２ｃ）毎に異なる第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）を送信することができる。そして、第１の電圧降下回路（２ａ〜２ｃ）は第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）をそれぞれ受信している間動作する。
【００５４】
以上説明したように、第２の実施の形態によれば、スタンドバイ状態１０からアクティブ状態１１へ変化した直後に複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を開始し、且つパルス幅の異なる３つのパルス信号（ＰＵＬＳＥ１、２、３）によって順々に複数の第１の電圧降下回路（２ａ〜２ｃ）の動作を停止することにより、第１の実施の形態に係る半導体集積回路と同様な作用効果を奏するだけでなく、第１の電圧降下回路（２ａ〜２ｃ）の動作を停止するときに生じる内部電圧（ＶＩＮＴ）の揺れを抑制することもできる。
【００５５】
なお、第４の回路部１５ｂを構成する遅延回路の段数をユーザーが自由に設定できるように、メタルオプション、或いはレーザなどによるブローが可能なヒューズを形成しておくことが望ましい。第１乃至第３のパルス信号（ＰＬＳＳＴ１〜３）のパルス幅（ｔＳＴ１〜３）に対する設計の自由度が向上する。
【００５６】
（第２の実施の形態の変形例）
第２の実施の形態に係る半導体集積回路も、第１の実施の形態と同様に、内部回路１が少なくともアクティブ状態１１である間動作する第３の電圧降下回路７ａを更に有していても構わない。図１３に示すように、第２の実施の形態の変形例に係る半導体集積回路は、第１の電圧降下回路（２ａ〜２ｃ）と、第２の電圧降下回路３ａと、第３の電圧降下回路７ａと、遷移検知回路（ＣＯＮＴ４）８とを有する。第３の電圧降下回路７ａの制御端子（ＶＤＣＥＮ）には、遷移検知回路から送信されるアクティブ信号（ＰＬＳＥＮ）が入力されている。第３の電圧降下回路７ａから生成される内部電圧（ＶＩＮＴ）は、第１及び第２の電圧降下回路（２ａ〜２ｃ、３ａ）と同様に内部回路１へ印加されている。図１４に示すように、アクティブ信号（ＰＬＳＥＮ）は、内部回路１が少なくともアクティブ状態１１である間出力されている。
【００５７】
図１５は、遷移検知回路（ＣＯＮＴ４）８の構成を示す回路図である。遷移検知回路（ＣＯＮＴ４）８の回路構成は、図１１に示した遷移検知回路（ＣＯＮＴ２）５とほぼ同様である。図１６は、図１５に示した遷移検知回路６の動作における主要な信号の時間変化を示すタイムシーケンスであり、図１２に示すタイムシーケンスと同様である。遷移検知回路（ＣＯＮＴ４）８においても、第２の回路部１３は、直列に接続された複数の遅延回路を具備している。最終段に位置する遅延回路内のインバータ回路（ＩＮＶ１５）から出力されるアクティブ信号（ＰＬＳＥＮ）は、第３の回路部１４に入力されるだけでなく、遷移検知回路（ＣＯＮＴ４）８の外部へ出力されている。
【００５８】
遷移検知回路（ＣＯＮＴ４）８は、内部回路１がスタンドバイ状態１０からアクティブ状態１１へ変化したことを検知して、パルス信号（ＰＬＳＳＴ）を送信し、且つ内部回路１が少なくともアクティブ状態である間アクティブ信号（ＰＬＳＥＮ）を送信する。第３の電圧降下回路７ａは、アクティブ信号（ＰＬＳＥＮ）を受信している間動作する。
【００５９】
以上説明したように、第２の実施の形態の変形例によれば、少なくともアクティブ状態において動作する第３の電圧降下回路７ａを更に有することにより、アクティブ状態１１における電流供給能力を高めて、スタンドバイ状態１０における電圧降下回路自身の消費電流を削減することができる。
【００６０】
上記のように、本発明は、第１及び第２の実施の形態、及び各実施形態の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６１】
例えば、上記の実施形態及び変形例では、第１の電圧降下回路（２ａ〜２ｃ）の数が３つである場合について述べたが、本発明に係る半導体装置はこれに限定されることなく、第１の電圧降下回路の数が１または２以上であっても構わない。同様に、第２の電圧降下回路（３ａ、３ｂ、）は、２つ或いは１つである場合に限らず、３つ以上であっても構わない。第３の電圧降下回路７ａについても同様である。
【００６２】
また、本発明の第１及び第２の実施の形態で説明した半導体集積回路を有する、電源電圧が印加されている限り記憶内容が保持されるＳＲＡＭ（StaticＲＡＭ）などの半導体メモリ装置としても本発明を実施することが可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、アクティブ状態における消費電流を削減できる半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路の構成を示すブロック図である。
【図２】図１に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図３】図１に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図４】図３に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図５】本発明の第１の実施の形態の変形例に係る半導体集積回路の構成を示すブロック図である。
【図６】図５に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図７】図５に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図８】図７に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図９】本発明の第２の実施の形態に係る半導体集積回路の構成を示すブロック図である。
【図１０】図９に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１１】図９に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図１２】図１１に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１３】本発明の第２の実施の形態の変形例に係る半導体集積回路の構成を示すブロック図である。
【図１４】図１３に示した半導体集積回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１５】図１３に示した遷移検知回路の構成（第１乃至第４の回路部）を示す回路図である。
【図１６】図１５に示した遷移検知回路の動作における主要な信号の時間変化を示すタイムシーケンスである。
【図１７】電圧降下回路（ＶＤＣ）の構成を示す回路図である。
【図１８】従来技術が有する課題を説明する為に、クロック信号（ＣＬＫ）、内部回路の消費電流（ＩＤＤ）、内部電圧（ＶＩＮＴ）の時間変化を示すタイムチャートである。
【符号の説明】
１ 内部回路
２ａ〜２ｃ 第１の電圧降下回路
３ａ、３ｂ 第２の電圧降下回路
４〜６、８ 遷移検知回路
７ａ 第３の電圧降下回路
９ 比較回路
１０ スタンドバイ状態
１１ アクティブ状態
１２ 第１の回路部
１３ 第２の回路部
１４ 第３の回路部
１５ａ、１５ｂ 第４の回路部
Claims (9)
- 内部回路と、
前記内部回路がスタンドバイ状態からアクティブ状態へ変化した後の一定時間だけ動作して、外部電圧から前記内部回路へ供給する内部電圧を生成する第１の電圧降下回路と、
前記内部回路が前記スタンドバイ状態及び前記アクティブ状態である間動作して、前記外部電圧から前記内部回路へ供給する前記内部電圧を生成する第２の電圧降下回路と
を少なくとも有することを特徴とする半導体集積回路。 - 前記内部回路が前記スタンドバイ状態から前記アクティブ状態へ変化したことを検知して、パルス幅が前記一定時間に相当するパルス信号を送信する遷移検知回路を更に有し、
前記第１の電圧降下回路は当該パルス信号を受信している間動作することを特徴とする請求項１記載の半導体集積回路。 - 前記内部回路が少なくとも前記アクティブ状態である間動作する第３の電圧降下回路を更に有することを特徴とする請求項１記載の半導体集積回路。
- 前記内部回路が前記スタンドバイ状態から前記アクティブ状態へ変化したことを検知して、パルス幅が前記一定時間に相当するパルス信号を送信し、且つ前記内部回路が少なくとも前記アクティブ状態である間アクティブ信号を送信する遷移検知回路を更に有し、
前記第１の電圧降下回路は当該パルス信号を受信している間動作し、
前記第３の電圧降下回路は当該アクティブ信号を受信している間動作することを特徴とする請求項３記載の半導体集積回路。 - ２以上の前記第１の電圧降下回路を有し、
前記一定時間は当該第１の電圧降下回路毎に異なることを特徴とする請求項１記載の半導体集積回路。 - 前記内部回路が前記スタンドバイ状態から前記アクティブ状態へ変化したことを検知して、パルス幅が前記第１の電圧降下回路毎に異なる２以上のパルス信号を送信する遷移検知回路を更に有し、
２以上の前記第１の電圧降下回路は２以上の当該パルス信号をそれぞれ受信している間動作することを特徴とする請求項５記載の半導体集積回路 - 前記内部回路が少なくとも前記アクティブ状態である間動作する第３の電圧降下回路を更に有することを特徴とする請求項５記載の半導体集積回路。
- 前記内部回路が前記スタンドバイ状態から前記アクティブ状態へ変化したことを検知して、パルス幅が前記第１の電圧降下回路毎に異なる２以上のパルス信号を送信し、且つ前記内部回路が少なくとも前記アクティブ状態である間アクティブ信号を送信する遷移検知回路を更に有し、
２以上の前記第１の電圧降下回路は２以上の当該パルス信号をそれぞれ受信している間動作し、
前記第３の電圧降下回路は当該アクティブ信号を受信している間動作することを特徴とする請求項７記載の半導体集積回路。 - 前記アクティブ状態はクロック信号が前記内部回路へ供給されている状態であり、前記スタンドバイ状態は当該クロック信号が当該内部回路へ供給されていない状態であることを特徴とする請求項１記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290131A JP3892692B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体集積回路 |
| US10/246,272 US6759896B2 (en) | 2001-09-21 | 2002-09-18 | Semiconductor integrated circuit and semiconductor memory having a voltage step-down circuit stepping external power supply voltage down to internal power supply voltage |
| KR10-2002-0057301A KR100506108B1 (ko) | 2001-09-21 | 2002-09-19 | 반도체 집적 회로 및 반도체 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290131A JP3892692B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101396A JP2003101396A (ja) | 2003-04-04 |
| JP3892692B2 true JP3892692B2 (ja) | 2007-03-14 |
Family
ID=19112513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001290131A Expired - Fee Related JP3892692B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6759896B2 (ja) |
| JP (1) | JP3892692B2 (ja) |
| KR (1) | KR100506108B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100886628B1 (ko) | 2006-05-10 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 장치의 내부전압 생성회로 |
| KR100806120B1 (ko) * | 2006-08-22 | 2008-02-22 | 삼성전자주식회사 | 내부 전원전압 발생회로 및 내부 전원전압 발생방법 |
| US7733235B2 (en) * | 2007-10-30 | 2010-06-08 | Herbert Baker | Wireless smoke and fire detection system and method |
| TWI749555B (zh) * | 2019-05-16 | 2021-12-11 | 矽創電子股份有限公司 | 參考電壓產生電路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803410B2 (ja) * | 1991-10-18 | 1998-09-24 | 日本電気株式会社 | 半導体集積回路 |
| US5295112A (en) | 1991-10-30 | 1994-03-15 | Nec Corporation | Semiconductor memory |
| US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
| JPH0785678A (ja) | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 半導体集積回路 |
| KR0167680B1 (ko) * | 1995-09-06 | 1999-02-01 | 김광호 | 반도체 메모리 장치의 내부전원전압 발생회로 |
| JP4031546B2 (ja) | 1997-01-27 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100378690B1 (ko) * | 1998-07-21 | 2003-06-12 | 주식회사 하이닉스반도체 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
| KR100298584B1 (ko) * | 1998-09-24 | 2001-10-27 | 윤종용 | 내부전원전압발생회로 |
| KR100282437B1 (ko) * | 1998-12-08 | 2001-02-15 | 김영환 | 내부전압 발생장치 |
| JP2000200483A (ja) * | 1999-01-07 | 2000-07-18 | Mitsubishi Electric Corp | 内部電源回路 |
| KR100361656B1 (ko) * | 1999-09-17 | 2002-11-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 고전압 발생회로 |
| KR100576491B1 (ko) * | 1999-12-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 이중 내부전압 발생장치 |
| TW527601B (en) * | 2000-01-31 | 2003-04-11 | Fujitsu Ltd | Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same |
-
2001
- 2001-09-21 JP JP2001290131A patent/JP3892692B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-18 US US10/246,272 patent/US6759896B2/en not_active Expired - Fee Related
- 2002-09-19 KR KR10-2002-0057301A patent/KR100506108B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6759896B2 (en) | 2004-07-06 |
| US20030058032A1 (en) | 2003-03-27 |
| JP2003101396A (ja) | 2003-04-04 |
| KR100506108B1 (ko) | 2005-08-05 |
| KR20030025882A (ko) | 2003-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| KR100374641B1 (ko) | 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 | |
| JP3374258B2 (ja) | 電圧発生装置 | |
| KR100937939B1 (ko) | 반도체 소자의 내부전압 생성회로 | |
| JP2001210076A (ja) | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 | |
| US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
| US5986959A (en) | Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON | |
| KR100295042B1 (ko) | 대기전류감소기능을갖는동기식디램반도체장치 | |
| US6230280B1 (en) | Synchronous semiconductor memory device capable of generating stable internal voltage | |
| EP0640981A2 (en) | Semiconductor integrated circuit device having low-power consumption signal input circuit responsive to high-speed small-amplitude input signal | |
| JP3892692B2 (ja) | 半導体集積回路 | |
| KR100727320B1 (ko) | 반도체 장치의 전원공급 회로 및 전원공급 방법 | |
| KR100528789B1 (ko) | 셀프 리프래쉬 모드 진입을 위한 클럭 인에이블 버퍼 | |
| US7733709B2 (en) | Semiconductor memory device with internal voltage generating circuit and method for operating the same | |
| US11328751B2 (en) | Semiconductor device for stable control of power-down mode | |
| US8531895B2 (en) | Current control circuit | |
| KR20220017661A (ko) | 내부 전압 생성 회로와 이를 포함하는 반도체 메모리 장치 | |
| KR100398575B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| JP3925788B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
| KR100368095B1 (ko) | 회로특성을용이하게조절할수있는반도체집적회로 | |
| KR100224666B1 (ko) | 반도체장치의 전원제어회로 | |
| KR20030019441A (ko) | 전력 제어 입력 수신기 | |
| KR20220145914A (ko) | 제어 회로 및 반도체 메모리 | |
| JPH0311659A (ja) | 基板バイアス電圧発生回路 | |
| JP2004159315A (ja) | フリップフロップ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |