JP3374258B2

JP3374258B2 - 電圧発生装置

Info

Publication number: JP3374258B2
Application number: JP35286793A
Authority: JP
Inventors: ブイ．コルドバミヒャエル; シー．ハーディキム
Original assignee: ユー・エム・シー・ジャパン株式会社; ユナイテッドメモリーズインコーポレイテッド
Priority date: 1993-01-11
Filing date: 1993-12-28
Publication date: 2003-02-04
Anticipated expiration: 2018-02-04
Also published as: US5337284A; EP0609497B1; EP0609497A3; DE69325788T2; JPH0714384A; EP0609497A2; DE69325788D1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は低電力化のための電圧発
生装置に係り、特に集積回路において低電力化のために
高電圧を生成し、制御し、維持するための電圧発生装置
に関する。

【０００２】

【従来の技術】例えばＤＲＡＭ（Dynamic Random Acces
s Memory）セルや他のメモリ装置のワード線がアクセス
されているとき、Ｖ_CCPと呼ばれる高電圧は下がる傾向
にある。従って、ノードに電荷を汲み上げることで、Ｖ
_CCPを維持する必要がある。従来、このような集積回路
の高電圧は、電流ポンプを駆動する自由振動の発振器又
は直流レギュレータ回路によって生成されていた。

【０００３】

【発明が解決しようとする課題】しかし、これらの回路
はしばしばかなりの電力を消費する。低電力とするため
には、回路内部の電流や電力を減らすことが望ましい。
電力を減す方法の１つは、低周波数の発振器を用い、電
圧レギュレータ回路の直流径路を遮断することである。
しかしながら、電流は、発振器や電圧レギュレータ回路
がオンであれば、それらによって消費されてしまうとい
う問題があった。

【０００４】本発明の目的は、互いに独立のスタンバイ
回路とアクティブ回路とを用いることにより、ＤＲＡＭ
やその他の回路のＶ_CCPを維持することができると共
に、電流ポンプの電力消費を最少にすることができる電
圧発生装置を提供することにある。

【０００５】本発明の別の目的は、ＤＲＡＭのＶ_CCPを
連続的に維持する低電力スタンバイ回路と、Ｖ_CCPが所
定の値よりも下がり、ＤＲＡＭのワード線がアクセスさ
れたときはいつでも起動されるアクティブ回路を備え、
電流ポンプの電力消費を最少にすることができる電圧発
生装置を提供することにある。

【０００６】本発明の更に別の目的は、ＤＲＡＭのＶ
_CCPを連続的に維持する低電力スタンバイ回路と、ＤＲ
ＡＭのワード線がアクセスされたときはいつでも起動さ
れるアクティブ回路とを備え、電流ポンプの電力消費を
最少にすることができる電圧発生装置を提供することに
ある。

【０００７】

【課題を解決するための手段】本発明による電圧発生装
置は、異なる状況の下で、Ｖ_CCPを維持するために、別
々のスタンバイ回路とアクティブ回路とを組み合わせる
ものである。これらの回路の夫々は、Ｖ_CCPを維持する
ために互いに独立に動作するが、同時に動作することも
できる。スタンバイ回路は、電源投入や電流漏れに応答
して、Ｖ_CCPを維持するのに用いられる。電力消費を最
少に抑えるために、スタンバイ回路の電流は可能な限り
低く維持される。特に、スタンバイ回路は、電源投入や
電流漏れによるＶ_CCPの低下に応答するのに十分な低電
力スタンバイ電圧レギュレータ回路と低電力スタンバイ
ポンプ回路とを備えている。スタンバイ電圧レギュレー
タ回路は、Ｖ_CCPを監視し、Ｖ_CCPが所望の値よりも下
がったときに、スタンバイクロック回路を起動する。こ
のスタンバイクロック回路は、自己タイミングクロック
であり、従って、定常的に動作する発振器を必要としな
い。更に、Ｖ_CCPが所望の値にあるときは、電力消費を
抑えるために、スタンバイクロック回路とスタンバイポ
ンプ回路はオフされる。スタンバイ電圧レギュレータ回
路のみが、定常的に動作し電流を流す。

【０００８】回路にとって、流れる電流を小さく抑え、
しかも、大きな電流が流れてＶ_CCPが下がった場合にＶ
_CCPを速やかに回復させるのは困難なので、アクティブ
電圧レギュレータ回路と、１つ以上のアクティブクロッ
ク回路と、これらに連携するアクティブチャージポンプ
を持つアクティブ回路を別に設けることは効果的であ
る。アクティブチャージポンプはＶ_CCPに応答すると共
に、本発明による回路や装置がＶ_CCPから電流を取り出
すことを示す信号ＲＡＳＢＰにも応答する。アクティブ
電圧レギュレータ回路は、より多くの電流を流す要素を
備え、アクティブチャージポンプはより大きく且つＶ
_CCPを高速に所望の値まで引き上げることができるの
で、本発明に関係する回路によって多くの電流が流れた
とき、例えば、ワード線が駆動され多くの電流が流れＶ
_CCPを引き下げるとき、Ｖ_CCPは所望の値に保持され
る。

【０００９】加えて、流れる電流の大きさに応じて、複
数のアクティブポンプ回路を用いることができる。例え
ば、４Ｋサイクルに対して２Ｋサイクルでリフレッシュ
を行うことのできる１６ＭＥＧ世代のＤＲＡＭでは、２
つのアクティブポンプ回路を用いることができる。２Ｋ
サイクルでは、２倍のワード線をリフレッシュするの
で、このタイプのＤＲＡＭでは２倍の電流が流れて、Ｖ
_CCPを下げる。従って、採用されるポンプの大きさに応
じて、２つあるいはそれ以上のチャージポンプを用いる
ことは効果的である。複数のアクティブポンプ回路を１
つのアクティブクロック回路で起動することもできる
が、好ましくは夫々のアクティブポンプ回路は別々のア
クティブクロック回路で駆動される。

【００１０】最後に実施例の１つの例では、アクティブ
電圧レギュレータ回路を取り除き、本発明の電圧発生装
置に接続された回路がある状態となった場合には、いつ
でもアクティブポンプ回路を起動することができる。例
えば、ＲＡＳＢＰ信号がローレベルとなり、ＤＲＡＭの
ワード線がアクセスされたことを示した場合は何時で
も、チャージポンプを駆動することができる。ワード線
がアクセスされた場合、しばしばＶ_CCPは降下するの
で、ポンプとその周辺回路は十分速やかに応答して、Ｒ
ＡＳＢＰがローレベルの間に失われる電荷を補うように
設計することが可能である。

【００１１】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１２】第１の実施例

【００１３】図１は、本発明の第１の実施例に係る電圧
発生装置１０のブロック図である。本実施例の電圧発生
装置１０は、ＤＲＡＭや他のメモリ装置のような集積回
路内部で低電力で利用する高電圧Ｖ_CCPを発生し、制御
し、維持するために用いられる。本実施例はＤＲＡＭを
例に説明するが、この回路は、ノードの電圧が下降する
可能性があり、その電圧を一定に保たなければならない
他の回路でも利用可能である。

【００１４】電圧発生装置１０は、出力ノード１２に出
力電圧Ｖ_CCPを発生させる。入力端子１４、１６は、夫
々信号ＲＡＳＢＰ、２ＫＲＥＦＰＡＤを受ける。これら
の信号は、以下に説明する。出力ノード１２での電圧
は、例えば第１図のスイッチＳ１、Ｓ２（例えばデコー
ダ）で制御される回路１８、２０で示されるようなメモ
リセルアレイのワード線を駆動するのに用いられる。典
型的なＤＲＡＭでは電圧Ｖ_CCPは、最初に電源を入れた
ときや、電流漏れによって低下するであろう。このＶ
_CCPの電圧降下は、図１では、連続的な電流漏れを示す
定電流源２２によって示されている。スタンバイ電圧レ
ギュレータ回路１１０とアクティブ電圧レギュレータ回
路２００を持つ電圧レギュレータ回路１００は、Ｖ_CCP
が下り過ぎたかどうかを決めるべく電圧Ｖ_CCPを監視す
る。Ｖ_CCPが所定の値よりも下がった場合には、スタン
バイ電圧レギュレータ回路１１０は、スタンバイクロッ
ク回路３００を起動し、スタンバイポンプ回路４７８を
駆動する。スタンバイ電圧レギュレータ回路１１０は常
に動作しており、回路の電力消費を最少にすべく、一般
に低電流を流すように設計されている。これらスタンバ
イ回路は、電流漏れに十分速やかに反応して十分の電流
を流して、Ｖ_CCPを所定の値に維持する。

【００１５】しかし、回路によっては、単なる電流漏れ
以上の損失があり、アクティブポンプ回路が必要となる
ことがある。例えば、ＤＲＡＭのワード線を駆動する場
合、回路１８、２０の動作によって、しばしば電流が出
力ノード１２から流れ、電圧Ｖ_CCPが降下することがあ
る。ＲＡＳＢＰが下がりスイッチＳ１、Ｓ２が閉じてワ
ード線がアクセスされ駆動された場合には、ＤＲＡＭに
電流が流れる。なお、回路で示されている定電流源１
８、２０、２２は、単に電流漏れやワード線のアクセス
による電流損失を表わしている。

【００１６】ローレベルのＲＡＳＢＰによってアクティ
ブ電圧レギュレータ回路２００が起動し、Ｖ_CCPを監視
する。ワード線がアクセスされＶ_CCPが低ければ、アク
ティブ電圧レギュレータ回路２００はアクティブクロッ
ク回路５００を起動し、アクティブポンプ回路４７８’
にクロック信号を発生する。アクティブ電圧レギュレー
タ回路２００は、ワード線がアクセスされたとき、スタ
ンバイ電圧レギュレータ回路１１０よりも素早く反応
し、Ｖ_CCPを維持するために電荷のポンピングを行う。
アクティブ電圧レギュレータ回路２００はより多くの電
流を流し、より多くの電力を消費するので、ワード線が
アクセスされ所定の値よりもＶ_CCPが下降した場合にの
み、駆動されることが望ましい。加えて、アクティブポ
ンプ回路４７８’は、大きなポンプ（即ち、スタンバイ
ポンプ回路よりも多くの電流のポンピングを行うことが
できる。）であり、ワード線がアクセスされたとき、よ
り素早い電荷のポンピングによりＶ_CCPの維持が行われ
る。更に、アクティブクロック回路５００は、自己タイ
ミングの回路であり、従って、自由発振器は必要ない。
自己タイミングという特徴は、以下に詳しく述べる。

【００１７】信号２ＫＲＥＥＰＡＤのための入力端子１
６は、選択肢として第２のアクティブポンプ回路４７
８’を起動するために用いられる。このアクティブポン
プ回路４７８’及びそれと連携するクロック回路５００
はＤＲＡＭの２Ｋリフレッシュサイクルを利用する場合
に、採用される。２Ｋリフレッシュサイクルを利用する
場合、２倍のワード線がアクセスされ、Ｖ_CCPを下げる
ためにより多くの電流が流される。任意の数のアクティ
ブポンプ回路を設けることができるが、それらのポンプ
及び関係する回路はすべて同じものである。同様に、１
つのアクティブクロック回路が複数のアクティブポンプ
回路を駆動でき、又は別々のアクティブクロック回路が
夫々のポンプを駆動することもできる。従って、以下の
アクティブ回路の説明は、１つのアクティブクロック回
路と１つのアクティブポンプ回路について行われる。

【００１８】アクティブ回路とスタンバイ回路の働きは
互いに関連しており、同時に動作したりしなかったりす
るが、ここでは理解を容易にするために、別々に説明す
る。

【００１９】電圧レギュレータ回路

【００２０】図２には、スタンバイ回路とアクティブク
ロック回路の両方のためにＶ_CCPを監視する電圧レギュ
レータ回路１００のブロック図が示されている。電圧レ
ギュレータ回路１００には、抵抗１１３、１１４、１１
５と出力ノードＮ１を持つ第１の抵抗分割ネットワーク
１１２が備えられている。ネットワーク１１２は、電力
供給電圧Ｖ_CCPに比例する基準信号Ｖ_CCPREFを発生す
る。更に、抵抗１１７、１１８及び出力ノードＮ２を持
つ第２の抵抗分割ネットワーク１１６は、電力供給電圧
Ｖ_CCに比例する基準信号Ｖ_CCREFを生成する。

【００２１】これら抵抗分割出力Ｖ_CCPREF及びＶ_CCREF
は、スタンバイ電圧レギュレータ回路１１０に含まれる
差動増幅器１２０の夫々の負及び正（反転及び非反転）
の入力端子に与えられる。Ｖ_CCREFがＶ_CCPREFを超えた
とき、差動増幅器１２０の出力はハイレベルになり、直
列接続されたインバータ１４０、１５０、ラッチ１７０
及びインバータ１９０を経て、ハイレベルのＰＵＭＰ信
号が出力される。スタンバイ回路は回路の電力を抑える
ように設計され、そのためインバータ１４０、１６０、
ラッチ１７０及びインバータ１９０は、回路を流れる電
流を抑えるように設計されている。

【００２２】次に、インバータ及びラッチの詳細を図２
を参照して説明する。

【００２３】アクティブ電圧レギュレータ回路２００は
図２にも示されており、どのようにスタンバイ電圧レギ
ュレータ回路１１０とアクティブ電圧レギュレータ回路
２００とが出力ノードＮ１、Ｎ２の基準電圧を比較し、
夫々スタンバイポンプ回路４７８とアクティブポンプ回
路４７８´とを駆動するためのスタンバイクロック回路
３００とアクティブクロック回路５００とを起動する信
号を出力するかが示されている。アクティブ電圧レギュ
レータ回路２００は、Ｖ_CCREFとＶ_CCPREFとを入力する
のに加え、ＥＮＲＥＧＢ信号を入力とし、ある条件のも
とでのみ動作を行う。アクティブ電圧レギュレータ回路
２００は差動増幅器２２０を備え、この差動増幅器２２
０も抵抗分割ネットワーク１１２、および抵抗１１７、
１１８からなる抵抗分割ネットワーク１１６から基準信
号Ｖ_CCREFとＶ_CCPREFを受ける。

【００２４】このアクティブ電圧レギュレータ回路２０
０はインバータ２０２とイネーブルトランジスタ２１０
とをも含んでいる。イネーブルトランジスタ２１０は、
ＥＮＲＥＧＢ信号に応答し、ワード線がアクセスされた
かどうかによって、差動増幅器２２０を動作状態又は非
動作状態とする。このイネーブルトランジスタ２１０
は、出力ノードＮ１、Ｎ２の電圧によってのみ信号を出
力するスタンバイ電圧レギュレータ回路１１０の差動増
幅器１２０には設けられていない。スイッチ回路２４０
もインバータ２０２に接続されている。スイッチ回路２
４０は、差動増幅器２２０の出力信号がシュミットトリ
ガインバータ２６０とインバータ２７０とに転送されＰ
ＵＭＰＡ信号を出力するか否かを制御する。なお、この
アクティブ電圧レギュレータ回路２００については、ア
クティブ回路と共に後述する。

【００２５】スタンバイ回路

【００２６】図２には電圧レギュレータ回路１００の一
般的な構成が示されているが、図３では電流損失と電力
消費を抑えるスタンバイ電圧レギュレータ回路１１０の
別の特徴が詳しく示されている。図３やその他の図面の
トランジスタの好適な寸法は、次表１〜５に示されてい
るが、本発明の範囲内で他の寸法も採用できる。又、こ
の図面に示された好適な装置（例えば、トランジスタ１
１４は、Ｐチャネル型エンハンスメント型トランジスタ
である）は業界で良く知られたものであるが、他の装置
も採用できる。例えば、すべてのトランジスタは好まし
くはエンハンスメント型トランジスタであるが、デプレ
ッション型トランジスタも用いられる。

【００２７】

【表１】

【００２８】

【表２】

【００２９】

【表３】

【００３０】

【表４】

【００３１】

【表５】

【００３２】

【表６】

【００３３】電力消費を抑えるために、図３に示したス
タンバイ電圧レギュレータ回路１１０は、低電流で動作
し、回路の電流損失を抑えるように設計されている。こ
の好適なスタンバイ電圧レギュレータ回路１１０では、
抵抗分割ネットワーク１１２、１１６は、抵抗として用
いられているトランジスタを含んでいる（即ち、トラン
ジスタのソース又はドレインとゲートが接続されてい
る。）。トランジスタを流れる電流は、チャネル幅／チ
ャネル長の比の関数であるため、トランジスタネットワ
ークを流れる電流を抑えるために、これらのエンハンス
メント型トランジスタのチャネル長は一般に長くなって
いる。

【００３４】しかし、抵抗分割ネットワーク１１２、１
１６のトランジスタを長く選択することによって、ノー
ドＮ１、Ｎ２の電圧の変化は夫々ゆっくりになる。従っ
て、キャパシタ１１１ａ、１１１ｂ、１１９を夫々ノー
ドＮ１、Ｎ２に設けて、これらノードでの変化を速くす
ることができる。好ましくは、キャパシタ１１１ａの容
量は２ｐＦであり、キャパシタ１１１ｂの容量は１ｐＦ
である。キャパシタ１１９の容量は好ましくは１ｐＦで
ある。なお、トランジスタは、金属と酸化膜を用いて形
成されているが、キャパシタとして使うこともできる。

【００３５】差動増幅器１２０は、好ましくはトランジ
スタ１２２、１２４、１２６、１２８を用いた従来の構
成からなり、ノードＮ２のＶ_CCREFとノードＮ１のＶ
_CCPREFを比較して、ＰＵＭＰ信号を出力する。差動増幅
器１２０を構成するトランジスタ１２２〜１２８の好ま
しい寸法は、表１ないし表５に記載したように、特に回
路を流れる電流を低く抑え、従って電力消費を最少にす
るように選択されている。特に、差動増幅器１２０のト
ランジスタ１２２〜１２８のチャネル幅／チャネル長の
比は、長いチャネル長を選ぶことによって小さくされ、
電流を抑えている。

【００３６】差動増幅器１２０のチャネル長の長いトラ
ンジスタは電流を抑えるが、回路の反応は一般に遅くな
り、ノードＮ３での信号の変化は遅くなる（即ち、ハイ
レベル状態とローレベル状態の間の遷移の遅い信号とな
る）。遅く変化する信号は、２つのトランジスタインバ
ータに入力された場合、しばしば電流損失を招く。特
に、インバータのトランジスタの両方がオンした場合、
「スルー電流」や「クローバ電流」がこの直列トランジ
スタを流れる。従って、この遷移の間に、２つのトラン
ジスタからなるインバータを介して、しばしばＶ_CCから
接地レベルへの電流損失が生じる。

【００３７】ノードＮ３で遅く変化する信号を補償する
ために、差動増幅器１２０にはトランジスタ１３０、１
３２、１３４、１３６が設けられている。トランジスタ
１３０、１３２の各ソースは共にＶ_CCに接続されてお
り、トランジスタ１３０、１３２の各ドレインは共にト
ランジスタ１２２に接続されている。トランジスタ１３
０、１３２の各ゲートは接続されており、共にトランジ
スタ１２２、１２４、１３４の各ゲートに接続されてい
る。同様に、トランジスタ１３４、１３６の各ソースは
共にＶ_CCに接続されており、各ドレインは共にトランジ
スタ１２４に接続されている。トランジスタ１３６のゲ
ートは、差動増幅器１２０の出力端子( Ｖ_OUT) に接続
されている。差動増幅器１２０のトランジスタ１２２〜
１２８を用いた従来の構成の動作は、業界で良く知られ
ている。トランジスタ１３０〜１３６は、余分な電流を
流すことなく出力をより素早く駆動するために設けられ
ている。特に、これらのトランジスタ１３０〜１３６
は、出力Ｖ_OUTが遷移点にあるとき（即ち、ハイレベル
の出力とローレベルの出力との間）に、差動増幅器１２
０のノードＮ３での出力Ｖ_OUTを駆動する。

【００３８】例えば、ノードＮ１でのＶ_CCPREFがより高
い電位に達すると、トランジスタ１２６はより確実にオ
ン状態に向い、ノードＮ３をローレベルに下げる。ノー
ドＮ３はＰチャネル型トランジスタであるトランジスタ
１３６のゲートに接続されているので、トランジスタ１
３６はより確実にオン状態に向かう。トランジスタ１３
６のソースードレイン経路は、高い電位に達したトラン
ジスタ１２４のソースをＶ_CCに接続し、従って、トラン
ジスタ１２４を確実にオンにする。これによりトランジ
スタ１２４のドレイン及びトランジスタ１２２、１３
０、１３２のゲート電極の電位が引き上げられる。ま
た、ノードＮ３の出力の素早い引き下げをも可能として
いる。

【００３９】反対に、差動増幅器１２０は、Ｖ
_CCPREF（ノードＮ１）がＶ_CCREF（ノードＮ２）以下に
落ち始めたとき、ノードＮ３の出力を素早くハイレベル
に駆動する。特に、Ｖ_CCPREFが降下し始めると、トラン
ジスタ１２６は非導通となり、ノードＮ３の電圧が上が
り始める。これが起こると、Ｐチャネル型トランジスタ
１３６は非導通となり、トランジスタ１２４のソース電
圧を降下させる。その結果、トランジスタ１２４のドレ
イン電圧が降下し、トランジスタ１２２、１３０、１３
２はより確実にオンして、ノードＮ３の出力Ｖ_OUTをよ
り素早くハイレベルへ駆動する。

【００４０】トランジスタ１３０〜１３６は、差動増幅
器１２０の出力Ｖ_OUTをより素早く駆動するために設け
られているが、これらは又、出力ノードＮ３でのキャパ
シタンスを抑えるように設計されている。大きな容量負
荷に接続されたノードを駆動するには長い時間と大きな
電荷を必要とするので、ノードＮ３のキャパシタンスを
抑えることは、効果的である。特に、トランジスタのキ
ャパシタンスは直接チャネル長に依存するので、長いチ
ャネル長は、トランジスタのゲートに接続されたノード
に、次式１による大きな容量負荷を発生させる。従っ
て、トランジスタ１３６は、出力のキャパシタンスを抑
えるように、一般に短いチャネル長と幅を持つように選
ばれている。

【００４１】

【数１】Ｃ＝ｃ×l ×ｗ（ｃは単位面積当たりのゲート
酸化膜のキャパシタンス、ｌはチャネル長、ｗはチャネ
ル幅をそれぞれ示す）

【００４２】更にノードＮ３で差動増幅器１２０の遅く
変化する出力Ｖ_OUTを補償するため（ここで、遅く変化
する出力は、回路の電流を最少にするように差動増幅器
を設計した結果である）に、インバータ１４０、１６０
及びラッチ１７０は、特に、インバータの「スルー電
流」を減らし、シャープな遷移を持つＰＵＭＰ信号（即
ち、クロックイネーブル信号）を出力するように設計さ
れている。トランジスタのスイッチング時間は、一般に
チャネル幅／チャネル長の比に依存する。従って、チャ
ネル長とチャネル幅は、トランジスタが何時スイッチン
グを行うかを決定するように選ばれている。インバータ
１４０のトランジスタのチャネル幅は同じなので、スイ
ッチング時間はそれらのチャネル長の関数である。イン
バータ１４０を構成するトランジスタ１４４、１４６、
１５６、１５８の各チャネル長は、ノードＮ４、Ｎ５
（従って、インバータ１６０を構成するトランジスタ１
６２、１６４）の電圧を、適当なタイミングで切り替え
るように選ばれている。

【００４３】特に、ノードＮ３の電圧がローレベルから
ハイレベルへ遷移して、ノードＮ６の電圧をハイレベル
からローレベルへ遷移させたとき、トランジスタ１６４
がオンする前にトランジスタ１６２をオフさせ、インバ
ータ１６０でＶ_CCから接地レベルへ流れるスルー電流を
抑えることは有益である。この順序でインバータ１６０
のトランジスタのスイッチングを行わせるために、イン
バータ１４０のトランジスタのチャネル幅／チャネル長
の比が選択されている。特に、トランジスタ１４４のチ
ャネル幅／チャネル長の比は、一般にトランジスタ１５
６のそれよりも大きくなっている。その結果、トランジ
スタ１４４は、トランジスタ１５６よりも速くオンす
る。従って、ノードＮ５がハイレベルへ引き上げられる
よりも速く、ノードＮ４はハイレベルへ引き上げられ、
トランジスタ１６２がトランジスタ１６４より前にスイ
ッチングを行うことを確実にしている。

【００４４】対照的に、Ｖ_OUTがローレベルからハイレ
ベルへ遷移したとき、トランジスタ１６２がオンする前
にトランジスタ１６４をオフさせ、インバータ１６０で
Ｖ_CCから接地レベルへ流れるスルー電流を抑えることは
有益である。従って、トランジスタ１４６、１５８のチ
ャネル幅／チャネル長の比は特に選ばれている。特に、
トランジスタ１５８のチャネル幅／チャネル長の比は、
トランジスタ１４６のそれよりも大きくなっている。そ
の結果、トランジスタ１５８は、トランジスタ１４６よ
りも早くオンする。従って、ノードＮ４がローレベルへ
引き下げられるよりも早く、ノードＮ５はローレベルへ
引き下げられ、トランジスタ１６４がトランジスタ１６
２より前にスイッチングを行うことを確実にしている。
従って、インバータ１４０におけるトランジスタのチャ
ネル長の選択は、いずれの遷移でもインバータ１６０で
Ｖ_CCから接地レベルへ流れるどんな電流径路の形成をも
制限している。

【００４５】更に、電圧レギュレータ回路のスルー電流
を抑えるために、電流制御トランジスタ１４８、１５４
がインバータ１４０に加えられ、インバータ１４３、１
５３のどのようなスルー電流も除かれている。電流制御
トランジスタ１４８、１５４のチャネル長は長いので、
ノードＮ４、ノードＮ５は、Ｖ_CCや接地レベルへ夫々素
早く駆動されない。従って、トランジスタ１６２、１６
４を駆動している間、Ｖ_CCから接地レベルへの径路は存
在するが、トランジスタ１４８、１５４の長いチャネル
長によって、トランジスタ１４４、１４６、１４８とト
ランジスタ１６２、１６４の直列接続回路を流れる電流
が抑えられる。

【００４６】更に、トランジスタ１４８、１５４の配置
も選ばれており、前述のトランジスタのスイッチングの
タイミングも影響されることはない。ノードＮ３がハイ
レベルからローレベルへ遷移するとき、インバータ１４
３はトランジスタ１４４を極めて高速に駆動して、トラ
ンジスタ１６２をオフすることが望ましい。従って、電
流制御トランジスタ１４８はインバータ１４３のＮチャ
ネル側のみに設けられ、電流制御トランジスタ１４８の
トランジスタ１４４への影響を抑えている。即ち、トラ
ンジスタ１４４にとって、スイッチングを素早く行い、
速やかにノードＮ４を駆動することが望ましいので、電
流制御トランジスタはインバータ１４３のＰチャネル側
（トランジスタ１４４とＶ_CCとの間）には設けられてい
ない。電流制御トランジスタ１４８は、ノードＮ３がロ
ーレベルからハイレベルへ遷移するときに、ノードＮ４
を駆動するタイミングに影響を与えるが、トランジスタ
１４８とノードＮ４の容量性結合は十分に大きく、ノー
ドＮ４をローレベルに十分引き下げ、トランジスタ１６
２を適切なタイミングでオンする。

【００４７】同様に、ノードＮ３がローレベルからハイ
レベルへ遷移するとき、インバータ１５３は、トランジ
スタ１５８をオンすることによりノードＮ５を極めて高
速に駆動して、トランジスタ１６４をオフすることが望
ましい。このため電流制御トランジスタ１５４はインバ
ータ１５３のＰチャネル側のみに設けられ、トランジス
タ１５４のトランジスタ１５８への影響を抑えている。
トランジスタ１５８がノードＮ５を接地レベルへ引き下
げる速度を抑えてしまうのを避けるために、電流制御ト
ランジスタはトランジスタ１５８と接地レベルの間には
設けられていない。電流制御トランジスタ１５４は、ノ
ードＮ３がハイレベルからローレベルへ遷移するとき
に、ノードＮ５を駆動するタイミングに影響を与える
が、トランジスタ１５４とノードＮ５の容量性結合は十
分に大きく、ノードＮ５をハイレベルに引き上げトラン
ジスタ１６４を適切なタイミングでオンする。

【００４８】なお、この好適な実施例では、図３に示し
たように特定の差動増幅器１２０を用いているが、２つ
の信号を比較して出力信号を発生させる他の回路も、本
発明の範囲内で使用することができるものである。

【００４９】最後に、スタンバイ電圧レギュレータ回路
１１０は、上述したようにスルー電流を防止するために
ラッチ１７０を備え、インバータ１６０のトランジスタ
１６２及びトランジスタ１６４のいずれもオンでない期
間、ＰＵＭＰ信号の出力を保持する。反転されたＰＵＭ
Ｐ信号は、信号線１８５を介してトランジスタネットワ
ーク１７４、１７６、１７８、１８０にフィードバック
され、インバータ１６０がノードＮ６を駆動してノード
Ｎ６の状態が変わるまで、ノードＮ６の最初の電圧を保
つ。

【００５０】発振器の電力消費を抑えるために、ラッチ
１７０自体は弱くラッチを行うと共に、スルー電流を制
限するように設計されている。トランジスタ１６２、１
６４は、それぞれ小さな（即ち、小さなチャネル長とチ
ャネル幅の）トランジスタであり、インバータ１６０の
スイッチングのためにインバータ１４０に対して要求さ
れる電流を抑えている。しかし、それらのサイズのため
に、それらは一般にノードＮ６の大きな容量性負荷を駆
動することができない。ノードＮ６のキャパシタンス
は、このノードでの電圧の変化を遅くするので、大きす
ぎるキャパシタンスは好ましくない。従って、トランジ
スタ１７４とトランジスタ１７６とのチャネル長とチャ
ネル幅をより小さく（好ましくは１〜２μｍ）すること
によってラッチを弱くし、キャパシタンスを抑えてい
る。

【００５１】しかし、このラッチ１７０のトランジスタ
１７４、１７６のチャネル長とチャネル幅はほぼ同じな
ので、これらは大きなチャネル幅／チャネル長の比を持
ち、大きな電流を駆動できる。それゆえ電流制御トラン
ジスタ１７８、１８０が設けられている。これらのトラ
ンジスタ１７８、１８０は、長いチャネル長を持ち（従
って、チャネル幅／チャネル長の比は小さい）、ラッチ
１７０を流れる電流を制限し、回路の電力消費を抑えて
いる。

【００５２】クロック回路

【００５３】これまで電圧レギュレータ回路について詳
細に説明してきたが、次に、図４を参照しながら、スタ
ンバイ回路の残りの部分（即ち、スタンバイクロック回
路３００とスタンバイポンプ回路４７８）を、ポンプの
幾つかのサイクルと共に詳細に説明する。

【００５４】図４は、スタンバイクロック回路３００の
ためのスタンバイマスタークロック回路３０１を示して
いる。スタンバイマスタークロック回路３０１はＰＵＭ
Ｐ信号を入力として、マスタークロック出力信号ＭＣＬ
ＫＳを出力する。

【００５５】図９に示すポンプ回路から明らかになるよ
うに、ポンプ回路は、プリチャージサイクルとポンピン
グサイクルの２つのサイクル原理に従ってポンピングを
行う。従って、マスタークロック回路３０１は、これら
のサイクルの間異なる信号を発生しなければならない。
まず、ポンピングサイクルの間に発生するクロック信号
を最初に説明し、次にプリチャージサイクルの間に発生
するクロック信号を説明する。

【００５６】マスタークロック信号ＭＣＬＫＳを発生す
る図４のスタンバイマスタークロック回路３０１を最初
に説明し、次に図５に示したクロック信号を説明する。

【００５７】図２のブロック図に示したように、連続的
に振動しているスタンバイ電圧レギュレータ回路１１０
（図３）が、Ｖ_CCPREFが選択された値よりも下がったこ
とを検出した場合、スタンバイ電圧レギュレータ回路１
１０はハイレベルのＰＵＭＰ信号を出力する。プリチャ
ージポンピングサイクルが開始したとき、ハイレベルの
ＰＵＭＰ信号がトランジスタ３１２のゲートを駆動す
る。始めに、後述するようにトランジスタ３１４はオン
しており、トランジスタ３１２がオンしたとき、トラン
ジスタ３０４、３０６のゲートを引き下げる。トランジ
スタ３０４、３０６は、出力ノードＳＴＡＲＴを持つイ
ンバータ３０２を形成しており、これがハイレベルに引
き上げられる。ハイレベルに引き上げられたＳＴＡＲＴ
信号がインバータ３１６、３２２を経て転送されたと
き、スタンバイマスタークロック回路３０１の出力信号
ＭＣＬＫＳはハイレベルとなる。好ましくはハイレベル
のポンプ信号とＭＣＬＫＳが、これらの回路によって生
成され、チャージポンプを駆動するが、本発明の範囲内
で、これらの回路を、ローレベルをアクティブとするポ
ンプ信号やＭＣＬＫＳ信号を発生させるように構成して
もよい。

【００５８】ＭＣＬＫＳ信号は、異なるサイクルの間、
スタンバイポンプ回路４７８（図６参照）を駆動するク
ロック信号を発生するクロック回路４４５（図５参照）
を動作させるのに用いられるので、ＭＣＬＫＳ信号は異
なるサイクルの間で変化する。従って、ＭＣＬＫＳ信号
を２値のハイレベルとローレベルの間で変化させるよう
に設計されたスタンバイマスタークロック回路３０１の
フィードバック動作を、最初に説明し、次にＭＣＬＫＳ
信号を受けるクロック回路４４５の説明を行う。

【００５９】ＭＣＬＫＳがハイレベルとなりポンピング
サイクルが終了すると、ＭＣＬＫＳは、図４のスタンバ
イマスタークロック回路３０１を介してフィードバック
し、プリチャージサイクルの間ローレベルのＭＣＬＫＳ
を生成し、次のポンピングサイクルのために、ポンプ回
路のノード電圧と入力のリセットを行う。インバータ３
２８、３３４を通った後、ＭＣＬＫＳ信号は２つの経路
に分かれる。この２つの経路は、プリチャージサイクル
とポンピングサイクルのために、ＳＴＡＲＴのノードに
適当な電圧を生成するように設計されている。ＭＣＬＫ
Ｓの状態によって、一方の経路では速やかに転送され、
他方の経路では遅延がもたらされる。第１の経路は、イ
ンバータ３４２、遅延回路３５０およびゲート３７０、
３８０、３９０からなる。第２の経路は、（トランジス
タ４０４、４１２のゲート電極の入力を持つ）遅延回路
４００およびインバータ４３０、４４０からなる。速い
経路（どちらが速い経路かは、ＭＣＬＫＳの状態で決ま
る）からの信号が最初にラッチ３０２に到達し、ラッチ
の状態を決定するので、最初に速い経路を説明し、次に
遅い方を説明する。

【００６０】ＭＣＬＫＳがハイレベルのとき（例えばポ
ンピングサイクルの間）、この信号はインバータ３２
８、３３４を通り、ハイレベルの信号がインバータ３４
２に入力する。インバータ３４２の出力はローレベルで
あり、トランジスタ３５４をオンし、トランジスタ３５
２をオフする。トランジスタ３５２、３６０を通るノー
ドＮ１から接地レベルへの経路はないので、トランジス
タ３５４のソース・ドレイン経路を介して、キャパシタ
３６４はＶ_CCに引かれる。その結果、キャパシタ３６４
は速やかに充電し、この回路を経てラッチ３０２へ至る
速い経路を形成する。特に、ノードＮ１の電圧は、シュ
ミットトリガインバータ３７０、インバータ３８０、３
９０を通って、トランジスタ３１４のゲートにローレベ
ルの信号を出力し、これをオフする。トランジスタ３１
４がオフすると、回路はトランジスタ３１２のゲートの
ＰＵＭＰ信号を無視し、この回路に自己タイミング特性
をもたらす。従って、クロック回路のタイミングをとる
ための発振器は必要ではない。

【００６１】同時に、インバータ３３４の出力信号は、
遅延回路４００（この場合、回路の遅い経路を形成す
る）に入力する。インバータ３３４の出力信号はハイレ
ベルなので、トランジスタ４０４はオフしトランジスタ
４１２はオンする。従って、トランジスタ４０６と抵抗
４１０とを介してキャパシタ４０２から接地レベルへの
経路が形成され、キャパシタ４０２の放電が行われる。
キャパシタ４０２は比較的大きく（好ましくは１．２ｐ
Ｆ）、抵抗４１０も大きい（好ましくは１０ＫΩ）の
で、このキャパシタ４０２の放電は長い時間（例えば、
４０〜６０ｎｓｅｃ）かかる。このキャパシタ４０２の
放電でもたらされる遅延によって、ポンプ回路４７８は
ポンピングサイクルを終了する。ポンプ回路４７８につ
いては後に詳しく説明する

【００６２】キャパシタ４０２のノードＮ２における電
圧は、シュミットトリガインバータ４２０、インバータ
４３０、４４０に入力され、Ｎチャネル型のトランジス
タ４５０のゲートに出力信号を与える。トランジスタ４
５０のゲートに与えられるハイレベルの信号は、このト
ランジスタ４５０をオンし、ノードＳＴＡＲＴを接地レ
ベルへ引き下げ、ラッチ３０２を反転させる。ノードＳ
ＴＡＲＴのローレベルの電圧は、インバータ３１６、３
２２を経て、ローレベルのＭＣＬＫＳを生成する。この
ローレベルのＭＣＬＫＳは、ポンプ回路４７８のプリチ
ャージサイクルを開始させ、次のポンピングサイクルの
ために回路の準備を行う。

【００６３】マスタークロックＭＣＬＫＳがローレベル
のとき、ＭＣＬＫＳはインバータ３２８、３３４を経て
転送され、インバータ３３４からローレベルの出力信号
が生成される。インバータ３４２の出力はハイレベルで
あり、トランジスタ３５４をオフし、トランジスタ３５
２をオンする。キャパシタ３６４から接地レベルへの経
路はトランジスタ３６０、３５２によって形成されてお
り、ノードＮ１に対応するキャパシタ３６４の放電が行
われるので、遅延回路４００の短い遅延に対して遅延回
路３５０による遅延は長くなる。従って、遅延回路３５
０を通るローレベルのＭＣＬＫＳの経路は、遅延回路４
００を通る短い経路の後に説明する。

【００６４】インバータ３３４のローレベルの出力信号
は、遅延回路４００のトランジスタ４０４、４１２に入
力される。このローレベルの信号は、トランジスタ４０
４をオンし、トランジスタ４１２をオフする。従って、
キャパシタ４０２はトランジスタ４０４を経てＶ_CCに接
続され、速やかに充電が行われ、ノードＮ２をハイレベ
ルに引き上げる。ノードＮ２の電圧はシュミットトリガ
インバータ４２０、インバータ４３０、４４０を通って
転送される。インバータ４４０のローレベルの出力は、
トランジスタ４５０に入力される。トランジスタ４５０
のゲートに入力されるローレベルの信号が、このトラン
ジスタ４５０をオフし、遅い経路（即ち遅延回路３５
０）を通って信号が転送され、回路がラッチ３０２をリ
セットするアクティブなポンプ信号を受けた後で、ポン
ピングサイクルが再開される。

【００６５】ローレベルのＭＣＬＫＳが、プリチャージ
サイクルの間、遅延回路３５０を通るとき、キャパシタ
３６４の放電が遅延をもたらす。即ち、インバータ３３
４のローレベルの出力信号が、インバータ３４２に入力
される。インバータ３４２の出力信号は、遅延回路３５
０に入力される。このハイレベルの入力信号は、トラン
ジスタ３５２をオンし、トランジスタ３５４をオフす
る。結果として、トランジスタ３６０、抵抗３６２（好
ましくは１０ＫΩ）、トランジスタ３５２によるキャパ
シタ３６４から接地レベルへの経路が形成される。トラ
ンジスタ３５６、抵抗３５８（好ましくは１０ＫΩ）
は、ノードＮ１から接地レベルへの経路を流れる一定の
電流を維持して所定の遅延をもたらすために設けられて
いる。この遅延の間、ポンプ回路への入力と、このポン
プの夫々のノードの電圧は、後続のプリチャージサイク
ル及びポンピングサイクルのためにリセットされる。

【００６６】キャパシタ３６４が放電するにつれノード
Ｎ１の電圧が下がるので、この電圧はシュミットトリガ
インバータ３７０、インバータ３８０、３９０を通って
転送され、Ｎチャネル型のトランジスタ３１４のゲート
にハイレベルの信号が入力される。トランジスタ３１４
のゲートに入力されたハイレベルの信号は、このトラン
ジスタ３１４をオンし、これによりトランジスタ３１２
が、後続のポンピングサイクルのためにポンプ信号を受
けることができるようになる。

【００６７】放電されるより小さなキャパシタによっ
て、プリチャージサイクルのために遅延回路３５０で設
定された遅延は、ポンピングサイクルのための遅延回路
４００で設定された遅延よりも短い。ポンプの内部電圧
は、より速やかにプリチャージレベルに達するので、プ
リチャージサイクルのための長い遅延は特に必要はな
い。何故なら、ゲート・ソース電圧は高く、より多くの
電流をより高速に駆動できるからである。

【００６８】要約すると、図４に示したスタンバイマス
タークロック回路３０１は、アクティブなＰＵＭＰ信号
（又は、Ｖ_CCPREFが所定の値よりも下がったときに、図
３に示したスタンバイ電圧レギュレータ回路１１０から
出力されるクロックイネーブル信号）に応答して、ＭＣ
ＬＫＳ信号を生成する。ＭＣＬＫＳは、回路を介してフ
ィードバックされ、異なるサイクルの間で変化する。Ｍ
ＣＬＫＳは、図５のクロック回路４４５に入力される。
ＭＣＬＫＳがハイレベル又はローレベルに遷移したと
き、クロック回路４４５は、異なるサイクルに異なるク
ロック信号を発生し、チャージポンプを駆動する。

【００６９】図５にはクロック回路４４５が示されてい
る。クロック回路４４５はＭＣＬＫＳを入力とし、ＣＰ
１からＣＰ５までの信号を出力する。このクロック回路
４４５は図６のポンプを駆動する信号を生成するための
ゲートの好適な構成を示している。クロック回路４４５
によって生成された信号が、図７のタイミング図に示さ
れている。クロック回路４４５は、一連のゲートの直列
接続とフィードバック経路を用いて、図７のタイミング
図に示した信号を生成する。

【００７０】図５のゲートの夫々の動作は、業界で良く
知られている。夫々の信号は、１つのフィードバック信
号の一部をなし、信号の状態に応じた反転出力を形成す
る。その結果、先行する信号と同様に、これらの出力も
マスタークロック信号の状態に応じて遷移する。

【００７１】図５のクロック回路の動作を簡単に説明す
る。これらゲートの構成は、図７に示された信号を生成
するように設計されており、同様の信号を生成する限り
別の回路構成とすることは、本発明の範囲内で問題が無
いことは言うまでもない。ここでは理解を容易にするた
めに、基本的に図７の信号の変化を参照しながら時間的
順序に従って説明する。初期条件は、ポンプ信号、マス
タークロックＭＣＬＫＳ、ＣＰ１、ＣＰ３、ＣＰ４がそ
れぞれローレベルで、ＣＰ２、ＣＰ５がハイレベルであ
る（ｔ０）。先ず、ポンプ信号がハイレベルになると、
マスタークロックＭＣＬＫＳもハイレベルとなる（ｔ
１）。マスタークロックＭＣＬＫＳがハイレベルになる
と、インバータ４５１の出力はローレベルとなり、ナン
ドゲート４５２の出力は無条件にハイレベルとなる。こ
のナンドゲート４５２の出力は、インバータ４５３及び
一対のインバータ４５４を介して、ローレベルのＣＰ２
を生成する。

【００７２】インバータ４５３の出力はノアゲート４５
５に入力されるが、一方の入力ではそのまま、他方の入
力では５つのインバータ列４５６を介して入力されるの
で、ノアゲート４５５の出力ＣＰ４は一旦ハイレベルと
なった後に（ｔ２）、インバータ列４５６による遅延の
後にローレベルへと戻る（ｔ３）。又、ＣＰ４はインバ
ータ４６３及びナンドゲート４６４、４６５を経てロー
レベルのＣＰ５となるが（ｔ２）、ナンドゲート４６
４、４６５は互いにその入力端子と出力端子が接続され
ているので、ナンドゲート４６５の他方の入力がローレ
ベルとなるまでその出力を保持する。なお、インバータ
４６８に接続されたノアゲート４６７の他方の入力は、
ノアゲート４６７にＣＰ３及びその反転信号が入力され
ているので、インバータ列４６６の遅延時間を除いて通
常はハイレベルとなっている。

【００７３】一方、マスタークロックＭＣＬＫＳはイン
バータ４４６を備えたトランスファゲート４４５にも入
力しているが、このトランスファゲート４４５はノアゲ
ート４５７の出力によって制御されている。従って、Ｃ
Ｐ３及びＣＰ２が共にローレベルであれば、トランスフ
ァゲート４４５が開き、ハイレベルのマスタークロック
ＭＣＬＫＳはラッチ回路４４７に転送される。トランジ
スタ４１３、４１５、４１６、抵抗４１７、４１８及び
キャパシタ４１９からなる遅延回路の動作及び機能は、
図４の遅延回路のそれと同じなので、詳しい説明を省略
する。即ち、インバータ４４７の出力がハイレベルから
ローレベルとなった時は、速やかにキャパシタ４１９が
充電して、インバータ列４４８及びインバータ４４９を
経てハイレベルのＣＰ１を生成する（ｔ２）。逆に、イ
ンバータ４４７の出力がローレベルからハイレベルとな
った時は、キャパシタ４１９の放電はトランジスタ４１
４、４１６及び抵抗４１７を介して行われるので所定の
遅延時間の後に、ＣＰ１はハイレベルからローレベルへ
と変化する（ｔ８）。尚、インバータ列４４８からはＣ
Ｐ１のローレベルの反転信号ＣＰ１Ｂが出力される。

【００７４】この反転信号ＣＰ１ＢはＣＰ４と共にノア
ゲート４５８に入力される。この段階でＣＰ４がハイレ
ベルになるタイミングは、ＣＰ１がハイレベルとなるタ
イミングよりも早く設定されているので（ｔ２）、ノア
ゲート４５８の出力はローレベルである。このノアゲー
ト４５８の出力は、マスタークロックＭＣＬＫＳ及びイ
ンバータ４４６の出力と共に、ナンドゲート４５９に入
力される。ノアゲート４５８の出力はローレベルなの
で、このナンドゲート４５９の出力はハイレベルであ
り、インバータ４６０及び一対のインバータ４６１を経
て、ＣＰ３はローレベルが維持される。インバータ４６
０のローレベルの出力は、インバータ４６２を介してナ
ンドゲート４５２にフィードバックされている。又、イ
ンバータ列４５６による遅延の後、ＣＰ４がローレベル
となると（ｔ３）、ノアゲート４５８の出力はハイレベ
ルとなるので、ＣＰ３はハイレベルとなる（ｔ４）。一
方、インバータ４６２の出力はローレベルとなり、ナン
ドゲート４５２を閉じ、ナンドゲート４５２をハイレベ
ルに固定しておく。

【００７５】次に、ポンプ信号がローレベルとなると
（ｔ５）、前述のように一定の遅延時間の後にマスター
クロックＭＣＬＫＳがローレベルとなる（ｔ６）。マス
タークロックＭＣＬＫＳがローレベルとなると、インバ
ータ４５１の出力はハイレベルとなる。しかし、ナンド
ゲート４５２の他方の入力はローレベルなので、ＣＰ２
はすぐには変化しない。一方、ＣＰ３はナンドゲート４
５９の入力の１つがローレベルとなるので、直ちに反転
してローレベルとなる（ｔ６）。それと共に、インバー
タ４６２の出力はハイレベルとなり，ＣＰ２も一定の遅
延時間の後にマスタークロックＭＣＬＫＳの変化が転送
され反転してハイレベルとなる（ｔ９）。一方、ＣＰ３
がローレベルとなった時、ＣＰ２は未だローレベルなの
で、ノアゲート４５７の出力がハイレベルとなり、マス
タークロックＭＣＬＫＳが、ラッチ４４７と、トランジ
スタ４１３、４１５、４１６、抵抗４１７、４１８及び
キャパシタ４１９からなる遅延回路と、インバータ列４
４８、４４９とを経て、ローレベルのＣＰ１を生成する
（ｔ８）。他方、ＣＰ３がハイレベルからローレベルへ
と変化すると（ｔ６）、インバータ列４６６の遅延時間
の間、ノアゲート４６７の入力は共にローレベルとな
り、その出力は一時的にハイレベルとなる。従って、ナ
ンドゲート４６５の出力ＣＰ５はハイレベルにラッチさ
れる（ｔ７）。

【００７６】

【００７７】ポンプ回路

【００７８】図６にはチャージポンプ回路が示されてい
る。なお、本実施例のチャージポンプの詳細は、本件出
願と同一出願人により先に出願された出願明細書（特願
平５−２４９２５４号公報）に記載されている。ポンプ
回路４７８は、クロック信号ＣＰ１〜ＣＰ５を入力と
し、出力信号Ｖ_CCPを生成する。以下、Ｖ_CCを２．７Ｖ
としてこのポンプの動作を説明するが、Ｖ_CCはその他の
値でも差し支えない。２．７Ｖを採用したのは、単に説
明のためだけである。

【００７９】本実施例のポンプ回路４７８は、第１のス
テージ４７７を有する２ステージハイブリットタイプの
チャージポンプである。ポンピングサイクルの第１のス
テージの間、第１のステージによって汲み上げられた電
荷は、ポンピングサイクルの第２のステージの間、チャ
ージポンプがノードＮ１からＶ_CCへ電荷を汲み上げるの
に用いられる。信号ＣＰ１は、ノードＮ１、Ｎ２を、キ
ャパシタ４７９、４８０を使ってより高い電位へ駆動す
るのに用いられる。信号ＣＰ２、ＣＰ３、ＣＰ４、ＣＰ
５は、ポンピングサイクルの間、回路の残りのトランジ
スタの動作を制御して、Ｖ_CCへ電荷を汲み上げ、プリチ
ャージサイクルの間、ノードのリセットを行うのに用い
られる。

【００８０】次に、図６と、これと関連する図７のタイ
ミング図を参照して、ポンプ回路４７８の動作を説明す
る。ポンプ回路４７８の入力信号と夫々のノードの電圧
は、ｔ₀ではポンプ回路が静止状態にあるときについて
示されている。前に述べたように、入力信号ＣＰ１〜Ｃ
Ｐ５は、図５に示されたクロック回路４４５によって形
成され、図６のポンプ回路４７８の各ノードの電圧はク
ロック信号ＣＰ１〜ＣＰ５によって決定される。最初、
ＣＰ２はハイレベル（Ｖ_CC）であり、トランジスタ４８
６、４９１をオンし、ノードＮ１、Ｎ２をＶ_CCに保つ。

【００８１】時間ｔ１では、図３のスタンバイ電圧レギ
ュレータ回路１１０がＶ_CCPでの電圧降下を検出した後
で、ＰＵＭＰ信号がハイレベルへ遷移する。図４のスタ
ンバイマスタークロック回路３０１に関して説明したよ
うに、ＭＣＬＫＳ信号もまたハイレベルへと遷移する。
このＭＣＬＫＳが図５のクロック回路４４５を通りＣＰ
２をローレベルに下げ、トランジスタ４８６をオフし
て、電荷がトランジスタ４８６を介してノードＮ１から
Ｖ_CCへ転送するのを防止すると共に、トランジスタ４９
１を介してノードＮ２からＶ_CCへ電荷が転送するのを防
止しており、ＣＰ４もハイレベルとなり、ＣＰ１がｔ２
でハイレベルになったとき、トランジスタ４９０をオン
してＮ２からＮ４への電荷の転送が行われる。それと共
に、ＣＰ５はローレベルとなり、トランジスタ４８８を
オフして、ノードＮ４をＶ_CCから開放する。

【００８２】時間ｔ２では、ＣＰ１はハイレベルにな
り、ノードＮ１、Ｎ２の電圧をほぼ２Ｖ_CC（２．７Ｖの
Ｖ_CCに対応して５．４Ｖ) へ駆動する。このときトラン
ジスタ４９０はオン状態なので、ノードＮ４は２Ｖ
_CC（又は、概略２Ｖ_CCーＶｔ又は３Ｖ_CC／２）へ近づ
く。この電荷転送は、時間ｔ４でトランジスタ４８９を
オンするために必要である。

【００８３】時間ｔ３では、ＣＰ４はローレベルにな
り、トランジスタ４９０をオフし、そしてノードＮ４か
らノードＮ２への電荷転送を妨げて、ノードＮ４のポン
ピングサイクルの第１のステージを終了する。

【００８４】時間ｔ４では、ＣＰ３はハイレベルにな
り、ポンピングサイクルの第２のステージが開始され
る。ハイレベルのＣＰ３信号は、ノードＮ４の電圧を更
に引き上げ、トランジスタ４８９をオンして、ノードＮ
１からＶ_CCPへの電荷の転送を行う。図７から明らかな
ように、ノードＮ１とＶ_CCPは等しくなり始める。

【００８５】時間ｔ５では、ポンプ信号は、破線で示し
たように、Ｖ_CCPがその所望の値に回復したか否かに応
じて下がることも下がらないこともある。図７では、破
線がハイレベルのポンプ信号を示しており、更にプリチ
ャージサイクルの終わり（時間ｔ₁₀）に関連して記述す
る。

【００８６】時間ｔ６では、Ｖ_CCPがその所望の値に回
復したか否かに拘らず、マスタークロック回路３０１を
介して、図４で説明したようにハイレベルのＭＣＬＫＳ
がフィードバックすると、ポンピングサイクルが終了す
る。ＭＣＬＫＳがローレベルとなると、ＣＰ３がローレ
ベルとなりポンピングサイクルが終わる。ここで、ポン
プは、入力電圧（ＣＰ１〜ＣＰ５）とノード（Ｎ１〜Ｎ
５）の電圧を、次のプリチャージサイクルとポンピング
サイクルのために、それらの静止状態の値にリセットし
なければならない。時間ｔ７では、ＣＰ５はハイレベル
になり、ノードＮ４をＶ_CCに接続する。時間ｔ８では、
ＣＰ１はローレベルになり、ノードＮ１、Ｎ２をＶ_CCへ
駆動する。時間ｔ９では、ＣＰ２はハイレベルになり、
ノードＮ１、Ｎ２をＶ_CCヘ接続し、それらのノードの電
圧を維持する。

【００８７】時間ｔ10では、ＭＣＬＫＳはマスタークロ
ック回路３０１を通り、ポンプ信号を入力すべくトラン
ジスタ３１４をオンする。もし、十分な電荷がｔ５まで
に汲み上げられれば、即ち、ＰＵＭＰ信号が破線で示し
たように下がっていなければ、ＭＣＬＫＳが、破線で示
したようにハイレベルになり、ポンピングがｔ10で開始
する。このポンピングサイクルは、時間ｔ１で示したよ
うに再開される。さもなければ、Ｖ_CCPが再び降下し、
スタンバイ電圧レギュレータ回路１１０によってアクテ
ィブなＰＵＭＰ信号が参照され、ポンピングサイクルが
再開する時間ｔ１１まで、回路は静止状態に保たれる。

【００８８】要約すれば、本発明のスタンバイ回路は、
Ｖ_CCPを監視し、Ｖ_CCPが所望の電圧を維持するように
スタンバイチャージポンプを起動する。スタンバイ電圧
レギュレータ回路１１０、クロック回路３００及びスタ
ンバイポンプ回路４７８は、少ない電力を消費するよう
に設計されている。特に、スタンバイ電圧レギュレータ
回路１１０のみが、Ｖ_CCPを監視するために常に駆動し
ており、特に電力消費を最少にするように設計されてい
る。クロック回路３００とポンプ回路４７８は、例えば
最初の起動ときや電流の漏れのためにＶ_CCPが所望の値
から下がったときのみ、起動され電流を流す。

【００８９】アクティブ回路

【００９０】Ｖ_CCPが電流漏れによって低下したか否か
を決めるために、連続的にＶ_CCPを監視するスタンバイ
回路をみてきたが、次に、アクティブ回路５００につい
て説明する。一般に、アクティブ回路５００は、アクテ
ィブ電圧レギュレータ回路２００（図８）、アクティブ
マスタークロック回路５０１（図９）、クロック回路４
４５（図５）及びポンプ回路４７８’（図６）を含んで
いる。前に述べたように、アクティブ回路はスタンバイ
回路とは独立に駆動し（同時に駆動するのであるが）、
ＲＡＳＢＰ信号で示したようにＤＲＡＭのワード線をア
クセスしたときに起動される。もし、ワード線がアクセ
スされ、Ｖ_CCPが所望の値よりも下がり、アクティブ回
路が起動されると、アクティブポンプ回路（これは、一
般にスタンバイポンプ回路よりも大きい）４７８’は電
荷をＶ_CCPに汲み上げて、Ｖ_CCPの所望の電圧を維持す
る。

【００９１】図８を参照すれば、アクティブ電圧レギュ
レータ回路２００（図１、図２にもブロックとして記載
されている）は、夫々ノードＮ１、Ｎ２でＶ_CCPREFとＶ
_CCREFを制御して、Ｖ_CCPが所望の値から下がったか否
かを決定する。Ｖ_CCPが所望の値から下がったときは、
何時でもスタンバイ回路３００を起動するスタンバイ電
圧レギュレータ回路１１０とは違って、アクティブ電圧
レギュレータ回路２００はＥＮＲＥＧＢ信号も受け、こ
の信号がアクティブ電圧レギュレータ回路２００を動作
状態にしたり非動作状態にしたりする。例えば、ＤＲＡ
Ｍのワード線が駆動されるかどうか、従ってＶ_CCPを下
げる電流が流れるかどうかで、ＥＮＲＥＧＢ信号の状態
が決まる。

【００９２】特に、ローレベルのＥＮＲＥＧＢ信号はイ
ンバータ２０２で反転され、トランジスタ２１０のゲー
トを駆動し、差動増幅器２２０を動作状態とする。差動
増幅器２２０は、トランジスタ２２２、２２４、２２
６、２２８からなる通常の構成をとる。この差動増幅器
の動作は業界で良く知られている。しかし、本実施例の
差動増幅器２２０は更にトランジスタ２３２、２３４を
有し、この増幅器２２０が高速に応答して、Ｖ_OUTに出
力することを可能としている。トランジスタ２３２、２
３４は、スタンバイ差動増幅器１２０のトランジスタ１
３０、１３２、１３４、１３６（図３）と同様の機能を
持っている。しかし、スタンバイ差動増幅器１２０とは
異なり、この差動増幅器２２０では電流を制限するよう
に長いチャネル長のトランジスタを用いていないので、
出力ノードＶ_OUTでのキャパシタンスはそれ程大きくな
い。従って、トランジスタ２３２、２３４は、トランジ
スタ２２２、２２４と、夫々並列に接続することがで
き、出力ノードＶ_OUTでのキャパシタンスを増加させる
ことなく、高速で出力が駆動される。

【００９３】スイッチ回路２４０は、ＥＮＲＥＧＢ信号
に応答して、差動増幅器２２０の出力を、スタンバイマ
スタークロック回路のＰＵＭＰ信号と同様にＰＵＭＰＡ
信号として出力することを可能としている。特に、ロー
レベルのＥＮＲＥＧＢ信号は、インバータ２０２、２４
１によって２度反転されており、ノードＮ７はローレベ
ルとなり、トランジスタ２０８のゲートに入力し、この
トランジスタ２０８をオフする。インバータ２４１のロ
ーレベルの出力信号はインバータ２４９に入力され、更
にトランジスタ２５２のゲートに入力され、これをオン
する。インバータ２４９の出力信号は、トランジスタ２
５０をオンし、差動増幅器２２０の出力（Ｖ_OUT）から
インバータ２６０、２７０を経てＰＵＭＰＡの出力に至
る経路を形成する。即ち、差動増幅器２２０の出力Ｖ
_OUTは、スイッチ回路２４０からノードＮ８ヘ転送され
る。ノードＮ８はシュミットトリガインバータ２６０に
接続され、このシュミットトリガインバータ２６０の出
力信号は、インバータ２７０で反転されて出力信号ＰＵ
ＭＰＡとなる。ＰＵＭＰＡ信号は、図９に示すアクティ
ブマスタークロック回路５０１で、ＭＣＬＫＳ信号を生
成するのに用いられる。

【００９４】図９において、アクティブマスタークロッ
ク回路５０１は、ＲＡＳＢＰがローレベルで、入力ＰＵ
ＭＰＬ（即ち、前もってＰＵＭＰＬとしてラッチされた
ＰＵＭＰＡ）がハイレベルのとき、ハイレベルのＭＣＬ
ＫＳ信号を出力する。ハイレベルのＲＡＳＢＰは、ＥＮ
ＲＥＧＢをローレベルに駆動し、このＥＮＲＥＧＢは図
８を参照して既に説明した動作状態の電圧レギュレータ
回路１００がＶ_CCPを監視するのを可能とする。

【００９５】もし、Ｖ_CCPが所望の値から下がれば、動
作状態の電圧レギュレータ回路１００はアクティブレベ
ルのＰＵＭＰＡ信号（これは図９のアクティブマスター
クロック回路５０１に入力される）を出力する。ＰＵＭ
ＰＬがハイレベルのとき、ＭＣＬＫＳはハイレベルとな
り、クロック回路がポンプ回路を駆動する。同じクロッ
ク回路４４５が図５に示され、クロック信号ＣＰ１〜Ｃ
Ｐ５を生成してアクティブポンプ回路４７８’を駆動す
る。なお、アクティブポンプ回路４７８’はスタンバイ
ポンプ回路と同一構成である。しかし、このアクティブ
ポンプ回路４７８’には、異なるチャネル長とチャネル
幅のトランジスタが設けられ、Ｖ_CCPの電圧を保つため
により多くの電流を駆動する。アクティブポンプ回路４
７８’に採用されているチャネル長とチャネル幅の好適
な値は前記の表１ないし表５の括弧内に示されている。

【００９６】更に、クロック回路４４５とアクティブポ
ンプ回路４７８’の動作は、スタンバイ回路のそれと同
じである。特に、クロック回路４４５はＭＣＬＫＳ信号
（スタンバイマスタークロック回路３０１のＭＣＬＫＳ
と同じである）に応答して、クロック信号を生成して、
アクティブポンプ回路４７８’を駆動する。クロック回
路４４５とアクティブポンプ回路４７８’に対するＭＣ
ＬＫＳ信号の関係は、スタンバイ回路を参照して詳しく
説明したので、ここでは特に繰り返さない。

【００９７】次に、ＤＲＡＭのワード線がアクセスされ
ていることを示すＲＡＳＢＰ信号の役割と、ＭＣＬＫＳ
信号を生成するアクティブマスタークロック回路５０１
の他の回路について詳しく説明する。

【００９８】図９によりアクティブマスタークロック回
路５０１の動作の詳細を説明する。ＲＡＳＢＰはハイレ
ベルかローレベルかのいずれかを示す（ＤＲＡＭのワー
ド線がアクセスされているかどうかと、Ｖ_CCPが所望の
値から下がった場合アクティブポンプ回路を駆動すべき
であるかどうかを示す）ので、回路の動作は夫々の場合
について別々に説明する。ＲＡＳＢＰがハイレベルから
ローレベルヘ遷移したとき、即ちワード線が駆動された
とき、遅延回路５０２は若干の遅延の後、ノードＮ２に
ローレベルのＲＡＳＢＰＰを生成する。後述するよう
に、ＲＡＳＢＰＰは、ＲＡＳＢＰよりも更に追加の時間
だけ長くローレベルに保たれる信号である。ＲＡＳＢＰ
がローレベルとなったとき、トランジスタ５０６はオフ
し、電流源５０９から接地レベルへの経路を開放する。
ローレベルのＲＡＳＢＰ信号は、トランジスタ５０４も
オンしてノードＮ１をＶ_CCへ接続する。トランジスタ５
０４は、ノードＮ１とＶ_CCとの間に殆ど抵抗を形成しな
いので、キャパシタ５０８はほぼ瞬時に充電し、ノード
Ｎ１は速やかにＶ_CCへ遷移する。ノードＮ１のハイレベ
ル状態は、インバータ列５２０、５３０、５３６を介し
てハイレベルのＲＡＳＢＰＰを生成する。

【００９９】ＲＡＳＢＰＰ信号は、出力ＭＣＬＫＳを制
御する幾つかの回路に入力される。回路のタイミング
は、図１０を参照して理解されるであろう。遅延をもた
らすキャパシタの放電には、通常、定電流源が用いられ
るが、遅延を生じる他の回路を用いてもよい。図１０に
示したように、ＲＡＳＢＰが（時間ｔ１で）ローレベル
に遷移したとき、ＲＡＳＢＰＰはほんの短い遅延の後、
ローレベルへ遷移する。しかし、ＲＡＳＢＰが、後に詳
しく説明するように時間ｔ５でローレベルからハイレベ
ルへ遷移したとき、ＲＡＳＢＰＰは遅延３の後、時間ｔ
６までハイレベルヘは遷移しない。この遅延は、十分の
電荷を汲み上げ、所定のＶ_CCPを保つのに十分長くポン
ピングサイクルが継続するように利用されている。

【０１００】好適な実施例では、ＲＡＳＢＰＰがハイレ
ベルからローレベルへと遷移したとき、遅延回路５４０
がオフし、電流源５４９から接地レベルへの経路を開放
する。又、トランジスタ５４４がオンし、ノードＮ３の
キャパシタ５４８をＶ_CCへ接続する。このキャパシタは
速やかに充電され、ノードＮ３のハイレベルの出力信号
がインバータ５６０、５７０に入力される。

【０１０１】ＲＡＳＢＰＰとインバータ５７０の出力信
号は、ノードＮ４、Ｎ５で夫々ナンドゲート５８０に入
力される。ナンドゲート５８０の出力信号ＮＡＮＤ_OUT
は、従ってハイレベルである。このナンドゲート５８０
のハイレベルの出力信号は、ＮＡＮＤ_OUTがインバータ
５９０、５９６を通った後で、ハイレベルのＥＮＲＥＧ
Ｂを形成する。従って、ＲＡＳＢＰがローレベルのと
き、アクティブマスタークロック回路５００は、図８に
示されたアクティブ電圧レギュレータ回路２００とレギ
ュレータ回路２００を非動作状態にし、もはやＶ_CCPが
所望の値から下がっても、Ｖ_CCPの監視も、ハイレベル
のＰＵＭＰＡ信号の転送も行われない。

【０１０２】ナンドゲート５８０の出力信号ＮＡＮＤ
_OUTはスイッチ回路６００にも供給される。このスイッ
チ回路６００は、ＰＵＭＰＡ入力信号が、ＰＵＭＰＬと
してラッチ６１０によってラッチされるようにする。イ
ンバータ５９０、５９６にはナンドゲート５８０の出力
信号が供給され、短い遅延を加え、ＥＮＲＥＧＢがハイ
レベルになる前にスイッチ回路６００を閉じ、電圧レギ
ュレータ回路１００を非動作状態にする。これにより、
正しいＰＵＭＰＡ信号がラッチされることになる。

【０１０３】ラッチ回路６１０は、出力が信号ＰＵＭＰ
Ｌであるインバータ６２０に接続されている。ＲＡＳＢ
Ｐがローレベルのとき、スイッチ回路６００はＰＵＭＰ
Ａ信号がトランジスタ６２６へ転送されるのを防止す
る。従って、ＰＵＭＰＬの値は、直前に、即ちＲＡＳＢ
ＰＰがハイレベルのときに、ラッチされたＰＵＭＰＡ信
号によって決定される。ＰＵＭＰＬはトランジスタ６２
６へ入力される。ラッチ６３０は、トランジスタ６４０
がインバータ６４２を通ったＲＡＳＢＰＰ信号によって
オンしたとき、ＰＵＭＰＬを入力する。ＲＡＳＢＰＰが
ローレベルのとき、トランジスタ６４８はオフし、ラッ
チ６３０の出力がＰＵＭＰＬによって決定される。

【０１０４】ラッチ６３０の出力信号は、インバータ６
５０、６６０を通過して、出力信号ＭＣＬＫＳが生成さ
れる。若し、ＰＵＭＰＬがハイレベルでＲＡＳＢＰＰが
ローレベルであれば、ＳＴＡＲＴ信号はハイレベルとな
り、インバータ６５０、６６０を通って出力し、ハイレ
ベルのＭＣＬＫＳが生成される。もし、ＰＵＭＰＬがロ
ーレベルであれば、ＳＴＡＲＴ信号はローレベルとな
り、ローレベルのＭＣＬＫＳが生成される。

【０１０５】次に、ＲＡＳＢＰがローレベルからハイレ
ベルヘ時間ｔ５で遷移したときの、アクティブマスター
クロック５０１の動作を説明する。このときトランジス
タ５０４はオフし、トランジスタ５０６はオンする。従
って、キャパシタ５０８は定電流源５０９を介して接地
レベルへ放電する。従って、図１０の遅延３で示される
遅延がもたらされる。前述のように、この遅延は、ポン
プ回路４７８’のポンピングサイクルを、Ｖ_CCPを所望
の電圧まで適切に引き上げるのに十分な時間だけ持続さ
せる。キャパシタ５０８が放電するとき、ノードＮ１の
ローレベルの信号が、インバータ５２０、５３０、５３
６を介して転送される。インバータ５３６は、キャパシ
タ５０８が放電した後、即ち遅延３の後、時間ｔ６でハ
イレベルのＲＡＳＢＰＰを出力する。

【０１０６】ハイレベルのＲＡＳＢＰＰ信号は、遅延回
路５４０に入力される。このハイレベルの信号は、トラ
ンジスタ５４４をオフし、トランジスタ５４６をオンし
て、電流源５４９を経てキャパシタ５４８のノードＮ３
から接地レベルへの経路を形成する。ノードＮ３で、キ
ャパシタ５４８が放電するとき、遅延がもたらされる。
この遅延の間、インバータ５７０の出力はハイレベルで
あり、ＲＡＳＢＰＰもハイレベルである。ＲＡＳＢＰＰ
とインバータ５７０の出力信号は共に、ナンドゲート５
８０に入力される。その結果、ナンドゲート５８０の出
力信号ＮＡＮＤ_OUTはローレベルとなり、ローレベルの
ＥＮＲＥＧＢを生成する。トランジスタ５４８が放電し
た後、インバータ５７０の出力はローレベルとなり、ナ
ンドゲート５８０の出力信号（及びＥＮＲＥＧＢ）をハ
イレベルへ駆動する。

【０１０７】この遅延（図１０の遅延４）によって、Ｒ
ＡＳＢＰがローレベルのときに次のサイクルでポンピン
グを行うか否かを決定するために、電圧レギュレータ回
路１００がＶ_CCPREFとＶ_CCREFとの比較を行うように、
ＥＮＲＥＧＢは所定時間ローレベルに留まることにな
る。又、前に述べたように、インバータ５９０、５９６
がナンドゲート５８０の出力側に設けられ、スイッチ回
路６００が閉じたとき、即ち、ナンドゲート５８０の出
力信号ＮＡＮＤ_OUTがローレベルとなったとき、ＥＮＲ
ＥＧＢはローレベルに留まり、ＲＡＳＢＰがハイレベル
のときに正しいＰＵＭＰ信号がラッチ６１０によってラ
ッチされる。

【０１０８】ハイレベルのＲＡＳＢＰＰ信号がＥＮＲＥ
ＧＢ信号を生成して、ＲＡＳＢＰ信号がローレベルのと
き、ポンピングを行うか否かを決定すると同時に、この
ハイレベルのＲＡＳＢＰＰは、図１０の時間ｔ７でロー
レベルのＭＣＬＫＳ信号を生成する。特に、ラッチ６３
０は、インバータ６４２を通過したローレベルのＲＡＳ
ＢＰＰ信号によってトランジスタ５４０がオンしたとき
のみ、ＰＵＭＰＬを受け付ける。ＲＡＳＢＰＰはハイレ
ベルなので、インバータ６４２の出力はローレベルであ
り、トランジスタ５４０をオフしてＰＵＭＰＬ信号が無
視されると共に、発振器を不要とする自己タイミングク
ロックが形成される。又、トランジスタ６４８のゲート
はハイレベルであり、従ってトランジスタ６４８がオン
して、ＳＴＡＲＴノードをローレベルに駆動し、ローレ
ベルのＭＣＬＫＳ信号を生成する。

【０１０９】ＲＡＳＢＰＰが後にローレベルとなったと
き、スイッチ回路６００が閉じる。そしてトランジスタ
６２６のゲートに入力され、適当なＭＣＬＫＳ信号が出
力されて、前もって決められたポンピング信号（ＰＵＭ
ＰＬ）に基づいてポンピングを行える回路状態となる。
従って、適当な条件が整ったときのみ、即ちＲＡＳＢＰ
信号が、ワード線が駆動され、Ｖ_CCから電荷を引き抜く
ことを示し、ＰＵＭＰＬとしてラッチされたＰＵＭＰＡ
信号がハイレベルにありＶ_CCPが下がったことを示した
ときのみ、ＭＣＬＫＳはアクティブチャージポンプを駆
動する。

【０１１０】第２の実施例

【０１１１】図１１は本発明の第２実施例に係る構成を
表すものである。この第２の実施例では、第１の実施例
ではアクティブ電圧レギュレータ回路２００は省略する
ことができ、チャージポンプはＲＡＳＢＰがローレベル
のときは何時でもポンピングを行うことができる。第１
の実施例と本実施例との違いは、マスタークロック回路
５０１にある。図１２の対応する回路要素には、図９と
同様の符号が付けられている。この回路の主たる違い
は、アクティブ電圧レギュレータ回路が必要ないことで
ある。第２の実施例では、ポンプ信号、即ちＰＵＭＰＡ
又はＰＵＭＰＬはＶ_CCに固定され、このマスタークロッ
ク回路５０１の出力ＭＣＬＫＳは、ＲＡＳＢＰがローレ
ベルのときは何時でもハイレベルである。この回路の動
作は、ＰＵＭＰＡ信号、ＰＵＭＰＬ信号、ＥＮＲＥＧＢ
信号を生成する必要性が無いことを除いて、図９の回路
と同じであり、従って、その説明は省略する。

【０１１２】以上、具体的な実施例を参照しながら本発
明を説明したが、ここでの記載はこれに限定されること
を意図したものではなく、本発明の趣旨の範囲内で如何
なる変更も可能であることは言うまでもない。当業者に
とっては、ここでの記載を参考にして、多くの変形例や
他の実施例は自明のことである。本発明の趣旨は添付の
請求の範囲に記載されている。

【０１１３】

【発明の効果】以上説明したように本発明の電圧発生装
置によれば、互いに独立のスタンバイ回路とアクティブ
回路とを用いるようにしたので、ＤＲＡＭやその他の回
路のＶ_CCPを維持することができると共に、電流ポンプ
の電力消費を最少にすることができるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の実施例に係る電圧発生装置の構成を示
すブロック図である。

【図２】図１に示されたスタンバイ電圧レギュレータ回
路とアクティブ電圧レギュレータ回路を含む電圧レギュ
レータ回路を示すブロック図である。

【図３】図３はスタンバイ電圧レギュレータ回路の詳細
図である。

【図４】スタンバイマスタークロック回路の詳細図であ
る。

【図５】スタンバイクロック回路とアクティブクロック
回路の両方のクロック回路を示す図である。

【図６】スタンバイクロック回路とアクティブクロック
回路のためのポンプ回路を示す図である。

【図７】スタンバイポンプ回路の各ノードで、入出力の
信号や電圧を示すタイミング図である。

【図８】図２に示したアクティブ電圧レギュレータ回路
の詳細図である。

【図９】アクティブマスタークロック回路の詳細図であ
る。

【図１０】アクティブポンプ回路の各ノードで、入出力
の信号や電圧を示すタイミング図である。

【図１１】電圧レギュレータ回路の第２の実施例に係る
ブロック図である。

【図１２】第２の実施例のアクティブポンプ回路のため
のマスタークロック回路の詳細図である。

【符号の説明】

１０電圧発生装置１００電圧レギュレータ回路１１０スタンバイ電圧レギュレータ回路２００アクティブレギュレータ回路３００スタンバイ電圧レギュレータ回路４７８スタンバイボンプ回路４７８´ アクティブポンプ回路５００アクティブクロック回路

───────────────────────────────────────────────────── フロントページの続き (73)特許権者 592207131 ユナイテッドメモリーズインコーポレイテッドＵＮＩＴＥＤＭＥＭＯＲＩＥＳＩＮＣ. アメリカ合衆国コロラド州80919・コロラドスプリングス・スイート109・リストドライブ4815 (72)発明者ミヒャエルブイ．コルドバアメリカ合衆国コロラド州 80906 コロラドスプリングス，アパートメント 337，クウェイルレイクアールディー．，3388 (72)発明者キムシー．ハーディアメリカ合衆国コロラド州 80920 コロラドスプリングス，キットカールソンレイン， 9760 (56)参考文献特開昭62−283491（ＪＰ，Ａ) 特開昭57−85253（ＪＰ，Ａ) 特開昭59−193056（ＪＰ，Ａ) 特開平２−350（ＪＰ，Ａ) 特開昭63−153791（ＪＰ，Ａ) 特開平３−230559（ＪＰ，Ａ) 特開昭48−74156（ＪＰ，Ａ) 特開平３−66220（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成された集積回路の記憶保持
に必要な電荷を補充するための高電圧を供給する電圧発
生装置であって、前記基板とは電気的に絶縁されており前記高電圧を維持
するための電荷を出力する出力ノードと、前記高電圧を監視するように前記出力ノードに接続され
たスタンバイレギュレータ回路およびアクティブレギュ
レータ回路と、前記スタンバイレギュレータ回路の出力に応答して作動
開始するスタンバイクロック回路と、前記スタンバイクロック回路の出力に応答して前記出力
ノードに前記高電圧の極性と同極性の電荷を所定の電流
量で出力するスタンバイポンプ回路と、前記スタンバイクロック回路からは独立して、前記アク
ティブレギュレータ回路の出力に応答して作動開始する
アクティブクロック回路と、前記アクティブクロック回路の出力に応答して前記出力
ノードに前記高電圧と同極性の電荷であって前記スタン
バイポンプ回路の出力する電荷よりも大きな電流量に設
定された電荷を出力するアクティブポンプ回路とを備え
ており、前記アクティブクロック回路が、前記アクティブレギュ
レータ回路の出力に対応して起動し、所定の遅延時間が
経過するまでは前記アクティブレギュレータ回路の出力
の停止に関わらず前記クロックパルスの出力を継続する
ものであることを特徴とする電圧発生装置。
【請求項２】前記高電圧を監視するアクティブレギュ
レータ回路をさらに備えており、前記集積回路が、ワード線を備えたＤＲＡＭであり、前記スタンバイポンプ回路が、前記スタンバイレギュレ
ータ回路によって監視されている前記高電圧が所定の電
圧以下に低下した場合にその低下した電圧を補うように
前記電荷を出力するものであり、前記アクティブポンプ回路が、前記ワード線がアクセス
されて前記アクティブレギュレータ回路によって監視さ
れている前記高電圧が低下した場合にその低下した電圧
を補うように前記電荷を出力するものであることを特徴
とする請求項１記載の電圧発生装置。
【請求項３】前記スタンバイクロック回路および前記
アクティブクロック回路の両方が、それ自体でクロック
パルスを出力する自己タイミング回路であって、かつそ
の各々が前記スタンバイレギュレータ回路および前記ア
クティブレギュレータ回路にそれぞれ応答して作動する
ものであり、一旦起動してから所定の出力サイクルに亘
って前記クロックパルスを出力し終るまでは前記クロッ
クパルスの起動信号またはアクティブ信号の停止に関わ
らず前記クロックパルスの出力を継続するものであるこ
とを特徴とする請求項２記載の電圧発生装置。
【請求項４】前記アクティブレギュレータ回路の出力
側に、前記アクティブクロック回路および前記アクティ
ブポンプ回路とは並列して設けられ、前記アクティブレ
ギュレータ回路の出力および／または外部から入力され
るリフレッシュサイクル信号を受けて、それに応答して
作動する第２のアクティブクロック回路および第２のア
クティブポンプ回路をさらに備えたことを特徴とする請
求項３記載の電圧発生装置。
【請求項５】前記スタンバイクロック回路および前記
アクティブクロック回路および前記第２のアクティブク
ロック回路が、定常的に動作する発振器を具備しないこ
とを特徴とする請求項４記載の電圧発生装置。
【請求項６】前記アクティブレギュレータ回路からの
出力を第１の許可信号として受ける一方、前記リフレッ
シュサイクル信号を受けて、前記第１の許可信号と前記
リフレッシュサイクル信号との論理積を演算し、それを
第２の許可信号として出力し、その第２の許可信号によ
って前記第２のアクティブクロック回路の作動を制御す
る論理回路をさらに備えたことを特徴とする請求項５記
載の電圧発生装置。
【請求項７】前記スタンバイクロック回路および前記
アクティブクロック回路の両方が、そのそれぞれ自体で
クロックパルスを出力する前記自己タイミング回路であ
ることを特徴とする請求項６記載の電圧発生装置。