KR20040047173A - 노이즈를 감소시킨 전압 발생장치 - Google Patents

노이즈를 감소시킨 전압 발생장치 Download PDF

Info

Publication number
KR20040047173A
KR20040047173A KR1020020075290A KR20020075290A KR20040047173A KR 20040047173 A KR20040047173 A KR 20040047173A KR 1020020075290 A KR1020020075290 A KR 1020020075290A KR 20020075290 A KR20020075290 A KR 20020075290A KR 20040047173 A KR20040047173 A KR 20040047173A
Authority
KR
South Korea
Prior art keywords
signal
voltage
activated
output
level
Prior art date
Application number
KR1020020075290A
Other languages
English (en)
Inventor
권명주
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020075290A priority Critical patent/KR20040047173A/ko
Priority to US10/626,766 priority patent/US7091769B2/en
Priority to CNB031649629A priority patent/CN100350502C/zh
Priority to TW092133386A priority patent/TWI261843B/zh
Priority to JP2003398373A priority patent/JP4393163B2/ja
Publication of KR20040047173A publication Critical patent/KR20040047173A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Abstract

본 발명에 의한 전압 발생장치는 출력전압이 제1 레벨 이하인 동안에 활성화되는 제1 감지신호 및 상기 출력전압이 상기 제1 레벨보다 낮은 제2 레벨이하인 동안에 활성화되는 제2 감지신호를 출력하는 감지기; 상기 제1 감지신호가 활성화되고 상기 제2 감지신호가 활성화되지 않은 상태에서 상기 동작 명령 신호가 입력되면 활성화되어 상기 동작 명령 신호의 종류에 따라 정해진 시간만큼 활성화 상태가 유지되는 제1 제어신호를 출력하고, 상기 제2 감지신호가 활성화되었을 때 활성화되는 제2 제어신호를 출력하는 제어기; 상기 제1 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 서브 부스트 회로; 및 상기 제2 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 메인 부스트 회로를 포함한다.

Description

노이즈를 감소시킨 전압 발생장치{Voltage Generator with Reduced Noise}
본 발명은 반도체 장치의 전압 발생장치에 관한 것으로서, 특히 전하 펌핑 방식을 이용하여 노이즈를 감소시킬 수 있도록 구성된 전압 발생장치에 관한 것이다.
종래의 DRAM에서는 문턱전압의 손실 없이 워드라인, 비트라인 등을 구동하는 고전압(Vpp)을 발생시키기 위해서 전하를 펌핑하는 방법을 사용한다. DRAM의 동작 중 예를 들어 워드라인을 구동하거나 비트라인을 프리차지하는 경우에는 많은 에너지가 소모되고 이로 인하여 구동전압인 Vpp의 레벨이 떨어지는 문제가 발생한다.이때 종래의 기술에서는 Vpp의 레벨이 목표레벨 이하로 떨어지는 경우에 이를 감지하여 전하를 펌핑함으로써 Vpp의 레벨을 유지한다.
도 1은 종래 기술에 의한 전압 발생장치를 나타내는 블록도이다. 종래 기술에 의한 전압 발생장치는 전압(Vpp)의 레벨을 감지하는 감지기(10), 감지기(10)의 출력에 응답하는 발진기(20), 발진기(20)의 출력에 응답하는 제어 드라이버(30), 및 제어 드라이버(30)의 출력에 응답하여 전하를 펌핑함으로써 전압(Vpp)을 출력하는 펌프(40)로 구성된다.
이러한 종래의 회로에서는 전압(Vpp)이 목표 레벨 이하로 떨어져야 비로소 펌핑을 시작하므로 적어도 감지기(10)의 응답시간이 지난 후에 펌프(40)가 동작하는 문제가 있었다. 따라서 응답시간 동안에는 여전히 전압(Vpp)의 레벨이 떨어지는 것을 감수해야만 했다.
도 2는 도 1에 도시된 종래의 전압 발생장치의 회로를 나타낸다. 감지기(10)는 Vpp를 분배하여 얻은 전압(Vpps)을 기준전압(Vrc)과 비교하여 Vpps가 Vrc보다 큰 경우에는 "로우"를 출력하고 그 반대의 경우에는 "하이"를 출력한다. 전압 Vpps는 다음 식으로 주어진다.
[수학식 1
감지기(10)의 출력이 "로우"인 경우, 즉 Vpps가 Vrc보다 작은 경우에발진기(20)에서 진동신호가 출력된다. 발진기(20)에서 진동신호가 출력되면 제어 드라이버(30)는 펌프(40)에 제어 신호 p1, p2, g1, 및 g2를 제공한다. 펌프(40)는 p1, p2, g1, 및 g2에 의해 제어되어 Vpp를 출력한다. 제어신호 p1과 p2는 각각 커패시터 C1과 C2를 프리차지하는 역할을 한다. 제어신호 g1과 g2는 C1과 C2에 저장된 전하를 전송함으로써 외부에서 인가된 전압(Vext)보다 높은 전압(Vpp)을 출력한다.
도 3은 종래의 전압 발생장치의 동작을 나타내는 타이밍도이다. 워드라인을 활성화 하거나 비트라인을 프리차지하는 동작을 수행하는 경우 전압(Vpp)의 레벨이 감소하기 시작한다. t1은 감지기(10)가 전압(Vpp)이 목표 레벨에 도달했음을 감지한 시점이고, t2는 전하를 펌핑하기 시작하는 시점이다. t1에서 t2사이의 시간은 목표 레벨을 감지한 후 펌핑을 시작하여 전압(Vpp)을 상승시키는 데까지 걸린 회로의 응답시간이다. 감지기는 t3에서 전압(Vpp)의 레벨이 복구되었음을 감지하고 전하 펌핑을 멈추라는 신호를 보낸다. 그러나 회로의 응답 시간 때문에 실제 펌핑은 t4에서 끝나게 된다. 이후에서는 동일한 과정이 반복된다.
이와 같이 종래의 전압 발생장치에서는 감지기(10)에서 실제로 목표레벨을 감지하는 시점과 펌프(40)가 동작을 시작 또는 정지하는 시점 사이에 차이가 있어서 전압(Vpp)의 변동(??Vpp)이 크게 되고, 불필요한 전력이 낭비되는 문제가 있었다. 특히 이러한 전압의 변동은 노이즈로서 작용하여 전원의 안정성 측면에서 문제가 있었다.
본 발명에서는 이러한 종래 기술의 문제점을 해결하고자 전압(Vpp)이 목표레벨에 도달하기 전의 소정의 레벨이 되면, DRAM의 동작 종류에 따라 정해진 소정의 전하량을 미리 펌핑하여 사용함으로써 전압(Vpp)의 변동을 줄이고자 한다.
도 1은 종래 기술에 의한 전압 발생장치의 구성을 나타내는 블록도.
도 2는 종래 기술에 의한 전압 발생장치의 회로도.
도 3은 종래 기술에 의한 전압 발생장치의 동작 타이밍도.
도 4는 본 발명에 의한 전압 발생장치의 구성을 나타내는 블록도.
도 5는 본 발명에 의한 전압 발생장치의 동작 타이밍도.
도 6은 본 발명에 의한 전압 발생장치의 회로도.
본 발명에 의한 전압 발생장치는 출력전압이 제1 레벨 이하인 동안에 활성화되는 제1 감지신호 및 상기 출력전압이 상기 제1 레벨보다 낮은 제2 레벨이하인 동안에 활성화되는 제2 감지신호를 출력하는 감지기; 상기 제1 감지신호가 활성화되고 상기 제2 감지신호가 활성화되지 않은 상태에서 상기 동작 명령 신호가 입력되면 활성화되어 상기 동작 명령 신호의 종류에 따라 정해진 시간만큼 활성화 상태가 유지되는 제1 제어신호를 출력하고, 상기 제2 감지신호가 활성화되었을 때 활성화되는 제2 제어신호를 출력하는 제어기; 상기 제1 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 서브 부스트 장치; 및 상기 제2 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 메인 부스트 회로를 포함한다.
본 발명의 기본적인 원리는 다음과 같다. Vpp의 레벨이 떨어지는 경우는 명령 수행에 의한 경우와 전하의 누출에 의한 경우로 나뉜다. 명령 수행에서 발생하는 전하량의 소모는 시뮬레이션 등에 의하여 소모시점과 소모량을 예측할 수 있다. 이렇게 예측된 양의 전하를 사전에 펌핑하여 사용함으로써 Vpp 레벨의 변동을 줄일 수 있다. 또한 Vpp 레벨이 목표 레벨 이상으로 과도하게 상승하는 것을 방지하기 위하여 목표 레벨 위에 사전 감지 레벨을 설정하고, Vpp 레벨이 사전 감지 레벨 이하가 되는 경우에만 전하를 미리 펌핑하도록 한다.
종래의 전압 발생장치와는 달리 본 발명에 의한 전압 발생장치에서는 Vpp를 두 레벨에서 감지한다. 하나는 목표 레벨이고, 또 하나는 목표 레벨보다 높은 사전 감지 레벨이다. 본 발명에서는 Vpp가 사전 감지 레벨을 지나 목표 레벨에 도달하기 전에 동작 명령이 입력되는 경우, 동작 명령을 해석하여 동작에 소모되는 전하를 미리 펌핑함으로써 Vpp 레벨의 변동을 줄임으로써 노이즈를 줄이게 된다.
Vpp를 사용하는 동작에서 소모되는 전하량은 시뮬레이션 및 측정을 통하여 알 수 있다. 예를 들어 동작 명령이 워드라인 활성화 명령과 비트라인을 프리차지 하는 명령이라고 가정하자. 시뮬레이션을 통해 얻은 값으로서 워드라인이 활성화될 경우에 소모하는 전하량을 Q1이라고 하고, 부하의 용량(Reservoir Capacitance)을 C1이라고 하자. 그러면 워드라인이 활성화될 때 Vpp의 변화량은 Q1/C1이 된다. 또한 프리차지 동작에서 소모하는 Vpp 전하를 Q2라고 하면 이때의 Vpp 변화량은 Q2/C1이 된다.
만일 실제 소모되는 전하량이 예상 소모량보다 크다면 Vpp 레벨이 목표 레벨 이하가 되었을 때는 종래의 전압 발생장치와 같은 방법으로 전하 펌핑을 수행한다. 실제 소모량이 예상 소모량보다 작은 경우에는 Vpp 레벨이 목표 레벨 이상을 유지하게 되므로 DRAM은 정상 동작을 수행한다. 또한 Vpp 레벨이 사전 감지 레벨 이하가 되어야만 미리 전하를 펌핑하기 시작하므로 사전 감지 레벨을 적절하게 조절함으로써 전하 펌핑으로 인해 Vpp가 과도하게 상승하는 것을 막을 수 있다.
본 실시예에서는 감지 레벨을 두 개로 한정하고 있으나 감지 레벨의 개수는 실시예에 따라서 증가할 수 있다.
이하에서는 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 4는 본 발명에 의한 전압 발생장치의 일실시예를 나타내는 블록도이다.
본 실시예 의한 전압 발생장치는 두 개 이상의 감지레벨을 갖는 감지기(100), Vpp가 사전 감지 레벨을 지나서 목표 레벨에 도달하기 전에 동작 명령(ACT)이 입력되면 제어신호를 출력하는 제어기(200), 제어기(200)에서 출력된 제어신호에 응답하는 서브 발진기(310) 및 메인 발진기(300), 서브 발진기(310)의 출력에 응답하는 서브 제어 드라이버(410), 서브 제어 드라이버에 응답하는 서브 펌프(510), 메인 발진기(300)에 응답하는 메인 제어 드라이버(400), 메인 제어 드라이버에 응답하는 메인 펌프(500)로 구성된다.
본 발명에 의한 전압 발생장치의 동작에 대해서는 아래에서 설명한다.
도 5는 본 발명에 의한 전압 발생장치의 동작을 나타내는 타이밍도이다.
감지기(100)에서 사전 감지 레벨(det1) 및 목표 레벨(det2)을 감지한 경우 각각 사전 감지 레벨 신호(de1_en) 및 목표 레벨 신호(det2_en)를 활성화한다(t1, t2). 사전 감지 레벨 신호(det1_en)가 활성화 되고 및 목표 레벨 신호(det2_en)가 활성화되기 전(t_det)에 동작 명령(ACT)이 입력되는 경우 제어기는 서브 펌프 제어신호(sub_pump_en)를 활성화한다. 서브 펌프 제어신호(sub_pump_en)가 활성화되면 서브 발진기(310), 서브 제어 드라이버(410), 및 서브 펌프(510)가 차례로 동작을 시작한다. 목표 레벨 신호(det2_en)가 활성화 되는 경우에는 소정의 응답시간이 경과한 후에 메인 펌프(500)도 동작을 시작한다. 서브 펌프(510)가 펌핑 동작을 수행하는 시간은 동작 명령(ACT)의 종류에 따라서 결정된다. 이때 서브 펌핑이 수행되는 시간과 메인 펌핑이 수행되는 시간은 겹칠 수도 있다. 실시예에 따라서는 메인 펌핑이 수행되는 동안에는 서브 펌핑을 멈출 수 있다. t3는 감지기(100)에서 Vpp가 목표 레벨을 회복하였음을 감지한 시점이다. t4는 소정의 응답시간이 경과한 후 메인 펌프(500)에서 전하 펌핑을 멈춘 시점이다.
도 6은 본 발명의 일실시예에 의한 전압 발생장치의 회로도이다.
도 6a는 두 개의 감지 레벨을 갖는 감지기(100)를 나타낸다.
감지기(100)는 전압 Vpp를 분배하여 두 개의 감지전압(Vpps1, Vpps2)을 만들어내는 감지부(120), 사전 감지 레벨에 대응하는 전압(Vrc1)과 감지전압(Vpps1)을 비교하는 제1 비교부(110), 및 목표 레벨에 대응하는 전압(Vrc2)과 감지전압(Vpps2)를 비교하는 제2 비교부(130)를 포함한다. 두 개의 감지 전압 Vpps1및 Vpps2는 다음 식으로 표현된다.
[수학식 2]
[수학식 3]
제1 비교부(110)는 Vrc1과 Vpps1을 비교하여 Vpps1이 Vrc1보다 작아지면 "하이"를 출력한다. 제2 비교부(130)은 Vrc2와 Vpps2를 비교하여 Vpps2가 Vrc2보다 작아지면 "하이"를 출력한다.
도 6b는 동작 명령(ACT)을 해석하는 장치에 대한 블록도로서 본 장치는 일반적으로 DRAM에 포함된다.
간단히 구성을 살펴보면 다음과 같다. 본 장치는 크게 명령 디코더(50), 뱅크 제어부(60), 및 어드레스 버퍼 및 디코더(70)로 구성된다. 명령 디코더는 칩 선택 신호(/CS), 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)를 입력받아 해석하고 명령신호(CMD)를 출력한다. 명령신호(CMD)에는 활성화(Active), 리드(Read), 라이트(Write), 프리차지(Precharge), 리프레시(Refresh) 등이 있다. 어드레스 버퍼 및 디코더(70)는 어드레스를 입력받아 디코딩한다. 명령신호(CMD) 및 어드레스 버퍼 및 디코더(70)의 출력은 뱅크 제어부(60)에 입력된다. 뱅크 제어부(60)는 동작 신호(ACT)를 출력한다. 동작 신호(ACT)의 종류에는 각 뱅크 활성화(Each Bank Active), 각 뱅크 프리차지(Each Bank Precharge), 각 뱅크 리드(Each Bank Read), 각 뱅크 라이트(Each Bank Write) 등이 있다.
도 6c는 사전 감지 레벨 신호(det1_en)가 활성화되고, 목표 레벨 신호(det2_en)가 활성화되기 전에 동작 명령(ACT)이 입력된 경우 펌프 선택 신호(pmp_sel)를 활성화시키는 회로이다.
NAND 게이트(NAND1)은 목표 레벨 신호(det2_en)를 인버팅한 신호와 사전 감지 레벨 신호(det1_en)를 NAND 연산한다. NAND 게이트(NAND2)는 NAND1의 출력 신호를 인버팅한 신호와 동작 명령 신호(ACT)를 NAND 연산한다. NAND2의 출력은 사전 감지 레벨 신호(det1_en)가 "하이"이고, 목표 레벨 신호(det2_en)가 "로우" 인 경우에 동작 명령(ACT)이 입력되면 활성화 된다. 래치는 NAND2의 출력 신호를 래칭하여 펌프 선택 신호(pmp_sel)로서 출력한다.
도 6d는 펌프 선택 신호(pmp_sel)가 활성화 상태인 경우에 동작 명령(ACT)의 종류에 따라서 발진기 제어신호(sub_osc_en, osc_en)를 달리 출력하는 회로이다.
본 실시예에서는 발진기 제어신호 sub_osc_en과 osc_en이 서로 반대의 논리 레벨을 가지게 되어 서브 발진기(310)가 동작하는 경우에는 메인 발진기(300)가 동작을 하지 않는다. 그러나 서브 발진기(310)와 메인 발진기(300)가 동시에 동작할 수 있는지 여부는 실시예에 따라서 당업자가 용이하게 변경할 수 있는 사항이다.
멀티플렉서(214)에는 동작 명령(ACT)의 종류에 따라서 활성화가 지속되는 시간이 다른 복수개의 펄스가 입력된다. 이들 펄스를 생성하는 각각의 블록은 길이가 다른 지연회로(211)를 포함한다. 지연회로(211)의 지연시간은 동작 명령(ACT)에 따라서 달라지도록 구성한다. 멀티플렉서(214)는 선택신호로서 동작 명령(ACT)을 사용하므로 동작 명령(ACT)의 종류에 따라서 발진기 제어신호(sub_osc_en)가 활성화 상태를 유지하는 시간이 달라진다.
서브 발진기(310)는 발진기 제어신호(sub_osc_en)가 활성화 상태에 있을 때만 발진 신호를 출력하므로 결국 동작 명령(ACT)에 따라서 펌핑하는 전하량을 조절할 수 있게 된다.
본 발명의 범위는 전술한 실시예에 의해 한정되지 않으며 청구범위에 의하여정해진다. 당업자는 청구범위에 기재된 발명의 범위 내에서 본 발명의 실시예를 다양하게 변경할 수 있다.
본 발명에서는 메인 펌프가 동작하기 전에 서브 펌프를 동작시킴으로써 구동전압(Vpp)의 레벨이 과도하게 변동하는 것을 방지할 수 있다. 이로써 구동전압의 과도한 변동으로 유발될 수 있는 노이즈를 줄일 수 있으며, 구동전압의 변동폭이 작아지면 펌핑하는 전하의 양이 감소하게 되므로 Vpp 레벨을 유지하는데 소모되는 전력을 줄일 수 있다.

Claims (7)

  1. 출력전압이 제1 레벨 이하인 동안에 활성화되는 제1 감지신호 및 상기 출력전압이 상기 제1 레벨보다 낮은 제2 레벨이하인 동안에 활성화되는 제2 감지신호를 출력하는 감지기;
    상기 제1 감지신호가 활성화되고 상기 제2 감지신호가 활성화되지 않은 상태에서 상기 동작 명령 신호가 입력되면 활성화되어 상기 동작 명령 신호의 종류에 따라 정해진 시간만큼 활성화 상태가 유지되는 제1 제어신호를 출력하고, 상기 제2 감지신호가 활성화되었을 때 활성화되는 제2 제어신호를 출력하는 제어기;
    상기 제1 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 서브 부스트 회로; 및
    상기 제2 제어신호가 활성화 상태일 때 상기 출력전압을 부스트하는 메인 부스트 회로
    를 포함하는 전압 발생장치.
  2. 제 1 항에 있어서, 상기 감지기는
    상기 출력전압을 전압 분배하여 제1 감지전압 및 상기 제1 감지전압보다 낮은 제2 감지전압을 생성하는 감지전압 발생부;
    상기 제1 감지전압과 상기 제1 레벨에 대응하는 제1 기준전압을 비교하여 상기 제1 감지전압이 상기 제1 기준전압 이하가 되었을 때 상기 제1 감지신호를 활성화하는 제1 비교부; 및
    상기 제2 감지전압과 상기 제2 레벨에 대응하는 제2 기준전압을 비교하여 상기 제2 감지전압이 상기 제2 기준전압 이하가 되었을 때 상기 제2 감지신호를 활성화하는 제2 비교부
    를 포함하는 것을 특징으로 하는 전압 발생장치.
  3. 제 1 항에 있어서, 상기 제어기는
    상기 제1 감지신호가 활성화되고 상기 제2 감지신호가 활성화되지 않은 상태에서 상기 동작 명령 신호가 입력되었을 때 출력신호를 활성화하는 동작 탐지기;
    상기 동작 탐지기의 출력신호를 래칭하는 래치; 및
    상기 래치의 출력신호 및 상기 동작 명령 신호가 활성화되면 상기 제1 제어신호를 활성화하고 상기 동작 명령 신호의 종류에 따라서 정해진 시간만큼 상기 제1 제어신호의 활성화 상태를 유지하는 서브 부스트 회로 제어기
    를 포함하는 것을 특징으로 하는 전압 발생장치.
  4. 제 3 항에 있어서, 상기 서브 부스트 회로 제어기는
    각각 상기 동작 명령 신호와 상기 래치의 출력신호를 조합하여 소정의 시간동안 활성화된 펄스를 생성하는 복수개의 펄스 생성 블록; 및
    선택신호로서 상기 동작 명령 신호를 사용하며 상기 복수개의 펄스 생성 블록에서 출력된 펄스들 중에서 상기 선택신호에 부합하는 펄스를 선택하여 상기 제1신호로서 출력하는 멀티플렉서
    를 포함하는 것을 특징으로 하는 전압 발생장치.
  5. 제 4 항에 있어서, 상기 펄스 생성 블록은
    상기 래치의 출력신호와 상기 동작 명령 신호를 NAND 연산하는 제1 연산기;
    상기 제1 연산기의 출력신호를 상기 동작 명령 신호의 종류에 따라 정해진 소정의 시간동안 지연시키는 인버터 체인; 및
    상기 제1 연산기의 출력신호와 상기 인버터 체인의 출력신호를 NAND 연산하는 제2 연산기
    를 포함하는 것을 특징으로 하는 전압 발생장치.
  6. 제 1 항에 있어서, 상기 메인 부스트 회로는
    상기 제2 제어신호가 활성화 상태일 때 발진 신호를 출력하는 발진기;
    상기 발진 신호를 디코딩하여 커패시터 프리차지 신호 및 전하 운송 신호를 출력하는 제어 드라이버; 및
    상기 커패시터 프리차지 신호가 활성화되면 커패시터에 전하를 충전하고 전하 운송신호가 활성화되면 상기 충전된 전하를 펌핑하여 상기 출력전압을 부스팅하는 펌프회로
    를 포함하는 것을 특징으로 하는 전압 발생장치.
  7. 제 1 항에 있어서, 상기 서브 부스트 회로는
    상기 제2 제어신호가 활성화 상태일 때 발진 신호를 출력하는 발진기;
    상기 발진 신호를 디코딩하여 커패시터 프리차지 신호 및 전하 운송 신호를 출력하는 제어 드라이버; 및
    상기 커패시터 프리차지 신호가 활성화되면 커패시터에 전하를 충전하고 전하 운송신호가 활성화되면 상기 충전된 전하를 펌핑하여 상기 출력전압을 부스팅하는 펌프회로
    를 포함하는 것을 특징으로 하는 전압 발생장치.
KR1020020075290A 2002-11-29 2002-11-29 노이즈를 감소시킨 전압 발생장치 KR20040047173A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020075290A KR20040047173A (ko) 2002-11-29 2002-11-29 노이즈를 감소시킨 전압 발생장치
US10/626,766 US7091769B2 (en) 2002-11-29 2003-07-25 Voltage generator with reduced noise
CNB031649629A CN100350502C (zh) 2002-11-29 2003-07-31 具有降低噪声的电压产生器及其方法
TW092133386A TWI261843B (en) 2002-11-29 2003-11-27 Voltage generator with reduced noise
JP2003398373A JP4393163B2 (ja) 2002-11-29 2003-11-28 ノイズを減少させた電圧発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020075290A KR20040047173A (ko) 2002-11-29 2002-11-29 노이즈를 감소시킨 전압 발생장치

Publications (1)

Publication Number Publication Date
KR20040047173A true KR20040047173A (ko) 2004-06-05

Family

ID=32677724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075290A KR20040047173A (ko) 2002-11-29 2002-11-29 노이즈를 감소시킨 전압 발생장치

Country Status (5)

Country Link
US (1) US7091769B2 (ko)
JP (1) JP4393163B2 (ko)
KR (1) KR20040047173A (ko)
CN (1) CN100350502C (ko)
TW (1) TWI261843B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2843207B1 (fr) * 2002-07-30 2005-03-04 Centre Nat Rech Scient Convertisseur tension/tension a circuits integres.
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
US7710193B2 (en) * 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
US7277315B2 (en) * 2005-12-14 2007-10-02 Etron Technology, Inc. Multiple power supplies for the driving circuit of local word line driver of DRAM
KR100763355B1 (ko) * 2006-03-22 2007-10-04 삼성전자주식회사 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치
US20080122413A1 (en) * 2006-06-12 2008-05-29 Boon-Aik Ang Method and apparatus for versatile high voltage level detection with relative noise immunity
KR100762241B1 (ko) * 2006-06-30 2007-10-01 주식회사 하이닉스반도체 반도체 메모리의 승압 전압 발생 장치 및 그 제어 방법
KR100795026B1 (ko) * 2006-12-22 2008-01-16 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치 및 방법
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100915816B1 (ko) * 2007-10-04 2009-09-07 주식회사 하이닉스반도체 내부 전압 생성 회로
US8031550B2 (en) * 2008-06-03 2011-10-04 Elite Semiconductor Memory Technology Inc. Voltage regulator circuit for a memory circuit
US9337724B2 (en) * 2013-11-19 2016-05-10 Globalfoundries Inc. Load sensing voltage charge pump system
KR20160074253A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 저전압 검출 회로, 이를 포함하는 비휘발성 메모리 장치 및 동작 방법
JP2016149858A (ja) * 2015-02-12 2016-08-18 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006014A (ko) * 1997-06-30 1999-01-25 김영환 고전압 발생기
JP2000285673A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd 半導体集積回路
KR20010028064A (ko) * 1999-09-17 2001-04-06 윤종용 반도체 메모리 장치의 고전압 발생회로
KR20030037592A (ko) * 2001-11-06 2003-05-14 삼성전자주식회사 안정적으로 내부 전압을 발생하는 반도체 메모리 장치의내부 전압 발생 회로

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JP3245037B2 (ja) * 1996-02-05 2002-01-07 株式会社東芝 半導体集積回路装置
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
JPH1145572A (ja) 1997-07-30 1999-02-16 Mitsubishi Electric Corp 半導体記憶装置
JP3908415B2 (ja) * 1998-07-30 2007-04-25 株式会社東芝 ポンプ回路を有する半導体装置
KR100308197B1 (ko) 1999-04-27 2001-10-29 윤종용 반도체 장치의 전압 부스팅 회로
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
KR100351932B1 (ko) 2000-05-30 2002-09-12 삼성전자 주식회사 반도체 메모리 장치의 전압 감지 회로
JP2002042465A (ja) 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
JP2002074956A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
KR100361658B1 (ko) 2000-11-30 2002-11-22 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로
US6552600B2 (en) * 2001-03-15 2003-04-22 Intel Corporation Initialization of negative charge pump

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006014A (ko) * 1997-06-30 1999-01-25 김영환 고전압 발생기
JP2000285673A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd 半導体集積回路
KR20010028064A (ko) * 1999-09-17 2001-04-06 윤종용 반도체 메모리 장치의 고전압 발생회로
KR20030037592A (ko) * 2001-11-06 2003-05-14 삼성전자주식회사 안정적으로 내부 전압을 발생하는 반도체 메모리 장치의내부 전압 발생 회로

Also Published As

Publication number Publication date
US7091769B2 (en) 2006-08-15
US20040130300A1 (en) 2004-07-08
JP2004312985A (ja) 2004-11-04
TWI261843B (en) 2006-09-11
TW200418042A (en) 2004-09-16
JP4393163B2 (ja) 2010-01-06
CN1514442A (zh) 2004-07-21
CN100350502C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
KR0159448B1 (ko) 반도체 기억장치
KR20040047173A (ko) 노이즈를 감소시킨 전압 발생장치
KR0172404B1 (ko) 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR101092997B1 (ko) 네거티브 내부전압 생성장치
KR20020005485A (ko) 반도체 메모리 장치 및 제어 방법
JP4834261B2 (ja) 昇圧電源発生回路
KR100200721B1 (ko) 반도체 메모리장치의 내부 승압 전압 발생기
US7315195B2 (en) High voltage generation circuit
US5881012A (en) Semiconductor integrated circuit
JP4919587B2 (ja) オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法
JPH11328973A (ja) 半導体記憶装置
US20050206440A1 (en) High voltage generator in semiconductor memory device
US6532177B1 (en) Low voltage charge pump apparatus and method
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR100929848B1 (ko) 반도체 장치
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US7102423B2 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
KR100762241B1 (ko) 반도체 메모리의 승압 전압 발생 장치 및 그 제어 방법
KR100219505B1 (ko) 승압전원발생기
KR100265607B1 (ko) 저전력 메모리 장치
JP4435203B2 (ja) 半導体集積回路装置
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100543920B1 (ko) 반도체 메모리의 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050624

Effective date: 20061030