KR100763355B1 - 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 - Google Patents

넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 Download PDF

Info

Publication number
KR100763355B1
KR100763355B1 KR1020060026174A KR20060026174A KR100763355B1 KR 100763355 B1 KR100763355 B1 KR 100763355B1 KR 1020060026174 A KR1020060026174 A KR 1020060026174A KR 20060026174 A KR20060026174 A KR 20060026174A KR 100763355 B1 KR100763355 B1 KR 100763355B1
Authority
KR
South Korea
Prior art keywords
voltage
level
target
boosted
margin
Prior art date
Application number
KR1020060026174A
Other languages
English (en)
Other versions
KR20070095677A (ko
Inventor
윤재윤
박한나
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060026174A priority Critical patent/KR100763355B1/ko
Priority to US11/707,001 priority patent/US7501881B2/en
Publication of KR20070095677A publication Critical patent/KR20070095677A/ko
Application granted granted Critical
Publication of KR100763355B1 publication Critical patent/KR100763355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을 발생하는 승압전압 발생회로가 게시된다. 본 발명의 승압전압 발생회로는 소정의 타겟레벨 검출신호 및 마진레벨 검출신호를 발생하는 승압레벨 검출부로서, 상기 타겟레벨 검출신호는 소정의 타겟전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지며, 상기 마진레벨 검출신호는 상기 타겟전압레벨보다 높은 마진전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지는 상기 승압레벨 검출부; 상기 타겟레벨 검출신호에 의하여 펌핑이 제어되는 제1 승압펌프; 및 상기 마진레벨 검출신호에 의하여 펌핑이 제어되는 제2 승압펌프를 구비한다. 본 발명의 승압전압 발생회로 및 이를 포함하는 반도체 메모리 장치에서는, 제2 승압펌프(150)에 의한 승압전압(VPP)의 오버 슈트가 현저히 감소된다. 그 결과, 본 발명의 승압전압 발생회로는, 넓은 범위의 전원전압(VCC)에 대해서도, 안정적인 레벨을 가지는 승압전압을 발생하게 된다.
승압전압, 메모리, 회로, 오버슈트, 마진레벨

Description

넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을 발생하는 승압전압 발생회로 및 이를 포함하는 반도체 메모리 장치{VPP GENERATING CIRCUIT FOR GENERATING VPP IN STABLE LEVEL UNDER WIDE RANGE VCC AND SEMICONDUCTOR MEMORY DEVICE HAVING THE SAME}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 승압전압 발생회로를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 승압전압 발생회로를 나타내는 도면이다.
도 3은 도 2의 승압레벨 검출부를 좀더 자세히 나타내는 도면이다.
도 4는 종래기술 및 본 발명의 승압전압 발생회로에서의 제1 및 제2 승압펌프의 펌핑 여부를 설명하기 위한 도면이다.
도 5는 본 발명의 승압전압 발생회로에서 오버슈트가 감소되는 현상을 설명하기 위한 도면이다.
도 6은 본 발명의 승압전압 발생회로를 포함하는 반도체 메모리 장치를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
VPP: 승압전압 ACMD: 액티브 명령
XACT: 액티브 제어신호
VDTG: 타겟레벨 검출신호 VDMG: 마진레벨 검출신호
본 발명은 반도체 메모리 장치의 내부회로에 관한 것으로서, 특히, 외부에서 인가되는 전원전압(VCC)을 펌핑하여 승압전압(VPP)으로 발생하는 승압전압 발생회로에 관한 것이다.
반도체 메모리 장치에서는, 앤모스 트랜지스터의 문턱전압(threshold voltage)에 따른 전송신호의 전압강하(voltage drop)를 방지하기 위하여, 앤모스 트랜지스터의 게이트에 승압전압(VPP)이 인가되기도 한다. 상기 승압전압은 외부에서 제공되는 전원전압(VCC)보다 높은 레벨의 전압으로서, 대개 전원전압(VCC)을 펌핑하여 생성된다. 그리고, 이러한 승압전압을 발생하는 승압전압 발생회로가 반도체 메모리 장치에 내장되는 것이 일반적이다. 한편, 최근의 반도체 메모리 장치에 대해서는, 동작전원으로 사용되는 전원전압은 1.5V 내지 3.8V 정도의 넓은 범위로 적용되고 있다. 그러므로, 넓은 범위의 전원전압(VCC)에서도, 안정적인 레벨의 승압전압(VPP)을 발생하는 승압전압 발생회로가 요구되고 있다.
도 1은 종래의 승압전압 발생회로(10)를 나타내는 도면이다. 도 1의 승압전압 발생회로(10)에서, 승압레벨 검출부(11)는 소정의 타겟전압레벨(Vtag)(예, 3.6V)에 대하여 승압전압(VPP)을 비교하며, 비교된 결과에 따른 논리상태를 가지는 타겟레벨 검출신호(VDTG)를 발생한다. 제1 승압펌프(13)는, 상기 타겟레벨 검출신호(VDTG)의 논리상태 즉, 승압전압(VPP)의 레벨에 따라, 승압전압(VPP)을 상승시키기 위하여 전원전압(VCC)을 펌핑한다. 그리고, 제2 승압펌프(15)는 액티브 응답부(17)에서 제공되는 액티브 제어신호(XACT)의 활성에 의하여 동작이 제어되며, 상기 액티브 제어신호(XACT)는 반도체 메모리 장치의 액티브 동작을 나타내는 액티브 명령(ACMD)에 응답하여 활성화된다.
그러므로, 상기 제2 승압펌프(15)는 액티브 동작에서는 승압전압(VPP)의 레벨에 관계없이, 항상 전원전압(VCC)을 펌핑하여 승압전압(VPP)을 상승시킨다. 이 경우, 안정적인 승압전압(VPP)의 획득이 매우 어렵다.
즉, 제2 승압펌프(15)의 펌핑 능력을 작게 하는 경우, 낮은 레벨의 전원전압(VCC)에서, 승압전압(VPP)의 보충 능력이 저하된다. 그러므로, 이 경우에, 반도체 메모리 장치의 액티브 동작시에는, 승압전압(VPP)이 낮아지는 문제점이 발생된다.
반면에, 제2 승압펌프(15)의 펌핑 능력을 크게 하는 경우, 낮은 레벨의 전원전압(VCC)에서는 안정적인 레벨의 승압전압(VPP)을 확보할 수 있다. 그러나, 높은 레벨의 전원전압(VCC)에서는, 승압전압(VPP)의 레벨이 오버슈트(over-shot)될 수 있다.
따라서, 종래의 승압전압 발생회로(10)에서는, 넓은 범위의 전원전압(VCC) 하에서 안정적인 승압전압(VPP)의 획득이 매우 어렵다는 문제점이 발생된다.
참조번호 19는 상기 승압전압을 전송하는 버스의 기생 캐패시턴스를 모델링한 것이다.
본 발명의 목적은 넓은 범위의 전원전압에 대해서도 안정적인 레벨의 승압전압을 생성할 수 있는 승압전압 발생회로를 제공하는 데 있다.
본 발명의 다른 목적은 상기 승압전압 발생회로의 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 상기 승압전압 발생회로를 포함하는 반도체 메모리 장치를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 승압전압 발생회로에 관한 것이다. 본 발명의 승압전압 발생회로는 소정의 타겟레벨 검출신호 및 마진레벨 검출신호를 발생하는 승압레벨 검출부로서, 상기 타겟레벨 검출신호는 소정의 타겟전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지며, 상기 마진레벨 검출신호는 상기 타겟전압레벨보다 높은 마진전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지는 상기 승압레벨 검출부; 전원전압을 펌핑하여 상기 승압전압으로 생성하되, 상기 타겟레벨 검출신호에 의하여 펌핑이 제어되 는 제1 승압펌프; 및 전원전압을 펌핑하여 상기 승압전압으로 생성하되, 상기 마진레벨 검출신호에 의하여 펌핑이 제어되는 제2 승압펌프를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 전원전압을 펌핑하여 승압전압으로 발생하는 제1 및 제2 승압펌프를 가지는 승압전압 발생회로의 구동방법에 관한 것이다. 본 발명의 승압전압 발생회로의 구동방법은 상기 승압전압이 소정의 타겟전압레벨 이상으로 상승함에 응답하여, 상기 제1 승압펌프의 펌핑을 중단(stop)하는 단계; 및 상기 승압전압이 상기 타겟전압레벨보다 높은 마진전압레벨 이상으로 상승함에 응답하여, 상기 제2 승압펌프의 펌핑을 중단하는 단계를 구비한다.
상기와 같은 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 복수개의 메모리셀들을 포함하는 메모리 어레이; 상기 메모리 어레이의 메모리셀에 데이터를 입출력하도록 제어되는 주변회로; 및 전원전압을 펌핑하여 승압전압을 생성하며, 상기 승압전압을 상기 주변회로에 제공하는 제1 및 제2 승압펌프를 가지는 승압전압 발생회로로서, 상기 제1 승압펌프는 상기 승압전압이 타겟전압레벨로 상승함에 응답하여 펌핑이 중단되며, 상기 제2 승압펌프는 상기 타겟전압레벨보다 높은 마진전압레벨로 상승함에 응답하여 펌핑이 중단되는 상기 승압전압 발생회로를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 승압전압 발생회로(100)를 나타내는 도면이다. 본 발명의 승압전압 발생회로(100)는 전원전압(VCC)을 펌핑하여, 상기 전원전압(VCC)보다 높은 레벨의 승압전압(VPP)를 발생한다.
도 2를 참조하면, 본 발명의 승압전압 발생회로(100)는 승압레벨 검출부(110), 제1 승압펌프(130) 및 제2 승압펌프(150)를 구비한다.
상기 승압레벨 검출부(110)는 승압전압(VPP)의 레벨을 감지하며, 타겟레벨 검출신호(VDTG) 및 마진레벨 검출신호(VDMG)를 발생한다. 이때, 타겟레벨 검출신호(VDTG) 및 마진레벨 검출신호(VDMG)는 상기 승압전압(VPP)의 전압레벨에 따른 논리 상태를 가진다.
구체적으로 기술하면, 상기 타겟레벨 검출신호(VDTG)는 타겟전압레벨(Vtag)(예, 3.6V)에 대한 상기 승압전압(VPP)의 레벨에 따른 논리상태를 가진다. 예로서, 상기 승압전압(VPP)의 레벨이 상기 타겟전압레벨(Vtag)보다 낮은 경우에는 상기 타겟레벨 검출신호(VDTG)는 논리 "L" 이다. 그리고, 상기 승압전압(VPP)의 레벨이 상기 타겟전압레벨(Vtag)보다 높은 경우에는 상기 타겟레벨 검출신호(VDTG)는 논리 "H" 이다.
또한, 상기 마진레벨 검출신호(VDMG)는 상기 타겟전압레벨(Vtag)보다 높은 마진전압레벨(Vmag)(예, 3.9V)에 대한 상기 승압전압(VPP)의 레벨에 따른 논리상태를 가진다. 예로서, 상기 승압전압(VPP)의 레벨이 상기 마진전압레벨(Vmag)보다 낮은 경우에는 상기 마진레벨 검출신호(VDMG)는 논리 "L" 이다. 그리고, 상기 승압전압(VPP)의 레벨이 상기 마진전압레벨(Vtag)보다 높은 경우에는 상기 마진레벨 검출신호(VDMG)는 논리 "H" 이다.
도 3은 도 2의 승압레벨 검출부(110)를 좀더 자세히 나타내는 도면이다. 도 3을 참조하면, 상기 승압레벨 검출부(110)는 마진레벨 비교기(111) 및 타겟레벨 비교기(113)를 구비한다.
상기 마진레벨 비교기(111)는 상기 마진전압레벨(Vmag)과 상기 승압전압(VPP)에 따른 전압레벨을 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 마진레벨 검출신호(VDMG)를 발생한다. 그리고, 상기 타겟레벨 비교기(113)는 상기 타겟전압레벨(Vtag)과 상기 승압전압(VPP)에 따른 전압레벨을 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 타겟레벨 검출신호(VDTG)를 발생한다.
바람직하게는, 상기 승압레벨 검출부(110)는 기준전압 생성기(115) 및 분압기(117)를 더 구비한다.
상기 기준전압 생성기(115)는 마진기준전압(VRMG) 및 타겟기준전압(VRTG)을 발생한다. 상기 마진기준전압(VRMG) 및 타겟기준전압(VRTG)은 전원전압(VCC)에 관계없이 일정한 전압레벨을 가지며, 바람직하기로는, 소정의 기준전압(VREFA)이 분압되어 생성된다.
상기 분압기(117)은 상기 승압전압(VPP)을 분압하여 분압신호(VDIV)를 생성한다. 이때, 상기 분압신호(VDIV)는, 상기 마진전압레벨(Vmag)의 승압전압(VPP)에 상응해서는, 상기 마진기준전압(VRMG)을 가지도록 제어된다. 또한, 상기 분압신호(VDIV)는, 상기 타겟전압레벨(Vtag)의 승압전압(VPP)에 상응해서는, 상기 타겟기준전압(VRTG)을 가지도록 제어된다.
그리고, 상기 마진레벨비교기(111)는 상기 마진기준전압(VRMG)과 상기 분압신호(VDIV)를 비교하여 상기 마진레벨 검출신호(VDMG)를 발생하며, 상기 타겟레벨비교기(113)는 상기 타겟기준전압(VDTG)과 상기 분압신호(VDIV)를 비교하여 상기 타겟레벨 검출신호(VDTG)를 발생한다.
다시 도 2를 참조하면, 상기 제1 승압펌프(130)는, 타겟전압레벨(Vtag)에 대한 승압전압(VPP)의 레벨에 의하여, 펌핑이 제어된다.
구체적으로 기술하면, 상기 타겟레벨 검출신호(VDTG)의 논리상태가 "L"인 경우 즉, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag)보다 낮은 경우에, 상기 제1 승압펌프(130)는 펌핑을 수행한다. 다시 기술하면, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag)보다 낮은 경우에, 상기 제1 승압펌프(130)는 소정의 구동신호(예를 들면, 오실레이션 신호)의 활성 주기에 따라 상기 전원전압(VCC)을 펌핑하여 상기 승압전압(VPP)을 상승시킨다.
반면에, 상기 타겟레벨 검출신호(VDTG)의 논리상태가 "H"인 경우 즉, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag) 이상인 경우에, 상기 제1 승압펌프(130)는 펌핑 을 중단한다. 즉, 구동신호(예를 들면, 오실레이션 신호)의 활성에도 불구하고, 상기 제2 승압펌프(150)의 펌핑 동작은 수행되지 않는다. 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag) 이상인 경우에는, 상기 제1 승압펌프(130)에 의 한 상기 승압전압(VPP)의 상승은 발생되지 않는다.
한편, 상기 제2 승압펌프(150)는, 마진전압레벨(Vmag)에 대한 승압전압(VPP)의 레벨에 의하여, 펌핑이 제어된다.
구체적으로 기술하면, 상기 마진레벨 검출신호(VDMG)의 논리상태가 "L"인 경우 즉, 상기 승압전압(VPP)이 상기 마진전압레벨(Vmag)보다 낮은 경우에, 상기 제2 승압펌프(150)는 상기 전원전압(VCC)을 펌핑하여 상기 승압전압(VPP)을 상승시킨다. 반면에, 상기 마진레벨 검출신호(VDMG)의 논리상태가 "H"인 경우 즉, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vmag) 이상인 경우에, 상기 제2 승압펌프(150)는 펌핑을 중단한다.
바람직하기로는, 상기 제2 승압펌프(150)는 액티브 명령(ACMD)에 응답하여 인에이블된다. 본 명세서에서, '인에이블된다'는 의미는 소정의 조건에 따라 펌핑 동작을 수행할 수 있는 상태로 됨을 의미한다.
또한, 바람직하게는, 본 발명의 승압전압 발생회로는 액티브 응답부(170)를 더 구비한다. 상기 액티브 응답부(170)는 상기 액티브 명령(ACMD)에 응답하여 활성화되는 액티브 제어신호(XACT)를 상기 제2 승압펌프(150)에 제공한다. 그리고, 상기 제2 승압펌프(150)는 상기 액티브 제어신호(XACT)의 활성에 응답하여 인에이블된다.
참고로, 도 2의 참조번호 190은 상기 승압전압(VPP)을 전송하는 버스의 기생 캐패시턴스를 모델링한 것이다.
도 4는 종래기술 및 본 발명의 승압전압 발생회로에서의 제1 및 제2 승압펌 프의 펌핑 여부를 설명하기 위한 도면이다.
도 4를 참조하면, 종래기술에서의 제1 승압펌프(13, 도 1 참조) 및 본 발명에서의 제1 승압펌프(130, 도 2 참조)의 동작은 동일하게 제어된다. 즉, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag)보다 낮은 경우에는, 상기 제1 승압펌프(13, 130)은 펌핑 동작을 수행한다. 그리고, 상기 승압전압(VPP)이 상기 타겟전압레벨(Vtag) 이상인 경우에는, 상기 제1 승압펌프(13, 130)은 펌핑 동작을 중단한다.
한편, 본 발명에서의 제2 승압펌프(150, 도 2 참조)는, 종래기술에서의 제2 승압펌프(15, 도 1 참조)와 상이한 방법으로 제어된다. 즉, 종래기술에서의 제2 승압펌프(15)는, 액티브 동작시에는 항상 펌핑 동작을 수행하게 된다. 그러므로, 상기 승압전압(VPP)이 상기 마진전압레벨(Vmag) 이상인 경우에도, 종래기술에서의 제2 승압펌프(15)는, 펌핑 동작을 수행하게 된다. 반면에, 본 발명에서의 제2 승압펌프(150)는, 상기 승압전압(VPP)이 상기 마진전압레벨(Vmag) 이상인 경우에는, 펌핑 동작을 중단하게 된다.
정리하면, 본 발명의 승압전압 발생회로에서는, 도 5에 도시되는 바와 같이, 제2 승압펌프(150)에 의한 승압전압(VPP)의 오버 슈트가 현저히 감소된다. 그러므로, 본 발명의 승압전압 발생회로는, 넓은 범위의 전원전압(VCC)에 대해서도, 안정적인 레벨을 가지는 승압전압을 발생하게 된다.
도 6은 본 발명의 승압전압 발생회로를 포함하는 반도체 메모리 장치를 나타내는 도면이다. 도 6을 참조하면, 반도체 메모리 장치(MEM)는 메모리 어레이(MCARR), 승압전압 발생회로(100) 및 주변회로(200, 300)를 포함한다.
상기 메모리 어레이(MCARR)는 복수개의 메모리셀들(미도시)을 포함한다. 그리고, 상기 승압전압 발생회로는, 도 2의 예에서와 같이 구현될 수 있으며, 전원전압(VCC)을 펌핑하여 승압전압(VPP)을 생성하며, 상기 승압전압(VPP)을 상기 주변회로(200, 300)에 제공한다.
상기 주변회로(200, 300)는 예로서, 워드라인 드라이버, 데이터 입출력 회로를 포함하는 내부회로들로서, 상기 메모리 어레이(MCARR)의 메모리셀에 데이터를 입출력하도록 제어된다.
상기와 같은 본 발명의 승압전압 발생회로는, 타겟전압레벨(Vtag)에 대한 승압전압(VPP)의 레벨에 의하여 펌핑이 제어되는 제1 승압펌프를 구비하며, 제2 승압펌프를 더 구비한다. 이때, 상기 제2 승압펌프의 펌핑 동작은 마진전압레벨(Vmag)에 대한 승압전압(VPP)의 레벨에 의하여 제어된다.
그러므로, 본 발명의 승압전압 발생회로 및 이를 포함하는 반도체 메모리 장치에서는, 제2 승압펌프(150)에 의한 승압전압(VPP)의 오버 슈트가 현저히 감소된다. 그 결과, 본 발명의 승압전압 발생회로는, 넓은 범위의 전원전압(VCC)에 대해서도, 안정적인 레벨을 가지는 승압전압을 발생하게 된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 승압전압 발생회로에 있어서,
    소정의 타겟레벨 검출신호 및 마진레벨 검출신호를 발생하는 승압레벨 검출부로서, 상기 타겟레벨 검출신호는 소정의 타겟전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지며, 상기 마진레벨 검출신호는 상기 타겟전압레벨보다 높은 마진전압레벨에 대한 상기 승압전압의 레벨에 따른 논리상태를 가지는 상기 승압레벨 검출부;
    전원전압을 펌핑하여 상기 승압전압으로 생성하되, 상기 타겟레벨 검출신호에 의하여 펌핑이 제어되는 제1 승압펌프; 및
    전원전압을 펌핑하여 상기 승압전압으로 생성하되, 상기 마진레벨 검출신호에 의하여 펌핑이 제어되는 제2 승압펌프를 구비하는 것을 특징으로 하는 승압전압 발생회로.
  2. 제1 항에 있어서, 상기 제2 승압펌프는
    소정의 액티브 명령에 응답하여 인에이블되는 것을 특징으로 하는 승압전압 발생회로.
  3. 제2 항에 있어서,
    상기 액티브 명령에 응답하여 활성화되는 액티브 제어신호를 상기 제2 승압펌프로 제공하는 액티브 응답부를 더 구비하며,
    상기 제2 승압펌프는 상기 액티브 제어신호의 활성에 응답하여 인에이블되는 것을 특징으로 하는 승압전압 발생회로.
  4. 제1 항에 있어서, 상기 승압레벨 검출부는
    상기 승압전압에 따른 전압레벨을 상기 마진전압레벨과 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 마진레벨 검출신호를 발생하는 마진레벨 비교기; 및
    상기 승압전압에 따른 전압레벨을 상기 타겟전압레벨과 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 타겟레벨 검출신호를 발생하는 타겟레벨 비교기를 구비하는 것을 특징으로 하는 승압전압 발생회로.
  5. 제1 항에 있어서, 상기 승압레벨 검출부는
    일정한 전압레벨을 가지는 마진기준전압 및 타겟기준전압을 발생하는 기준전압 생성기; 및
    상기 승압전압을 분압하여 분압신호를 발생하는 분압기로서, 상기 분압신호는 상기 마진전압레벨의 상기 승압전압에 상응하여 상기 마진기준전압을 가지도록 제어되며, 상기 타겟전압레벨의 상기 승압전압에 상응하여 상기 타겟기준전압을 가지도록 제어되는 상기 분압기를 더 구비하는 것을 특징으로 하는 승압전압 발생회로.
  6. 제5 항에 있어서,
    상기 마진레벨비교기는 상기 마진기준전압과 상기 분압신호를 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 마진레벨 검출신호를 발생하며,
    상기 타겟레벨비교기는 상기 타겟기준전압과 상기 분압신호를 비교하며, 비교된 결과에 따른 논리상태를 가지는 상기 타겟레벨 검출신호를 발생하는 것을 특징으로 하는 승압전압 발생회로.
  7. 전원전압을 펌핑하여 승압전압으로 발생하는 제1 및 제2 승압펌프를 가지는 승압전압 발생회로의 구동방법에 있어서,
    상기 승압전압이 소정의 타겟전압레벨 이상으로 상승함에 응답하여, 상기 제1 승압펌프의 펌핑을 중단(stop)하는 단계; 및
    상기 승압전압이 상기 타겟전압레벨보다 높은 마진전압레벨 이상으로 상승함에 응답하여, 상기 제2 승압펌프의 펌핑을 중단하는 단계를 구비하는 것을 특징으로 하는 승압전압 발생회로의 구동방법.
  8. 제7 항에 있어서,
    소정의 액티브 명령에 응답하여 상기 제2 승압펌프를 인에이블하는 단계를 더 구비하는 것을 특징으로 하는 승압전압 발생회로의 구동방법.
  9. 반도체 메모리 장치에 있어서,
    복수개의 메모리셀들을 포함하는 메모리 어레이;
    상기 메모리 어레이의 메모리셀에 데이터를 입출력하도록 제어되는 주변회로; 및
    전원전압을 펌핑하여 승압전압을 생성하며, 상기 승압전압을 상기 주변회로에 제공하는 제1 및 제2 승압펌프를 가지는 승압전압 발생회로로서, 상기 제1 승압펌프는 상기 승압전압이 타겟전압레벨로 상승함에 응답하여 펌핑이 중단되며, 상기 제2 승압펌프는 상기 타겟전압레벨보다 높은 마진전압레벨로 상승함에 응답하여 펌핑이 중단되는 상기 승압전압 발생회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9 항에 있어서, 상기 제2 승압펌프는
    소정의 액티브 명령에 응답하여 인에이블되는 것을 특징으로 하는 반도체 메 모리 장치.
KR1020060026174A 2006-03-22 2006-03-22 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 KR100763355B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060026174A KR100763355B1 (ko) 2006-03-22 2006-03-22 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치
US11/707,001 US7501881B2 (en) 2006-03-22 2007-02-16 Boosting voltage generating circuit for generating a stable boosting voltage under a wider range of supply voltage and semiconductor memory device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060026174A KR100763355B1 (ko) 2006-03-22 2006-03-22 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치

Publications (2)

Publication Number Publication Date
KR20070095677A KR20070095677A (ko) 2007-10-01
KR100763355B1 true KR100763355B1 (ko) 2007-10-04

Family

ID=38532724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026174A KR100763355B1 (ko) 2006-03-22 2006-03-22 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치

Country Status (2)

Country Link
US (1) US7501881B2 (ko)
KR (1) KR100763355B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치
KR100870424B1 (ko) 2007-10-12 2008-11-26 주식회사 하이닉스반도체 내부 전압 생성 회로
US8116146B2 (en) * 2008-06-04 2012-02-14 Hynix Semiconductor Inc. Semiconductor device and method for driving the same
KR101484557B1 (ko) * 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치
KR101003140B1 (ko) * 2009-03-20 2010-12-21 주식회사 하이닉스반도체 내부 전원 발생 장치와 그의 제어 방법
US8872552B2 (en) 2012-09-29 2014-10-28 Infineon Technologies Austria Ag High-side semiconductor-switch low-power driving circuit and method
US9337724B2 (en) * 2013-11-19 2016-05-10 Globalfoundries Inc. Load sensing voltage charge pump system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041239A (ko) * 1996-11-30 1998-08-17 김광호 승압전원발생기
JPH11317089A (ja) 1998-05-04 1999-11-16 Lg Semicon Co Ltd 高電圧発生回路
KR20030042549A (ko) * 2001-11-23 2003-06-02 삼성전자주식회사 넓은 범위의 동작 전압에서 안정된 동작을 수행하는고전압 발생 회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176324A (ja) * 1984-02-22 1985-09-10 Pioneer Electronic Corp 波形整形回路
KR960006051B1 (ko) 1993-12-06 1996-05-08 한국과학기술연구원 절삭공구의 다이아몬드 박막 코팅방법
JP2001126478A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体装置
KR100473306B1 (ko) 1999-11-26 2005-03-07 에스케이씨 주식회사 폴리에스테르 필름
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로
KR20030002508A (ko) 2001-06-29 2003-01-09 삼성전자 주식회사 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로
JP4834261B2 (ja) * 2001-09-27 2011-12-14 Ｏｋｉセミコンダクタ株式会社 昇圧電源発生回路
KR20040047173A (ko) * 2002-11-29 2004-06-05 주식회사 하이닉스반도체 노이즈를 감소시킨 전압 발생장치
JP4158856B2 (ja) * 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
KR20050005037A (ko) 2003-07-01 2005-01-13 삼성전자주식회사 반도체 장치용 차아지 펌핑회로
KR100549345B1 (ko) 2003-08-25 2006-02-02 주식회사 하이닉스반도체 고전압 공급 회로 및 고전압 공급 방법
JP4492935B2 (ja) * 2004-03-08 2010-06-30 ルネサスエレクトロニクス株式会社 昇圧回路および昇圧回路を備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041239A (ko) * 1996-11-30 1998-08-17 김광호 승압전원발생기
JPH11317089A (ja) 1998-05-04 1999-11-16 Lg Semicon Co Ltd 高電圧発生回路
KR20030042549A (ko) * 2001-11-23 2003-06-02 삼성전자주식회사 넓은 범위의 동작 전압에서 안정된 동작을 수행하는고전압 발생 회로

Also Published As

Publication number Publication date
US7501881B2 (en) 2009-03-10
KR20070095677A (ko) 2007-10-01
US20070222500A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
KR100763355B1 (ko) 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR100763331B1 (ko) 반도체 메모리 장치
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
US7605639B2 (en) Internal voltage generator of semiconductor memory device
KR20150124521A (ko) 파워업 신호 생성회로 및 이를 포함하는 반도체 장치
US10084311B2 (en) Voltage generator
KR100996186B1 (ko) 내부 전압 생성회로
US10672453B2 (en) Voltage system providing pump voltage for memory device and method for operating the same
US8587366B2 (en) Semiconductor device
JP2005176296A (ja) 高電圧スイッチ回路
KR100592772B1 (ko) 고전압 발생회로
US7768842B2 (en) Semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
KR20060091779A (ko) 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치
JP2006190435A (ja) 半導体メモリ素子の内部電圧生成装置
KR100390954B1 (ko) 코드 저장 메모리 셀 센싱 회로
KR100422453B1 (ko) 부스트 회로
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR20100013873A (ko) 반도체장치의 고전압제어회로
KR100751649B1 (ko) 반도체 장치의 내부전압 발생회로
KR20150018736A (ko) 고전압 발생 장치
KR100720221B1 (ko) 전압 발생기
KR20110002282A (ko) 반도체 장치의 내부전압 생성방법
KR100755061B1 (ko) 전압레벨 검출회로
KR100919811B1 (ko) 내부전압 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12