KR100422453B1 - 부스트 회로 - Google Patents

부스트 회로 Download PDF

Info

Publication number
KR100422453B1
KR100422453B1 KR10-2002-0027483A KR20020027483A KR100422453B1 KR 100422453 B1 KR100422453 B1 KR 100422453B1 KR 20020027483 A KR20020027483 A KR 20020027483A KR 100422453 B1 KR100422453 B1 KR 100422453B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
node
pumping
precharge
Prior art date
Application number
KR10-2002-0027483A
Other languages
English (en)
Other versions
KR20030089317A (ko
Inventor
김용환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0027483A priority Critical patent/KR100422453B1/ko
Priority to US10/316,893 priority patent/US6791395B2/en
Publication of KR20030089317A publication Critical patent/KR20030089317A/ko
Application granted granted Critical
Publication of KR100422453B1 publication Critical patent/KR100422453B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

본 발명은 부스트 회로에 관한 것으로, 커패시터로 공급되는 양전위의 프리챠지 전압을 전원 전압에 상관없이 일정한 전압으로 공급하여 펌핑 전압이 안정되고 일정하게 발생되도록 함으로써, 회로의 동작 특성 및 신뢰성을 향상시킬 수 있는 부스트 회로가 개시된다.

Description

부스트 회로{Boost circuit}
본 발명은 부스트 회로에 관한 것으로, 특히 전원 전압의 변화에 상관없이 펌핑 전압을 일정하게 발생시킬 수 있는 부스트 회로에 관한 것이다.
최근에는 소자의 집적도를 향상시키는 연구뿐만 아니라 소비 전력을 낮추기 위하여 낮은 동작 전압에서 회로의 동작이 이루어지도록 하는 연구가 활발하게 진행 중이다. 하지만, 필요에 따라 소자가 동작하기 위해서는 동작전압으로 전원 전압(Vcc)보다 높은 전압이 요구되며, 이를 위해서 전원 전압을 목표 전압까지 승압시켜야 한다. 부스트 회로(Boost circuit)는 전원 전압을 목표 전압까지 승압시키는 회로이다.
먼저, 도 1을 참조하여 종래 기술에 따른 부스트 회로의 구성을 살펴보면 다음과 같다. 도 1은 종래 기술에 따른 부스트 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 1을 참조하면, 부스트 회로는 펌핑 커패시터(C101)와, 프리챠지부(110)와, 전압 분배부(120) 및 킥신호 발생부(130)를 포함한다.
펌핑 커패시터(C101)는 출력 노드인 제1 노드(N101)와 제2 노드(N102) 간에 설치된다. 프리챠지부(110)는 비반전 펌핑 신호(BOOST)에 따라 제1 및 제2 노드(N101 및 N102)로 펌핑 커패시터(C101)의 프리챠지 전압을 인가한다. 전압 분배부(120)는 제2 노드(N102) 및 접지 전압(Vss) 단자 간에 설치되어 분배 전압(VBREF)을 발생시킨다. 킥신호 발생부(130)는 전압 분배부(120)에서 발생된 분배 전압(VBREF)을 기준 전압(VREF)과 비교하면서 반전된 펌핑 신호(BOOSTB)에 따라 제2 노드(N102)로 킥신호(VKICK)를 인가하여 제1 노드(N101)의 전압을 펌핑 전압(VBOOST)으로 승압시킨다. 출력 노드인 제1 노드(N101) 및 접지 전압(Vss) 단자의 사이에는 로드 커패시터(C102)가 설치된다.
상기에서, 프리챠지부(110)는 전원 전압(Vcc) 단자 및 제1 노드(N101) 간에 접속되며 반전된 펌핑 신호(BOOST)에 따라 구동되는 제1 스위칭 수단(P101)과, 비반전 펌핑 신호(BOOST)를 반전시키기 위한 반전 수단(L101)과, 제2 노드(N102) 및 접지 전압(Vss) 단자 간에 접속되며 반전 수단(L101)의 출력 신호에 따라 구동되는 제2 스위칭 수단(N101)을 포함하여 이루어진다. 이때, 제1 스위칭 수단(P101)은 PMOS 트랜지스터로 구현하고, 제2 스위칭 수단(N101)은 NMOS 트랜지스터로 구현하며, 반전 수단(L101)은 인버터로 구현할 수 있다.
또한, 전압 분배부(120)는 제2 노드(N102) 및 접지 전압(Vss) 단자 간에 직렬로 접속된 다수의 저항(도면에서는 제1 저항 및 제2 저항 두개만 표시됨; R121 및 R122)으로 이루어지며, 다수의 저항(R121 및 R122)에 의해 제2 노드(N102)의 전압이 분배되어 분배 전압(VBREF)이 발생된다.
한편, 킥신호 발생부(130)는 전원 전압(Vcc) 단자 및 제2 노드(N102) 간에 접속되어 전원 전압(Vcc)을 스위칭 하기 위한 스위칭 수단(P131)과, 분배 전압(VBREF) 및 기준 전압(VREF)을 비교하기 위한 비교 수단(131)과, 반전된 펌핑신호(BOOSTB)가 인에이블 신호로 인가되며 비교 수단(131)의 출력 신호에 따라 제2 노드(N102)에 킥신호(VKICK)가 인가되도록 스위칭 수단(P131)을 구동시키기 위한 구동부(132)를 포함한다. 이때, 스위칭 수단(P131)은 PMOS 트랜지스터로 구현할 수 있다. 구동부(132)는 입력 단자로 반전된 펌핑 신호(BOOSTB) 및 비교 수단(131)의 출력 신호가 각각 인가되는 노아 게이트 소자(L131)와, 노아 게이트 소자(L131)의 출력 신호를 반전시켜 스위칭 수단(P131)의 구동 신호(KICKB)를 발생시키기 위한 인버터(L132)를 포함한다.
도 2는 도 1의 부스트 회로로 인가되는 신호 및 특정 노드의 파형을 도시한 그래프이다. 이하, 도 1 및 도 2를 참조하여 종래 기술에 따른 부스트 회로의 동작을 설명하면 다음과 같다.
먼저, 펌핑 신호(BOOST)가 로우 레벨로 인가되는 프리챠지 구간(A)에서는 펌핑 신호(BOOST)에 의해 제1 스위칭 수단(P101)이 온(ON) 상태가 되고, 반전 수단(L101)을 통해 반전된 펌핑 신호(BOOSTB)에 의해 제2 스위칭 수단(N101)이 동시에 온 상태가 된다. 또한, 반전된 펌핑 신호(BOOSTB)는 킥신호 발생부(130)로 인가되어 킥신호 발생부(130)를 디스에이블(Disable) 상태로 만든다. 좀 더 상세하게 설명하면, 반전된 펌핑 신호(BOOSTB)는 킥신호 발생부(130)의 구동부(131)에 포함된 노아 게이트 소자(L131)에도 인가된다. 반전된 펌핑 신호(BOOSTB)가 인가되면 구동부(131)의 노아 게이트 소자(L131)는 로우 레벨의 신호를 발생시키고, 이 신호는 반전 수단(L132)에 의해 반전된다. 반전 수단(L132)의 출력 신호(KICKB)에 의해 스위칭 수단(P131)이 오프 상태가 되어, 전원 전압(Vcc)은 제2 노드(N102)로 인가되지 않는다. 따라서, 온 상태의 제1 스위칭 수단(P101) 및 제2 스위칭 수단(N101)을 통해 제1 노드(N101)에는 전원 전압(Vcc)이 전달되고, 제2 노드(N102)에는 접지 전압(Vss)이 전달되어 펌핑 커패시터(C101)가 프리챠지된다. 이때, 전압 분배부(120)는 제2 노드(N102)로 전달되는 접지 전압(Vss)에 의해 분배 전압(VBREF)을 접지 전압(Vss)으로 발생시킨다.
이어서, 펌핑 신호(BOOST)가 하이 레벨로 안가되는 펌핑 구간(B)에서는 펌핑 신호(BOOST)에 의해 제1 스위칭 수단(P101)이 오프(OFF) 상태가 되고, 반전 수단(L101)을 통해 반전된 펌핑 신호(BOOSTB)에 의해 제2 스위칭 수단(N101)이 동시에 오프 상태가 된다.
한편, 킥신호 발생부(130)의 비교 수단(131)은 접지 전압(Vss)인 분배 전압(VBREF)과 기준 전압(VREF)을 비교하여 로우 레벨의 신호를 발생시키고, 이 신호는 로우 레벨의 반전된 펌핑 신호(BOOSTB)와 함께 노아 게이트 소자(L131)로 인가되어 노아 게이트 소자(L131)는 하이 레벨 신호를 발생시킨다. 노아 게이트 소자(L131)의 하이 레벨 신호는 반전 수단(L132)에 의해 반전된 신호(KICKB)로 스위칭 수단(P131)에 인가되어 스위칭 수단(P131)이 온 상태가 된다. 온 상태의 스위칭 수단(P131)을 통해 전원 전압(Vcc)이 제2 노드(N102)로 인가되면서, 프리챠지 상태의 펌핑 커패시터(C101)에 의해 제1 노드(N101)의 전압이 펌핑 전압(VBOOST)으로 승압된다. 이때, 펌핑 구간(B)의 초기 구간(Bb)에서는 비교 수단(131)이 분배 전압(VBREF)과 기준 전압(VREF)을 비교하면서 킥신호(VKICK)에 약간의 왜곡이 발생되지만, 곧 바로 안정화된다.
상기의 동작을 통해, 전원 전압(Vcc)보다 높은 펌핑 전압(VBOOST)이 생성되며, 펌핑 전압(VBOOST)은 고전압을 동작전압으로 요구하는 소자로 공급된다.
상기의 부스트 회로는 전원 전압(Vcc)을 양전위의 프리챠지 전압으로 사용하므로, 전원 전압(Vcc)이 높아지면 프리챠지되는 양도 증가하여 펌핑 전압(VBOOST)이 목표 전압보다 높은 전압으로 발생된다. 이렇게, 목표 전압보다 높은 전압으로 펌핑 전압(VBOOST)이 발생되면 소자에 무리를 주어 소자가 파괴될 수 있다.
따라서, 이를 방지하기 위하여, 전원 전압(Vcc)이 높게 공급되면 기준 전압(VREF)을 낮추어줌으로써 펌핑 전압(VBOOST)이 목표 전압으로 일정하게 발생되도록 한다. 하지만, 이러한 방법은 펌핑 커패시터(C101)의 용량이 로드 커패시터(C102)의 용량보다 클 경우에만 가능하다. 펌핑 커패시터(C101)의 용량이 로드 커패시터(C102)의 용량보다 작을 경우에는 로드 커패시터(C102)의 용량에 커질수록 펌핑 전압(VBOOST)이 낮아져, 소자로 충분한 동작 전압을 공급하지 못하는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 커패시터로 공급되는 양전위의 프리챠지 전압을 전원 전압에 상관없이 일정한 전압으로 공급하여 펌핑 전압이 안정되고 일정하게 발생되도록 함으로써, 회로의 동작 특성 및 신뢰성을 향상시킬 수 있는 부스트 회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 부스트 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 2는 도 1의 부스트 회로로 인가되는 신호 및 특정 노드의 파형을 도시한 그래프이다.
도 3은 본 발명에 따른 부스트 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 4는 도 3의 부스트 회로로 인가되는 신호 및 특정 노드의 파형을 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 310, 410 : 프리챠지부 120, 320, 420 : 전압 분배부
130, 330, 430 : 킥신호 발생부 131, 331, 431 : 비교 수단
132, 332, 432 : 구동부 A : 프리챠지 구간
A' : 프리챠지 전압 발생 구간 B, B' : 펌핑 구간
본 발명에 따른 부스트 회로는 제1 및 제2 노드 간에 접속된 펌핑 커패시터와, 반전된 펌핑 신호에 따라 제1 및 제2 노드로 펌핑 커패시터의 프리챠지 전압을 인가하기 위한 프리챠지부와, 제1 노드 및 접지 전압 단자 간에 접속된 전압 분배부와, 전압 분배부에서 발생된 분배 전압을 기준 전압과 비교하면서 비반전 펌핑 신호에 따라 제2 노드로 킥신호를 발생시켜 제1 노드의 전압을 일정하게 승압시키기 위한 킥신호 발생부 및 제1 노드의 전압을 양전위의 프리챠지 전압으로 사용하며 비반전 펌핑 신호에 따라 전원 전압을 목표 전압까지 승압시키는 승압부를 포함하는 것을 특징으로 한다.
상기에서, 프리챠지부는 전원 전압 단자 및 제1 노드 간에 접속되며 반전된 펌핑 신호에 따라 구동되는 제1 스위칭 수단과, 반전된 펌핑 신호를 반전시키기 위한 반전 수단 및 제2 노드 및 접지 전압 단자 간에 접속되며 반전 수단의 출력 신호에 따라 구동되는 제2 스위칭 수단을 포함하는 것을 특징으로 한다.
전압 분배부는 제1 노드 및 접지 전압 단자 간에 직렬로 접속된 다수의 커패시터로 이루어지며, 다수의 커패시터에 의해 제1 노드의 전압이 분배되어 분배 전압이 발생되는 것을 특징으로 한다.
킥신호 발생부는 전원 전압 단자 및 제2 노드 간에 접속되어 전원 전압을 스위칭 하기 위한 스위칭 수단과, 분배 전압 및 기준 전압을 비교하기 위한 비교 수단 및 비반전 펌핑 신호가 인에이블 신호로 인가되며 비교 수단의 출력 신호에 따라 제2 노드에 킥신호가 인가되도록 스위칭 수단을 구동시키기 위한 구동부를 포함하는 것을 특징으로 한다. 이때, 구동부는 입력 단자로 비반전 펌핑 신호 및 비교 수단의 출력 신호가 각각 인가되는 노아 게이트 소자와, 노아 게이트 소자의 출력 신호를 반전시켜 스위칭 수단의 구동 신호를 발생시키는 인버터를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
먼저, 도 3을 참조하여 본 발명에 따른 부스트 회로의 구성을 살펴보면 다음과 같다. 도 3은 본 발명에 따른 부스트 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 3을 참조하면, 부스트 회로는 반전된 펌핑 신호(BOOSTB)에 따라 전원 전압(Vcc)의 변화에 상관없이 일정한 프리챠지 전압(VPRE)을 발생시키는 프리챠지 전압 발생부(300)와, 프리챠지 전압 발생부(300)의 프리챠지 전압(VPRE)을 양전위의 프리챠지 전압으로 사용하며 비반전 펌핑 신호(BOOST)에 따라 전원 전압(Vcc)을 목표 전압까지 승압시켜 펌핑 전압(VBOOST)을 발생시키는 승압부(400)를 포함한다.
프리챠지 전압 발생부(300)는 펌핑 커패시터(C301)와, 프리챠지부(310)와,전압 분배부(320) 및 프리챠지 킥신호 발생부(330)를 포함한다. 펌핑 커패시터(C301)는 프리챠지 전압 발생부(300)의 출력 노드인 제1 노드(N301)와 제2 노드(N302) 간에 설치된다. 프리챠지부(310)는 반전된 펌핑 신호(BOOSTB)에 따라 제1 및 제2 노드(N301 및 N302)로 펌핑 커패시터(C301)의 프리챠지 전압을 인가한다. 전압 분배부(320)는 제1 노드(N301) 및 접지 전압(Vss) 단자 간에 설치되며, 제1 노드(N301)의 전압을 분배하여 분배 전압(VBOOREF)을 발생시킨다. 프리챠지 킥신호 발생부(330)는 전압 분배부(320)에서 발생된 분배 전압(VBOOREF)을 기준 전압(VREF)과 비교하면서, 비반전 펌핑 신호(BOOST)에 따라 제2 노드(N302)로 프리챠지 킥신호(VKICKP)를 인가하여 제1 노드(N301)의 전압을 목표 전압의 프리챠지 전압(VPRE)으로 승압시킨다. 상기와 같이, 전압 분배부(320)의 분배 전압(VBOOREF)이 프리챠지 킥신호 발생부(330)로 피드백(Feed-back)되면서 출력 단자인 제1 노드(N301)에 프리챠지 전압(VPRE)을 발생시키므로, 전원 전압(Vcc)이 변하더라도 프리챠지 전압(VPRE)을 목표 전압으로 일정하게 발생시킬 수 있다.
상기에서, 프리챠지부(310)는 전원 전압(Vcc) 단자 및 제1 노드(N301) 간에 접속되며 반전된 펌핑 신호(BOOSTB)에 따라 구동되는 제1 스위칭 수단(P301)과, 반전된 펌핑 신호(BOOSTB)를 반전시키기 위한 반전 수단(L301)과, 제2 노드(N302) 및 접지 전압(Vss) 단자 간에 접속되며 반전 수단(L301)의 출력 신호에 따라 구동되는 제2 스위칭 수단(N301)을 포함하여 이루어진다. 이때, 제1 스위칭 수단(P301)은 PMOS 트랜지스터로 구현하고, 제2 스위칭 수단(N301)은 NMOS 트랜지스터로 구현하며, 반전 수단(L301)은 인버터로 구현할 수 있다.
또한, 전압 분배부(320)는 제1 노드(N301) 및 접지 전압(Vss) 단자 간에 직렬로 접속된 다수의 커패시터(도면에서는 제1 커패시터 및 제2 커패시터 두개만 표시됨; C321 및 C322)로 이루어지며, 다수의 커패시터(C321 및 C322)에 의해 제1 노드(N301)의 전압이 분배되어 분배 전압(VBOOREF)이 발생된다.
한편, 프리챠지 킥신호 발생부(330)는 전원 전압(Vcc) 단자 및 제2 노드(N302) 간에 접속되어 전원 전압(Vcc)을 스위칭 하기 위한 스위칭 수단(P331)과, 분배 전압(VBOOREF) 및 기준 전압(VREF)을 비교하기 위한 비교 수단(331)과, 비반전 펌핑 신호(BOOST)가 인에이블 신호로 인가되며 비교 수단(331)의 출력 신호에 따라 제2 노드(N302)에 프리챠지 킥신호(VKICKP)가 인가되도록 스위칭 수단(P331)을 구동시키기 위한 구동부(332)를 포함한다. 이때, 스위칭 수단(P331)은 PMOS 트랜지스터로 구현할 수 있다. 구동부(332)는 입력 단자로 비반전 펌핑 신호(BOOST) 및 비교 수단(331)의 출력 신호가 각각 인가되는 노아 게이트 소자(L331)와, 노아 게이트 소자(L331)의 출력 신호를 반전시켜 스위칭 수단(P331)의 구동 신호(KICKPB)를 발생시키기 위한 인버터(L312)를 포함한다.
한편, 승압부(400)는 펌핑 커패시터(C401)와, 프리챠지부(410)와, 전압 분배부(420) 및 킥신호 발생부(430)를 포함한다.
펌핑 커패시터(C401)는 출력 노드인 제3 노드(N401)와 제4 노드(N402) 간에 설치된다. 프리챠지부(410)는 비반전 펌핑 신호(BOOST)에 따라 제3 및 제4 노드(N401 및 N402)로 펌핑 커패시터(C401)의 프리챠지 전압을 인가한다. 이때, 프리챠지 전압 발생부(300)의 프리챠지 전압(VPRE)이 제3 노드(N401)로 인가된다. 전압 분배부(420)는 제4 노드(N402) 및 접지 전압(Vss) 단자 간에 설치되어 분배 전압(VBREF)을 발생시킨다. 킥신호 발생부(430)는 전압 분배부(420)에서 발생된 분배 전압(VBREF)을 기준 전압(VREF)과 비교하면서, 반전된 펌핑 신호(BOOSTB)에 따라 제4 노드(N402)로 킥신호(VKICK)를 인가하여 제3 노드(N401)의 전압을 펌핑 전압(VBOOST)으로 승압시킨다. 출력 노드인 제3 노드(N401) 및 접지 전압(Vss) 단자의 사이에는 로드 커패시터(C402)가 설치된다.
상기에서, 프리챠지부(410)는 프리챠지 전압 발생부(300)의 제1 노드(N301) 및 제3 노드(N401) 간에 접속되며 비반전 펌핑 신호(BOOST)에 따라 구동되는 제1 스위칭 수단(P401)과, 비반전 펌핑 신호(BOOST)를 반전시키기 위한 반전 수단(L401)과, 제4 노드(N402) 및 접지 전압(Vss) 단자 간에 접속되며 반전 수단(L401)의 출력 신호에 따라 구동되는 제2 스위칭 수단(N401)을 포함하여 이루어진다. 이때, 제1 스위칭 수단(P401)은 PMOS 트랜지스터로 구현하고, 제2 스위칭 수단(N401)은 NMOS 트랜지스터로 구현하며, 반전 수단(L401)은 인버터로 구현할 수 있다.
또한, 전압 분배부(420)는 제4 노드(N402) 및 접지 전압(Vss) 단자 간에 직렬로 접속된 다수의 저항(도면에서는 제1 저항 및 제2 저항 두개만 표시됨; R421 및 R422)으로 이루어지며, 다수의 저항(R421 및 R422)에 의해 제4 노드(N402)의 전압이 분배되어 분배 전압(VBREF)이 발생된다.
한편, 킥신호 발생부(430)는 전원 전압(Vcc) 단자 및 제4 노드(N402) 간에 접속되어 전원 전압(Vcc)을 스위칭 하기 위한 스위칭 수단(P431)과, 분배전압(VBREF) 및 기준 전압(VREF)을 비교하기 위한 비교 수단(431)과, 반전된 펌핑 신호(BOOSTB)가 인에이블 신호로 인가되며 비교 수단(431)의 출력 신호에 따라 제4 노드(N402)에 킥신호(VKICK)가 인가되도록 스위칭 수단(P431)을 구동시키기 위한 구동부(432)를 포함한다. 이때, 스위칭 수단(P431)은 PMOS 트랜지스터로 구현할 수 있다. 구동부(432)는 입력 단자로 반전된 펌핑 신호(BOOSTB) 및 비교 수단(431)의 출력 신호가 각각 인가되는 노아 게이트 소자(L431)와, 노아 게이트 소자(L431)의 출력 신호를 반전시켜 스위칭 수단(P431)의 구동 신호(KICKB)를 발생시키기 위한 인버터(L432)를 포함한다.
도 4는 도 3의 부스트 회로로 인가되는 신호 및 특정 노드의 파형을 도시한 그래프이다. 이하, 도 3 및 도 4를 참조하여 본 발명에 따른 부스트 회로의 동작을 설명하면 다음과 같다.
펌핑 신호(BOOST)가 하이 레벨로 인가되는 구간(A')에서는 프리챠지 전압(VPRE)을 발생시키기 위하여 프리챠지 전압 발생부(300)의 펌핑 커패시터(C301)를 프리챠지시키는 동작과, 이전에 프리챠지 전압 발생부(300)에서 발생된 프리챠지 전압(VPRE)으로 프리챠지된 승압부(400)의 펌핑 커패시터(C401)를 이용하여 펌핑 전압(VBOOST)을 발생시키는 동작이 각각 수행된다.
펌핑 신호(BOOST)가 로우 레벨로 인가되는 구간(B')에서는 프리챠지 전압 발생부(300)의 펌핑 커패시터(C301)를 이용하여 프리챠지 전압(VPRE)을 발생시키는 동작과, 프리챠지 전압 발생부(300)에서 발생된 프리챠지 전압(VPRE)으로승압부(400)의 펌핑 커패시터(C401)를 프리챠지시키는 동작이 수행된다.
상기의 동작을 펌핑 신호(BOOST)에 따라 구간별로 보다 상세하게 설명하기로 한다.
먼저, 초기 상태에서 펌핑 신호(BOOST)가 하이 레벨로 인가되는 구간(A')에서는 프리챠지 전압 발생부(300)에서 프리챠지 전압(VPRE)이 발생된다. 이때, 승압부(400)에서는 펌핑 전압(VBOOST)이 동시에 발생되지만, 프리챠지 전압(VPRE)이 발생되는 동작을 먼저 설명하면 다음과 같다.
반전된 펌핑 신호(BOOSTB)가 프리챠지 전압 발생부(300)로 인가되면, 반전된 펌핑 신호(BOOSTB)에 의해 프리챠지 전압 발생부(300)의 제1 스위칭 수단(P301)이 온(ON) 상태가 되고, 반전 수단(L301)을 통해 반전된 비반전 펌핑 신호(BOOST)에 의해 제2 스위칭 수단(N301)이 동시에 온 상태가 된다. 또한, 비반전 펌핑 신호(BOOST)는 프리챠지 킥신호 발생부(330)로 인가되어 프리챠지 킥신호 발생부(330)를 디스에이블(Disable) 상태로 만든다. 좀 더 상세하게 설명하면, 비반전 펌핑 신호(BOOST)는 프리챠지 킥신호 발생부(330)의 구동부(332)에 포함된 노아 게이트 소자(L331)에도 인가된다. 비반전 펌핑 신호(BOOST)가 인가되면 구동부(332)의 노아 게이트 소자(L331)는 로우 레벨의 신호를 발생시키고, 이 신호는 반전 수단(L332)에 의해 반전된다. 반전 수단(L332)의 출력 신호(KICKPB)에 의해 스위칭 수단(P331)이 오프 상태가 되어, 전원 전압(Vcc)은 제2 노드(N302)로 인가되지 않는다. 따라서, 온 상태의 제1 스위칭 수단(P301) 및 제2 스위칭 수단(N301)을 통해 제1 노드(N301)로 전원 전압(Vcc)이 전달되고, 제2 노드(N302)에는 접지 전압(Vss)이 전달되어 프리챠지 전압 발생부(300)의 펌핑 커패시터(C301)가 프리챠지된다. 이때, 전압 분배부(320)는 제1 노드(N301)의 전압을 분배하여 분배 전압(VBOOREF)을 발생시킨다.
이어서, 펌핑 신호(BOOST)가 로우 레벨로 안가되는 프리챠지 전압 발생 구간(B')에서는 반전된 펌핑 신호(BOOSTB)에 의해 프리챠지 전압 발생부(300)의 제1 스위칭 수단(P301)이 오프(OFF) 상태가 되고, 반전 수단(L301)을 통해 반전된 비반전 펌핑 신호(BOOST)에 의해 제2 스위칭 수단(N301)이 동시에 오프 상태가 된다.
또한, 프리챠지 킥신호 발생부(330)의 비교 수단(331)은 접지 전압(Vss)인 분배 전압(VBOOREF)과 기준 전압(VREF)을 비교하여 로우 레벨의 신호를 발생시키고, 이 신호는 로우 레벨의 비반전 펌핑 신호(BOOST)와 함께 노아 게이트 소자(L331)로 인가되어 노아 게이트 소자(L331)는 하이 레벨 신호를 발생시킨다. 노아 게이트 소자(L331)의 하이 레벨 신호는 반전 수단(L332)에 의해 반전된 신호(KICKPB)로 스위칭 수단(P131)에 인가되어 스위칭 수단(P331)이 온 상태가 된다. 온 상태의 스위칭 수단(P331)을 통해 제2 노드(N302)로 전원 전압(Vcc)이 인가되면서, 프리챠지 상태의 펌핑 커패시터(C301)에 의해 제1 노드(N301)의 전압이 목표 전압까지 승압되어 프리챠지 전압(VPRE)이 발생된다. 프리챠지 전압(VPRE)은 전압 분배부(320)에 의해 분배되고, 분배된 분배 전압(VBOOREF)은 프리챠지 킥신호 발생부(330)로 피드백(Feed-back)되므로, 프리챠지 전압 발생부(300)는 전원 전압(Vcc)이 변하더라도 프리챠지 전압(VPRE)을 목표 전압으로 일정하게 발생시킬수 있다.
한편, 승압부(400)에서는 로우 레벨의 비반전 펌핑 신호(BOOST)가 프리챠지부(410)로 인가되어 제1 스위칭 수단(P401)이 온 상태가 되고, 반전 수단(L401)을 통해 반전된 비반전 펌핑 신호(BOOST)에 의해 제2 스위칭 수단(N401)이 동시에 온 상태가 된다. 제1 및 제2 스위칭 수단(P401 및 P401)이 동시에 온 상태가 되면서, 제3 노드(N401)로 프리챠지 전압(VPRE)이 전달되고, 제4 노드(N402)로 접지 전압(Vss)이 인가되어 펌핑 커패시터(C401)가 프리챠지된다. 이때, 펌핑 전압(VBOOST)을 발생시키기 위하여 킥신호(VKICK)를 발생시키는 킥신호 발생부(430)로는 반전된 펌핑 신호(BOOSTB)가 인가되어 킥신호 발생부(430)를 디스에이블 상태로 만들기 때문에, 펌핑 동작은 이루어지지 않는다.
다시, 펌핑 구간(A')에서 펌핑 신호(BOOST)가 하이 레벨로 인가되면, 프리챠지 전압 발생부(300)에서는 상기에서 서술한 펌핑 커패시터(C301)의 프리챠지 동작이 이루어지며, 승압부(400)에서는 제4 노드(N402)로 킥신호(VKICK)를 인가하여 펌핑 전압(VBOOST)을 발생시킨다. 좀 더 상세하게 설명하면 다음과 같다.
하이 레벨의 펌핑 신호(BOOST)에 의해 승압부(400)의 제1 스위칭 수단(P101)이 오프(OFF) 상태가 되고, 반전 수단(L101)을 통해 반전된 펌핑 신호(BOOSTB)에 의해 제2 스위칭 수단(N101)이 동시에 오프 상태가 되어 펌핑 커패시터(C401)의 프리챠지 동작은 중지된다.
한편, 킥신호 발생부(430)의 비교 수단(431)은 접지 전압(Vss)인 분배 전압(VBREF)과 기준 전압(VREF)을 비교하여 로우 레벨의 신호를 발생시키고, 이 신호는 로우 레벨의 반전된 펌핑 신호(BOOSTB)와 함께 노아 게이트 소자(L431)로 인가되어 노아 게이트 소자(L431)는 하이 레벨 신호를 발생시킨다. 노아 게이트 소자(L431)의 하이 레벨 신호는 반전 수단(L432)에 의해 반전된 신호(KICKB)로 스위칭 수단(P431)에 인가되어 스위칭 수단(P431)이 온 상태가 된다. 온 상태의 스위칭 수단(P431)을 통해 전원 전압(Vcc)이 제4 노드(N402)로 인가되면서, 프리챠지 상태의 펌핑 커패시터(C401)에 의해 제3 노드(N401)의 전압이 목표 전압까지 상승하여 펌핑 전압(VBOOST)이 발생된다. 이로써, 펌핑 전압(VBOOST)이 전원 전압(Vcc)의 변화에 상관없이 일정한 목표 전압으로 발생된다.
상기의 동작을 통해, 전원 전압(Vcc)보다 높은 펌핑 전압(VBOOST)이 생성되며, 펌핑 전압(VBOOST)은 고전압을 동작전압으로 요구하는 소자로 공급된다.
상기의 부스트 회로는 프리챠지 전압 발생부(300)에 발생된 프리챠지 전압(VPRE)을 승압부(400)의 펌핑 커패시터(C401)의 양전위 프리챠지 전압으로 사용하므로, 전원 전압(Vcc)이 변하더라도 펌핑 전압(VBOOST)을 일정한 목표 전압으로 발생시킬 수 있어 소자가 파괴되는 것을 방지할 수 있다.
또한, 프리챠지 전압(VPRE)도 프리챠지 전압 발생부(300)에서 펌핑 동작에 의해 발생된 전압이므로, 로드 커패시터(C402)의 용량에 상관없이 소자로 충분한 동작 전압을 공급할 수 있다.
상술한 바와 같이, 본 발명은 전원 전압의 변화에 상관없이 일정한 프리챠지전압을 발생시키고, 이를 양전위의 프리챠지 전압으로 사용하여 펌핑 전압이 안정되고 일정하게 발생되도록 함으로써, 회로의 동작 특성 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 제1 및 제2 노드 간에 접속된 펌핑 커패시터;
    반전된 펌핑 신호에 따라 상기 제1 및 제2 노드로 상기 펌핑 커패시터의 프리챠지 전압을 인가하기 위한 프리챠지부;
    상기 제1 노드 및 접지 전압 단자 간에 접속된 전압 분배부;
    상기 전압 분배부에서 발생된 분배 전압을 기준 전압과 비교하면서 비반전 펌핑 신호에 따라 상기 제2 노드로 킥신호를 발생시켜 상기 제1 노드의 전압을 일정하게 승압시키기 위한 킥신호 발생부; 및
    상기 제1 노드의 전압을 양전위의 프리챠지 전압으로 사용하며 상기 비반전 펌핑 신호에 따라 전원 전압을 목표 전압까지 승압시키는 승압부를 포함하는 것을 특징으로 하는 부스트 회로.
  2. 제 1 항에 있어서, 상기 프리챠지부는,
    전원 전압 단자 및 상기 제1 노드 간에 접속되며 상기 반전된 펌핑 신호에 따라 구동되는 제1 스위칭 수단;
    상기 반전된 펌핑 신호를 반전시키기 위한 반전 수단; 및
    상기 제2 노드 및 접지 전압 단자 간에 접속되며 상기 반전 수단의 출력 신호에 따라 구동되는 제2 스위칭 수단을 포함하는 것을 특징으로 하는 부스트 회로.
  3. 제 1 항에 있어서,
    상기 전압 분배부는 상기 제1 노드 및 접지 전압 단자간에 직렬로 접속된 다수의 커패시터로 이루어지며, 상기 다수의 커패시터에 의해 상기 제1 노드의 전압이 분배되어 상기 분배 전압이 발생되는 것을 특징으로 하는 부스트 회로.
  4. 제 1 항에 있어서, 상기 킥신호 발생부는,
    전원 전압 단자 및 상기 제2 노드 간에 접속되어 전원 전압을 스위칭 하기 위한 스위칭 수단;
    상기 분배 전압 및 상기 기준 전압을 비교하기 위한 비교 수단; 및
    상기 비반전 펌핑 신호가 인에이블 신호로 인가되며, 상기 비교 수단의 출력 신호에 따라 상기 제2 노드에 상기 킥신호가 인가되도록 상기 스위칭 수단을 구동시키기 위한 구동부를 포함하는 것을 특징으로 하는 부스트 회로.
  5. 제 4 항에 있어서, 상기 구동부는,
    입력 단자로 상기 비반전 펌핑 신호 및 상기 비교 수단의 출력 신호가 각각 인가되는 노아 게이트 소자와, 상기 노아 게이트 소자의 출력 신호를 반전시켜 상기 스위칭 수단의 구동 신호를 발생시키는 인버터를 포함하는 것을 특징으로 하는 부스트 회로.
KR10-2002-0027483A 2002-05-17 2002-05-17 부스트 회로 KR100422453B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0027483A KR100422453B1 (ko) 2002-05-17 2002-05-17 부스트 회로
US10/316,893 US6791395B2 (en) 2002-05-17 2002-12-12 Boost circuit for providing constant pump voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027483A KR100422453B1 (ko) 2002-05-17 2002-05-17 부스트 회로

Publications (2)

Publication Number Publication Date
KR20030089317A KR20030089317A (ko) 2003-11-21
KR100422453B1 true KR100422453B1 (ko) 2004-03-11

Family

ID=29417420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027483A KR100422453B1 (ko) 2002-05-17 2002-05-17 부스트 회로

Country Status (2)

Country Link
US (1) US6791395B2 (ko)
KR (1) KR100422453B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081776B2 (en) * 2003-02-24 2006-07-25 Spansion Llc Voltage detection circuit, semiconductor device, method for controlling voltage detection circuit
KR100753078B1 (ko) * 2004-12-28 2007-08-31 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
KR102509328B1 (ko) * 2016-08-29 2023-03-15 에스케이하이닉스 주식회사 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9200057A (nl) * 1992-01-14 1993-08-02 Sierra Semiconductor Bv Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren.
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
JP3908415B2 (ja) * 1998-07-30 2007-04-25 株式会社東芝 ポンプ回路を有する半導体装置
JP3696125B2 (ja) * 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
DE10050496B4 (de) * 2000-10-11 2015-04-02 Texas Instruments Deutschland Gmbh Gleichspannungswandler

Also Published As

Publication number Publication date
US20030214349A1 (en) 2003-11-20
US6791395B2 (en) 2004-09-14
KR20030089317A (ko) 2003-11-21

Similar Documents

Publication Publication Date Title
JP4749076B2 (ja) 半導体装置
US7642760B2 (en) Power supply circuit
KR100347140B1 (ko) 전압 변환 회로
KR100336254B1 (ko) 승압 회로
US10516384B2 (en) Circuit for generating voltage
JP4032066B2 (ja) 半導体集積回路
KR100422453B1 (ko) 부스트 회로
JP4808988B2 (ja) チャージポンピング効率を維持する高電圧発生回路
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR20040105976A (ko) 내부 전압 발생기
US6240025B1 (en) Voltage generator
JP2007095075A (ja) 内部電圧生成装置
JP4731532B2 (ja) 半導体集積回路
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
JP2005122837A (ja) 半導体集積回路装置
KR100825021B1 (ko) 내부전압 생성기
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
US20100090754A1 (en) Boosting circuit
KR100776762B1 (ko) 반도체 메모리 장치
JP3535473B2 (ja) 半導体集積回路装置の電圧発生方法
KR20050088778A (ko) 고전압 발생회로
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR20010059032A (ko) 내부 전압 발생장치
KR100223326B1 (ko) 고전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee