KR20050088778A - 고전압 발생회로 - Google Patents

고전압 발생회로 Download PDF

Info

Publication number
KR20050088778A
KR20050088778A KR1020040014240A KR20040014240A KR20050088778A KR 20050088778 A KR20050088778 A KR 20050088778A KR 1020040014240 A KR1020040014240 A KR 1020040014240A KR 20040014240 A KR20040014240 A KR 20040014240A KR 20050088778 A KR20050088778 A KR 20050088778A
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
output
charge pump
enable signal
Prior art date
Application number
KR1020040014240A
Other languages
English (en)
Other versions
KR100592772B1 (ko
Inventor
우현택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040014240A priority Critical patent/KR100592772B1/ko
Publication of KR20050088778A publication Critical patent/KR20050088778A/ko
Application granted granted Critical
Publication of KR100592772B1 publication Critical patent/KR100592772B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Abstract

본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 반도체 메모리 장치의 프로그램/제거 동작 시 사용되는 차지 펌프의 고전압의 리플을 감소시켜 안정적인 프로그램/제거 동작을 수행하는 기술이다.
이를 위해, 본 발명은 기준전압을 발생하는 기준전압 발생부와, 고전압을 일정레벨로 분배하여 출력하는 전압 분배부와, 상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부와, 상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터와, 상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프와, 상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 리플을 감소시키는 승압부를 포함하여 구성함을 특징으로 한다.

Description

고전압 발생회로{High voltage generating circuit}
본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 반도체 메모리 장치의 프로그램/제거 동작 시 사용되는 차지 펌프의 고전압의 리플을 감소시켜 안정적인 프로그램/제거 동작을 수행하는 기술이다.
최근 외부 전원 전압이 낮아지고 고속 동작이 요구되면서, 반도체 메모리 소자의 워드라인 전압을 승압시켜 낮은 전원 전압 마진을 확보하고 메모리 셀로부터의 데이터 센싱 속도를 개선하고 있다.
예를 들면, 메모리 셀이 하나의 트랜지스터와 하나의 커패시터로 구성되는 DRAM의 경우 셀 트랜지스터는 피모스 트랜지스터에 비해 적은 면적을 차지하는 엔모스 트랜지스터로 구성된다. 그런데, 엔모스 트랜지스터는 데이터 '0' 은 잘 전달하지만, 데이터 '1'의 경우에는 문턱 전압 강하를 보고 전달한다. 따라서 문턱 전압 만큼의 손실없이 완전한 외부 전원 전압을 셀에 읽기(read)/쓰기(write)하기 위해서는 외부 전원 전압보다 셀 트랜지스터의 문턱 전압만큼 더 큰 전압인 고전압을 사용한다.
고전압은 외부 전원 전압보다 높은 값을 유지해야 하기 때문에 메모리 소자 내부에서 외부 전원 전압을 승압시켜 사용한다. 대부분의 반도체 메모리 장치에서는 차지 펌핑(Charge Pumping) 방식을 이용하여 고전압을 발생시켜 사용한다.
도 1은 종래의 고전압 발생회로의 구성도이다.
종래의 고전압 발생회로는 기준전압 발생부(11), 전압 분배부(12), 비교부(13), 오실레이터(14), 및 차지펌프(15)로 구성된다.
기준전압 발생부(11)는 기준전압 VREF을 발생시키고, 전압 분배부(12)는 차지펌프(105)의 출력전압을 분배하여 출력한다. 비교부(13)는 기준전압 VREF과 전압분배부(102)의 출력전압을 비교하여 오실레이터 인에이블신호 OSCEN를 출력한다.
오실레이터(14)는 오실레이터 인에이블신호 OSCEN에 따라 클럭신호 CLK, /CLK를 발생시킨다. 차지펌프(15)는 클럭신호 CLK, /CLK에 따라 펌핑동작을 수행하여 고전압 VPP 출력한다.
이러한 구성을 갖는 고전압 발생회로를 통해 출력되는 고전압 VPP은 도 2와 같이, 차지 펌프(15)의 동작을 제어하는 클럭신호 CLK,/CLK의 지연 또는 출력단의 누설전류에 의한 전압 강하로 인해 큰 리플(ripple)(도 2에서 1.36V 크기를 가짐)을 가지게 된다. 이러한 리플은 플래쉬 메모리 셀의 안정적인 프로그램/제거 동작을 저하시키고 셀의 정션 브레이크 다운 전압(junction break down) 에 많은 악영향을 끼치는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 차지 펌프의 오프시에 누설전류에 의해 출력전압이 강하되더라도 출력단에 승압부를 구비하여 출력단의 최종 출력전압을 승압시켜 출력전압에 발생하는 리플을 감소 시키는데 있다.
상기 과제를 달성하기 위한 본 발명은 기준전압을 발생하는 기준전압 발생부와, 고전압을 일정레벨로 분배하여 출력하는 전압 분배부와, 상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부와, 상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터와, 상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프와, 상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 리플을 감소시키는 승압부를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구성도이다.
고전압 발생회로는 기준전압 발생부(101), 전압분배부(102), 비교부(103), 오실레이터(104), 차지펌프(105), 승압부(106), 및 인버터 INV로 구성된다.
기준전압 발생부(101)는 기준전압 VREF을 발생시키고, 전압분배부(102)는 차지펌프(105)로부터 출력된 고전압 VPP을 분배하여 출력한다.
비교부(103)는 기준전압 VREF과 전압분배부(102)의 출력을 비교하고, 그 비교 결과에 따라 오실레이터 인에이블신호 OSCEN를 출력한다. 오실레이터(104)는 오실레이터 인에이블신호 OSCEN에 따라 클럭신호 CLK, /CLK를 출력한다. 차지펌프(105)는 클럭신호 CLK, /CLK에 따라 차지펌프 동작을 수행하여 고전압 VPP을 출력한다.
승압부(106)는 출력전압이 전압 강하되어 차지펌프(105)로 역류하는 것을 방지하는 다이오드(107), 오실레이터 인에이블신호 OSCEN를 반전시키는 인버터 INV의 출력에 의해 제어되고 소스에 전원전압 VDD이 인가되는 엔모스 트랜지스터 NM, 및 엔모스 트랜지스터 NM의 드레인에 일측이 연결되고 다이오드(107)의 출력단에 타측이 연결되는 캐패시터 C로 구성된다.
상기와 같은 구성을 갖는 승압부(106)는 차지펌프(105)의 디스에이블 시 발생하는 누설전류에 의해 출력전압 VPP이 전압 강하되면 엔모스 트랜지스터 NM를 턴온시켜 전원전압 VDD을 인가하여 출력전압 VPP을 일정레벨로 보상시켜준다.
이하, 고전압 발생회로의 동작을 설명하기로 한다.
전압분배부(102)의 출력전압이 기준전압 VREF보다 낮으면 오실레이터 인에이블신호 OSCEN를 인에이블시켜 오실레이터(104)를 구동시킨다. 그에따라 차지펌프(105)가 구동되어 차지 펌핑하여 고전압을 출력한다. 이때, 하이레벨의 오실레이터 인에이블신호 OSCEN를 반전시킨 인버터 INV의 출력에 의해 엔모스 트랜지스터 NM는 턴오프되므로, 차지펌프(105)의 출력이 고전압 VPP로 출력된다.
한편, 전압분배부(102)의 출력전압이 기준전압 VREF보다 크면 오실레이터 인에이블신호 OSCEN를 디스에이블시켜 오실레이터(104)를 오프시켜 차지펌프(105)를 구동시키지 않는다. 이처럼, 차지펌프(105)가 턴오프되면 누설전류가 발생하여 차지펌프(105)의 출력전압이 떨어지게 되는데, 이때, 로우레벨의 오실레이터 인에이블신호 OSCEN를 반전시킨 인버터 INV의 출력에 의해 엔모스 트랜지스터 NM가 턴온되어 전원전압 VDD을 출력단에 인가함으로써, 전압강하된 차지펌프(105)의 출력을 보상하여 일정레벨로 유지시켜 고전압 VPP을 출력한다.여기서, 승압부(106)는 리플의 최대치를 넘지 않는 범위내에서 펌핑레벨을 결정하는 것이 바람직하다.
도 4는 본 발명의 실시예에 따른 고전압 발생회로의 출력전압 파형도이다.
종래의 도 2의 파형도에서 고전압의 리플의 크기가 1.36V 인 것에 비해, 본 발명에 따라 출력되는 고전압의 리플은 0.54V로 더 작아짐을 알 수 있다.
이는 차지펌프(105)가 디스에이블 되어 고전압 VPP의 전압강하가 발생할 때, 승압부(106)에 의해 전원전압 VDD을 이용하여 전압강하된 전압을 어느정도 보상해줌으로써, 전압강하 폭이 작아지기 때문이다.
이상에서 살펴본 바와 같이, 본 발명은 출력단에 승압부를 구비하여, 차지 펌프의 오프시에 누설전류에 의해 출력전압이 강하되더라도 출력단의 최종 출력되는 고전압을 일정레벨로 유지시켜 출력함으로써, 고전압의 리플을 감소시키고, 더 나아가 리플이 적은 고전압을 공급함으로써 안정적인 프로그램/제거 동작을 수행하고 정션 브레이크 다운(junction break down)을 방지할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 고전압 발생회로의 구성도.
도 2는 종래의 고전압 발생회로의 출력전압 파형도.
도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구성도.
도 4는 본 발명의 실시예에 따른 고전압 발생회로의 출력전압 파형도.

Claims (3)

  1. 기준전압을 발생하는 기준전압 발생부;
    고전압을 일정레벨로 분배하여 출력하는 전압 분배부;
    상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부;
    상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터;
    상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프; 및
    상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 출력전압의 리플을 감소시키는 승압부;
    를 포함하여 구성하는 것을 특징으로 하는 고전압 발생회로.
  2. 제 1항에 있어서, 상기 승압부는,
    상기 승압부의 전압이 역류되는 것을 방지하는 다이오드;
    상기 오실레이터 인에이블신호에 의해 제어되어 전원전압을 출력단에 인가하는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터의 구동여부에 따라 상기 전원전압을 충방전하는 캐패시터;
    를 포함하는 것을 특징으로 하는 고전압 발생회로.
  3. 제 2항에 있어서, 상기 엔모스 트랜지스터는
    상기 고전압이 상기 기준전압보다 낮으면 턴오프되고, 상기 고전압이 상기 기준전압보다 높으면 턴온되어 상기 전원전압을 출력단에 인가하는 것을 특징으로 하는 고전압 발생회로.
KR1020040014240A 2004-03-03 2004-03-03 고전압 발생회로 KR100592772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040014240A KR100592772B1 (ko) 2004-03-03 2004-03-03 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040014240A KR100592772B1 (ko) 2004-03-03 2004-03-03 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR20050088778A true KR20050088778A (ko) 2005-09-07
KR100592772B1 KR100592772B1 (ko) 2006-06-26

Family

ID=37271410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014240A KR100592772B1 (ko) 2004-03-03 2004-03-03 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR100592772B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865327B1 (ko) * 2006-12-28 2008-10-27 삼성전자주식회사 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
KR101006797B1 (ko) * 2008-12-24 2011-01-10 한양대학교 산학협력단 멀티 셀 메모리 장치의 전압 발생 회로
US7885118B2 (en) 2008-04-03 2011-02-08 Samsung Electronics Co., Ltd. Flash memory device and voltage generating circuit for the same
WO2014189245A1 (ko) * 2013-05-24 2014-11-27 주식회사 룩센테크놀러지 가변 출력 전압 차지 펌프 및 이를 이용한 멤스 마이크로폰 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865327B1 (ko) * 2006-12-28 2008-10-27 삼성전자주식회사 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
US7885118B2 (en) 2008-04-03 2011-02-08 Samsung Electronics Co., Ltd. Flash memory device and voltage generating circuit for the same
KR101006797B1 (ko) * 2008-12-24 2011-01-10 한양대학교 산학협력단 멀티 셀 메모리 장치의 전압 발생 회로
WO2014189245A1 (ko) * 2013-05-24 2014-11-27 주식회사 룩센테크놀러지 가변 출력 전압 차지 펌프 및 이를 이용한 멤스 마이크로폰 장치

Also Published As

Publication number Publication date
KR100592772B1 (ko) 2006-06-26

Similar Documents

Publication Publication Date Title
US7772914B2 (en) Clock control circuit and voltage pumping device using the same
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US7733162B2 (en) Plumping voltage generating circuit
KR100763331B1 (ko) 반도체 메모리 장치
JP4090537B2 (ja) 半導体メモリ装置の内部昇圧電圧発生器
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
US7605639B2 (en) Internal voltage generator of semiconductor memory device
US7768340B2 (en) Voltage pumping device
KR100763355B1 (ko) 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
KR100592772B1 (ko) 고전압 발생회로
KR20140148094A (ko) 반도체 장치
US20060097771A1 (en) Pumping circuit of semiconductor device
KR100350768B1 (ko) 내부 전원전압 발생장치
KR200252133Y1 (ko) 초기 전압 보상형 Ｖｐｐ발생회로
KR20100088920A (ko) 반도체 소자의 내부 전압 생성 회로
KR100634441B1 (ko) 고전압 발생회로
US20240160235A1 (en) Semiconductor device
KR20100064157A (ko) 내부 전압 생성회로
US20080116957A1 (en) Circuit for initializing voltage pump and voltage pumping device using the same
KR100186307B1 (ko) 내부 전원전압 보상회로
KR200280279Y1 (ko) 반도체 메모리장치의 소모 전류 감소형 고전압 공급회로
KR100720221B1 (ko) 전압 발생기
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20010017396A (ko) 반도체 메모리 장치의 고전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 14