KR100350768B1 - 내부 전원전압 발생장치 - Google Patents
내부 전원전압 발생장치 Download PDFInfo
- Publication number
- KR100350768B1 KR100350768B1 KR1019990066683A KR19990066683A KR100350768B1 KR 100350768 B1 KR100350768 B1 KR 100350768B1 KR 1019990066683 A KR1019990066683 A KR 1019990066683A KR 19990066683 A KR19990066683 A KR 19990066683A KR 100350768 B1 KR100350768 B1 KR 100350768B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- signal
- pumping
- external power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Abstract
본 발명은 저전력실현을 위해 외부 전원전압보다 일정수준 낮은 전원전압을 회로 내부적으로 발생시켜 메모리 칩의 동작전압으로 사용하는 내부 전원전압 발생장치에 관한 것으로, 특히 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 내부적으로 상기 외부 전원전압을 펌핑시켜 내부 전원전압으로 발생시키는 전위 펌핑수단을 구비하므로써 내부 전원전압을 외부 전원전압의 전위수준에 무관하게 항상 안정된 레벨로 일정하게 유지시킬 수 있게 되어, 상기 외부 전원전압이 낮은 전위수준으로 인가되는 경우 빈번히 발생되는 저전원 페일을 방지하여 전체 회로동작의 안정성을 크게 향상시킨 내부 전원전압 발생장치에 관한 것이다.
Description
본 발명은 저전력실현을 위해 외부 전원전압보다 일정수준 낮은 전원전압을 회로 내부적으로 발생시켜 메모리 칩의 동작전압으로 사용하는 내부 전원전압 발생장치에 관한 것으로, 보다 상세하게는 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일을 방지하여 외부 전원전압의 동작범위를 크게 확대시킨 내부 전원전압 발생장치에 관한 것이다.
일반적으로, 전기·전자·반도체 메모리장치 등에서 저전력화는 제품의 경쟁력 측면에서 매우 중요한 요소로 작용하고 있다. 따라서, 많은 제품들이 칩 외부로부터 공급되는 외부 전원전압(Vext)보다 일정 전위수준 전압강하된 내부 전원전압(Vint)을 발생시켜 칩의 동작전압으로 사용하고 있는 실정이다.
이를 위해, 현재 상용중인 디램의 대부분은 외부 전원전압(Vext)이 일정 전위(보통 2.5V수준) 이상이 되면 활성화되는 강압장치를 별도로 구비하여 내부 전원전압(Vint)의 발생에 사용하므로써, 반도체 칩 전체의 전력소모를 줄여 안정적인 동작을 수행하도록 구현되어 있다.
그런데, 상기한 바와 같이 내부 전원전압을 발생시키는 종래 기술에 따르면, 외부로부터 인가되는 외부 전원전압(Vext)이 낮은 전위수준인 경우, 내부 전원전압(Vint)이 외부 전원전압을 일정전위 전압강하시키지 않고 상기 외부 전원전압을 그대로 사용하게 되므로써, 저전원 페일(low Vcc fail)이 빈번히 발생하여 회로동작의 안정화를 저해시키는 문제점이 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 안정된 전위레벨로 일정하게 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일을 방지하여 회로동작을 안정화시키도록 한 내부 전원전압 발생장치를제공하는데 있다.
도 1 은 본 발명에 따른 내부 전원전압 발생장치의 블럭 구성도
도 2 는 본 발명에서 사용된 펄스 발생수단의 일 예를 도시한 회로 구성도
도 3 은 본 발명에서 사용된 펌핑 제어수단의 일 예를 도시한 회로 구성도
도 4 는 본 발명에서 사용된 펌핑수단의 일 예를 도시한 회로 구성도
<도면의 주요부분에 대한 부호의 설명>
100: 동작개시 제어수단 200: 펄스 발생수단
300: 펌핑 제어수단 400: 펌핑수단
상기 목적을 달성하기 위하여, 본 발명에 의한 내부 전원전압 발생장치는, 외부 전원전압이 일정 전압 이상일 경우 발생하는 파워-업 제어신호와 외부 전원전압의 전위 감지신호 및 내부 전원전압의 전위 감지신호를 각각 입력받아 이들 세 신호의 논리조합에 의해 동작개시 여부를 제어하고, 파워-업 제어신호의 인에이블시 동작 개시 신호를 인에이블 시키고, 외부 전원전압의 전위 감지신호 또는 내부 전원전압의 전위 감지신호의 인에이블시 동작 개시 신호를 디스에이블 시키도록 제어하는 동작개시 제어수단과, 동작개시 제어수단의 출력신호에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호를 발생시키는 펄스 발생수단과, 펄스 발생수단으로부터 전달받은 펄스신호의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호를 발생시키는 펌핑 제어수단과, 펌핑 제어수단으로부터 전달받은 다수의 제어신호에 의해 외부로부터 전달받은 전원전압을 펌핑시켜 내부 전원전압으로 발생시키는 펌핑수단을 구비하는 것을 특징으로 한다.상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.도 1 은 본 발명에 따른 내부 전원전압 발생장치의 블럭 구성도를 도시한 것으로, 파워-업 제어신호(pwr_up)와 외부 전원전압의 전위 감지신호(Vext_det) 및 내부 전원전압의 전위 감지신호(Vint_det)를 각각 입력받아 이들 세 신호(pwr_up, Vext_det, Vint_det)의 조합에 의해 동작개시 여부를 제어하는 동작개시 제어수단(100)과, 상기 동작개시 제어수단(100)의 출력신호(pump_start)에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호(osc)를 발생시키는 펄스 발생수단(200)과, 상기 펄스 발생수단(200)으로부터 전달받은 펄스신호(osc)의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호(pump1, pump2, pcg1, pcg2)를 발생시키는 펌핑 제어수단(300)과, 상기 펌핑 제어수단(300)으로부터 전달받은 다수의 제어신호(pump1, pump2, pcg1, pcg2)에 의해 외부로부터 전달받은 전원전압(Vext)을 펌핑시켜 내부 전원전압(Vint)으로 발생시키는 펌핑수단(400)을 구비하여 구성한다.
동 도면에 도시된 실시예의 경우, 상기 동작개시 제어수단(100)은 상기 외부 전원전압의 전위 감지신호(Vext_det)를 반전시키는 인버터(IV1)와, 상기 인버터(IV1)의 출력신호와 상기 파워-업 제어신호(pwr_up)를 입력받아 낸드조합하는 낸드 게이트소자(NAND1)와, 상기 낸드 게이트소자(NAND1)의 출력신호와 상기 내부 전원전압 전위 감지신호(Vint_det)를 입력받아 노아조합하는 노아게이트소자(NOR1)를 구비하여 구성한다.
도 2 는 본 발명에서 사용된 펄스 발생수단(200)의 일 예를 도시한 회로 구성도로, 상기 동작개시 제어수단(100)의 출력신호(pump_start)를 입측 입력단으로 인가받으며 타측 입력단으로는 출력신호(osc)를 피드백받아 낸드조합하는 낸드 게이트소자(NAND1)와, 상기 낸드 게이트소자(NAND1)의 출력단에 상호 직렬연결되어 일정 펄스폭을 갖는 펄스신호(osc)를 발생시키는 다수의 인버터(IV1 내지 IV7)와, 전원전압 인가단과 상기 다수의 인버터(IV1 내지 IV7)의 출력단마다 접속된 다수의 피모스형 캐패시터(PC1 내지 PC4)와, 상기 다수의 인버터(IV1 내지 IV7)의 출력단과 접지단 사이마다 접속된 다수의 엔모스형 캐패시터(NC1 내지 NC4)를 구비하여 구성된다.
상기 구성을 갖는 펄스 발생수단(200)으로부터 출력되는 펄스신호(osc)의 주기는 상기 피모스형 캐패시터(PC1 내지 PC4) 및 엔모스형 캐패시터(NC1 내지 NC4)를 선택적으로 구비하므로써, 요구되는 수준의 일정주기로 조정가능해 진다.
도 3 및 도 4 는 각각 본 발명에서 사용된 펌핑 제어수단(300) 및 펌핑수단(400)의 일 예를 도시한 회로 구성도로, 이들 수단은 이미 고전압 발생기 등에서 널리 이용되고 있는 공지된 구성을 하고 있는 관계로 자세한 구성설명은 생략하기로 한다.
이하, 상기 구성을 갖는 본 발명에서의 내부 전원전압(Vint) 발생동작을 도면을 참조하며 자세히 살펴보기로 한다.
우선, 반도체 메모리칩 내부로 외부 전원전압(Vext)이 인가되기 시작한 다음소정의 시간 이후 파워-업 제어신호(pwr_up)가 '로직하이' 레벨로 활성화되어 발생하게 되는데, 통상 상기 파워-업 제어신호(pwr_up)는 2Vt, 약 1.5V 정도에서 활성화되어지며 이때 외부 전원전압(Vext) 및 내부 전원전압(Vint)의 전위는 내부동작을 위해 요구되는 일정 전위수준보다 낮기 때문에, 각각의 전위 감지신호(Vext_det, Vint_det)는 모두 '로직로우'의 상태를 유지하며 상기 동작개시 제어수단(100)의 입력단으로 인가되어진다.
이에 따라, 상기 동작개시 제어수단(100)은 외부 전원전압(Vext)을 회로 내부적으로 펌핑시키는 펌핑동작의 개시여부를 제어하는 출력신호(pump_start)를 '로직하이'의 활성화상태로 발생시키게 된다.
상기한 과정을 거쳐 동작개시 제어신호(pump_start)가 '로직하이'로 뜨게 되면, 첨부한 도 2 에 도시된 구성을 갖는 펄스 발생수단(200)이 활성화되면서 그 최종 출력단으로 일정주기를 갖는 펄스신호(osc)가 발생되어 진다.
이렇게 발생된 일정주기의 펄스신호(osc)는 첨부된 도 3 에 도시된 구성을 갖는 펌핑 제어수단(300)의 입력단으로 전달되어지게 되며, 각각 차별화된 딜레이추가에 의해 주기를 조정하여 발생시킨 여러 노드신호들(n2, n6, n8, n12)의 조합에 의해 펌핑 제어용 다수의 제어신호(pump1, pump2, pcg1, pcg2)를 발생시키게 된다.
이후, 상기 다수의 제어신호(pump1, pump2, pcg1, pcg2)는 도 4 에 도시된 펌핑수단(400)의 동작 제어신호로 전달되어, 외부 전원전압(Vext)을 펌핑시켜 내부 전원전압(Vint)으로 발생시키는 전위 펌핑동작을 제어하게 된다.
이상의 과정을 거쳐 발생된 내부 전원전압(Vint)의 전위레벨이 내부동작을 위해 요구되는 전위값(보통 2.5V) 이상으로 상승하면, 회로 내부적으로 구비하는 전위 감지수단(도시되지 않음)이 상기 내부 전원전압 전위 감지신호(Vint_det)를 '로직하이' 의 상태로 출력시켜 동작개시 제어신호(pump_start)를 '로직로우'로 디스에이블시키게 되면서, 전위 펌핑동작을 멈추도록 제어하여 더 이상의 전위상승을 억제하게 된다.
한편, 외부 전원전압(Vext)의 전위레벨 또한 2.5V 정도의 전위값 이상으로 상승하여 인가되어지게 되면, 상기 전위 감지수단(도시되지 않음)이 상기 외부 전원전압 전위 감지신호(Vext_det)를 '로직하이' 의 상태로 출력시키게 되면서, 내부 전원전압(Vint)의 전위값에 상관없이 전위 펌핑동작을 멈추도록 제어하게 된다.
이상에서 설명한 바와같이 본 발명에 따른 내부 전원전압 발생장치에 의하면, 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일(low Vcc fail)을 방지하여 외부 전원전압의 동작범위를 크게 확대시키고, 이로인해 제품의 수율향상을 기대할 수 있게 되는 매우 뛰어난 효과가 있다.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야할 것이다.
Claims (2)
- 외부 전원전압이 일정 전압 이상일 경우 발생하는 파워-업 제어신호와 외부 전원전압의 전위 감지신호 및 내부 전원전압의 전위 감지신호를 각각 입력받아 이들 세 신호의 논리조합에 의해 동작개시 여부를 제어하고, 상기 파워-업 제어신호의 인에이블시 동작 개시 신호를 인에이블 시키고, 상기 외부 전원전압의 전위 감지신호 또는 내부 전원전압의 전위 감지신호의 인에이블시 동작 개시 신호를 디스에이블 시키도록 제어하는 동작개시 제어수단과,상기 동작개시 제어수단의 출력신호에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호를 발생시키는 펄스 발생수단과,상기 펄스 발생수단으로부터 전달받은 펄스신호의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호를 발생시키는 펌핑 제어수단과,상기 펌핑 제어수단으로부터 전달받은 다수의 제어신호에 의해 외부로부터 전달받은 전원전압을 펌핑시켜 내부 전원전압으로 발생시키는 펌핑수단을 구비하는 것을 특징으로 하는 내부 전원전압 발생장치.
- 제 1항에 있어서,상기 동작개시 제어수단은 상기 외부 전원전압의 전위 감지신호를 반전시키는 인버터;상기 인버터의 출력신호와 상기 파워-업 제어신호를 입력받아 낸드조합하는 제1 논리 게이트소자;상기 제1 논리 게이트소자의 출력신호와 상기 내부 전원전압 전위 감지신호를 입력받아 노아조합하는 제2 논리 게이트소자를 구성됨을 특징으로 내부 전원전압 발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066683A KR100350768B1 (ko) | 1999-12-30 | 1999-12-30 | 내부 전원전압 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066683A KR100350768B1 (ko) | 1999-12-30 | 1999-12-30 | 내부 전원전압 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010059291A KR20010059291A (ko) | 2001-07-06 |
KR100350768B1 true KR100350768B1 (ko) | 2002-08-28 |
Family
ID=19633818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990066683A KR100350768B1 (ko) | 1999-12-30 | 1999-12-30 | 내부 전원전압 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100350768B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100753124B1 (ko) * | 2005-09-29 | 2007-08-29 | 주식회사 하이닉스반도체 | 내부 전압 발생 회로 |
US7545203B2 (en) | 2005-09-29 | 2009-06-09 | Hynix Semiconductor, Inc. | Internal voltage generation circuit |
KR100825021B1 (ko) * | 2006-06-29 | 2008-04-24 | 주식회사 하이닉스반도체 | 내부전압 생성기 |
US7991645B2 (en) | 2006-09-20 | 2011-08-02 | Microsoft Corporation | Multiparty computer-assisted haggling |
KR101047001B1 (ko) * | 2009-06-26 | 2011-07-06 | 주식회사 하이닉스반도체 | 구동제어회로 및 내부전압 생성회로 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0765576A (ja) * | 1993-08-20 | 1995-03-10 | Hitachi Ltd | 半導体集積回路装置 |
JPH0831171A (ja) * | 1994-07-18 | 1996-02-02 | Mitsubishi Electric Corp | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
JPH09161480A (ja) * | 1995-12-01 | 1997-06-20 | Hitachi Ltd | 半導体集積回路装置 |
JPH10255469A (ja) * | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH10284686A (ja) * | 1997-03-31 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置 |
KR19980073724A (ko) * | 1997-03-18 | 1998-11-05 | 윤종용 | 반도체 장치의 내부 전압 발생 회로 |
JP2000149552A (ja) * | 1998-11-13 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
1999
- 1999-12-30 KR KR1019990066683A patent/KR100350768B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0765576A (ja) * | 1993-08-20 | 1995-03-10 | Hitachi Ltd | 半導体集積回路装置 |
JPH0831171A (ja) * | 1994-07-18 | 1996-02-02 | Mitsubishi Electric Corp | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
JPH09161480A (ja) * | 1995-12-01 | 1997-06-20 | Hitachi Ltd | 半導体集積回路装置 |
JPH10255469A (ja) * | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | 半導体集積回路 |
KR19980073724A (ko) * | 1997-03-18 | 1998-11-05 | 윤종용 | 반도체 장치의 내부 전압 발생 회로 |
JPH10284686A (ja) * | 1997-03-31 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2000149552A (ja) * | 1998-11-13 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20010059291A (ko) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010157780A (ja) | 半導体装置、半導体装置の起動制御方法、及びシステム | |
KR100586545B1 (ko) | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
KR100350768B1 (ko) | 내부 전원전압 발생장치 | |
JP2002134695A (ja) | 半導体装置 | |
KR100416792B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 발생방법 | |
JP4166014B2 (ja) | 高電圧感知器 | |
KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
KR200252133Y1 (ko) | 초기 전압 보상형 Vpp발생회로 | |
KR20030002508A (ko) | 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로 | |
KR100379554B1 (ko) | 내부 전원 발생 장치 | |
KR101145315B1 (ko) | 내부전압발생회로 | |
KR100268801B1 (ko) | 반도체 메모리 소자의 파워업 장치 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR100922885B1 (ko) | 내부전압 발생회로 | |
KR100449265B1 (ko) | 고전압 발생 회로를 갖는 반도체 메모리 장치 | |
KR100845798B1 (ko) | 전압 생성 회로 및 이를 이용한 반도체 메모리 장치 | |
KR20050088778A (ko) | 고전압 발생회로 | |
KR100340051B1 (ko) | 반도체소자의백바이어스전압발생회로 | |
KR100304279B1 (ko) | 래치-업방지회로 | |
KR19980082678A (ko) | 반도체 장치의 고전위 생성 수단 및 방법 | |
KR0132748B1 (ko) | 반도체 소자의 파우어-업 제어회로 | |
KR100280392B1 (ko) | 내부전압 공급회로 | |
KR100751649B1 (ko) | 반도체 장치의 내부전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |