KR100340051B1 - 반도체소자의백바이어스전압발생회로 - Google Patents
반도체소자의백바이어스전압발생회로 Download PDFInfo
- Publication number
- KR100340051B1 KR100340051B1 KR1019980061093A KR19980061093A KR100340051B1 KR 100340051 B1 KR100340051 B1 KR 100340051B1 KR 1019980061093 A KR1019980061093 A KR 1019980061093A KR 19980061093 A KR19980061093 A KR 19980061093A KR 100340051 B1 KR100340051 B1 KR 100340051B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- control signal
- vbb
- voltage detector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 전압 발생기에 관한 것으로, 특히 3중 웰구조의 반도체 소자에서의 P-웰에 네거티브 전압을 제공하는 백 바이어스(back bias) 전압 발생기에 관한 것으로, 외부전원전압에 의해 펌핑되는 고전압이 소정의 레벨로 증가할 때에 발생되는 제어신호를 생성하는 제어신호 발생부; 상기 제어신호에 응답하여 인에이블되는 전압 검출기; 상기 전압 검출기의 출력을 저장하는 래치회로; 상기 제어신호 발생부의 출력에 응답하여 상기 전압 검출기의 출력을 상기 래치회로로 전달하는 스위칭 수단; 및 상기 전압 검출기로부터의 출력에 응답하여 백바이어스전압을 펌핑하는 전압 발생수단을 포함하여 이루어지는 것을 특징으로 한다. 따라서, 본 발명은 Vbb펌핑 시작 시점을 Vpp가 소정의 레벨로 펌핑된 이후로 늦춤으로써 Vbb가 Vpp에 의해 포지티브 전원으로 올라가는 것을 방지하여 Vbb펌핑시에 소모되는 불필요한 전류를 차단하는 효과가 있다.
Description
본 발명은 반도체 소자의 전압 발생기에 관한 것으로, 특히 3중 웰구조의 반도체 소자에서의 P-웰에 네거티브 전압을 제공하는 백 바이어스(back bias) 전압 발생기에 관한 것이다.
일반적으로, 트윈(twin)웰 공정을 이용하여 형성된 DRAM에서 NMOS트랜지스터가 형성되는 P-웰에 Vbb전원을 인가하여 상기 NMOS트랜지스터의 바디 바이어스를 제공하고 있다. 따라서, 반도체 소자가 동작하기 위해서는 상기 Vbb전압이 적정레벨에 도달하는 것이 중요하다. 이러한 점을 고려하여 종래의 DRAM에서는 각 구성요소를 동작시키는 Vpp전압이 인가되기 전에 Vbb전압이 소정의 전압 레벨까지 도달하여 있어야 한다.
한편, 최근에는 삼중웰(triple well)을 사용하는 DRAM에서는 Vbb전압이 상기 Vpp전압보다 먼저 적정 레벨에 도달해 있어야 할 절대적인 필요성이 요구되고 있지 않다. 그러나, 이러한 요구사항이 절대적이지는 않다고 하지만, Vbb전원이 먼저 펌핑을 시작하게 되면 도1에 도시된 바와 같이 Vbb가 네거티브 전위로 내려가기 전에 포지티브 전위로 올라가는 것을 볼 수 있다. 이는 Vbb가 인가되는 P-웰과 Vpp가 인가되는 N-웰 사이에 존재하는 웰간의 PN접합의 캐패시턴스 때문에 발생하는 것으로, Vbb펌핑이 시작되더라도 Vpp전압 상승이 커플링(coupling)됨으로써 Vbb레벨을 끌어올리기 때문이다.
도1은 반도체 소자의 P-웰에 인가되는 Vbb전압 특성 그래프로서 외부 전압(Vext)이 소정의 레벨로 올라갈 때까지 Vbb전압은 Vss로 클램프되었다가 인에이블 된다. 특히, 도1의 외부 전압(Vext; 약 3∼3.3)이 증가함에 따라 Vpp전압이 상승하게 되고 Vpp전압이 거의 적정 레벨에 도달하였을 때에 Vbb전압이 네거티브로펌핑되고 있다.
그러나, 이러한 Vbb의 포지티브 전압 발생은 Vbb펌핑에 있어서의 불필요한 전류 소모를 야기하는 문제점으로 대두되고 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 P-웰에 인가되는 바디 바이어스의 전류 소모를 절약할 수 있는 반도체 메모리 소의 Vbb전원 발생 장치를 제공하는데 그 목적이 있다.
도1은 반도체 소자의 P-웰에 인가되는 Vbb전압 특성 그래프,
도2는 본 발명에 따른 Vbb전압 스타트 회로의 세부 구성도,
도3은 본 발명에 따른 Vbb전압 특성 그래프.
* 도면의 주요 부분에 대한 부호의 설명
21:Vpp 검출기 22: 스위치
23: 제어회로 24: 래치회로
25,30,35: 인버터
상기 목적을 달성하기 위하여 본 발명은, 외부전원전압에 의해 펌핑되는 고전압이 소정의 레벨로 증가할 때에 발생되는 제어신호를 생성하는 제어신호 발생부; 상기 제어신호에 응답하여 인에이블되는 전압 검출기; 상기 전압 검출기의 출력을 저장하는 래치회로; 상기 제어신호 발생부의 출력에 응답하여 상기 전압 검출기의 출력을 상기 래치회로로 전달하는 스위칭 수단; 및 상기 전압 검출기로부터의 출력에 응답하여 백바이어스 전압을 펌핑하는 전압 발생수단을 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 상기 제어신호 발생부는, 상기 제어신호가 발생할 때 상기 전압 검출기를 인에이블 시키고 상기 스위칭 수단을 온 시키며, 상기 전압 검출기의 출력이 상기 래치회로에 저장된 이후에는 상기 전압 검출기를 디스에이블 시키고 상기 스위칭 수단을 오프 시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
종래의 Vbb스타트 회로에서는 외부전압(Vext)이 소정의 전위 이상이 되었을 때 인에이블 되어 불필요한 포지티브 전위를 생성하게 되어 있었는데, 본 발명에서는 Vpp레벨 검출기를 사용하여 Vbb스타트 시점을 결정하도록 구현한다. 이러한 Vpp검출기는 종래의 반도체 회로에서 사용되어 왔던 것으로, Vpp레벨이 적정 레벨에 도달하면 Vpp 펌프를 디스에이블 시키는데 사용되어 왔다. 따라서 이 Vpp레벨 검출기의 출력 즉, Vpp펌프를 디스에이블 시키기 위한 신호를 Vbb펌프 스타트 신호로 사용하여 Vpp펌핑이 먼저 시작되어 펌핑 레벨이 적정 수준이 된 이후에 상기 Vbb펌프를 인에이블 시킨다.
본 발명에 따른 Vbb스타트 회로의 세부 구성이 도2에 도시되어 있다.
초기 상태에서 P-웰에 네거티브 전원을 공급하는 펌프 스타트 신호(pump_strt)는 하이레벨을 유지하고 있다. 이러한 상태에서 Vext전압이 소정의 레벨까지 증가하면 파워업 신호(pwrup)가 생성되어 Vpp 펌핑이 개시되어 Vpp전압을 상승시키게 되는데, 본 발명에서는 이 파워업 신호(pwrup)신호를 이용하여 Vpp 검출기 인에이블 신호(enable)를 생성하게 된다. 즉, 초기 상태에서 제어회로(23)는 Vpp검출기(21)를 인에이블 시키는 제어신호를 형성한다. 초기 상태(Vext가 소저의 레벨까지 증가한 상태)에서 하이레벨의 파워업 신호(pwrup)가 생성되어 인버터(30)로 입력되고, NOR게이트(31)는 하이레벨의 펌프 스타트 신호(pump_strt)와 상기 반전된 파워업 신호(pwrup)신호를 입력받아 로우레벨의 전압을 출력하게 된다. 상기제어회로(23)의 출력은 PMOS 트랜지스터 및 NMOS 트랜지스터로 이루어진 스위치(22)를 온 시키는 한편, 반전된 NOR게이트(31)의 출력(하이레벨)은 Vpp검출기(21)를 인에이블시켜 이후 Vpp가 소정의 원하는 레벨에 도달했을 때 로우 출력(det)을 상기 스위치(22)를 통해 전달하게 된다. 두 개의 인버터(33 및 34)로 이루어진 래치회로는 상기 Vpp검출기(21)의 출력을 하이레벨로 래치하고, 이 래치된 하이값은 인버터(25)를 통해 로우레벨의 펌프 스타트 신호(pump_strt)를 생성하게 된다.
한편, 상기 펌프 스타트 신호(pump_strt)가 로우레벨로 천이하게 되면 상기 제어회로(23)는 하이레벨의 출력을 생성하여 스위치(20)를 오프시키고, 인버터(35)를 통해 상기 Vpp검출기(21)를 디스에이블 시키게 된다. 이는 Vbb펌프가 인에이블된 후에는 Vpp 검출기가 더 이상 필요없기 때문으로 Vpp검출기(21)가 소모하는 바이어스 전류를 막기 위하여 채택된다.
도3은 본 발명에 따른 Vbb전압 특성 그래프로서, Vbb가 0V로 클램프되어 있다가 Vpp 검출기에 의해 인에이블되는 것을 도시한 것으로 Vbb전압의 포지티브 값이 보여지지 않고 있음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Vbb펌핑 시작 시점을 Vpp가 소정의 레벨로 펌핑된 이후로 늦춤으로써 Vbb가 Vpp에 의해 포지티브 전원으로 올라가는 것을 방지하여 Vbb펌핑시에 소모되는 불필요한 전류를 차단하는 효과가 있다.
Claims (2)
- 외부전원전압에 의해 펌핑되는 고전압이 소정의 레벨로 증가할 때에 발생되는 제어신호를 생성하는 제어신호 발생부;상기 제어신호에 응답하여 인에이블되는 전압 검출기;상기 전압 검출기의 출력을 저장하는 래치회로;상기 제어신호 발생부의 출력에 응답하여 상기 전압 검출기의 출력을 상기 래치회로로 전달하는 스위칭 수단; 및상기 전압 검출기로부터의 출력에 응답하여 네거티브 전압을 펌핑하는 전압 발생수단을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 제어신호 발생부는,상기 제어신호가 발생할 때 상기 전압 검출기를 인에이블 시키고 상기 스위칭 수단을 온 시키며,상기 전압 검출기의 출력이 상기 래치회로에 저장된 이후에는 상기 전압 검출기를 디스에이블 시키고 상기 스위칭 수단을 오프 시키는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061093A KR100340051B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의백바이어스전압발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061093A KR100340051B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의백바이어스전압발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044594A KR20000044594A (ko) | 2000-07-15 |
| KR100340051B1 true KR100340051B1 (ko) | 2002-07-18 |
Family
ID=19567849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061093A KR100340051B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의백바이어스전압발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100340051B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728553B1 (ko) | 2005-09-12 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 집적회로 및 그 내부전압 제어방법 |
-
1998
- 1998-12-30 KR KR1019980061093A patent/KR100340051B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044594A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805509A (en) | Method and structure for generating a boosted word line voltage and back bias voltage for a memory array | |
| KR930011222A (ko) | 반도체 집적회로 | |
| US7616032B2 (en) | Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof | |
| KR100340051B1 (ko) | 반도체소자의백바이어스전압발생회로 | |
| KR101053526B1 (ko) | 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치 | |
| JP4166014B2 (ja) | 高電圧感知器 | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| KR100350768B1 (ko) | 내부 전원전압 발생장치 | |
| KR100548557B1 (ko) | 반도체 장치의 내부 전원발생장치 | |
| US6115295A (en) | Efficient back bias (VBB) detection and control scheme for low voltage DRAMS | |
| KR950007445B1 (ko) | 반도체 메모리의 기준전압 발생기 | |
| KR100806120B1 (ko) | 내부 전원전압 발생회로 및 내부 전원전압 발생방법 | |
| KR100265609B1 (ko) | 주기변환형 고전압 발생장치 | |
| KR100265612B1 (ko) | 래치업을 방지한 백바이어스 전압 발생기 | |
| KR960009952B1 (ko) | 전원 인가시의 오동작 방지회로 | |
| KR100602349B1 (ko) | 내부 전원 안정화 회로 | |
| KR20060068220A (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
| KR100219493B1 (ko) | 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기 | |
| KR950007839B1 (ko) | 고전압 발생회로 | |
| KR20040093974A (ko) | 레저바 캐패시터를 구비한 반도체 메모리 소자 | |
| KR100376871B1 (ko) | 파워 업 신호 발생기 | |
| KR19990006009A (ko) | 반도체 메모리 소자의 파워업 장치 | |
| KR20000042469A (ko) | 반전압 전위 발생 장치 | |
| KR100235965B1 (ko) | 기판전위 발생기 | |
| KR19990010763A (ko) | 반도체 메모리장치의 내부 전원전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |