KR20000042469A - 반전압 전위 발생 장치 - Google Patents

반전압 전위 발생 장치 Download PDF

Info

Publication number
KR20000042469A
KR20000042469A KR1019980058636A KR19980058636A KR20000042469A KR 20000042469 A KR20000042469 A KR 20000042469A KR 1019980058636 A KR1019980058636 A KR 1019980058636A KR 19980058636 A KR19980058636 A KR 19980058636A KR 20000042469 A KR20000042469 A KR 20000042469A
Authority
KR
South Korea
Prior art keywords
potential
terminal
gate
nmos transistor
pull
Prior art date
Application number
KR1019980058636A
Other languages
English (en)
Inventor
이재진
양선석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980058636A priority Critical patent/KR20000042469A/ko
Publication of KR20000042469A publication Critical patent/KR20000042469A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 비트라인을 초기화하는 반전압 전위 발생장치에 관한 것으로, 특히 파워 업 동작시 풀-업용 엔모스 트랜지스터의 구동 전류를 일정량 이하로 제한되도록 함으로써, 초기 턴-온 동작시 전류가 급격하게 흐르는 것을 방지할 수 있도록, 디램 소자의 전원전위 단자와 출력 단자(14) 사이에 게이트 단자(11)의 전위로 1/2Vcc 단자 전위보다 엔모스 트랜지스터의 문턱전압(Vtn) 만큼 높은 전위(1/2Vcc+Vtn)가 인가되는 풀-업용 엔모스 트랜지스터(NM1)와 ; 1/2Vcc 단자와 접지전위 단자 사이에 게이트 단자(11)의 전위로 피모스 트랜지스터의 문턱전압(Vtp) 만큼 낮은 전위(1/2Vcc-Vtp)가 인가되는 풀-다운용 피모스 트랜지스터(PM1) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 Vcc 단자 사이에 구성된 풀-업 로드(PM2) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 접지전위 사이에 구성되어, 게이트(11)로 초기 파워 업 동작시 턴-온되고 파워 업 이후 정상 동작시 턴-오프되는 초기화 수단(NM2) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 1/2Vcc 출력 단자(14) 사이에 구성되어, 상기 엔모스 트랜지스터의 문턱전압(Vt) 보다 높은 문턱전위를 갖는 다이오드(21)를 구비한 1/2Vcc 전위 발생 장치에 관한 것이다.

Description

반전압 전위 발생 장치
본 발명은 반도체 메모리 소자의 반전압 전위 발생장치에 관한 것으로, 특히 파워 업 동작시 풀-업용 엔모스 트랜지스터의 구동 전류를 일정량 이하로 제한되도록 함으로써, 초기 턴-온 동작시 전류가 급격하게 흐르는 것을 방지할 수 있도록 한, 반전압 전위 발생 장치에 관한 것이다.
도 1 은 종래의 1/2Vcc 전위 발생 장치의 구성 회로도로서 이에 도시된 바와 같이, 1/2Vcc 전위를 만드는데 소모되는 전류를 작게 하면서 구동 전류는 크게 하기 위하여, 전원전위 단자와 출력 단자(14) 사이에 게이트 단자(11)의 전위로 출력 단자(14)의 전위보다 엔모스 트랜지스터의 문턱전압(Vtn)만큼 높은 전위(1/2Vcc+Vtn)가 인가되는 엔모스 트랜지스터(NM1)를 구성하고, 출력 단자(14)와 접지전위 사이에 게이트 단자(13) 전위로 피모스 트랜지스터의 문턱전압(Vtp)만큼 낮은 전위(1/2Vcc-Vtp)가 인가되는 피모스 트랜지스터(PM1)로 구성되어 있다.
상기와 같이 구성된 종래의 1/2Vcc 전위 발생 장치는, 정상 동작시 출력 단자(14)의 전위가 예상 목표(target) 전위보다 낮은 경우에는 풀-업용 엔모스 트랜지스터(NM1)가 동작되어 출력 단자(14)의 전위를 목표 전위로 만들고, 반면에 출력 단자(14)의 전위가 예상 목표 전위보다 높은 경우에는 풀-다운용 피모스 트랜지스터(PM1)가 동작되어 출력 단자(14)의 전위를 목표 전위로 만든다.
이러한 동작에서 전류 구동 능력은, 각각의 풀-업/풀-다운 트랜지스터(NM1/PM1)의 크기에 의하여 정해진다.
이러한 장치는 일반적으로, 초기 파워-업 동작시에는 전원이 인가된 후 일정한 시간이 지연된 후에 동작하게 되는데, 상기 회로에서 그 부분을 나타낸 것은 파워 업 신호가 입력되는 부분이다.
즉, 파워 업 바 신호(power_up_bar)는 초기에 "하이"이고 반도체 소자에 전원이 인가된 후 일정시간이 지연된 이후에 "로우"로 변하는 신호로, 상기 파워 업 바 신호(power_up_bar)가 "하이"인 경우에는 풀-업용 엔모스 트랜지스터(NM1)의 게이트 단자(11) 전위를 "로우" 상태로 만들어 풀-업 장치가 동작하지 않도록 하고, 전원이 인가된 후 일정시간이 지연된 이후에 상기 파워 업 바 신호(power_up_bar)가 입력되는 트랜지스터를 턴-오프 시켜서, 그때부터 풀-업용 엔모스 트랜지스터(NM1)가 동작되도록 한다.
그런데, 디램 메모리 소자에서는 이러한 비트라인 프리차지 전위 단자인 1/2Vcc 단자와 디램 셀을 구성하는 엔모스 트랜지스터의 벌크(bulk)로 사용되는 백바이어스 전압(Vbb) 단자 사이에 존재하는 커플링 캐패시턴스가 큰 사정으로, 전원 인가시 1/2Vcc 전위가 급격하게 증가하는 경우 백바이어스(back bias) 전위가 급격하게 증가하여, 백바이어스 전압(Vbb) 전위가 연결되는 P-기판(substrate)과 그라운드 전위가 인가되는 N-활성(active) 영역 사이의 p-n 다이오드가 턴-온되는 상황이 발생하기도 한다.
이러한 현상을 래치-업(latch-up)이라고 하는데 이런 경우에는 칩(chip)이 정상적인 동작을 하지 못하게 된다.
상기와 같은 오동작을 방지하기 위해서는, 비트라인 프리차지 전압(Vblp) 전위가 천천히 증가되도록 하는 것이 필요한데, 정상 동작시에는 구동 능력을 크게 하고 초기 파워-업 동작시에는 천천히 동작하도록 하는 양쪽을 모두 다 만족시키는데 어려운 문제점이 있다.
즉, 풀-업용 엔모스 트랜지스터를 크게 하는 경우에는 초기 파워-업 동작시 오동작이 우려되고, 반면에 작게 하는 경우에는 정상 동작시 만족할만한 구동 전류를 얻지 못하게 되는 문제점이 있었다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 파워 업 동작시 풀-업용 엔모스 트랜지스터의 구동 전류를 일정량 이하로 제한되도록 함으로써, 초기 턴-온 동작시 전류가 급격하게 흐르는 것을 방지할 수 있도록 한 반전압 전위 발생 장치를 제공하는데 그 목적이 있다.
도 1 은 종래의 1/2Vcc 전위 발생 장치
도 2 는 본 발명에 따른 반전압 전위 발생 장치
도 3 은 본 발명의 다른 실시 예시도,
도 4 는 본 발명에 따른 동작 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
NM1, NM2 : 엔모스 트랜지스터
PM1, PM2 : 피모스 트랜지스터
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 풀-업용 엔모스 트랜지스터의 게이트 단자의 전위가 출력 단자의 전위보다 일정 전위 만큼만 올라가게 하고, 그 이상은 올라가지 못하도록 풀-업용 엔모스 트랜지스터의 게이트 단자와 출력 단자 사이에 다이오드를 구비함을 특징으로 한다.
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
본 발명의 반전압 전위 발생 장치는 도 2 에 도시한 바와 같이, 디램 소자의 전원전위 단자와 출력 단자(14) 사이에 게이트 단자(11)의 전위로 1/2Vcc 단자 전위보다 엔모스 트랜지스터의 문턱전압(Vtn) 만큼 높은 전위(1/2Vcc+Vtn)가 인가되는 풀-업용 엔모스 트랜지스터(NM1)와 ; 1/2Vcc 단자와 접지전위 단자 사이에 게이트 단자(11)의 전위로 피모스 트랜지스터의 문턱전압(Vtp) 만큼 낮은 전위(1/2Vcc-Vtp)가 인가되는 풀-다운용 피모스 트랜지스터(PM1) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 Vcc 단자 사이에 구성된 풀-업 로드(PM2) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 접지전위 사이에 구성되어, 게이트(11)로 초기 파워 업 동작시 턴-온되고 파워 업 이후 정상 동작시 턴-오프되는 초기화 수단(NM2) ; 상기 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 1/2Vcc 출력 단자(14) 사이에 구성되어, 상기 엔모스 트랜지스터의 문턱전압(Vt) 보다 높은 문턱전위를 갖는 다이오드(21)를 구비한다.
상기 다이오드(21)가 없는 경우에는, 풀-업용 엔모스 트랜지스터(NM1)의 게이트 단자(11)의 전위는 초기 접지전위에서 시작하여 1/2Vcc + Vtn 의 전위까지 출력 단자(14)의 전위에 무관하게 증가하게 되는데 반하여, 상기와 같이 다이오드(21)를 첨가하는 경우에는 상기 다이오드(21)의 문턱전압을 Vtp 라고 하는 경우 풀-업용 엔모스 트랜지스터의 게이트 단자(11)의 전위는 출력 단자(14)의 전위(1/2Vcc) + 다이오드(21)의 문턱전압(Vtp) 을 유지하며 증가하므로, 결과적으로 초기 동작 시에 출력 단자의 전위를 천천히 증가시키는 효과를 갖게 된다.
이러한 경우, 상기 출력 단자(14)와 풀-업용 엔모스 트랜지스터(NM1)의 게이트 단자(11) 사이에 구비된 다이오드(21)의 문턱전압(Vtp)은, 상기 풀-업용 엔모스 트랜지스터(NM1)의 문턱전압 보다 높을 것이 요구되는데, 만약 이런 요구 조건이 갖추어지지 않는 경우에는 정상적인 동작이 어렵다.
이런 특성을 만족시키기 위하여, 만약에 피모스 트랜지스터(PM1)의 문턱전압이 엔모스 트랜지스터(NM1)의 문턱전압 보다 높은 경우에는 상기 다이오드(21)로 피모스 트랜지스터가 사용될 것이 요구된다.
그리고, 이렇게 사용되는 피모스 트랜지스터가 일정한 문턱전압(Vt)을 가지고 동작하도록 하기 위해서는, 특수한 사정으로 이 피모스 트랜지스터를 이용한 다이오드(21)의 동작시 채널을 구성하는 N-웰(N-well)은 도 3 에 도시한 바와 같이, 엔모스 트랜지스터(NM1)의 게이트 단자(11)로 연결되는 것이 도움이 된다.
상기 동작을 간단하게 다시 정리하면 다음과 같다.
즉, 초기 동작시 엔모스 트랜지스터(NM1)의 게이트 단자(11)는 접지전위로 초기화 되어 있고, 파워 업 신호(power_up_bar)가 인가된 이후에 이 전위는 전원전위와 게이트 단자(11) 사이에 피모스 트랜지스터(PM2)로 구성된 풀-업 로드(pull-up load)에 의하여 전위가 증가하게 되며, 이러한 게이트 단자(11)의 전위가 출력 단자(14)의 전위보다 문턱전압(Vt) 이상 높게 되는 경우부터 전원 소오스(Source)와 출력 단자(14) 사이에 구성된 엔모스 트랜지스터(NM1)가 동작을 시작하고, 이러한 동작에서 게이트 단자(11)와 출력 단자(14) 사이에 구비된 다이오드(21)는 상기 게이트 단자(11)와 출력 단자(14) 사이의 전위차를 일정 전위차로 제한하므로, 상기 엔모스 트랜지스터(NM1)의 구동 능력은 일정량을 넘지 못한다.
결과적으로, 출력 단자(14)의 전위가 동작의 초기에 급격히 증가되는 것을 방지한다.
이러한 동작은 도 4 에서 보는 바와 같이, 1/2Vcc 단자와 백바이어스 전압(Vbb) 사이의 커플링 캐패시턴스로 인하여 동작의 초기에 백바이어스 전압(Vbb) 전위가 급격하게 올라가는 것을 방지하므로서, 디램 소자의 안정적인 동작을 보장한다.
도 3 은 본 발명의 다른 실시 예로서 이에 도시한 바와 같이, 풀-업용 엔모스 트랜지스터(NM1)의 게이트 단자(11)와 접지전위 사이에 상기 게이트 단자(11)로 출력 단자(14)의 전위가 인가되는 피모스 트랜지스터인 다이오드(21)를 첨가한 것으로, 이 회로의 동작은 도 2 의 회로의 동작과 동일한 기능을 갖는다.
이상에서 상세히 설명한 바와 같이 본 발명은, 1/2Vcc 전위가 초기 파워 업 동작시에 급격하게 증가하는 것을 방지할 수 있고, 이로 인하여 1/2Vcc 단자와 캐패시터로 연결되어 있는 백바이어스 전압(Vbb) 단자가 급격하게 전위가 상승하는 것을 방지하므로써 소자의 파워 업 동작시에 발생하기 쉬운 오동작의 일종인 래치 업 등을 방지하는 효과가 있으며, 결과적으로 소자의 안정적인 동작이 가능하다.
또한, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 출력노드를 공유하는 풀업용 엔모스 트랜지스터와 풀다운용 엔모스 트랜지스터를 통해 반전압(1/2 Vcc)을 출력하는 반전압 전위 발생장치에 있어서,
    상기 풀업용 엔모스 트랜지스터의 게이트와 상기 출력노드 사이에 형성되어, 상기 풀업용 엔모스 트랜지스터의 문턱전압 보다 높은 문턱전위를 갖는 다이오드를 구비하는 것을 특징으로 하는 반전압 전위 발생장치.
  2. 제 1 항에 있어서,
    상기 다이오드는,
    상기 풀업용 엔모스 트랜지스터의 게이트 단자와 접지전위 사이에 접속되어, 게이트로는 출력노드가 연결되고 상기 엔모스 트랜지스터의 문턱전압(Vt) 보다 높은 문턱전위를 갖는 피모스 트랜지스터로 구성한 것을 특징으로 하는 반전압 전위 발생 장치.
  3. 제 2 항에 있어서,
    상기 피모스 트랜지스터는,
    상기 피모스 트랜지스터의 벌크 단자가 상기 엔모스 트랜지스터의 게이트 단자와 연결되어 구성한 것을 특징으로 하는 반전압 전위 발생 장치.
  4. 제 1항에 있어서,
    상기 다이오드는,
    상기 풀업용 엔모스 트랜지스터의 게이트와 상기 출력노드사이에 접속되고, 자신의 게이트가 자신의 드레인에 접속된 것을 특징으로 하는 반전압 전위 발생 장치.
KR1019980058636A 1998-12-24 1998-12-24 반전압 전위 발생 장치 KR20000042469A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058636A KR20000042469A (ko) 1998-12-24 1998-12-24 반전압 전위 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058636A KR20000042469A (ko) 1998-12-24 1998-12-24 반전압 전위 발생 장치

Publications (1)

Publication Number Publication Date
KR20000042469A true KR20000042469A (ko) 2000-07-15

Family

ID=19565716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058636A KR20000042469A (ko) 1998-12-24 1998-12-24 반전압 전위 발생 장치

Country Status (1)

Country Link
KR (1) KR20000042469A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042270A (ko) * 2001-11-22 2003-05-28 삼성전자주식회사 연산 증폭기의 출력 전압의 범위를 개선시키는 출력 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042270A (ko) * 2001-11-22 2003-05-28 삼성전자주식회사 연산 증폭기의 출력 전압의 범위를 개선시키는 출력 회로

Similar Documents

Publication Publication Date Title
US6933765B2 (en) Semiconductor device
US6937074B2 (en) Power-up signal generator in semiconductor device
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US6522193B2 (en) Internal voltage generator for semiconductor memory device
KR0153603B1 (ko) 반도체 장치의 파워-업 리세트신호 발생회로
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
US6043681A (en) CMOS I/O circuit with high-voltage input tolerance
US5757714A (en) Semiconductor memory device with on-chip boosted power supply voltage generator
KR19980025112A (ko) 반도체장치
KR0145851B1 (ko) 반도체 메모리 장치의 전압 변환회로
US5953279A (en) Fuse option circuit for memory device
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
KR20100009779A (ko) 반도체 장치의 출력구동장치
US6535021B1 (en) Logic gate circuit with low sub-threshold leakage current
US20030039149A1 (en) Circuit for generating power-up signal
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
KR20000042469A (ko) 반전압 전위 발생 장치
GB2334391A (en) CMOS standby current reduction
US6198344B1 (en) Back bias voltage level sensing circuit
US5907257A (en) Generation of signals from other signals that take time to develop on power-up
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR100265609B1 (ko) 주기변환형 고전압 발생장치
KR0154728B1 (ko) 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로
KR100340051B1 (ko) 반도체소자의백바이어스전압발생회로
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination