KR100548557B1 - 반도체 장치의 내부 전원발생장치 - Google Patents

Abstract

본 발명은 외부전압인가시 초래될 수 있는 반도체 장치의 내부전압의 이상 변동을 방지하기 위한 내부전압 발생장치에 관한 것이다.

본 발명에 따른 반도체 장치의 내부 전원발생장치는,외부 전원전압을 수신하여 제 1 전압을 출력하는 제 1 전압 발생기, 제 1 전압을 수신하여 서로 다른 제 2 전압을 출력하는 복수개의 제 2 전압 발생기, 복수개의 제 2 전압 발생기에 일대일 대응하며, 서로 다른 제 3 전압을 출력하는 복수개의 제 3 전압 발생기를 구비하며, 제 2 전압 출력 단자와 상기 제 3 전압 출력 단자는 공통 라인에 의하여 상호 연결되어 있다.

본 발명에 따른 내부전원전압 발생 장치를 사용하는 경우, 외부전원전압이 인가되는 초기 단계에서 상대적으로 안정된 내부전원전압을 출력시킬 수 있으며, 특히 네거티브 전압인 백바이어스 전압이 초기에 기생용량 등에 의한 커플링 효과에 의하여 이상 변동(상승)하는 현상을 방지할 수 있으므로 반도체 장치가 안정되게 동작할 수 있도록 하여준다.

Description

반도체 장치의 내부 전원발생장치{Internal voltage generator for semiconductor device}

도 1 은 본 발명에 따른 실시예로서의 반도체 장치의 내부 전원발생장치.

도 2 는 도 1 의 내부 전원발생장치로부터 출력되는 전압의 그래프.

도 3 은 도 1 에서 실시되는 제 2 전압 발생기의 다른 일예.

본 발명은 반도체 메모리 장치의 내부전압 발생장치에 관한 것으로, 특히 외부전압인가시 초래될 수 있는 내부전압의 이상 변동을 방지하기 위한 내부전압 발생장치에 관한 것이다.

일반적으로, 반도체 장치 특히 메모리 장치는 외부 전원전압(VDD)을 수신한 후, 복수개의 내부전원전압을 발생시켜 이를 사용하게 되는 바, 외부에서 공급전원이 공급되는 초기에, 내부 전원전압은 다양한 형태로 발생(또는 변동)하기 시작한다. 여기서, 내부 전원전압이란 메모리 셀 커페시터의 플레이트 전압으로 사용되는 전압인 VCP, 비트라인 프리차지 전압인 VBLP, 메모리 셀 트랜지스터의 바디 전원인 VBB 등을 나타낸다. 그런데, 초기에 외부 공급전원이 인가되어 상승하는 동 안에 이러한 내부 전원전압을 발생시키는 내부전원전압 발생기는 정상적인 상태에서 동작을 하지 못하므로(그 이유는 내부 전원전압 발생기의 바이어스 상태가 안정된 상태가 아니기 때문이다), 그로부터 출력되는 내부 전원전압 또한 불안정할 수 밖에 없다.

이처럼, 내부 전원전압이 초기에 불안정한 경우, 메모리 장치내에서 래치업 현상이 초래될 수 있고 이로 인하여 메모리 장치의 불량이 초래될 수 있다.

그 중에서도 특히 문제가 되는 부분이 메모리 코아 영역으로 메모리 셀 트랜지스터의 바디 전원으로 사용되는 백바이어스 내부전원전압(VBB)의 이상 변동하는 경우 메모리 장치의 오동작이 초래될 수 있다. 백바이어스 전원(VBB)의 이상 변동은 주로 주변에 있는 다른 내부 전원전압, 예컨대 비트라인 프리차지 내부전압(VBLP)에 의하여 유발되는 경우가 많다. 즉, 백바이어스 내부전원전압(VBB) 라인과 비트라인 프리차지 내부전압(VBLP) 라인간에 형성되어 있는 기생용량의 영향으로 인하여, 초기에 비트라인 프리차지 내부전압(VBLP)이 상승하는 경우 커플링 영향으로 인하여 백바이어스 내부전원전압(VBB)도 함께 상승하는 것이 그것이다. 특히, 최근의 메모리 장치의 고집적화로 인하여, 비트라인 프리차지 내부전압(VBLP)과 메모리 셀 커페시터의 플레이트 전압(VCP)이 상승하는 과정에서 백바이어스 내부전원전압(VBB)은 이들과의 사이에 형성된 기생용량의 영향으로 이상 변동(즉, 커플링 작용에 의한 VBB 전압의 상승)을 일으킬 가능성이 더욱 증대되고 있다.

이러한 문제점을 해결하기 위하여, 종래의 경우에는, 외부의 전원이 인가되 는 초기의 일정 기간동안 내부 전원전압(VBB, VBLP, VCP 등)을 접지전원(Vss)에 연결하여 두는 방법을 사용하였다. 그러나, 이 방법 또한 내부 전원전압 발생기가 동작을 시작하여 백바이어스 내부전원전압(VBB)은 네거티브 전압으로, 비트라인 프리차지 내부전압(VBLP)과 메모리 셀 커페시터의 플레이트 전압(VCP)은 포지티브 전압으로 천이시키는 경우, 서로간에 형성된 기생용량에 의하여 서로의 천이 동작이 방해를 받게 되며, 심할 경우 상대적으로 구동 능력이 떨어지는 백바이어스 내부전원전압 발생기의 출력전압인 백바이어스 내부전원전압은 오히려 포지티브 전압으로상승하였다가 다시 네거티브 전압으로 하강하는 경우가 발생한다. 이처럼, 백바이어스 내부전원전압(VBB)이 일정구간 동안 상승하게 되면, 메모리 장치에 래치업 현상이 초래되어 메모리 장치에 치명적인 불량을 초래할 수 있다.

본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 외부전원전압이 인가되는 경우, 포지티브 전압으로 상승하는 내부전원전압(예컨대, VBLP, VCP 등)의 초기치를 일정 기간 동안 미리 상승시켜 놓은 후, 내부 전원전압 발생기들이 동작을 하도록 하여 기생용량의 커플링 형상에 의하여 네거티브 전압으로 천이되어야 할 내부전압(예컨대, VBB)의 상승을 억제시킴으로써, 메모리 장치가 안정되게 동작할 수 있도록 하고자 하는 것이다.

전술한 목적을 이루기 위한 본 발명의 기술적 사상에 따른 외부 전원전압을 수신하여 복수개의 내부전원전압을 발생하는 반도체 장치의 내부 전원발생장치는, 외부 전원전압을 수신하여 제 1 전압을 출력하는 제 1 전압 발생기, 제 1 전압을 수신하여 서로 다른 제 2 전압을 출력하는 복수개의 제 2 전압 발생기, 복수개의 제 2 전압 발생기에 일대일 대응하며, 서로 다른 제 3 전압을 출력하는 복수개의 제 3 전압 발생기를 구비하며, 제 2 전압 출력 단자와 상기 제 3 전압 출력 단자는 공통 라인에 의하여 상호 연결되어 있다.

본 발명에 있어서, 제 1 전압 발생기는 외부 전원전압이 인가된 다음, 일정 시간이 경과하기 전에는 접지전위를 출력하며, 일정 시간이 경과한 후에는 외부 전원전압을 출력한다.

본 발명에 있어서, 일정 시간이 경과하기 전에는 반도체 장치의 내부 전원은 제 2 전압이며, 일정 시간 경과 후에는 반도체 장치의 내부 전원은 제 3 전압이다.

(실시예)

이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.

도 1 은 본 발명에 따른 실시예로서의 반도체 장치의 내부 전원발생장치를 도시한다.

도시된 바와같이, 외부 전원전압을 수신하여 복수개의 내부전원전압을 발생하는 본 발명의 반도체 장치의 내부 전원발생장치는 외부 전원전압(VDD)을 수신하여 제 1 전압(pwrup)을 출력하는 제 1 전압 발생기(100)와, 제 1 전압 발생기(100)로부터 출력되는 제 1 전압(pwrup)을 수신하여 서로 다른 제 2 전압(즉, 내부전압인 VCP, VBLP, VBB)을 출력하는 복수개의 제 2 전압 발생기(200, 202, 204)와, 복 수개의 제 2 전압 발생기(200, 202, 204)에 일대일 대응하며 제 3 전압(즉, 내부전압인 VCP, VBLP, VBB)을 출력하는 복수개의 제 3 전압 발생기(300, 302, 304)를 구비하며, 제 2 전압 출력 단자와 상기 제 3 전압 출력 단자는 공통 라인에 의하여 상호 연결되어 있다.

제 1 전압 발생기(100)는 일반적으로 사용되는 외부전원전압 인가시 파워업 전압을 발생시키는 파워업 전압 발생기로 당업자에게는 주지의 구성이므로 구체적인 설명은 생략하기로 한다.

동작에 있어서, 제 1 전압 발생기(100)는 외부 전원전압이 인가된 후 일정 시간이 경과 하기전에는 사실상 접지전압을 출력한다. 즉, 외부전원전압이 인가되어 상승하는 초기 과도기 영역에서는 제 1 전압 발생기(100)의 VDD 전압은 제로에 근접하며, 또한 외부 전원전압에 의하여 바이어스 되어 있는 인버터는 사실상 동작을 하지 못하므로, 제 1 전압 발생기(100)의 출력전압(pwrup)은 접지전압을 출력한다. 이는 도 2 에 도시된 외부전원전압과 내부전원전압의 파형도로부터 더욱 쉽게 이해할 수 있다. 도 2 에 있어서, 굵은 선으로 표시된 파워업 전압은 일정시간 경과전까지는 접지전압을 유지하다가 일정 시간 경과후에는 외부전원전압을 따라간다(즉, 위에서 언급한 일정시간이란 파워업 전압이 외부전원전압을 따라가기까지의 시간을 나타내는 것이다).

다음, 도 1 에서 알 수 있듯이, 제 1 전압 발생기(100)의 출력전압인 파워업전압(pwrup)은 복수개로 구성된 제 2 전압 발생기(200, 202, 204)에 인가된다. 제 2 전압 발생기는 파워업 전압이 외부전원전압을 따라가기 시작하기 전까지, 내부 전원전압을 출력하는 장치이다(도 2 를 참고하여 보면, 제 1 전압 발생기(100)의 출력전압인 파워업전압(pwrup)이 접지전압인 구간동안, 내부 전원전압(VBLP, VCP, VBB)은 사실상 접지전압을 나타내고 있음을 알 수 있다).

제 2 전압 발생기중에서 외부전원전압 인가시 포지티브 전압으로 천이되는 메모리 셀 플레이트 전압(VCP)과 비트라인 프리차지 전압(VBLP)을 출력하는 전압 발생기(200, 202)는 직렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터로 이루어진다. 게이트를 통하여 파워업전압(pwrup)을 수신하는 PMOS 트랜지스터의 소오스는 외부전원전압(VDD)에 연결되며 드레인은 NMOS 트랜지스터의 드레인과 연결된다. NMOS 트랜지스터의 드레인과 게이트는 연결되어 있으며 소오스 단자를 통하여 소정의 전압을 출력한다. NMOS 트랜지스터의 소오스 단자의 출력 전압은 파워업전압(pwrup)이 외부전원전압을 따라가기 전까지의 일정시간동안 내부전원전압(VCP, VBLP)을 출력하게 된다(참고로, 이 시간동안의 내부 전원전압은 도 2 에서 알 수 있다).

제 2 전압 발생기중에서 외부전원전압 인가시 네거티브 전압으로 천이되는 백바이어스 전압(VBB)을 출력하는 전압 발생기(204)는 인버터와 NMOS 트랜지스터로 이루어진다. 인버터의 입력단은 파워업전압(pwrup)을 수신하며, 그 출력단은 NMOS 트랜지스터의 게이트에 인가된다. NMOS 트랜지스터의 드레인은 접지전원에 연결되며, 소오스는 출력단으로서 제 3 전압 발생기(304)의 출력단과 연결되어 있다. NMOS 트랜지스터의 소오스 단자는 파워업전압(pwrup)이 외부전원전압을 따라가기 전까지의 일정시간동안 내부전원전압(VBB)을 출력하게 된다(참고로, 이 시간동안의 내부 전원전압은 도 2 에서 알 수 있다).

동작에 있어서, 제 2 전압 발생기(200, 202)는 파워업전압(pwrup)이 외부전원전압을 따라가기 전까지의 초기 일정 기간동안 초기 내부 전원전압(VCP, VBLP)을 출력한다. 초기에 파워업전압(pwrup)이 접지전압(Vss)인 경우, PMOS 트랭지스터는 턴온되어 외부전원전압(VDD)을 PMOS 트랜지스터의 드레인으로 전달한다. PMOS 트랜지스터의 드레인 전압이 NMOS 트랜지스터의 임계전압(Vth)를 초과하면 NMOS 트랜지스터가 턴온되어 NMOS 트랜지스터의 소오스 단자를 통하여 VDD-Vth 를 출력하며이 전압이 초기의 내부전원전압(VCP, VBLP)이다. 이후, 일정시간이 경과하여, 파워업 전압(pwrup)인 외부전원전압(VDD)인 경우(즉, 외부전원전압을 따라가기 시작하는 이후), PMOS 트랜지스터는 턴온프되어 내부전원전압(VCP, VBLP)은 제 2 전압 발생기(200, 202)의 영향을 받지 않으며, 이 때부터는 제 3 전압 발생기(300, 302)로부터 출력되는 내부전원전전압(VCP, VBLP)이 반도체 장치에 사용된다. 참고로, 제 3 전압 발생기(300, 302, 304)는 반도체 메모리 장치에 사용되는 일반적인 장치로서, 당업자는 다양하게 구현할 수 있으며, 또한 본 발명의 사상은 이러한 제 3 전압 발생기의 내부 회로에 있지 않으므로 그 구성 등에 대한 설명은 생략한다.

다음, 도 1 에 도시된 제 2 전압 발생기(204)의 동작에 대하여 설명하기로 한다.

제 2 전압 발생기(204)는 파워업전압(pwrup)이 외부전원전압을 따라가기 전까지의 초기 일정 기간동안 초기 내부 전원전압(VBB)을 출력하는 장치이다. 종래기술에서 설명한 바와같이, 기생용량 등의 영향으로 외부전원전압이 상승하는 경우 내부전압(VBB)도 동반 상승하는 것을 방지하기 위하여, 초기에 파워업 전압(pwrup)이 접지전압인 상태에서 외부전원전압(VDD)가 NMOS 트랜지스터의 임계전압(Vth)를 넘게되면 접지전원(Vss)과 초기 내부전원전압 출력단자인 NMOS 트랜지스터의 소오스를 연결시켜 내부전원전압(VBB)을 접지전압으로 안정화시킨다. 그 후, 일정시간이 경과하여 파워업 전압(pwrup)이 외부전원전압을 따라가기 시작하면 NMOS 트랜지스터는 턴오프되며, 내부전원전압(VBB)는 제 3 전압 발생기(304)의 출력에 의하여 결정된다. 도 2 에서 알 수 있는 바와같이, 본 발명에 따른 내부 전원전압 초기화 회로인 제 2 전압 발생기(204)를 사용하는 경우, 백바이어스 전압(VBB)의 이상 상승이 초래되지 않음을 알 수 있다.

지금까지 설명한 본 발명에 의하면, 일정 시간이 경과하기 전(즉, 파워업 전압이 외부전원전압을 따라가기 전)에는 반도체 장치의 내부 전원은 제 2 전압 발생기로부터 출력되는 전압이며, 일정 시간 경과 후에는 반도체 장치의 내부 전원전압은 제 3 전압 발생기에서 출력되는 전압임을 알 수 있다. 따라서, 본 발명에 의할 경우, 외부전원전압이 인가된 직후 일정기간동안 내부전원전압의 이상 변동이 초래되지 않으며, 특히 백바이어스 전압이 안정화됨을 알 수 있다.

도 3 은 본 발명에 따른 제 2 전압 발생기(200, 202)의 다른 실시예이다. 도시된 바와같이, 파워업 전압(pwrup)을 게이트로 수신하는 PMOS 로 구성되어 있으며, 그 소오스 단자는 외부전원전압과 연결되며, 그 드레인 단자는 출력 단자이다.

동작에 있어서, 초기에 파워업 전압이 접지전압인 경우, 트랜지스터를 턴온시키며, 일정시간이 경과하여 파워업 전압이 외부전원전압(VDD)이 된 이후에는 트 랜지스터를 턴오프시킨다. 즉, 초기의 내부전원전압(VCP, VBLP)은 외부전원전압 (VDD)과 연결되어 있다가 파워업 전압이 외부전원전압으로 천이되면 제 3 전압 발생기에 의하여 목표값으로 움직이게 된다.

이상에서 알 수 있는 바와같이, 본 발명에 따른 내부전원전압 발생 장치를 사용하는 경우, 외부전원전압이 인가되는 초기 단계에서 상대적으로 안정된 내부전원전압을 출력시킬 수 있으며, 특히 네거티브 전압인 백바이어스 전압이 초기에 기생용량 등에 의한 커플링 효과에 의하여 이상 변동(상승)하는 현상을 방지할 수 있으므로 반도체 장치가 안정되게 동작할 수 있도록 하여준다.

Claims (7)

1. 외부전원전압을 수신하여 파워 업 신호를 출력하는 파워 업 신호 발생기(100)와,

   상기 파워 업 신호 발생기의 파워 업 신호에 제어되며 상기 외부전원전압이 인가된 후부터 일정 시간동안 제 1 노드를 통하여 접지 전압을 출력하는 제 1 전압 발생기(204)와,

   상기 일정 시간이 경과하면, 상기 제 1 노드를 통하여 네거티브 전압을 출력하는 제 2 전압 발생기(304)를 구비하는 반도체 장치의 내부 전원발생장치.
2. 제 1 항에 있어서,

   상기 일정 시간 경과후, 상기 제 1 전압 발생기의 동작은 상기 파워 업 신호에 의하여 디스에이블되는 것을 특징으로 하는 반도체 장치의 내부 전원발생장치.
3. 제 1 항에 있어서,

   상기 파워 업 신호 발생기의 파워 업 신호에 제어되며 상기 외부전원전압이 인가된 후부터 상기 일정 시간동안 제 2 노드를 통하여 상기 외부전원전압을 출력하는 제 3 전압 발생기(200 또는 202)와,

   상기 일정 시간이 경과하면, 상기 제 2 노드를 통하여 포지티브 전압을 출력하는 제 4 전압 발생기(300 또는 302)를 더 구비하는 것을 특징으로 하는 반도체 장치의 내부전압 발생기.
4. 제 3 항에 있어서,

   상기 일정 시간 경과후, 상기 제 3 전압 발생기의 동작은 상기 파워 업 신호에 의하여 디스에이블되는 것을 특징으로 하는 반도체 장치의 내부 전원발생장치.
5. 삭제
6. 삭제
7. 삭제

Images