TWI390531B - 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路 - Google Patents

Description

用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路

本發明係關於一半導體記憶體元件，更特別的是一半導體記憶體元件，具有一電壓產生電路可以精確地控制負電壓的產生，以防止字元線驅動器寄生二極體相關的故障。

在半導體記憶體元件中，特別是在DRAM元件，通常包括大量用於儲存資料的記憶單元，而故障是不希望發生的。每一個記憶單元，包括單元電容器和單元電晶體控制輸入或輸出資料的讀/寫操作。因此，DRAM元件為大量記憶單元執行龐大的資料寫入，資料讀取和資料更新運作。其他，更新的運作很容易受到漏電流的不利影響。許多措施可以防止或至少是盡量減少從單元中不想要漏電流的發生。

該漏電流可分為界面漏電流或是通道漏電流。

界面漏電流是因為在單元電晶體的界面產生缺陷而來。通道漏電流是指流經單元電晶體通道之洩漏電流。

界面漏電流可以藉由減少通道離子濃度來抑制。然而，減少通道中的離子濃度可能會導致通道漏電流的增加。通道漏電流可藉由增加單元電晶體的閾值電壓而減少。然而，增加單元電晶體的閾值電壓， 卻會導致界面漏電流的增加。

為了減少這種漏電流，一種負字元線驅動方式可以用來當驅動一字元線時提供高電壓VPP，並在關閉字元線時，提供低於接地位準的負電壓VBBW。當負電壓下降到低於接地位準時，則有反向電壓偏置於基板上。這個偏置於基板上的反向電壓通常被稱為底偏電壓VBB，以便與負電壓VBBW區分。

如果使用該負字元線驅動方式，可改善更新特點及其他交流參數的特點。特別是，當使用低位準運作電壓Vcc時，可以降低更新時間，並降低VPP負擔，並且改善tWR(寫入恢復時間)，使負字元線驅動方式可廣泛使用。

第1圖為一產生負電壓VBBW之電壓產生電路之方塊圖。

第1圖顯示之電壓產生電路，其中包括VBBW位準偵測器10、一振盪器20，和一個提升單元30。

該VBBW位準偵測器10有一回饋負電壓VBBW用來偵測位準，並輸出一個振盪器驅動訊號OSCEN。振盪器20可接受一振盪器驅動訊號OSCEN以產生一脈衝訊號OSC。提升單元30有一電容器和兩共同連接至一共同節點B的二極體，其中提升單元30接收該脈衝訊號OSC，來執行負電壓的電荷提升。

傳統的負電壓產生電路使用一負反饋運作來產 生調整的負電壓。當負電壓VBBW增加，位準偵測器10驅動振盪器驅動訊號OSCEN來驅動振盪器20。因此，藉由充電電荷提升，負電壓VBBW位準逐步減少，直到振盪器20關閉。

該VBBW位準偵測器10可如第2圖配置所顯示。第2圖之VBBW位準偵測器10，包括PMOS電晶體M1和M2，反向器INV1和INV2。同時，VNN意指回饋的負電壓VBBW。

第2圖顯示當負電壓VBBW增加時，PMOS電晶體M2的源-汲極等效電阻增加，導致節點A的電壓上升。當節點A的電壓上升到達此反向器的trip點時，輸出訊號OSCEN上升至一高位準，來驅動振盪器20，且該振盪器可驅動提升單元30。

如第3圖所顯示，振盪器20，包括反向器INV3、INV4、INV5、INV6。反向器INV6可以使用一三相反向器來實施。振盪器20可以與第3圖不同，根據多種不同配置搭配來實施。

參考第1圖，該提升單元30可以包括一電容C和兩個二極體D1和D2。當一從振盪器20輸出的脈衝訊號OSC為高時，一節點B由二極體D1箝位到高於接面電壓的閾值電壓VTH，且電容器C可以正電壓VDD充電。當該脈衝訊號OSC位準為低時，電容器C可經由二極體D2提供負電荷。

第4圖顯示上述產生負電壓VBBW之波形圖。參考第4圖所示，可以了解到傳統負電壓VBBW有一較大幅度的波紋。

上述產生的負電壓係偏壓至一字元線的負電壓。該對字元線提供底偏電壓VBB之產生方法與偏壓到字元線的方法相同。

第5圖顯示一次字元線驅動器，可轉移一主字元線MWLB的訊號至一次字元線SWL，該次字元線SWL連接到多數單元的閘極、次字元線驅動電壓FX及負電壓VBBW。

次字元線驅動器包括一次字元線驅動電壓單元和一負電壓驅動器。舉例來說，次字元線驅動器配置為一CMOS類型。如第5圖所示，該次字元線驅動器，包括一PMOS電晶體M3，以及兩個NMOS電晶體M4、M5。該PMOS電晶體M3可對應至次字元線驅動電壓單元。NMOS電晶體M4、M5對應至負電壓驅動器。

在此，NMOS電晶體的數量可對應至根據驅動考量而設計適當數量的負電壓驅動器。

PMOS電晶體M3的一端連接到次字元線驅動電壓FX，而另一端連接至該次字元線SWL。PMOS電晶體M3的閘極連接至一反向的主字元線MWLB。

NMOS電晶體M4的一端係共同連接至次字元線 SWL及PMOS電晶體M3的一端。NMOS電晶體M4的其他端偏壓一負電壓VBBW。就如同PMOS電晶體M3一般，NMOS電晶體M4之閘極連接至反向的主字元線MWLB。NMOS電晶體M5的一端連接至次字元線SWL，其他端則偏壓一負電壓VBBW。NMOS電晶體之閘極連接至次字元線驅動電壓FX。

該底偏電壓VBB可作為NMOS電晶體M4、M5的基板電壓。

在此結構中，寄生二極體D3、D4係被形成在NMOS電晶體M4、M5的源極(N-型雜質)與基板(P-型雜質)之間。當該底偏電壓VBB的波紋施加於基板，且施加於源極的負電壓VBBW很大，該電壓差可導致其電壓比寄生二極體的閥體電壓還高。因此，當寄生二極體D3、D4打開時，會產生不必要的漏電流，而導致半導體元件發生故障。參考第6圖便可以明瞭，底偏電壓VBB和負電壓VBBW之間的電壓差可以等於或大於Von。

因此，為了防止或至少盡量減少半導體元件中這種類型的故障的發生，提供一較小漣漪之穩定底偏電壓是必要的。

本發明提供一半導體記憶體元件之電壓產生電路來控制底偏電壓和負電壓的壓差必須低於預定的 位準。

此外，也提供了一半導體記憶體元件電壓產生電路，可防止次字元線驅動器內的潛在寄生二極體的啟動。

根據本發明半導體記憶體元件之電壓產生電路，用於產生負電壓，該電壓產生電路包括：一控制器，可回饋負電壓至一與一單元連接的字元線，並偵測一提供單元基板之底偏電壓與負電壓之電壓差，以產生控制訊號；以及一電壓產生器可回饋該負電壓來偵測位準，及產生並提供該負電壓來回應該負電壓和控制訊號的偵測結果。

根據本發明半導體記憶體元件之電壓產生電路包括：一次字元線驅動器，可驅動電壓，以及一負電壓驅動器，可驅動負電壓，該負電壓驅動器使用一底偏電壓作為基板電壓，並轉移一主字元線訊號至一次字元線；一控制器，可回饋負電壓並偵測一底偏電壓以及回饋負電壓之間的電壓差，以產生控制訊號；以及一電壓產生器，可回饋該負電壓來偵測負電壓的位準，產生和提供回應負電壓和控制訊號的偵測結果的負電壓。

該電壓產生器可包括：一位準偵測器可偵測回饋負電壓的位準，並輸出一脈衝驅動訊號；一振盪器可產生脈衝訊號以回應脈衝驅動訊號和控制訊號；以及 一提升單元，由執行脈衝訊號的提升作用來產生和提供該負電壓。

該振盪器可包括：一脈衝產生控制器，可接收脈衝驅動訊號和控制訊號，以控制脈衝產生；以及一脈衝產生器，係可產生一脈衝訊號，來回應脈衝產生控制器的輸出訊號。

在此，當控制訊號啟動時，該脈衝產生控制器最好輸出一固定位準訊號，且當控制訊號啟動時，該脈衝產生器最好關閉。

該控制器可包括：一控制訊號產生器，接收底偏電壓和回饋負電壓以產生控制訊號，並根據兩電壓之間的電位差來確定驅動狀態；一同步器，當控制訊號驅動成與該底偏電壓相同時，允許回饋負電壓的一位準提供至控制訊號產生器。

在此，控制訊號產生器可包括：一參考電壓產生器，可產生一通過電源電壓和底偏電壓之間的電壓分佈之參考電壓；一比較電壓產生器，可產生一通過電源電壓和回饋底偏電壓之間的電壓分佈之比較電壓；一比較器可比較該參考電壓與已比較的電壓，來輸出控制訊號。

在此，參考電壓產生器可包括大量串聯連結的電阻元件，而比較電壓產生器可包括多數串聯的金氧半二極體(MOS Diode)。並且，當比較電壓低於參考電 壓時，比較器可驅動控制訊號，並藉由使用一電流鏡放大電路放大參考電壓和比較電壓，來產生控制訊號。

同時，同步器可包括一開關單元，該開關單元具有兩端可施加回饋負電壓和底偏電壓，且可由控制訊號作切換。

本發明可以產生微小變動之穩定負電壓。因而，具有底偏壓之電壓差可保持低於啟動電壓。

此外，本發明可以防止半導體記憶體元件中次字元線驅動器之寄生二極體的啟動。

本發明提供一半導體記憶體元件，能夠提供一更穩定的負電壓，減少負電壓和底偏電壓之電壓差位準，從而防止或至少盡量避免發生寄生二極體意外的啟動。

第7圖為根據本發明半導體記憶體元件之電壓產生電路之方塊圖。

第7圖顯示的電壓產生電路包括，一VBBW產生器100，可回饋負電壓VBBW輸出，並產生負電壓VBBW來回應一控制訊號SEN。如圖所示，一控制器200，可接收一電源電壓VDD，一底偏電壓VBB，以及一負電壓VBBW，其中控制器200可提供該控制訊號SEN至VBBW產生器100，VBBW產生器100 也可稱為負電壓產生器。

第8圖為第7圖中詳細方塊圖之半導體記憶體元件電壓產生電路的一實施例。

第8圖顯示該負電壓產生器100，包括VBBW位準偵測器110、振盪器120，和一提升單元130。該VBBW位準偵測器110可偵測反饋負電壓VBBW的位準，來輸出振盪器驅動訊號OSCEN至振盪器120。該振盪器120可接收從控制器200之控制訊號產生器210所輸出的控制訊號SEN，並從VBBW位準偵測器接收振盪器驅動訊號OSCEN。振盪器120係用以產生具有一定週期之脈衝訊號OSC。提升單元130係可接收該脈衝訊號OSC來提升該負電壓VBBW。

由這種配置中，負電壓產生器100可偵測反饋負電壓VBBW的電位位準，也可以產生一脈衝訊號OSC，以回應回饋負電壓VBBW的偵測結果及回應控制訊號SEN。負電壓產生器100接著提升或驅動負電壓VBBW，此相當於一脈衝訊號OSC的狀態。

該控制器200包括一控制訊號產生器210，該控制訊號產生器210由底偏電壓VBB和電源電壓VDD驅動，其以產生控制訊號SEN。該控制器200還包括一同步器220，該同步器220可在控制訊號SEN被送至控制訊號產生器210與底偏電壓VBB時，同 步使負電壓VBBW啟動。

如果負電壓VBBW降低於一預定的位準，且控制訊號SEN被驅動來讓振盪器120關閉，那麼脈衝訊號OSC可固定在任何一高位準或低位準，使提升單元130不會執行電荷提升運作。此外，當控制訊號SEN啟動，負電壓VBBW上升至一大幅匹配底偏電壓VBB的位準。換言之，控制器200接收負電壓VBBW和底偏電壓VBB，其後比較這些數值，並控制脈衝訊號OSC的產生以回應該比較結果。

第9圖顯示該振盪器120包括一脈衝產生控制器122，以及一脈衝訊號產生器124。脈衝產生控制器122結合振盪器驅動訊號OSCEN和控制訊號SEN，來控制脈衝產生。脈衝訊號產生器124根據該脈衝產生控制器122的輸出訊號產生一脈衝訊號OSC。

脈衝產生控制器122包括一反向器INV1，可用以反轉控制訊號SEN的相位，以及一NAND閘極ND，可用以接收振盪器驅動訊號OSCEN並輸出反向器INV1的訊號。因此，當控制訊號SEN啟動時，NAND閘極ND的輸出可固定在一較高的位準。

脈衝訊號產生器124包括多數的反向器INV2至INV6。訊號可通過反向器INV2及INV3來反向，每一個訊號輸入時皆作為一三相反向器INV6之控制訊號，且該三相反向器INV6的輸出訊號OSC，可回饋 至反向器INV4之輸入端。

第10圖顯示控制器200包括控制訊號產生器210，以及同步器220。控制訊號產生器210包括一電流鏡單元212、一參考電壓產生器214、一比較器216、以及一比較電壓產生器218。

所述參考電壓產生器器214透過底偏電壓VBB和電源電壓VDD之間的電壓分佈，來產生參考電壓VREF。比較電壓產生器218可施加一電源電壓VDD，以透過負電壓VBBW和電源電壓VDD之間的電壓分佈來產生一比較電壓VCB。

比較器216可比較參考電壓VREF以及比較電壓VCB來輸出控制訊號SEN至同步器220。電流鏡單元212可控制參考電壓產生器214的電流。最佳的狀況是，參考電壓VREF可設定在一電壓波動(Voltage Fluctuation)的中間值。

電流鏡單元212包括一PMOS電晶體P1，PMOS電晶體P1的其閘極連接到底偏電壓VBB，其一端連接至電源電壓VDD以及電流鏡結構的NMOS電晶體N1及N2。該電流鏡單元212的配置是，即使電壓位準可能由於各種外部因素而隨時上升或下降，也可以在電源電壓VDD提供電流的相對恆定供應。

因此，此配置使可保持一相對恆定的參考電壓位準。

參考電壓產生器214包括一PMOS二極體P2，該PMOS二極體P2的一端連接至電源電壓VDD。該參考電壓產生器214還包括多數電阻R1、R2、R3。

比較器216包括多數PMOS電晶體P3、P4、P5，以及鏡結構的NMOS電晶體N3及N4。

比較電壓產生器218包括串聯連接的NMOS電晶體N5、N6、N7，並有一節點B連通比較電壓VCB。

同步器220包括一NMOS電晶體N8，該NMOS電晶體N8可在控制訊號SEN啟動時打開。當底偏電壓VBB施加於NMOS電晶體N8的源極，並藉著汲極端輸出打開時，底偏電壓VBB可輸出至負電壓VBBW。最佳的狀況是，NMOS電晶體N8使用類比式。

也就是說，當電晶體N8打開時，底偏電壓VBB沒有立即輸出至負電壓VBBW，而是逐漸上升到一底偏電壓的位準。

電路的運作將描述如下：如果負電壓VBBW回饋輸入至控制訊號產生器210和同步器220，參考電壓VREF可從參考電壓產生器214之節點A輸出，且比較電壓VCB從比較電壓產生器218之節點B輸出。

當比較電壓VCB的電壓位準低於該參考電壓VREF，該控制訊號SEN可啟動，且NMOS電晶體 N8開啟，使該負電壓VBBW上升到底偏電壓VBB附近的位準。

如果負電壓VBBW上升到一預定的位準，節點B的比較電壓VCB也上升，使控制訊號SEN關閉，且關閉NMOS電晶體N8。

此時，當控制訊號SEN啟動時，振盪器120的NAND閘極ND輸出可固定在一較高的位準，且一三相反向器INV6可關閉，使三相反向器的輸出訊號OSC可固定在一高位準或低位準。於此配置時，當負電壓VBBW低於預定位準時，控制訊號SEN可啟用，使得一脈衝訊號不會在振盪器120產生，且使VBBW上升。當負電壓VBBW的位準上升時，控制訊號SEN再度關閉，振盪器120和提升單元130執行正常運作，使其輸出負電壓VBBW。

如上所述之運作，本發明可以防止盡量減少負電壓VBBW跌破至一預定位準的發生。

參考第11圖，便可以明白負電壓VBBW在相對偵測位準升降，然後再提升至相對的偵測位準。如上述之電壓產生元件，本發明可以產生一相對穩定的負電壓VBBW，具較為輕微的變動，以減少負電壓VBBW和底偏電壓VBB之間的電壓差。因此，本發明可防止或至少是顯著地降低當寄生二極體啟動時所產生的不良事件發生。

儘管我們在前文中描述本發明的較佳實施例以作為介紹，然而任何熟習此技術者皆瞭解，在不違背本發明的範圍與精神下，仍有可能有不同的修改、變化、增附或替代。本發明的範圍與精神將由以下的專利申請範圍來顯明。

10‧‧‧VBBW位準偵測器

20‧‧‧振盪器

30‧‧‧提升單元

100‧‧‧負電壓產生器

110‧‧‧VBBW位準偵測器

120‧‧‧振盪器

122‧‧‧脈衝產生控制器

124‧‧‧脈衝訊號產生器

130‧‧‧提升單元

200‧‧‧控制器

210‧‧‧控制訊號產生器

212‧‧‧電流鏡單元

214‧‧‧參考電壓產生器

216‧‧‧比較器

218‧‧‧比較電壓產生器

220‧‧‧同步器

第1圖為根據先前技術中電壓產生電路之方塊圖。

第2圖為第1圖中電壓位準偵測器10的詳細電路。

第3圖為第1圖中振動器20之詳細電路圖。

第4圖為根據先前技術中負電壓的變動波型的波形圖。

第5圖為半導體記憶體元件中，次字元線驅動器的電路圖。

第6圖為底偏電壓和負電壓的波型圖。

第7圖為根據目前發明電壓產生電路之方塊圖。

第8圖為第7圖之詳細方塊圖。

第9圖為第8圖振盪器120之詳細電路圖。

第10圖為第7圖振盪器200之詳細電路圖。

第11圖為根據本發明負電壓VBBW和底偏電壓VBB顯示浮動幅度之圖形。

100‧‧‧負電壓產生器

200‧‧‧控制器

Claims (24)

1. 一種半導體記憶體元件之電壓產生電路，包括：一控制器，接收連接至半導體記憶體元件字元線的一負電壓之回饋，並回應提供至元件基板的一底偏電壓及該負壓之間一電壓差，以產生一控制訊號；一電壓產生器，可接收該負電壓之回饋以偵測該負電壓的位準，並回應該負電壓的位準及該控制訊號，以產生並提供該負電壓。
2. 根據申請專利範圍第1項之電壓產生電路，其中電壓產生器包括：一位準偵測器可偵測回饋之該負電壓的位準，並輸出一脈衝驅動訊號；一振盪器可回應該脈衝驅動訊號及該控制訊號以產生一脈衝訊號；以及一提升單元，可由執行回應該脈衝訊號的提升作用來產生和提供該負電壓。
3. 根據申請專利範圍第2項之電壓產生電路，其中振盪器包括：一脈衝產生控制器，可接收該脈衝驅動訊號以及該控制訊號，來控制一脈衝訊號的產生；以及一脈衝產生器，可回應該脈衝產生控制器的一輸出訊號來產生該脈衝訊號。
4. 根據申請專利範圍第3項之電壓產生電路，其中脈衝產生控制器之該輸出訊號，在該控制訊號啟動時，擁有一固定的電壓位準。
5. 根據申請專利範圍第3項之電壓產生電路，其中當該控制訊號啟用時，該脈衝產生器為關閉。
6. 根據申請專利範圍第1項之電壓產生電路，其中控制器包括：一控制訊號產生器，可接收該底偏電壓及該負電壓之回饋，回應介於該底偏電壓以及該負電壓之間的一電壓差，以產生該控制訊號來確定一啟動狀態；一同步器，可在該控制信號啟動時，提供該控制訊號產生器一和該底偏電壓實質相同的回饋負電壓的位準。
7. 根據申請專利範圍第6項之電壓產生電路，其中控制訊號產生器包括：一參考電壓產生器可產生經過一電源電壓和該底偏電壓之間一第一電壓分佈的一參考電壓；一比較電壓產生器，可產生經過該電源電壓和該負電壓之回饋之間一第二電壓分佈的一比較電壓；以及一比較器，可比較該參考電壓與該比較電壓以輸出該控制訊號。
8. 根據申請專利範圍第7項之電壓產生電路，其中該參考電壓產生器之該第一電壓分佈，包括大量串聯連接的電阻單元。
9. 根據申請專利範圍第7項之電壓產生電路，其中該比較電壓產生器之該第二電壓分佈包括一串聯連接的金氧半二極體(MOS Diode)。
10. 根據申請專利範圍第7項之電壓產生電路，其中當該比較電壓低於該參考電壓時，該比較器可驅動該控制訊號。
11. 根據申請專利範圍第7項之電壓產生電路，其中該比較器可藉由使用一電流鏡放大電路放大該參考電壓和該比較電壓，來產生該控制訊號。
12. 根據申請專利範圍第6項之電壓產生電路，其中該同步器包括一開關單元，其一端可施以該負電壓之回饋，另一端可施以該底偏電壓，且由該控制訊號切換該開關單元。
13. 一種半導體記憶體元件之電壓產生電路，其中包括：一次字元線驅動器，包括一次字元線驅動電壓單元，可驅動次字元線電壓，以及一負電壓驅動器，可驅動一負電壓，該負電壓驅動器使用一底偏電壓作為基板電壓，並傳送一主字元線訊號至一次字元線；一控制器，接收該負電壓之回饋，並偵測該底偏電壓及該負電壓之間一電壓差，以產生控制訊號；一電壓產生器，可接收該負電壓之回饋以偵測該負電壓的位準，並回應該負電壓的位準及該控制訊號，以產生並提供該負電壓。
14. 根據申請專利範圍第13項之電壓產生電路，其 中該電壓產生器包括：一位準偵測器，可偵測回饋之該負電壓的位準，並輸出一脈衝驅動訊號；一振盪器，可回應該脈衝驅動訊號及該控制訊號以產生一脈衝訊號；以及一提升單元，可由執行回應該脈衝訊號的提升作用來產生和提供該負電壓。
15. 根據申請專利範圍第14項之電壓產生電路，其中振盪器包括：一脈衝產生控制器，可接收該脈衝驅動訊號以及該控制訊號，來控制一脈衝訊號的產生；以及一脈衝產生器，可回應該脈衝產生控制器的一輸出訊號來產生該脈衝訊號。
16. 根據申請專利範圍第15項之電壓產生電路，其中脈衝產生控制器之該輸出訊號，在該控制訊號啟動時，擁有一固定的電壓位準。
17. 根據申請專利範圍第15項之電壓產生電路，其中當該控制訊號啟用時，該脈衝產生器為關閉。
18. 根據申請專利範圍第13項之電壓產生電路，其中控制器包括一控制訊號產生器，可接收該底偏電壓及該負電壓之回饋，回應介於該底偏電壓以及回饋負電壓之間的一電壓差，以產生該控制訊號來確定一啟動狀態；一同步器，可在該控制信號啟動時，提供該控制訊號產生器一和該底偏電壓實質相同的回饋負電壓的位準。
19. 根據申請專利範圍第18項之電壓產生電路，其中控制訊號產生器包括：一參考電壓產生器可產生經過一電源電壓和該偏電壓之間一第一電壓分佈的一參考電壓；一比較電壓產生器，可產生經過該電源電壓和該底偏電壓之回饋之間一第二電壓分佈的一比較電壓；以及一比較器，可比較該參考電壓與該比較電壓以輸出該控制訊號。
20. 根據申請專利範圍第19項之電壓產生電路，其中該參考電壓產生器之該第一電壓分佈，包括大量串聯聯接的電阻單元。
21. 根據申請專利範圍第19項之電壓產生電路，其中該比較電壓產生器之該第二電壓分佈包括一串聯聯接的金氧半二極體(MOS Diode)。
22. 根據申請專利範圍第19項之電壓產生電路，其中當該比較電壓低於該參考電壓時，該比較器可驅動該控制訊號。
23. 根據申請專利範圍第19項之電壓產生電路，其中該比較器可藉由使用一電流鏡放大電路放大該參考電壓和該比較電壓，來產生該控制訊號。
24. 根據申請專利範圍第18項之電壓產生電路，其中該同步器包括一開關單元，其一端可施以該負電壓之回饋，另一端可施以該底偏電壓，且由該控制訊號切換該開關單元。