KR20180076192A - 차지 펌프 회로 및 그를 포함하는 전압 발생 장치 - Google Patents

차지 펌프 회로 및 그를 포함하는 전압 발생 장치 Download PDF

Info

Publication number
KR20180076192A
KR20180076192A KR1020160180377A KR20160180377A KR20180076192A KR 20180076192 A KR20180076192 A KR 20180076192A KR 1020160180377 A KR1020160180377 A KR 1020160180377A KR 20160180377 A KR20160180377 A KR 20160180377A KR 20180076192 A KR20180076192 A KR 20180076192A
Authority
KR
South Korea
Prior art keywords
voltage
node
power
switching control
response
Prior art date
Application number
KR1020160180377A
Other languages
English (en)
Other versions
KR102634826B1 (ko
Inventor
전충훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160180377A priority Critical patent/KR102634826B1/ko
Priority to US15/665,493 priority patent/US10044260B2/en
Publication of KR20180076192A publication Critical patent/KR20180076192A/ko
Application granted granted Critical
Publication of KR102634826B1 publication Critical patent/KR102634826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 기술은 차지 펌프 회로에 관한 것으로, 입력 펄스 신호를 서로 반대위상을 갖는 신호로써 출력하기 위한 제1 및 제2 입력부; 상기 서로 반대위상을 갖는 입력 펄스 신호 및 외부 전압에 응답하여 전압 펌핑 동작을 수행하여 내부 전압을 생성하되, 스위칭 제어신호에 응답하여 파워-업 구간 및 파워-업 종료 이후 노멀 동작구간 각각의 웰 바이어스 전압을 조절하기 위한 내부 전압 생성부; 및 파워-업 신호 및 펌핑 인에이블 신호에 응답하여 상기 파워-업 구간 및 상기 노멀 동작구간에 따라 활성화가 제어되는 상기 스위칭 제어신호를 생성하기 위한 스위칭 제어신호 생성부가 제공된다.

Description

차지 펌프 회로 및 그를 포함하는 전압 발생 장치{CHARGE PUMP CIRCUIT AND VOLTAGE GENERATING DEVICE INCLUDING THE SAME}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 외부 전압을 펌핑하여 내부 전압을 생성하는 차지 펌프 회로 및 그를 포함하는 전압 발생 장치에 관한 것이다.
반도체 공정의 선폭이 점차 축소되고 미세해 짐에 따라, 반도체 장치에서 사용되는 외부전압도 점차 낮아지고 있는 추세이다. 낮은 외부전압의 사용은 미세 공정의 신뢰성 문제를 해결하기 위해서 뿐만 아니라, 배터리로 구동되는 저전력 반도체 장치들에 있어서도 매우 중요한 설계 요소이다. 하지만, 반도체 장치 내부의 모든 회로가 외부전압만으로 동작하는 것은 아니며, 동작을 위해 높은 전압을 필요로하는 회로도 존재한다. 따라서 외부전압을 받아 높은 내부전압을 생성하기 위한 회로가 필요하게 되며, 이는 주로 차지 펌프 회로(charge pump circuit)를 통하여 이루어진다.
현재 반도체 장치는 여러 종류의 서로 다른 레벨을 가지는 외부전압들을 입력받아 동작할 수 있다. 반도체 장치가 사용하는 외부전압들은 반도체 장치에 구비된 전압 패드를 통해 반도체 장치로 입력되며, 전압 패드와 연결된 라인을 통해 반도체 장치 내부의 각 회로로 전달된다. 차지 펌프 회로의 경우 반도체 장치로 입력되는 전압들 중 메인 전원 전압에 해당하는 VDD(예를 들어, 1.2V의 활성화 레벨을 가짐)과 고 전원 전압에 해당하는 VPPEXT(예를 들어, 2.5V의 활성화 레벨을 가짐)을 사용하여 내부전압을 생성할 수 있다.
전압 패드를 통해 반도체 장치의 외부로부터 공급되는 전원전압(VDD, VPPEXT)은 소정의 레벨(예를 들어, 접지전압)로부터 시작하여 일정한 기울기를 가지고 활성화 레벨까지 상승하게 된다. 반도체 장치에 전원이 공급되지 않은 상태에서 차지 펌프 회로의 내부 노드의 전압은 랜덤한 레벨을 가지기 때문에 전원전압(VDD, VPPEXT)이 상승할 때 차지 펌프 회로에서 누설 전류가 발생할 수 있다. 반도체 장치에서 발생하는 누설 전류의 양이 지나치게 많은 경우 반도체 장치에 부팅 페일(booting fail) 등의 오류가 발생할 수 있다.
본 발명의 실시예들이 해결하고자 하는 과제는, 구동력을 증가시킬 수 있는 차지 펌프 회로 및 그를 포함하는 전압 발생 장치를 제공하는 것이다.
본 발명의 실시예에 따른 차지 펌프 회로는, 입력 펄스 신호를 서로 반대위상을 갖는 신호로써 출력하기 위한 제1 및 제2 입력부; 상기 서로 반대위상을 갖는 입력 펄스 신호 및 외부 전압에 응답하여 전압 펌핑 동작을 수행하여 내부 전압을 생성하되, 스위칭 제어신호에 응답하여 파워-업 구간 및 파워-업 종료 이후 노멀 동작구간 각각의 웰 바이어스 전압을 조절하기 위한 내부 전압 생성부; 및 파워-업 신호 및 펌핑 인에이블 신호에 응답하여 상기 파워-업 구간 및 상기 노멀 동작구간에 따라 활성화가 제어되는 상기 스위칭 제어신호를 생성하기 위한 스위칭 제어신호 생성부를 포함할 수 있다.
바람직하게, 상기 내부 전압 생성부는, 상기 스위칭 제어신호에 응답하여 웰 바이어스 전압을 상기 내부 전압으로 인가하거나 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하도록 제어하기 위한 트랜스퍼 트랜지스터부를 포함할 수 있다.
바람직하게, 상기 트랜스퍼 트랜지스터부는 상기 파워-업 구간에서 하이 레벨로 활성화된 상기 스위칭 제어신호에 응답하여 상기 웰 바이어스 전압을 상기 내부 전압으로 인가할 수 있다.
바람직하게, 상기 트랜스퍼 트랜지스터부는 상기 노멀 동작 구간에서 로우 레벨로 비활성화된 상기 스위칭 제어신호에 응답하여 상기 웰 바이어스 전압을 상기 내부 전압에서 상기 문턱 전압을 차감한 만큼의 전압으로 인가할 수 있다.
또한, 본 발명의 실시예에 따른 차지 펌프 회로의 동작 방법은, 입력 펄스 신호를 수신하는 단계; 파워-업 신호 및 펌핑 인에이블 신호에 응답하여 스위칭 제어신호를 생성하는 단계; 및 상기 입력 펄스 신호 및 외부 전압에 응답하여 펌핑 동작을 수행하여 내부 전압을 생성하되, 상기 스위칭 제어신호에 응답하여 파워-업 시 웰 바이어스 전압을 상기 내부 전압으로 인가하고, 상기 파워-업이 종료되고 노멀 동작시 상기 웰 바이어스 전압을 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하는 단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전압 발생 장치는, 기준전압과 내부전압을 비교하여 감지 신호를 생성하는 감지부; 상기 감지 신호에 응답하여 입력 펄스 신호를 생성하는 오실레이터; 및 상기 입력 펄스 신호 및 외부 전압에 응답하여 펌핑 동작을 수행하여 내부 전압을 생성하되, 파워-업 구간에서 웰 바이어스 전압을 상기 내부 전압으로 인가하고 상기 파워-업 구간 종료 후 노멀 동작 구간에서 상기 웰 바이어스 전압을 상기 내부 전압에서 문턱전압을 차감한 만큼의 전압을 인가하는 차지 펌프부를 포함할 수 있다.
본 발명의 실시예들에 의한 차지 펌프 회로에 의하면, 트랜스퍼 트랜지스터의 웰 바이어스 전압을 동작 구간에 따라 최적의 값으로 조절함으로써 구동력을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 차지 펌프 회로를 도시한 회로도이다.
도 2는 도 1에 도시된 트랜스퍼 트랜지스터부의 파워-업 구간의 스위치 연결을 나타낸 도면이다.
도 3a는 비교예에 따른 파워-업 구간의 시뮬레이션 결과를 나타낸 도면이다.
도 3b는 도 2에 도시된 트랜스퍼 트랜지스터부의 파워-업 구간의 시뮬레이션 결과를 나타낸 도면이다.
도 4는 도 1에 도시된 트랜스퍼 트랜지스터부의 내부 전압이 타겟 레벨에 도달한 구간의 스위치 연결을 나타낸 도면이다.
도 5a는 비교예에 따른 파워-업 종료 이후 내부 전압이 타겟레벨에 도달한 구간의 시뮬레이션 결과를 나타낸 도면이다.
도 5b는 도 3에 도시된 트랜스퍼 트랜지스터부의 파워-업 종료 이후 내부 전압이 타겟레벨에 도달한 구간의 시뮬레이션 결과를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 전압 발생 장치를 도시한 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 차지 펌프 회로를 도시한 회로도이다.
도 1을 참조하면, 차지 펌프 회로는 제1 입력부(111), 제2 입력부(112), 내부 전압 생성부(120) 및 스위치 제어신호 생성부(130)를 포함할 수 있다.
제1 입력부(111)는 다수의 인버터(IV1, IV2, IV3)를 포함할 수 있으며, 주기적으로 토글하는 입력 펄스신호(IN_SIG)를 수신할 수 있다. 제2 입력부(112)도 제1 입력부(111)와 마찬가지로 다수의 인버터(IV4, IV5)를 포함할 수 있으며, 주기적으로 토글하는 입력 펄스신호(IN_SIG)를 수신할 수 있다. 여기서 입력 펄스신호(IN_SIG)는 외부전압(VPPEXT)과 접지전압(VSS)으로 스윙하여 입력되는 오실레이션 신호일 수 있다.
제1 입력부(111)와 제2 입력부(112)는 다수의 인버터를 각각 포함하고 있으나, 그 인버터의 개수가 서로 다르므로 제1 및 제2 입력부(111, 112)로 입력되는 입력 펄스 신호(IN_SIG)는 서로 반대의 위상으로 출력될 수 있다. 즉, 제3 노드(ND3) 및 제4 노드(ND4)의 전압 레벨은 서로 반대의 레벨로 토글할 수 있다.
한편, 외부전압(VPPEXT)은 일반적으로 반도체 장치로 입력되는 전압들 중 메인 전원 전압에 해당하는 VDD 전압(예컨대, 1.2V의 활성화 레벨을 가짐)보다 높은 전압 레벨인 2.5V의 활성화 레벨을 가질 수 있다.
내부 전압 생성부(120)는 외부전압(VPPEXT) 및 제1 및 제2 입력부(111, 112)를 통해 서로 반대 위상으로 출력되는 입력 펄스신호(IN_SIG)에 응답하여 차지 펌핑 동작을 수행하여 내부전압(VPP)을 생성할 수 있다. 내부 전압 생성부(120)는 트랜스퍼 트랜지스터부(121), 제1 및 제2 용량성 소자(C1, C2) 및 제1 내지 제4 NMOS 트랜지스터(N1-N4)를 포함할 수 있다.
트랜스퍼 트랜지스터부(121)는 제1 내지 제3 PMOS 트랜지스터(P1-P3) 및 제1 및 제2 스위치(SW1, SW2)를 포함할 수 있다.
제1 PMOS 트랜지스터(P1)는 생성노드(GN)와 제1 노드(ND1) 사이에 연결되고, 게이트가 제2 노드(ND2)에 연결되며 벌크에 제1 스위치(SW1)의 일단이 연결된다. 제2 PMOS 트랜지스터(P2)는 생성노드(GN)와 제2 노드(ND2) 사이에 연결되고 게이트가 제1 노드(ND1)에 연결되며 벌크가 제2 스위치(SW2)의 일단이 연결된다. 제3 PMOS 트랜지스터(P3)는 생성노드(GN)와 웰 바이어스 전압(WELL) 사이에 연결되고 게이트에 웰 바이어스 전압(WELL)에 인가된다.
제1 및 제2 스위치(SW1, SW2)의 타단은 각각 스위칭 제어신호(WELL_CTRL_EN)에 응답하여 생성노드(GN) 또는 제3 PMOS(P3)의 타단과 연결되어 서로 다른 전압 레벨을 갖는 웰 바이어스 전압(WELL)을 출력노드, 즉 생성노드(GN)로 인가할 수 있다.
제1 용량성 소자(C1)는 제1 노드(ND1)와 제3 노드(ND3) 사이에 연결되고, 제2 용량성 소자(C2)는 제2 노드(ND2)와 제4 노드(ND4) 사이에 연결되어 펌핑 동작을 수행할 수 있다.
제1 NMOS 트랜지스터(N1)는 일단이 제1 노드(ND1)에 연결되고, 타단에 외부전압(VPPEXT)이 인가되고, 게이트가 제2 노드(ND2)와 연결되며 벌크가 제4 노드(ND4)와 연결된다. 제2 NMOS 트랜지스터(N2)는 일단이 제2 노드(ND2)에 연결되고, 타단에 외부전압(VPPEXT)이 인가되고, 게이트가 제1 노드(ND1)와 연결되며, 벌크가 제3 노드(ND3)와 연결된다.
제3 NMOS 트랜지스터(N3)는 일단이 제2 노드(ND2)에 연결되고 타단 및 게이트에 외부전압(VPPEXT)이 인가되고, 벌크가 제3 노드(ND3)와 연결된다. 제4 NMOS 트랜지스터(N4)는 일단이 제1 노드(ND1)와 연결되고 타단 및 게이트에 외부전압(VPPEXT)이 인가되고, 벌크가 제4 노드(ND4)와 연결된다.
참고로, 제1 및 제2 용량성 소자(C1, C2)는 캐패시터일 수 있다.
스위칭 제어신호 생성부(130)는 파워-업 신호(PWRUPB) 및 펌핑 인에이블 신호(VPPOSCEN)에 응답하여 트랜스퍼 트랜지스터부(121)의 제1 및 제2 스위치(SW1, SW2)의 연결을 제어하는 스위칭 제어신호(WELL_CTRL_EN)를 생성할 수 있다. 여기서 파워-업 신호(PWRUPB)는 디폴트(default) 하이(H) 레벨을 유지하고 있다가 파워-업 시작시에 로우(L) 레벨로 비활성화되는 펄스 신호일 수 있으며, 펌핑 인에이블 신호(VPPOSCEN)는 차지 펌프 회로의 동작시에 항상 하이(H) 레벨을 유지하는 신호일 수 있다. 스위칭 제어신호 생성부(130)는 SR 래치 회로를 구비할 수 있으며, 파워-업 시작 시점부터 내부전압(VPP)이 타겟 레벨에 도달할 때까지 스위칭 제어신호(WELL_CTRL_EN)를 하이(H) 레벨로 출력할 수 있으며, 그 이후에는 로우(L) 레벨을 유지할 수 있도록 제어하는 것이 가능하다.
이하, 차지 펌프 회로의 동작을 설명하기로 한다.
먼저, 입력 펄스 신호(IN_SIG)는 제1 및 제2 입력부(111, 112)를 통해 서로 반대의 위상을 갖는 신호로써 제3 노드(ND3) 및 제4 노드(ND4)로 입력될 수 있다. 한편, 제1 및 제2 노드(ND1, ND2)는 제1 및 제2 NMOS 트랜지스터(N1, N2)에 의해 외부전압(VPPEXT) 레벨로 프리차지 되어 있을 수 있다.
제3 노드(ND3)에 로우(Low, 이하 'L') 레벨의 신호가 입력되고 제4 노드(ND4)에 하이(High, 이하 'H') 레벨의 신호가 입력되면 제1 NMOS 트랜지스터(N1)가 턴-온(turn-on)되어 제1 노드(ND1)가 프리차지 될 수 있다. 반대로 제3 노드(ND3)에 하이(H) 레벨의 신호가 입력되고 제4 노드(ND4)에 로우(L) 레벨의 신호가 입력되면 제1 NMOS 트랜지스터(N1)는 턴-오프(turn-off)되고 제1 노드(ND1)는 외부전압(VPPEXT)의 전압레벨보다 두 배 높은 전압 값으로 펌핑될 수 있다. 이때, 제2 노드(ND2)는 외부전압(VPPEXT) 레벨이므로 트랜스퍼 트랜지스터부(121)의 제1 PMOS 트랜지스터(P1)는 턴-온 되어 펌핑된 차지가 생성노드(GN)로 전달되어 내부전압(VPP)으로 출력할 수 있다.
한편, 트랜스퍼 트랜지스터부(121)는 스위칭 제어신호(WELL_CTRL_EN)에 응답하여 제1 및 제2 스위치(SW1, SW2)가 생성노드(GN) 또는 제3 PMOS 트랜지스터(P3)의 타단과 연결될 수 있다. 스위칭 제어신호(WELL_CTRL_EN)는 동작 구간에 따라 활성화가 제어될 수 있는데 먼저 펌핑 초기 동작 구간인 파워-업 구간에서는 하이(H) 레벨일 수 있으며, 이 경우 제1 및 제2 스위치(SW1, SW2) 각각은 생성노드(GN)에 직접 연결될 수 있다. 이에 대한 회로 연결을 도 2를 통해 설명하기로 한다.
도 2는 도 1에 도시된 트랜스퍼 트랜지스터부(121)의 파워-업 구간의 스위치 연결을 나타낸 도면이다.
도 2를 참조하면, 하이(H) 레벨로 활성화된 스위칭 제어신호(WELL_CTRL_EN)에 응답하여 제1 및 제2 스위치(SW1, SW2)의 타단은 각각 생성노드(GN)와 연결되어 웰 바이어스 전압(WELL)을 그대로 내부전압(VPP)으로 출력할 수 있다. 즉, 제1 PMOS 트랜지스터(P1)의 웰 바이어스 전압(WELL)을 출력 노드인 내부전압(VPP)으로 직접 연결할 수 있다. 따라서 내부전압(VPP)은 웰 바이어스 전압(WELL) 레벨로 출력될 수 있다. 이를 통해 웰 커런트와 채널 커런트를 모두 사용하여 펌핑 동작을 수행하는 것이 가능하다.
좀 더 자세히 설명하기 위해 도3a 및 도 3b를 참조하기로 한다.
도 3a는 비교예에 따른 파워-업 구간의 시뮬레이션 결과를 나타낸 도면이고, 도 3b는 도 2에 도시된 트랜스퍼 트랜지스터부(121)의 파워-업 구간의 시뮬레이션 결과를 나타낸 도면이다.
먼저, 도 3a를 참조하면, 측정 지점(A)에서 각 노드의 전압 레벨은 다음과 같다. 제1 노드(ND1)는 3.27V, 제 노드(ND2)는 1.63V, 출력 노드(VPP)는 0.61V, 웰 노드(WELL)는 2.53V이다. 기존의 차지 펌프 회로는 차지 펌프 회로의 출력단의 전압레벨이 입력단의 전압레벨보다 낮을 경우, 즉 파워-업 구간에서 트랜스퍼 트랜지스터의 웰 바이어스 전압을 입력 전압으로 인가하고 있다. 따라서 기존의 차지 펌프 회로의 웰 바이어스 전압(WELL)이 입력 전압인 외부 전압(VPPEXT)의 전압레벨(2.5V)로 맞춰진 것을 확인할 수 있다.
한편, 트랜지스터 커런트(Tr. Current)는 트랜지스터의 채널로 흐르는 커런트와 웰(WELL)로 흐르는 커런트를 더한 값을 나타낸다. 즉, 제1 노드(N1)와 N형 웰 사이의 P/N 정션에 포워드 바이어스가 걸려있지만, 문턱 전압 근처이기 때문에 웰(WELL)로 흐르는 커런트를 차단하고 있는 상태일 수 있다.
다음으로, 도 3b를 참조하면, 측정 지점(A)에서 각 노드의 전압 레벨은 다음과 같다. 제1 노드(ND1)는 1.75V, 제2 노드(ND2)는 0.16V, 출력 노드(VPP)는 0.61V, 웰 노드(WELL)는 0.6V이다. 이때는 제1 PMOS 트랜지스터(P1)가 턴-온 상태이며, 채널 커런트가 흐르는 상황일 수 있다. 또한 제1 PMOS 트랜지스터(P1)의 소스와 연결된 제1 노드(ND1)와 N형 웰 사이의 P/N 정션(Junction)에서 포워드 바이어스가 걸리고 문턱 전압(Threshold Voltage)보다 크기 때문에 제1 노드(ND1)에서 N형 웰로 웰 커런트 또한 흐르고 있다. 예컨대, 이때 채널 커런트는 9.25mA일 수 있고, 웰 커런트는 12.9mA일 수 있다. 따라서, 웰로 흐르는 커런트는 웰 커런트 노드와 출력단, 즉 웰 바이어스 전압(WELL)이 생성노드(GN)와 연결되어 있기 때문에 그대로 출력단으로 흐를 수 있다.
도 3a와 도 3b를 비교하면, 펌핑 초기구간인 파워-업 구간에서 출력 노드인 내부 전압(VPP)의 전압 레벨은 0.61V로 동일할 수 있으며, 비교예에 따른 차지 펌프 회로의 트랜지스터 커런트(Tr. Current = Channel Current + Well Current)는 11.4mA인 반면에 본 발명의 실시예에 따른 차지 펌프 회로의 트랜지스터 커런트(Tr. Current)는 22.1mA일 수 있다. 즉, 파워-업 구간에서는 기존 회로 대비 2배 가까이의 구동력 향상이 나타날 수 있는 것이다. 이를 통해 파워-업 시간을 줄일 수 있는 효과를 가져올 수 있다.
다시 도 1로 돌아와서 파워-업 구간이 종료되고 난 후, 출력단, 즉 생성노드(GN)의 전압 레벨이 타겟 레벨에 도달하게 되면 로우(L) 레벨로 비활성화된 스위칭 제어신호(WELL_CTRL_EN)에 응답하여 제1 및 제2 스위치(SW1, SW2)의 타단은 제3 PMOS 트랜지스터(P3)의 타단과 연결될 수 있다. 이에 대한 회로 연결을 도 4를 통해 설명하기로 한다.
도 4는 도 1에 도시된 트랜스퍼 트랜지스터부(121)의 내부 전압(VPP)이 타겟 레벨에 도달한 구간의 스위치 연결을 나타낸 도면이다.
도 4를 참조하면, 로우(L) 레벨로 비활성화된 스위칭 제어신호(WELL_CTRL_EN)에 응답하여 제1 및 제2 스위치(SW1, SW2)의 타단은 각각 제3 PMOS 트랜지스터(P3)의 타단과 연결되어 연결되어 내부전압(VPP)에서 문턱전압(Vth)을 차감한 전압 레벨(VPP-Vth)을 갖는 웰 바이어스 전압(WELL)을 출력할 수 있다. 따라서 제1 PMOS 트랜지스터(P1)의 문턱전압(Vth)이 감소하게 되고 커런트는 상승하게 된다.
좀 더 자세히 설명하기 위해 도5a 및 도 5b를 참조하기로 한다.
도 5a는 비교예에 따른 파워-업 종료 이후 내부 전압(VPP)이 타겟레벨에 도달한 구간의 시뮬레이션 결과를 나타낸 도면이고, 도 5b는 도 3에 도시된 트랜스퍼 트랜지스터부(121)의 파워-업 종료 이후 내부(VPP) 전압이 타겟레벨에 도달한 구간의 시뮬레이션 결과를 나타낸 도면이다.
먼저, 도 5a를 참조하면, 측정 지점(A)에서 각 노드의 전압 레벨은 다음과 같다. 제1 노드(ND1)는 4.89V, 제 노드(ND2)는 2.49V, 출력 노드(VPP)는 4.85V, 웰 노드(WELL)는 4.86V이다. 기존의 차지 펌프 회로는 출력단의 전압레벨이 입력단의 전압레벨보다 높아질 경우, 즉 파워-업 구간 종료 이후 타겟 레벨에 도달하는 구간에서는 웰 바이어스 전압을 출력 전압으로 인가하고 있다. 제1 노드(ND1)와 N형 웰 사이에 전위차가 없어 웰(WELL)로 흐르는 커런트는 없으며, 채널 커런트(Channel Current)만이 흐를 수 있으며 이때의 채널 커런트는 854uA일 수 있다.
다음으로 도 5b를 참조하면, 측정 지점(A)에서 각 노드의 전압 레벨은 다음과 같다. 제1 노드(ND1)는 4.88V, 제2 노드(ND2)는 2.49V, 출력 노드(VPP)는 4.82V, 웰 노드(WELL)는 4.37V이다. 본 발명의 실시예에 따른 트랜스퍼 트랜지스터부(121)는 출력 노드인 내부 전압(VPP)이 타겟 레벨에 도달한 구간에서 웰 바이어스 전압(WELL)을 내부 전압(VPP)에서 문턱전압(Vth)이 차감된 만큼의 전압 레벨로 인가하고 있다. 즉, 제1 노드(ND1)와 N형 웰 사이의 P/N 정션에 포워드 바이어스가 걸려있기는 하지만, 이 값은 문턱 전압보다 작은 값이므로 웰 커런트로 흐르지는 않고 있다. 즉, 웰 커런트는 흐르지 않고 채널 커런트만이 흐르고 있는 상황이다. 이때 웰 커런트는 1.06mA일 수 있다.
도 5a와 도 5b를 비교하면, 출력 전압인 내부 전압(VPP)의 전압 레벨이 타겟 레벨에 도달했을 시점(VPP=4.85V, VPP=4.82V)에 비교예에 따른 차지 펌프 회로의 트랜스퍼 트랜지스터의 트랜지스터 커런트(Tr. Current)는 854uA인 반면에 본 발명의 실시예에 따른 차지 펌프 회로의 트랜지스터 커런트(Tr. Current)는 1.06mA임을 확인할 수 있다. 즉, 파워-업이 종료되고 난 후 내부 전압(VPP)의 전압 레벨이 타겟레벨에 도달했을 시점인 노멀 동작 상황에서는 약 24%의 구동력 향상이 나타날 수 있는 것이다.
정리하면, 본 발명의 실시예에 따른 차지 펌프 회로는 펌핑 동작 구간에 따라서 웰 바이어스 전압을 서로 다른 전압 레벨 값으로 인가해 줌으로써 동작 구간마다 트랜스퍼 트랜지스터의 트랜지스터 커런트를 최대로 끌어올릴 수 있으며, 이로 인해 구동력 향상을 가져올 수 있다.
한편, 이와 같은 차지 펌프 회로는 입력 펄스 신호를 수신하는 단계; 파워-업 신호 및 펌핑 인에이블 신호에 응답하여 스위칭 제어신호를 생성하는 단계; 및 상기 입력 펄스 신호 및 외부 전압에 응답하여 펌핑 동작을 수행하여 내부 전압을 생성하되, 상기 스위칭 제어신호에 응답하여 파워-업 시 웰 바이어스 전압을 상기 내부 전압으로 인가하고, 상기 파워-업이 종료되고 노멀 동작시 상기 웰 바이어스 전압을 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하는 단계를 통해 동작하는 것이 가능하다.
도 6은 본 발명의 실시예에 따른 전압 발생 장치를 도시한 구성도이다.
도 6을 참조하면, 전압 발생 장치는 감지부(610), 오실레이터(620) 및 차지 펌프부(630)를 포함할 수 있다.
감지부(610)는 기준전압(VREF)과 내부 전압(VPP)을 비교하여 감지 신호(EN)를 출력할 수 있다. 감지부(610)는 기준전압(VREF)보다 내부 전압(VPP)의 전압 레벨이 낮으면 감지 신호(EN)를 하이(H) 레벨로 출력할 수 있고, 반대로, 기준전압(VREF)보다 내부 전압(VPP)의 전압 레벨이 높으면 감지 신호(EN)를 로우(L) 레벨로 출력할 수 있다.
오실레이터(620)는 감지 신호(EN)에 응답하여 주기적으로 스윙하는 입력 펄스 신호(IN_SIG)를 출력할 수 있다. 오실레이터(620)는 인에이블된 감지 신호(EN)가 입력되면 동작하여 입력 펄스 신호(IN_SIG)를 출력할 수 있다.
차지 펌프부(630)는 입력 펄스 신호(IN_SIG) 및 인가되는 외부 전압(VPPEXT)에 응답하여 펌핑 동작을 수행하여 내부 전압(VPP)을 생성할 수 있다. 여기서 차지 펌프부(630)는 도 1에 도시된 차지 펌프 회로와 동일한 구성 및 동작을 수행하고 있으므로 자세한 구성 및 동작 설명은 생략하기로 한다.
한편, 차지 펌프부(630)는 도면에는 도시하지 않았으나, 스위칭 제어신호에 응답하여 파워-업 동작구간 및 파워-업 동작구간 종료 후 노멀 동작구간에 웰 바이어스 전압을 다르게 설정하여 내부 전압(VPP)으로 인가하도록 제어하는 것이 가능하다. 이와 같이 웰 바이어스 전압을 동작 구간에 따라서 다르게 설정하여 내부 전압(VPP)으로 인가하도록 제어하는 이유는 각 동작 구간마다 트랜스퍼 트랜지스터 커런트를 최대로 가져가기 위함이다.
좀 더 자세히 설명하면, 차지 펌프부(630)는 펌핑된 차지를 출력단으로 전달해주기 위한 트랜스퍼 트랜지스터, 예컨대 도 1에 도시된 트랜스퍼 트랜지스터부(121)를 구비할 수 있는데, 최근 차지 펌프 회로의 오실레이터 주기가 계속해서 짧아지고 있기 때문에 펌프의 효율을 높이기 위해서는 트랜스퍼 트랜지스터가 한 주기 안에 최대한 많은 양의 커런트를 흘려주어야 구동력을 높일 수 있다. 즉, 파워-업 구간에는 웰 바이어스 전압을 내부 전압(VPP)으로 인가하도록 제어하고, 파워-업 구간 종료 이후 내부 전압(VPP)이 타겟 레벨에 도달하는 구간에서는 웰 바이어스 전압을 내부 전압(VPP)에서 트랜스퍼 트랜지스터의 문턱 전압만큼을 차감한 전압으로 인가하도록 제어함으로써 커런트를 높일 수 있고 그로 인해 구동력 향상을 가져올 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 예컨대, 본 발명에서 PMOS, NMOS 트랜지스터를 특정하여 설명하고 있으나, 이는 본 발명의 이해를 돕기 위한 예시적인 일 실시예일 뿐 트랜지스터의 종류가 이에 한정되는 것은 아니고, 본 발명을 구현하기 위하여 적절하게 변경하여 사용할 수 있음은 당업자에게 자명하다.
111 : 제1 입력부
112 : 제2 입력부
120 : 내부 전압 생성부
121 : 트랜스퍼 트랜지스터부
130 : 스위칭 제어신호 생성부

Claims (19)

  1. 입력 펄스 신호를 서로 반대위상을 갖는 신호로써 출력하기 위한 제1 및 제2 입력부;
    상기 서로 반대위상을 갖는 입력 펄스 신호 및 외부 전압에 응답하여 전압 펌핑 동작을 수행하여 내부 전압을 생성하되, 스위칭 제어신호에 응답하여 파워-업 구간 및 파워-업 종료 이후 노멀 동작구간 각각의 웰 바이어스 전압을 조절하기 위한 내부 전압 생성부; 및
    파워-업 신호 및 펌핑 인에이블 신호에 응답하여 상기 파워-업 구간 및 상기 노멀 동작구간에 따라 활성화가 제어되는 상기 스위칭 제어신호를 생성하기 위한 스위칭 제어신호 생성부
    를 포함하는 차지 펌프 회로.
  2. 제1항에 있어서,
    상기 내부 전압 생성부는,
    상기 스위칭 제어신호에 응답하여 웰 바이어스 전압을 상기 내부 전압으로 인가하거나 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하도록 제어하기 위한 트랜스퍼 트랜지스터부
    를 포함하는 차지 펌프 회로.
  3. 제2항에 있어서,
    상기 트랜스퍼 트랜지스터부는 상기 파워-업 구간에서 하이 레벨로 활성화된 상기 스위칭 제어신호에 응답하여 상기 웰 바이어스 전압을 상기 내부 전압으로 인가하는 차지 펌프 회로.
  4. 제2항에 있어서,
    상기 트랜스퍼 트랜지스터부는 상기 노멀 동작 구간에서 로우 레벨로 비활성화된 상기 스위칭 제어신호에 응답하여 상기 웰 바이어스 전압을 상기 내부 전압에서 상기 문턱 전압을 차감한 만큼의 전압으로 인가하는 차지 펌프 회로.
  5. 제1항에 있어서,
    상기 트랜스퍼 트랜지스터부는,
    생성 노드와 제1 노드 사이에 연결되고, 게이트가 제2 노드에 연결되며, 벌크에 상기 웰 바이어스 전압이 인가되는 제1 PMOS 트랜지스터;
    상기 생성 노드와 상기 제2 노드 사이에 연결되고, 게이트가 상기 제1 노드에 연결되며, 벌크에 상기 웰 바이어스 전압이 인가되는 제2 PMOS 트랜지스터;
    상기 생성노드와 상기 웰 바이어스 전압 노드 사이에 연결되고 게이트에 상기 웰 바이어스 전압이 인가되는 제3 PMOS 트랜지스터;
    일단은 상기 제1 PMOS 트랜지스터의 벌크단과 연결되고 타단은 상기 스위칭 제어신호에 응답하여 상기 생성노드 또는 상기 제3 PMOS 트랜지스터의 드레인과 연결되는 제1 스위치; 및
    일단은 상기 제2 PMOS 트랜지스터의 벌크단과 연결되고 타단은 상기 스위칭 제어신호에 응답하여 상기 생성노드 또는 상기 제3 PMOS 트랜지스터의 드레인과 연결되는 제2 스위치
    를 포함하는 차지 펌프 회로.
  6. 제1항에 있어서,
    상기 파워-업 동작 구간은 상기 외부 전압의 전압 레벨이 상기 내부 전압의 전압 레벨보다 높은 레벨을 갖는 차지 펌프 회로.
  7. 제1항에 있어서,
    상기 노멀 동작 구간은 상기 파워-업 구간 종료 이후 상기 내부 전압이 상기 외부 전압보다 높은레벨을 갖는 타겟 레벨에 도달하는 구간인 차지 펌프 회로.
  8. 제5항에 있어서,
    상기 내부 전압 생성부는,
    상기 제1 노드와 제3 노드 사이에 연결되는 제1 용량성 소자;
    상기 제2 노드와 제4 노드 사이에 연결되는 제2 용량성 소자;
    일단이 상기 제1 노드에 연결되고, 타단에 상기 외부 전압이 인가되고, 게이트가 상기 제2 노드에 연결되며, 벌크가 상기 제4 노드에 연결되는 제1 NMOS 트랜지스터;
    일단이 상기 제2 노드에 연결되고, 타단에 상기 외부 전압이 인가되고, 게이트가 상기 제1 노드에 연결되며, 벌크가 상기 제3 노드에 연결되는 제2 NMOS 트랜지스터;
    일단이 상기 제2 노드에 연결되고, 타단 및 게이트에 상기 외부 전압이 인가되며, 벌크가 상기 제3 노드와 연결되는 제3 NMOS 트랜지스터; 및
    일단이 상기 제1 노드에 연결되고, 타단 및 게이트에 상기 외부 전압이 인가되며, 벌크가 상기 제4 노드에 연결되는 제4 NMOS 트랜지스터
    를 더 포함하는 차지 펌프 회로.
  9. 제8항에 있어서,
    상기 제1 및 제2 용량성 소자는 캐패시터를 포함하는 차지 펌프 회로.
  10. 제8항에 있어서,
    상기 제1 및 제2 NMOS 트랜지스터는 상기 제3 및 제4 노드의 신호 레벨에 응답하여 상기 제1 및 제2 노드를 상기 외부 전압으로 프리차지하는 차지 펌프 회로.
  11. 제1항에 있어서,
    상기 외부 전압은 메인 전원전압(VDD)보다 높은 전압레벨을 갖는 고전압인 차지 펌프 회로.
  12. 입력 펄스 신호를 수신하는 단계;
    파워-업 신호 및 펌핑 인에이블 신호에 응답하여 스위칭 제어신호를 생성하는 단계; 및
    상기 입력 펄스 신호 및 외부 전압에 응답하여 펌핑 동작을 수행하여 내부 전압을 생성하되, 상기 스위칭 제어신호에 응답하여 파워-업 시 웰 바이어스 전압을 상기 내부 전압으로 인가하고, 상기 파워-업이 종료되고 노멀 동작시 상기 웰 바이어스 전압을 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하는 단계
    를 포함하는 차지 펌프 회로의 동작 방법.
  13. 제12항에 있어서,
    상기 스위칭 제어신호를 생성하는 단계는,
    상기 파워-업 시 하이 레벨의 상기 스위칭 제어신호를 생성하는 단계; 및
    상기 파워-업 종료 후 상기 노멀 동작시 로우 레벨의 상기 스위칭 제어신호를 생성하는 단계
    를 포함하는 차지 펌프 회로의 동작 방법.
  14. 제12항에 있어서,
    상기 파워-업 동작 국간은 상기 외부 전압의 전압 레벨이 상기 내부 전압의 전압 레벨보다 높은 전압 레벨을 갖는 차피 펌프 회로의 동작 방법.
  15. 제12항에 있어서,
    상기 노멀 동작 구간은 상기 파워-업 종료 이후 상기 내부 전압이 상기 외부 전압보다 높은레벨을 갖는 타겟 레벨에 도달하는 구간인 차지 펌프 회로의 동작 방법.
  16. 기준전압과 내부전압을 비교하여 감지 신호를 생성하는 감지부;
    상기 감지 신호에 응답하여 입력 펄스 신호를 생성하는 오실레이터; 및
    상기 입력 펄스 신호 및 외부 전압에 응답하여 펌핑 동작을 수행하여 내부 전압을 생성하되, 파워-업 구간에서 웰 바이어스 전압을 상기 내부 전압으로 인가하고 상기 파워-업 구간 종료 후 노멀 동작 구간에서 상기 웰 바이어스 전압을 상기 내부 전압에서 문턱전압을 차감한 만큼의 전압을 인가하는 차지 펌프부
    를 포함하는 전압 발생 장치.
  17. 제16항에 있어서,
    상기 차지 펌프부는,
    상기 입력 펄스 신호를 서로 반대위상을 갖는 신호로써 출력하기 위한 제1 및 제2 입력부;
    상기 서로 반대위상을 갖는 입력 펄스 신호 및 외부 전압에 응답하여 전압 펌핑 동작을 수행하여 상기 내부 전압을 생성하되, 스위칭 제어신호에 응답하여 상기 파워-업 구간 및 상기 노멀 동작구간 각각의 웰 바이어스 전압을 조절하기 위한 내부 전압 생성부; 및
    파워-업 신호 및 펌핑 인에이블 신호에 응답하여 상기 파워-업 구간 및 상기 노멀 동작구간에 따라 활성화가 제어되는 상기 스위칭 제어신호를 생성하기 위한 스위칭 제어신호 생성부
    를 포함하는 전압 발생 장치.
  18. 제17항에 있어서,
    상기 내부 전압 생성부는,
    상기 스위칭 제어신호에 응답하여 웰 바이어스 전압을 상기 내부 전압으로 인가하거나 상기 내부 전압에서 문턱 전압을 차감한 만큼의 전압으로 인가하도록 제어하기 위한 트랜스퍼 트랜지스터부
    를 포함하는 전압 발생 장치.
  19. 제16항에 있어서,
    상기 노멀 동작 구간은 상기 파워-업 구간 종료 이후 상기 내부 전압이 타겟 레벨에 도달하는 구간인 전압 발생 장치.
KR1020160180377A 2016-12-27 2016-12-27 차지 펌프 회로 및 그를 포함하는 전압 발생 장치 KR102634826B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160180377A KR102634826B1 (ko) 2016-12-27 2016-12-27 차지 펌프 회로 및 그를 포함하는 전압 발생 장치
US15/665,493 US10044260B2 (en) 2016-12-27 2017-08-01 Charge pump circuit and voltage generating device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180377A KR102634826B1 (ko) 2016-12-27 2016-12-27 차지 펌프 회로 및 그를 포함하는 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20180076192A true KR20180076192A (ko) 2018-07-05
KR102634826B1 KR102634826B1 (ko) 2024-02-08

Family

ID=62630781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180377A KR102634826B1 (ko) 2016-12-27 2016-12-27 차지 펌프 회로 및 그를 포함하는 전압 발생 장치

Country Status (2)

Country Link
US (1) US10044260B2 (ko)
KR (1) KR102634826B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461636B2 (en) * 2017-10-23 2019-10-29 Stmicroelectronics International N.V. Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081252A (ko) * 2000-02-11 2001-08-29 박종섭 웰바이어스전압 펌핑 장치
KR20100094787A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
KR20140080384A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 반도체메모리장치
KR20160099757A (ko) * 2015-02-12 2016-08-23 에스케이하이닉스 주식회사 전원 발생 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703827A (en) * 1996-02-29 1997-12-30 Monolithic System Technology, Inc. Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array
US6404270B1 (en) * 2000-11-28 2002-06-11 Cypress Semiconductor Corp. Switched well technique for biasing cross-coupled switches or drivers
KR100783640B1 (ko) 2006-04-14 2007-12-10 주식회사 하이닉스반도체 웰 바이어스 전압 조절이 가능한 웰 바이어스 전압 발생회로 및 웰 바이어스 전압 보정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081252A (ko) * 2000-02-11 2001-08-29 박종섭 웰바이어스전압 펌핑 장치
KR20100094787A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
KR20140080384A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 반도체메모리장치
KR20160099757A (ko) * 2015-02-12 2016-08-23 에스케이하이닉스 주식회사 전원 발생 장치

Also Published As

Publication number Publication date
KR102634826B1 (ko) 2024-02-08
US10044260B2 (en) 2018-08-07
US20180183328A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US9225237B2 (en) Charge pump circuit comprising multiple—gate transistors and method of operating the same
JP5341780B2 (ja) 電力供給制御回路
US6208197B1 (en) Internal charge pump voltage limit control
KR20010050536A (ko) 반도체 집적 회로
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
TW201711392A (zh) 用於具備隔離之位準移位器的偏壓電路
JP2704459B2 (ja) 半導体集積回路装置
US8421522B2 (en) High voltage generator and method of generating high voltage
EP3046239B1 (en) Current generating circuit, current generating method, charge pumping circuit and charge pumping method
KR20160025938A (ko) 전원 제어장치
CN105427779B (zh) 用于升压的装置和方法以及包含该装置的显示面板驱动器
US11894843B2 (en) Level shift circuit
KR102634826B1 (ko) 차지 펌프 회로 및 그를 포함하는 전압 발생 장치
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
CN101231876B (zh) 半导体存储器器件的电压生成电路及其方法
JPH09294367A (ja) 電圧供給回路
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
JP2007235815A (ja) レベル変換回路
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
KR20000030505A (ko) 반도체장치의 승압회로
KR100821570B1 (ko) 고전압 발생 장치
US9223330B2 (en) Internal voltage generation circuit
KR101840379B1 (ko) 반도체 장치
JP5191196B2 (ja) レベルシフタ回路
KR100715601B1 (ko) 파워온 리셋 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right