JP5191196B2 - レベルシフタ回路 - Google Patents
レベルシフタ回路 Download PDFInfo
- Publication number
- JP5191196B2 JP5191196B2 JP2007251168A JP2007251168A JP5191196B2 JP 5191196 B2 JP5191196 B2 JP 5191196B2 JP 2007251168 A JP2007251168 A JP 2007251168A JP 2007251168 A JP2007251168 A JP 2007251168A JP 5191196 B2 JP5191196 B2 JP 5191196B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- main electrode
- power supply
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
また、この発明に係る別のレベルシフタ回路は、電圧比較回路と、上述の基準電圧生成回路及び信号変換回路とを備える。
そして、電圧比較回路は、第1信号電圧が基準電圧に達する前はスイッチトランジスタをオンさせ、且つ、第1信号電圧が基準電圧に達するとスイッチトランジスタをオフさせるための制御信号を生成する。
詳細には、電圧比較回路は、第1主電極が第3電源ラインに接続された第1導電型の第1トランジスタと、第1主電極が第2電源ラインに接続された第2導電型の第3トランジスタと、第1主電極およびバルクが第1トランジスタの第2主電極に接続され、且つ、制御電極が第1電源ラインに接続された第1導電型の第6トランジスタと、第1主電極が第3トランジスタの第2主電極に接続され、第2主電極が第6トランジスタの第2主電極に接続され、且つ、制御電極が第1電源ラインに接続された第2導電型の第7トランジスタと、第1主電極が第1トランジスタの第2主電極に接続され、第2主電極が第1および第3トランジスタの制御電極に接続され、且つ、制御電極から基準電圧が入力される第1導電型の第8トランジスタと、第1主電極が第3トランジスタの第2主電極に接続され、第2主電極が第8トランジスタの第2主電極に接続され、且つ、制御電極から基準電圧が入力される第2導電型の第9トランジスタと、第6トランジスタの第2主電極に初段入力端が接続され且つスイッチトランジスタの制御電極に最終段出力端が接続された、一段または複数段の第1インバータとを備える。
まず、この発明の第1の実施形態に係るレベルシフタ回路について、図1〜図4を用いて説明する。
次に、この発明の第1の参考例に係るレベルシフタ回路について、図5〜図7を用いて説明する。
次に、この発明の第2の実施形態に係るレベルシフタ回路について、図8を用いて説明する。この実施形態は、この発明の第1スイッチ回路を設けたレベルシフタ回路の例である。
次に、この発明の第2の参考例に係るレベルシフタ回路について、図9を用いて説明する。この参考例は、第2スイッチ回路を設けたレベルシフタ回路の例である。
次に、この発明の第3の実施形態に係るレベルシフタ回路について、図10を用いて説明する。この実施形態は、この発明の第1スイッチ回路の他の例である。
次に、この発明の第4の実施形態に係るレベルシフタ回路について、図11を用いて説明する。
次に、この発明の第5の実施形態に係るレベルシフタ回路について、図12および図13を用いて説明する。
次に、この発明の第6の実施形態に係るレベルシフタ回路について、図14を用いて説明する。
110 信号変換回路
111,112,131,132,136,138 pMOSトランジスタ
113,114,133,134,135,137,139 nMOSトランジスタ
115,141,142 インバータ
116 スイッチトランジスタ
120 基準電圧生成回路
121,122 抵抗素子
130 電圧比較回路
140 ESD保護インタフェース
Claims (7)
- 第1電源ラインから供給される第1信号電圧と第2電源ラインから供給される第2信号電圧とを含む電圧信号を前段回路から入力し、前記第1信号電圧を第3電源ラインから供給される第3信号電圧に変換して後段回路に出力する信号変換回路と、
該信号変換回路内に設けられ、第1主電極が前記第2電源ラインまたは前記第3電源ラインに接続され且つ第1主電極が信号出力端に接続されたスイッチトランジスタと、
前記第2、第3電源ライン間の電位差を分圧することによって基準電圧を生成する基準電圧生成回路と、
前記第1信号電圧が前記基準電圧に達する前は前記スイッチトランジスタをオンさせ、且つ、該第1信号電圧が前記基準電圧に達すると前記スイッチトランジスタをオフさせるための制御信号を生成する電圧比較回路とを備え、
前記電圧比較回路が、
第1主電極が前記第3電源ラインに接続された第1導電型の第1トランジスタと、
第1主電極および制御電極が前記第3電源ラインに接続され且つ第2主電極が前記第1トランジスタの制御電極に接続された第1導電型の第2トランジスタと、
第1主電極が前記第2電源ラインに接続された第2導電型の第3トランジスタと、
第1主電極および制御電極が前記第2電源ラインに接続され且つ第2主電極が前記第3トランジスタの制御電極に接続された第2導電型の第4トランジスタと、
第1主電極が前記第4トランジスタの第2主電極に接続され、第2主電極が前記第2トランジスタの第2主電極に接続され且つ制御電極が前記第3電源ラインに接続された第2導電型の第5トランジスタと、
第1主電極およびバルクが前記第1トランジスタの第2主電極に接続され且つ制御電極が前記第1電源ラインに接続された第1導電型の第6トランジスタと、
第1主電極が前記第3トランジスタの第2主電極に接続され、第2主電極が前記第6トランジスタの第2主電極に接続され且つ制御電極が前記第1電源ラインに接続された第2導電型の第7トランジスタと、
第1主電極およびバルクが前記第1トランジスタの第2主電極に接続され、第2主電極が前記第5トランジスタの第2主電極に接続され、且つ、制御電極から前記基準電圧を入力する第1導電型の第8トランジスタと、
第1主電極が前記第3トランジスタの第2主電極に接続され、第2主電極が前記第8トランジスタの第2主電極に接続され且つ制御電極から前記基準電圧を入力する第2導電型の第9トランジスタと、
前記第6トランジスタの第2主電極に初段入力端が接続され且つ前記スイッチトランジスタの制御電極に最終段出力端が接続された、一段または複数段の第1インバータと、
を備えることを特徴とするレベルシフタ回路。 - 第1電源ラインから供給される第1信号電圧と第2電源ラインから供給される第2信号電圧とを含む電圧信号を前段回路から入力し、前記第1信号電圧を第3電源ラインから供給される第3信号電圧に変換して後段回路に出力する信号変換回路と、
該信号変換回路内に設けられ、第1主電極が前記第2電源ラインまたは前記3電源ラインに接続され且つ第1主電極が信号出力端に接続されたスイッチトランジスタと、
前記第2、第3電源ライン間の電位差を分圧することによって基準電圧を生成する基準電圧生成回路と、
前記第1信号電圧が前記基準電圧に達する前は前記スイッチトランジスタをオンさせ、且つ、前記第1信号電圧が前記基準電圧に達すると前記スイッチトランジスタをオフさせるための制御信号を生成する電圧比較回路とを備え、
前記電圧比較回路が、
第1主電極が前記第3電源ラインに接続された第1導電型の第1トランジスタと、
第1主電極が前記第2電源ラインに接続された第2導電型の第3トランジスタと、
第1主電極およびバルクが前記第1トランジスタの第2主電極に接続され、且つ、制御電極が前記第1電源ラインに接続された第1導電型の第6トランジスタと、
第1主電極が前記第3トランジスタの第2主電極に接続され、第2主電極が前記第6トランジスタの第2主電極に接続され、且つ、制御電極が前記第1電源ラインに接続された第2導電型の第7トランジスタと、
第1主電極が前記第1トランジスタの第2主電極に接続され、第2主電極が前記第1および第3トランジスタの制御電極に接続され、且つ、制御電極から前記基準電圧が入力される第1導電型の第8トランジスタと、
第1主電極が前記第3トランジスタの第2主電極に接続され、第2主電極が前記第8トランジスタの第2主電極に接続され、且つ、制御電極から前記基準電圧が入力される第2導電型の第9トランジスタと、
前記第6トランジスタの第2主電極に初段入力端が接続され且つ前記スイッチトランジスタの制御電極に最終段出力端が接続された、一段または複数段の第1インバータと、
を備えることを特徴とするレベルシフタ回路。 - 前記基準電圧生成回路と前記第3電源ラインとの間に設けられた第1導電型の第16トランジスタを備え、
前記制御信号と同レベルの電圧を前記第2、第5トランジスタの制御電極に供給し、且つ、
前記制御信号と逆レベルの電圧を前記第4、第16トランジスタの制御電極に供給する、
第1スイッチ回路を備えることを特徴とする請求項1に記載のレベルシフタ回路。 - 第1主電極が前記第2電源ラインに接続され、第2主電極が前記スイッチトランジスタの制御電極に接続され、且つ、制御電極が前記第1電源ラインに接続された、第2導電型の第18トランジスタをさらに備えることを特徴とする請求項3に記載のレベルシフタ回路。
- 前記一段または複数段の第1インバータが、シュミットインバータを含むことを特徴とする請求項1〜3の何れかに記載のレベルシフタ回路。
- 複数個の前記信号変換回路と、
これらの信号変換回路ごとに設けられた複数個の前記スイッチトランジスタと、
それぞれの前記スイッチトランジスタに共通の前記制御信号を供給する1個の前記電圧比較回路と、
該電圧比較回路に基準電圧を供給する1個の基準電圧生成回路と、
を備えることを特徴とする請求項1〜5のいずれかに記載のレベルシフタ回路。 - 前記前段回路および前記後段回路と同一の半導体チップ上に形成されたことを特徴とする請求項1〜6のいずれかに記載のレベルシフタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251168A JP5191196B2 (ja) | 2007-09-27 | 2007-09-27 | レベルシフタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251168A JP5191196B2 (ja) | 2007-09-27 | 2007-09-27 | レベルシフタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081805A JP2009081805A (ja) | 2009-04-16 |
JP5191196B2 true JP5191196B2 (ja) | 2013-04-24 |
Family
ID=40656210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251168A Active JP5191196B2 (ja) | 2007-09-27 | 2007-09-27 | レベルシフタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5191196B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5389762B2 (ja) * | 2010-09-30 | 2014-01-15 | パナソニック株式会社 | レベルシフト回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315931A (ja) * | 1991-11-13 | 1993-11-26 | Nec Corp | レベルシフト回路 |
JP2848106B2 (ja) * | 1992-03-30 | 1999-01-20 | 日本電気株式会社 | リセット回路 |
JP2001144600A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 多電源対応の半導体集積回路用入出力バッファ |
JP4187430B2 (ja) * | 2001-08-24 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
JP3988572B2 (ja) * | 2002-08-06 | 2007-10-10 | ソニー株式会社 | データ出力回路とそれを備えた集積回路 |
JP3884439B2 (ja) * | 2004-03-02 | 2007-02-21 | 株式会社東芝 | 半導体装置 |
JP4492852B2 (ja) * | 2004-03-30 | 2010-06-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4502190B2 (ja) * | 2004-06-08 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | レベルシフタ、レベル変換回路及び半導体集積回路 |
-
2007
- 2007-09-27 JP JP2007251168A patent/JP5191196B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009081805A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504108B2 (ja) | リセット回路 | |
JP5315026B2 (ja) | 半導体装置 | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
TWI577133B (zh) | 輸出/輸入電路 | |
US20140078624A1 (en) | Semiconductor integrated circuit with esd protection circuit | |
JP2010004093A (ja) | 出力駆動回路 | |
JP2011139403A (ja) | 電力供給制御回路 | |
US10061338B2 (en) | Semiconductor device and method of controlling thereof | |
US9209797B2 (en) | Semiconductor device | |
JP2007028897A (ja) | 出力回路装置 | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
JP3930498B2 (ja) | レベルシフト回路 | |
JP2011103607A (ja) | 入力回路 | |
JP5191196B2 (ja) | レベルシフタ回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
US10001801B2 (en) | Voltage providing circuit | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
US9473016B2 (en) | Semiconductor device and power source control method | |
US9571092B2 (en) | Cascaded high voltage switch architecture | |
JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
JP2006301840A (ja) | 信号レベル変換バススイッチ | |
JP2005086546A (ja) | レベルシフタ回路 | |
JP2007195162A (ja) | レベルシフト回路 | |
JP4147174B2 (ja) | パワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5191196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |