CN105427779B - 用于升压的装置和方法以及包含该装置的显示面板驱动器 - Google Patents

用于升压的装置和方法以及包含该装置的显示面板驱动器 Download PDF

Info

Publication number
CN105427779B
CN105427779B CN201510576452.9A CN201510576452A CN105427779B CN 105427779 B CN105427779 B CN 105427779B CN 201510576452 A CN201510576452 A CN 201510576452A CN 105427779 B CN105427779 B CN 105427779B
Authority
CN
China
Prior art keywords
power supply
supply voltage
circuit
voltage
boosting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510576452.9A
Other languages
English (en)
Other versions
CN105427779A (zh
Inventor
佐伯穣
金重健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Ltd Co
Original Assignee
Japan Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Ltd Co filed Critical Japan Ltd Co
Publication of CN105427779A publication Critical patent/CN105427779A/zh
Application granted granted Critical
Publication of CN105427779B publication Critical patent/CN105427779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

一种集成电路装置基于在参考电源电压被提供之前的另一个电源电压来升高将要基于参考电源电压所升高的输出电压。

Description

用于升压的装置和方法以及包含该装置的显示面板驱动器
技术领域
本发明涉及集成电路装置、显示面板驱动器、显示设备和升压方法，以及特别涉及具有电荷泵电路的集成电路、显示面板驱动器、显示设备和升压方法。
背景技术
提供给驱动器IC(集成电路)以用于驱动显示设备的正侧栅极电源电压BGH和负侧栅极电源电压VGL由升压电路基于参考电源电压VCI来生成。图1是示出常规驱动器IC的配置的一部分的框图。图1所示的驱动器IC包含基于参考电源电压VCI1来生成正侧栅极电源电压VGH的升压电路101以及生成正侧参考电源电压VCI1的VCI电源102。升压电路101和VCI电源102均响应控制信号SEQ_ON而启动。具体来说，如图2所示，参考电源电压VCI1的生成(升压)以及正侧栅极电源电压VGH的升压与控制信号SEQ_ON的有效沿同步开始。
例如，如图3所示，升压电路101提供有电荷泵电路，其具有升压开关SW11至SW14以及电容C1和C2。升压开关SW11至SW14的每个通过如图4所示的传输门来例示。详细来说，升压开关SW11至SW14的每个提供有具有与结点N1连接的源极的P沟道晶体管MP1以及具有与结点N2连接的漏极的N沟道晶体管MN1。传输门按照提供给P沟道晶体管MP1的栅极的时钟信号CLK以及提供给N沟道晶体管MN1的栅极的时钟信号CLKB来控制结点N1与结点N2之间的电连接。
图3所示的电荷泵电路通过经过升压开关SW11至SW14的开关操作对电容C1和C2进行充电和放电来输出提供给结点N11的两倍于参考电源电压VCI1的电压，作为正侧栅极电源电压VGH。
正侧栅极电源电压VGH被提供给栅极驱动电路(未示出)，并且用作正侧电源电压来驱动显示面板的栅极线。
引文列表
[专利文献1]JP 2008-277832A
发明内容
期望配置图3所示的升压开关SW11至SW14的每个的P沟道晶体管MP1和N沟道晶体管NM1是在相同衬底上集成的MOS晶体管。在这种情况下，P沟道晶体管MP1的背栅极与结点N10连接，通过在P型衬底上形成的N阱向结点N10提供正侧栅极电源电压VGH。
一般来说，VCI电源102通过调节器来生成参考电源电压VCI1。因此，参考电源电压VCI1比通过电荷泵电路40的正侧栅极电源电压VGH更快地升高到预定电压。在这种情况下，如图2所示，当升压电路101和VCI电源102同时启动时，存在如下情况：对于从启动时间t1至时间t2的周期，参考电源电压VCI1超过正侧栅极电源电压VGH。这时，在P沟道晶体管MP1中，因为背栅极的电压变成比与结点N11(其被提供参考电源电压VCI1)连接的P型扩散层要低，所以寄生PNP双极晶体管导通，以引起闩锁效应。当闩锁效应发生时，无法输出预期正侧栅极电源电压VGH，使得不可能正常驱动显示设备。
为了防止在启动时发生的闩锁效应，肖特基势垒二极管设置在结点N11与结点N10之间。通过肖特基势垒二极管在结点N11与结点N10之间给予偏压，以使结点N11与结点N10之间的电压差为最小，使得防止寄生晶体管的导通。但是，当设置肖特基势垒二极管时，外部部件增加，使得安装面积增加。
JP 2008-277832A(专利文献1)中公开一种没有使用肖特基势垒二极管、防止在驱动器IC的启动时的闩锁效应的技术。专利文献1中公开的电荷泵电路具有闩锁效应防止段(N沟道晶体管)，其通过将升压开关的衬底电压升高到地电压直到正侧栅极电源电压VGH呈现预定值，防止了闩锁效应。在这种情况下，直到正侧栅极电源电压VGH升高到预定值为止，负侧栅极电源电压VGL通过闩锁效应防止段升高到地电压。
本发明的一个目的是提供集成电路装置、显示面板驱动器、显示设备以及集成电路装置的操作方法，其中能够在升压操作开始时防止闩锁效应。
本发明的集成电路装置通过在参考电源电压被提供之前使用另一个电源电压，来升高将要基于参考电源电压所升高的输出电压。
本发明的集成电路装置能够合乎需要地用作驱动显示面板的驱动器IC。
按照本发明，能够在升压操作开始时防止闩锁效应。
附图说明
图1是示出常规驱动器IC的配置的一部分的框图。
图2是示出由常规驱动器IC进行的启动操作的示例的时序图。
图3是示出电荷泵电路的配置的示例的简图。
图4是示出设置在电荷泵电路中的升压开关的配置的示例的简图。
图5是示出第一和第三实施例中的显示设备的配置的示例的简图。
图6是示出第一和第三实施例中、设置在集成电路装置中的升压电路和预充电电路的配置的示例的简图。
图7是示出第一实施例中的预充电电路的配置的示例的简图。
图8是示出第一和第二实施例中的电源电压的提供定时的示例的时序图。
图9是示出第一和第二实施例中的驱动器IC的启动操作的示例的时序图。
图10是示出按照本发明的第二和第四实施例的显示设备的配置的示例的简图。
图11是示出第二和第四实施例中、设置在集成电路装置中的升压电路和预充电电路的配置的示例的简图。
图12是示出第二实施例中的预充电电路的配置的示例的简图。
图13是示出电荷泵电路的配置的另一个示例的简图。
图14是示出第三实施例中的预充电电路的配置的示例的简图。
图15是示出第三和第四实施例中的电源电压的提供定时的示例的时序图。
图16是示出第三和第四实施例中的驱动器IC的启动操作的示例的时序图。
图17是示出第四实施例中的预充电电路的配置的示例的简图。
具体实施方式
下面将参照附图来描述本发明的实施例。附图中，相同或相似参考标号示出相同或相似组件。下面将使用加载到用于驱动显示面板的驱动器IC上的集成电路装置作为示例来描述按照本发明的集成电路装置的细节。
(概述)
按照本发明的集成电路装置具有生成作为输出电压的栅极电源电压的升压电路以及预充电电路。升压电路通过使用升压开关的升压操作将栅极电源电压升高到预定电压，其中栅极电源电压被提供给背栅极。预充电电路在参考电源电压被提供给升压电路之前通过使用另一个电源电压(其与参考电源电压是不同的)对结点(计划对其提供栅极电源电压)进行预充电。因此，在执行升压操作的升压开关中，背栅极与扩散层(对其提供参考电源电压)之间的电压差不超过寄生晶体管的工作电压，使得能够防止闩锁效应的发生。
[第一实施例]
在第一实施例中，向升压电路提供参考电源电压VCI1以及对结点(对其提供正侧栅极电源电压VGH(称作输出电压))的预充电操作按照来自逻辑电路(控制信号生成电路)的控制信号来控制。下面参照图5至图9，将描述按照本发明的第一实施例的显示设备。
(显示设备的配置)
图5是示出第一实施例中的显示设备100的配置的示例的简图。参照图5，显示设备100具有驱动器IC 1和显示面板2。驱动器IC 1具有驱动显示面板2的栅极线(未示出)的栅极驱动电路15以及驱动源极线(未示出)的源极驱动电路16。详细来说，驱动器IC 1具有逻辑电源电路11、控制信号生成电路12、模拟电源电路13、升压电路14、栅极驱动电路15、源极驱动电路16和预充电电路17。期望逻辑电源电路11、控制信号生成电路12、模拟电源电路13、升压电路14、栅极驱动电路15、源极驱动电路16和预充电电路17集成在一个芯片上。
逻辑电源电路11按照逻辑电源电压VDDI(其从外部电源(未示出)来提供)来生成逻辑电源电压VDD。控制信号生成电路12是按照逻辑电源电压VDD进行操作的逻辑电路。控制信号生成电路12生成信号120至124，每个控制信号规定驱动器IC 1中的组件的操作定时。例如，控制信号生成电路12向模拟电源电路13输出控制信号120，以控制模拟电源电路13的启动定时。控制信号生成电路12向栅极驱动电路15输出控制信号121，以控制栅极驱动电路15的栅驱动操作的定时。控制信号生成电路12向源极驱动电路16输出控制信号122，以控制源极驱动电路16的源驱动操作的定时。控制信号生成电路12向升压电路14输出控制信号123，以控制升压电路14的启动和升压操作。控制信号生成电路12向预充电电路17输出控制信号124，以控制预充电电路17的启动和预充电操作。
模拟电源电路13基于从外部电源所提供的模拟电源电压VSP和VSN来生成参考电源电压VCI1和VCI2。参照图6，模拟电源电路13按照包含控制信号SEQ_DC2的控制信号120来生成参考电源电压VCI1和VCI2。详细来说，模拟电源电路13具有调节器(未示出)，其以按照控制信号SEQ_DC2的定时开始生成参考电源电压VCI1和VCI2。例如，模拟电源电路13包括：正侧电压调节器(未示出)，其从正侧模拟电源电压VSP来生成正参考电源电压VCI1(例如6V)；以及负侧电压调节器(未示出)，其从负侧模拟电源电压VSN来生成负侧参考电源电压VCI2(例如-6 V)。模拟电源电路13可设置在驱动器IC 1外部。在这种情况下，期望参考电源电压VCI1和VCI2在稍后将要描述的预定定时提供给升压电路14。
升压电路14输出通过升高参考电源电压VCI1所生成的正侧栅极电源电压VGH，并且输出通过负向升高参考电源电压VCI2所生成的负侧栅极电源电压VGL。详细来说，参照图6，第一实施例中的升压电路14的升压操作按照时钟信号CLK和CLKB以及包含控制信号SEQ_DC2的控制信号123来控制。
更详细来说，升压电路14具有电荷泵电路40，其通过升高参考电源电压VCI1来生成正侧栅极电源电压VGH(参照图3和图4)。参照图3，电荷泵电路40具有升压开关SW11至SW14以及电容C1和C2。详细来说，升压开关SW11和升压开关SW12串联连接在结点N11(向其提供参考电源电压VCI1)与结点N10之间。升压开关SW13和升压开关SW14串联连接在结点N11与地结点N12之间。电容C1连接在升压开关SW11和升压开关SW12间的结点与升压开关SW13和升压开关SW14间的结点之间。另外，电容C2连接在结点N10与地结点N12之间。升压开关SW11至SW14通过图4所示的传输门来例示，以及开关操作基于从控制信号生成电路12所提供的时钟信号CLK和CLKB来控制。在这里，具有与提供给升压开关SW11和SW14的P沟道晶体管MP1(N沟道晶体管)的时钟信号CLK(CLKB)相反的逻辑值的时钟信号CLKB(CLK)被提供给升压开关SW12和SW13的P沟道晶体管MP1(N沟道晶体管)。另外，电荷泵电路40的操作开始和操作结束基于来自控制信号生成电路12的控制信号SEQ_DC2来控制。例如，当控制信号SEQ_DC2处于低电平时，电荷泵电路40不操作，而当它处于高电平时，电荷泵电路40执行升压操作。
电荷泵电路40通过经过升压开关SW11至SW14的开关操作对电容C1和C2进行充电和放电来向结点N10输出提供给结点N11的参考电源电压VCI1的两倍的电压，作为正侧栅极电源电压VGH。注意，图3中，作为示例描述了将电压升高到两倍的电荷泵电路40，但是升压的倍数能够可选地通过改变升压开关和电容的连接数量来改变。
虽然省略详细配置的描述，但是升压电路14具有一般电荷泵电路，其通过执行对参考电源电压VCI2的降压操作(负向升压操作)来生成负侧栅极电源电压VGL。例如，生成负侧栅极电源电压VGL的电荷泵电路具有与图13所示电荷泵50相似的配置。但是，虽然图13中未示出，然而负侧模拟电源电压VSN经过沿正向连接的二极管来提供给结点N20。注意，图13中，例示将电压负向升高两倍的电荷泵电路50，但是有可能可选地改变升压开关与电容之间的连接数量。
栅极驱动电路15基于正侧栅极电源电压VGH和负侧栅极电源电压VGL来生成栅极线驱动信号150以用于驱动显示面板2的栅极线(未示出)。这时，待驱动栅极线的选择、驱动定时等基于控制信号121来控制。
源极驱动电路16基于模拟电源电压VSP和VSN来生成源极线驱动信号160以用于驱动显示面板2的源极线(未示出)。这时，待驱动源极线的选择、驱动定时等基于控制信号122来控制。
栅极驱动电路15和源极驱动电路16的特定配置和操作与一般栅极驱动电路和源极驱动电路是相同的。
第一实施例中的预充电电路17在参考电源电压VCI1被提供给升压电路14之前基于按照正侧模拟电源电压VSP所确定的预充电电压VPC1来升高正侧栅极电源电压VGH。
参照图6，在第一实施例中，预充电电压VPC1向结点N10的提供操作(正侧栅极电源电压VGH)按照包含控制信号SEQ_ON和控制信号VGIN1的控制信号124来控制。
图7是示出第一实施例的预充电电路17的配置的示例的简图。参照图7，第一实施例的预充电电路17具有逆变器INV10、CMOS电路71和预充电控制开关72。逆变器INV10连接在结点N30(对其提供控制信号SEQ_ON)与结点N31(其作为CMOS电路71的输入)之间。通过P沟道MOS晶体管来例示的P沟道晶体管MP20适合作为本实施例的预充电控制开关72。P沟道晶体管MP20连接在结点N32(其作为CMOS电路71的输出)与结点N10(对其提供正侧栅极电源电压VGH)之间。将控制信号VGIN1提供给P沟道晶体管MP20的栅极。CMOS电路71包括具有与结点N33(对其提供正侧模拟电源电压VSP)连接的源极的P沟道晶体管MP10以及具有与地电压的结点N34连接的源极的N沟道晶体管MN10。P沟道晶体管MP10的栅极和N沟道晶体管MN10的栅极共同与结点N31连接，以及其漏极共同与结点N32连接。
当控制信号SEQ_ON的逻辑电平转变成高电平时，CMOS电路71向结点N32提供模拟电源电压VSP。因此，结点N32的电压VSPIN上升到模拟电源电压VSP。对于上述操作周期，P沟道晶体管MP20响应低电平的控制信号VGIN1的提供而导通，使得结点N32的电压VSPIN作为预充电电压VPC1来提供给结点N10。因此，结点N10的电压(正侧栅极电源电压VGH)上升到模拟电源电压VSP。也就是说，预充电电路17在控制信号SEQ_ON处于高电平并且控制信号VGIN1处于低电平的同时向结点N10提供预充电电压VPC1，使得正侧栅极电源电压VGH被升高(预充电)。
对结点N10的预充电周期(正侧栅极电源电压VGH)基于控制信号VGIN1来控制。详细来说，当控制信号VGIN1转变成高电平时，P沟道晶体管MP20截止，以阻断向结点N10提供预充电电压VPC1。
这样，预充电电路17能够对基于控制信号SEQ_ON和控制信号VGIN1所确定的周期将结点N10的电压(正侧栅极电源电压VGH)升高(或者对结点10进行预充电)到预定电压(例如模拟电源电压VSP)。注意，本实施例中的预充电周期由控制信号生成电路12来设置。
在上述配置中，通过适当控制从外部电源(未示出)的电源电压以及控制信号120、123和124提供定时，能够防止参考电源电压VCI1在驱动器IC 1的启动时超过正侧栅极电源电压VGH。下面将详细描述在驱动器IC 1的启动定时处的电源电压的提供定时以及正侧栅极电源电压VGH的升压操作的控制。
(电源电压的提供定时和正侧栅极电源电压VGH的升压操作)
图8是示出第一实施例中的电源电压的提供定时的示例的时序图。图9也是示出第一实施例中的驱动器IC的启动操作的示例的时序图。
参照图8，逻辑电源电压VDDI、模拟电源电压VSP和VSN在时间t1从外部电源(未示出)来提供。在这种情况下，负侧栅极电源电压VGL按照负侧模拟电源电压VSN的降低而降低。虽然省略这种情况下的详细描述，但是第一实施例中的负侧电荷泵电路具有与图13所示电荷泵电路50相似的配置，以及负侧模拟电源电压VSN经过二极管(未示出)提供给结点N20。因此，在时间t1，负侧栅极电源电压VGL降低。另外，通过逻辑电源电压VDDI的提供，逻辑电源电压VDD产生预期电压，并且控制信号生成电路12开始操作。
在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且然后经过了足够时间之后，在时间t2对正侧栅极电源电压VGH进行预充电。参照图9，控制信号SEQ_ON在时间t2转变成高电平，以及CMOS电路71的输出结点(结点N32)处的电压VSPIN基于正侧模拟电源电压VSP上升。这时，因为控制信号VGIN1固定到低电平，所以升压电路14的正侧输出结点(结点N10)(正侧栅极电源电压VGH)基于按照电压VSPIN的预充电电压VPC1来升高。另外，在时间t2，因为控制信号SEQ_DC2的逻辑电平固定到低电平，所以参考电源电压VCI1没有提供给升压电路14，并且升压电路14没有执行升压操作，如图8所示。
随后，在时间t3(此时正侧栅极电源电压VGH升高到高达与模拟电源电压VSP基本上相同的电压)，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI1开始被提供给升压电路14，并且升压电路14开始升压操作。另一方面，在与控制信号SEQ_DC2转变成高电平几乎同时或之后，控制信号VGIN1转变成高电平。因此，预充电控制开关72(P沟道晶体管MP20)截止，以及由预充电电路17对正侧栅极电源电压VGH的升压操作(预充电操作)结束。
自时间t3以后，通过升压电路14进行的升压操作，正侧栅极电源电压VGH升高到预定电压(例如15 V)。另外，参照图8，在时间t4，当正侧栅极电源电压VGH在预定电压变稳定时，与通常的升压电路相似，负侧栅极电源电压VGL负向升高到预定电压(例如-15V)。
在本实施例中，参考电源电压VCI1的提供对时间t2至时间t3的周期没有执行，但是正侧栅极电源电压VGH升高到预定电压(在这种情况下为正侧模拟电源电压VSP(例如6V))。因此，即使具有短上升时间的参考电源电压VCI1在时间t3开始被提供，参考电源电压VCI1也从不超过正侧栅极电源电压VGH。因此，寄生晶体管在升压电路14的开关SW11至SW14中从未导通，使得能够抑制闩锁效应的发生。
[第二实施例]
在第二实施例中，向升压电路14提供参考电源电压VCI1以及对结点N10(对其提供正侧栅极电源电压VGH(又称作输出电压))的预充电操作按照由预充电电路17所生成的控制信号来控制。下面参照图8和图9至图12，将描述按照本发明的第二实施例的显示设备100。
(显示设备的配置)
图10是示出第二实施例中的显示设备100的配置的示例的简图。参照图10，显示设备100具有驱动器IC 1和显示面板2。第二实施例与第一实施例的不同之处在于：参考电源电压VCI1的生成和升压电路14的升压操作由预充电电路17来控制。除了这个不同方面之外的配置与第一实施例的配置是相同的。下面将描述与第一实施例的差别。
参照图11，第二实施例中的升压电路14的升压操作按照包含时钟信号CLK和CLKB的控制信号123以及从预充电电路17输出的控制信号SEQ_DC2来控制。
第二实施例中的预充电电路17在参考电源电压VCI1被提供给升压电路14之前基于预充电电压VPC1来升高结点N10(计划对其提供正侧栅极电源电压VGH)的电压。详细来说，参照图11，在第二实施例中，预充电电压VPC1向结点N10的提供操作按照包含控制信号SEQ_ON的控制信号124来控制。
图12是示出第二实施例中的预充电电路17的配置的示例的简图。参照图12，第二实施例中的预充电电路17具有逆变器INV10、CMOS电路71、预充电控制开关72、比较器CMP1以及电平移位器LS1和LS2。逆变器INV10连接在结点N30(对其提供控制信号SEQ_ON)与结点N31(其作为CMOS电路71的输入)之间。作为本实施例中的预充电控制开关72，例示为P沟道MOS晶体管的P沟道晶体管MP20是适当的，并且连接在结点N32(其作为CMOS电路71的输出)与结点N10(对其提供正侧栅极电源电压VGH)之间。将控制信号VGIN1提供给P沟道晶体管MP20的栅极。CMOS电路71包括具有与结点N33(对其提供正侧模拟电源电压VSP)连接的源极的P沟道晶体管MP10以及具有与地电压的结点N34连接的源极的N沟道晶体管MN10。P沟道晶体管MP10的栅极和N沟道晶体管MN10的栅极共同与结点N31连接，以及各漏极共同与结点N32连接。
结点N32(CMOS电路71的输出)与比较器CMP1的非反向输入端子连接，并且经过预充电控制开关72(P沟道晶体管MP20)与结点N10连接。结点N33与比较器CMP1的反向输入端子连接。比较器CMP1的输出端子与电平移位器LS1和LS2的输入端子连接。电平移位器LS1的输出端子经过结点N40与模拟电源电路13和升压电路14连接(参照图11和图12)。电平移位器LS2的输出端子与预充电控制开关72的控制结点(在这种情况下为P沟道晶体管MP20的栅极)连接。
比较器CMP1向电平移位器LS1和LS2输出按照提供给结点N33的模拟电源电压VSP与提供给结点N32的电压VSPIN之间的比较结果所确定的逻辑电平的信号。电平移位器LS1将比较器CMP1的输出信号电平从模拟电源电压电平(VSP)移位到逻辑电源电压电平(VDD)，并且将它作为控制信号SEQ_DC2来输出。电平移位器LS2将比较器CMP1的输出信号电平从模拟电源电压电平(VSP)移位到栅极电源电压电平(VGH-VGL)，并且将它作为控制信号VGIN1来输出。
当控制信号SEQ_ON的逻辑电平转变成高电平时，CMOS电路71向结点N32提供模拟电源电压VSP。因此，结点N32处的电压VSPIN上升到模拟电源电压VSP。当电压VSPIN小于正侧模拟电源电压VSP时，比较器CMP1输出低电平的信号。具体来说，当电压VSPIN小于通过从正侧模拟电源电压VSP中减去偏移电压(例如VSP – 100 mV)所得到的电压时，比较器CMP1输出低电平的信号。这时，从电平移位器LS2所输出的控制信号VGIN1处于低电平，使得P沟道晶体管MP20导通。因此，结点N32的电压VSPIN作为预充电电压VPC1来提供给结点N10，以及结点N10的电压(正侧栅极电源电压VGH)上升到模拟电源电压VSP。另一方面，从电平移位器LS1所输出的控制信号SEQ_DC2设置成低电平，以停止由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14的升压操作(或者阻止操作开始)。
当电压VSPIN变成大于正侧模拟电源电压VSP时，比较器CMP1输出高电平的信号。具体来说，当电压VSPIN大于通过从正侧模拟电源电压VSP中减去偏移电压(例如VSP – 100mV)所得到的电压时，比较器CMP1输出高电平的信号。这时，从电平移位器LS2所输出的控制信号VGIN1设置成高电平，使得P沟道晶体管MP20截止。因此，阻断预充电电压VPC1向结点N10的提供。另一方面，从电平移位器LS1所输出的控制信号SEQ_DC2设置成高电平，使得执行由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14的升压操作。
也就是说，在本实施例中，预充电电路17将预充电电压VPC1提供给结点N10，以升高正侧栅极电源电压VGH(预充电)，与第一实施例相似，同时控制信号SEQ_ON处于高电平而控制信号VGIN1处于低电平。另外，在第二实施例中，结点N32的电压VSPIN差不多等于模拟电源电压VSP，其被反馈给控制信号SEQ_DC2(参考电源电压VCI1的生成操作以及升压电路14的升压操作的控制)。因此，与第一实施例进行比较，不需要输出作为来自第二实施例的驱动器IC 1中的控制信号生成电路12的控制信号120和123的控制信号SEQ-DC2以及输出作为控制信号124的控制信号VGIN1(参照图6和图11)。
在上述配置中，通过适当地控制从外部电源(未示出)的电源电压以及控制信号124的提供开始的定时，能够防止参考电源电压VCI在驱动器IC 1的启动时超过正侧栅极电源电压VGH。
(电源电压的提供开始的定时和正侧栅极电源电压VGH的升压操作)
下面参照图8和图9，将详细描述在驱动器IC 1的启动时的第二实施例中的正侧栅极电源电压VGH的升压操作和电源电压的提供开始的定时。
参照图8，逻辑电源电压VDDI以及模拟电源电压VSP和VSN在时间t1从外部电源(未示出)来提供。这时，负侧栅极电源电压VGL按照负侧模拟电源电压VSN的降低来降低。另外，逻辑电源电压VDD响应逻辑电源电压VDDI的提供而达到预期电压，并且控制信号生成电路12开始操作。
在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且经过足够时间之后，在时间t2对正侧栅极电源电压VGH进行预充电。参照图9，在时间t2，控制信号SEQ_ON转变成高电平，以及CMOS电路71的输出结点(结点N32)处的电压VSPIN基于正侧模拟电源电压VSP上升。这时，因为控制信号VGIN1对于电压VSPIN低于模拟电源电压VSP的周期固定到低电平，所以升压电路14的正侧输出结点(结点N10)处的电压(正侧栅极电源电压VGH)基于按照电压VSPIN的预充电电压VPC1来升高。另外，因为控制信号SEQ_DC2对于上述操作的周期固定到低电平，所以参考电源电压VCI1没有提供给升压电路14，使得升压电路14没有执行升压操作(包含负向升压操作)，如图8所示。
随后，当正侧栅极电源电压VGH在时间t3上拉到差不多等于正侧模拟电源电压VSP的电压时，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI1开始被提供给升压电路14，使得升压电路14开始升压操作。另外，当正侧栅极电源电压VGH在时间t3上拉到正侧模拟电源电压VSP时，控制信号VGIN1转变成高电平。因此，预充电控制开关72(P沟道晶体管MP20)截止，以结束由预充电电路17对正侧栅极电源电压VGH的升压操作(预充电操作)。
自时间t3以后，通过升压电路14进行的升压操作，正侧栅极电源电压VGH升高到预定电压(例如15 V)。另外，参照图8，与一般升压电路相似，铡侧栅极电源电压VGL在时间t4(此时正侧栅极电源电压VGH在预定电压变稳定)负向升高到预定电压(例如-15V)。
在本实施例中，虽然参考电源电压VCI1的提供在从时间t2至时间t3的周期期间没有执行，但是正侧栅极电源电压VGH升高到预定电压(在这种情况下为正侧模拟电源电压VSP(例如6 V))。因此，即使具有短上升时间的参考电源电压VCI1在时间t3开始被提供，参考电源电压VCI1也从不超过正侧栅极电源电压VGH。因此，不存在寄生晶体管在升压电路14的升压开关SW11至SW14中导通的情况，由此抑制闩锁效应的生成。
另外，本实施例的预充电电路17按照正侧栅极电源电压VGH的电压电平来控制参考电源电压VCI1的生成的开始以及升压电路14的升压操作的开始。因此，来自控制信号生成电路12的控制信号SEQ_DC2和VGIN1在第一实施例中是必需的，但是在第二实施例中不是必需的。
[第三实施例]
第三实施例是第一实施例的修改示例，并且按照来自逻辑电路(控制信号生成电路12)的控制信号来控制参考电源电压VCI2向升压电路14的提供以及对结点N20(对其提供负侧栅极电源电压VGL)的预充电操作。下面参照图5、图6和图13至图16，将描述按照本发明的第三实施例的显示设备100。
(显示设备的配置)
第三实施例与第一实施例的不同之处在于：在参考电源电压VCI2的提供开始之前对负侧栅极电源电压VGL(称作输出电压)进行预充电。除了这个不同方面之外的配置与第一实施例是相同的。下面将描述与第一实施例的不同方面。
升压电路14输出通过升高参考电源电压VCI1所生成的正侧栅极电源电压VGH，并且输出通过负向升高参考电源电压VCI2所生成的负侧栅极电源电压VGL。详细来说，参照图6，第三实施例中的升压电路14的降压操作(称作负向升压操作)按照时钟信号CLK和CLKB以及包含控制信号SEQ_DC2的控制信号123来控制。
更详细来说，升压电路14包括电荷泵电路50，其通过对参考电源电压VCI2进行降压来生成负侧栅极电源电压VGL(参照图4和图13)。参照图13，电荷泵电路50具有升压开关SW21至SW24以及电容C3和C4。详细来说，升压开关SW21和升压开关SW22串联连接在结点N21(对其提供参考电源电压VCI2)与地结点N23之间，以及升压开关SW23和升压开关SW24串联连接在结点N21与结点N20之间。电容C3连接在升压开关SW21和升压开关SW22与其连接的一个结点以及升压开关SW23和升压开关SW24与其连接的一个结点之间。另外，电容C4连接在结点N20与地结点N23之间。升压开关SW21至SW24通过图4所示的传输门来例示，以及开关操作基于从控制信号生成电路12所提供的时钟信号CLK和CLKB来控制。在这里，具有与提供给升压开关SW21和升压开关SW24的P沟道晶体管MP1(N沟道晶体管)的时钟信号CLK(CLKB)的逻辑值相反的逻辑值的时钟信号CLKB(CLK)被提供给升压开关SW22和升压开关SW23的P沟道晶体管MP1(N沟道晶体管)。另外，电荷泵电路50的操作开始和操作结束通过来自控制信号生成电路12的控制信号SEQ_DC2来控制。例如，电荷泵电路50在控制信号SEQ_DC2处于低电平时不操作，而在控制信号SEQ_DC2处于高电平时执行负向升压操作。
电荷泵电路50通过经过升压开关SW21至SW24的开关操作对电容C3和C4进行充电和放电来向结点N20输出提供给结点N21的参考电源电压VCI2的两倍的电压，作为负侧栅极电源电压VGL。注意，图13作为示例示出将电压负向升高两倍的电荷泵电路50，但是负向升压操作的倍数能够可选地通过改变升压开关和电容的连接数来改变。
虽然省略了配置的详细描述，但是升压电路14具有一般电荷泵电路，其通过升高参考电源电压VCI1来生成正侧栅极电源电压VGH。例如，生成正侧栅极电源电压VGH的电荷泵电路具有与图3所示电荷泵40相同的配置。但是，虽然图3中未示出，但是正侧模拟电源电压VSP经过沿正向连接的二极管来提供给结点N10。注意，虽然图3示出升高到模拟电源电压VSP的两倍的电压的电荷泵电路40，但是升压的倍数能够可选地通过改变升压开关和电容的连接数来改变。
参照图5，在第三实施例的预充电电路17中，在参考电源电压VCI2被提供给升压电路14之前，正侧栅极电源电压VGH通过使用按照负侧模拟电源电压VSN的预充电电压来升高(图5的虚线)。
参照图6，在第三实施例中，预充电电压VPC2向结点N20的提供操作(负侧栅极电源电压VGL)按照包含控制信号SEQ_ON和控制信号VGIN2的控制信号124来控制。
图14是示出第三实施例中的预充电电路17的配置的示例的简图。参照图14，第三实施例的预充电电路17具有CMOS电路73和预充电控制开关74。通过N沟道MOS晶体管来例示的N沟道晶体管MN40适合于本实施例的预充电控制开关74。N沟道晶体管MN40连接在结点N52(其作为CMOS电路73的输出)与结点N20(对其提供负侧栅极电源电压VGL)之间。将控制信号VGIN2提供给N沟道晶体管MN40的栅极。CMOS电路73包括具有与结点N53(对其提供负侧模拟电源电压VSN)连接的源极的N沟道晶体管MN30以及具有连接到地电压的结点N54的源极的P沟道晶体管MP30。P沟道晶体管MP30的栅极和N沟道晶体管MN30的栅极共同与结点N50连接，以及各漏极共同与结点N52连接。
当控制信号SEQ_ON转变成高电平时，CMOS电路73向结点N52提供模拟电源电压VSN。因此，结点N52的电压VSNIN下降到模拟电源电压VSN。对于这个时间周期，当提供高电平的控制信号VGIN2时，N沟道晶体管MN40导通，以及结点N52的电压VSNIN作为预充电电压VPC2来提供给结点N20。因此，结点N20的电压(负侧栅极电源电压VGL)下降到模拟电源电压VSN。也就是说，当控制信号SEQ_ON处于高电平并且控制信号VGIN2处于高电平时，预充电电路17向结点N20提供预充电电压VPC2，并且负向升高(预充电)负侧栅极电源电压VGL。
对结点N20的预充电周期(负侧栅极电源电压VGL)通过控制信号VGIN2来控制。详细来说，当控制信号VGIN2转变成低电平时，N沟道晶体管MN40截止，以阻断向结点N20提供预充电电压VPC2。
这样，预充电电路17能够对基于控制信号SEQ_ON和控制信号VGIN2所确定的周期将结点N20的电压(负侧栅极电源电压VGL)降低(或者对结点20进行预充电)到预定电压(例如模拟电源电压VSN)。注意，本实施例中的预充电周期由控制信号生成电路12来设置。
在上述配置中，通过适当地控制从外部电源(未示出)的电源电压以及控制信号120、123和124的提供定时，能够防止参考电源电压VCI2在驱动器IC 1的启动时设置成低于负侧栅极电源电压VGL。下面将详细描述在驱动器IC 1的启动的时的电源电压的提供定时以及负侧栅极电源电压VGL的降压操作的提供定时。
(电源电压的提供定时和负侧栅极电源电压VGL的降压操作)
图15是示出第三实施例中的电源电压的提供定时的示例的时序图。图16也是示出第三实施例中的驱动器IC的启动操作的示例的时序图。
参照图15，逻辑电源电压VDDI以及模拟电源电压VSP和VSN在时间t1从外部电源(未示出)来提供。这时，正侧栅极电源电压VGH按照正侧模拟电源电压VSP的上升来上升。虽然在这里省略了详细描述，但是第三实施例中的正侧电荷泵电路具有与图3所示电荷泵电路40相同的配置，以及正侧模拟电源电压VSP经过二极管(未示出)来提供给结点N10。因此，在时间t1，正侧栅极电源电压VGH上升。另外，逻辑电源电压VDD随逻辑电源电压VDDI的提供而达到预期电压，以开始控制信号生成电路12的操作。
在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且然后经过了足够时间之后，在时间t2采用负电压对负侧栅极电源电压VGL进行预充电。参照图16，在时间t2，控制信号SEQ_ON转变成高电平，以及CMOS电路73的输出结点(结点N52)处的电压VSNIN基于负侧模拟电源电压VSN降低。这时，因为控制信号VGIN2固定到高电平，所以升压电路14的负侧输出结点(结点N20)(负侧栅极电源电压VGL)的电压因按照电压VSNIN的预充电电压VPC2而降低。另外，在时间t2，因为控制信号SEQ_DC2固定到低电平，所以参考电源电压VCI2没有提供给升压电路14，并且升压电路14没有执行升压操作(包含负向升压操作)，如图8所示。
随后，在时间t3，当负侧栅极电源电压VGL升高到差不多等于负侧模拟电源电压VSN的电压时，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI2开始被提供给升压电路14，以便由升压电路14开始升压操作。另一方面，与控制信号SEQ_DC2转变成高电平基本上同时或者在控制信号SEQ_DC2转变成高电平之后，控制信号VGIN2转变成低电平。这样，预充电控制开关74(N沟道晶体管MN40)截止，使得由预充电电路17对负侧栅极电源电压VGL的负向升压操作(预充电操作)结束。
自时间t3以后，通过升压电路14进行的负向升压操作，负侧栅极电源电压VGL负向升高到预定电压(例如-15 V)。另外，参照图15，在时间t4，当负侧栅极电源电压VGL稳定在预定电压时，正侧栅极电源电压VGH升高到预定电压(例如15 V)，与常用升压电路相似。
在这里，当电荷泵电路50的升压开关SW21至SW24的衬底电压VP(N沟道晶体管MN1的背栅极电压)低于负侧栅极电源电压VGL时，寄生晶体管在参考电源电压VCI2下降到低于负侧栅极电源电压VGL时进行操作以引起闩锁效应。但是，在本实施例中，参考电源电压VCI2的提供不是在自时间t2至时间t3的时段内执行的，使得负侧栅极电源电压VGL下降到预定电压(在这种情况下为负侧模拟电源电压VSN(例如-6 V))。因此，即使具有短下降时间的参考电源电压VCI2在时间t3开始被提供，参考电源电压VCI2也从不下降到低于负侧栅极电源电压VGL。因此，寄生晶体管在升压电路14的升压开关SW21至SW24中从未导通，这抑制闩锁效应的发生。
[第四实施例]
第四实施例是第二实施例的修改示例，并且向升压电路14提供参考电源电压VCI2以及对结点N20(对其提供负侧栅极电源电压VGL(又称作输出电压))的预充电操作按照由预充电电路17所生成的控制信号来控制。下面参照图10、图11、图13和图15至图17，将描述按照本发明的第四实施例的显示设备100。
(显示设备的配置)
图10是示出第四实施例中的显示设备100的配置的示例的简图。参照图14，显示设备100具有驱动器IC 1和显示面板2。第四实施例与第三实施例的不同之处在于如下方面：参考电源电压VCI2的生成和升压电路14进行的负向升压操作由预充电电路17来控制。除了这个差异点之外的配置与第三实施例的配置是相同的。下面将描述与第三实施例的差异点。
参照图11，第四实施例的升压电路14的升压操作按照包含时钟信号CLK和CLKB的控制信号123以及从预充电电路17所输出的控制信号SEQ_DC2来控制。
在参考电源电压VCI2被提供给升压电路14之前，第四实施例的预充电电路17基于预充电电压VPC2来升高结点N20(对其提供负侧栅极电源电压VGL)的电压。详细来说，参照图11，在第四实施例中，预充电电压VPC2向结点N20的提供操作按照包含控制信号SEQ_ON的控制信号124来控制。
图17是示出按照第四实施例的预充电电路17的配置的示例的简图。参照图17，第四实施例的预充电电路17具有CMOS电路73、预充电控制开关74、比较器CMP2、逆变器INV20以及电平移位器LS3和LS4。通过N沟道MOS晶体管来例示的N沟道晶体管MN40适合于本实施例的预充电控制开关74。N沟道晶体管MN40连接在结点N52(其作为CMOS电路73的输出)与结点N20(对其提供负侧栅极电源电压VGL)之间。将控制信号VGIN2提供给N沟道晶体管MN40的栅极。CMOS电路73包括具有与结点N53(对其提供负侧模拟电源电压VSN)连接的源极的N沟道晶体管MN30以及具有连接到地电压的结点N54的源极的P沟道晶体管MP30。P沟道晶体管MP30的栅极和N沟道晶体管MN30的栅极共同与结点N50连接，以及各漏极共同与结点N52连接。逆变器INV20连接在比较器CMP2的输出端子与电平移位器LS3的输入端子之间，以便使比较器CMP2的输出反向，以输出到电平移位器LS3。
结点N52(CMOS电路73的输出)与比较器CMP2的非反向输入端子连接，并且经过预充电控制开关74(N沟道晶体管MN40)与结点N20连接。结点N53与比较器CMP2的反向输入端子连接。比较器CMP2的输出端子与电平移位器LS4的输入端子连接，并且经过逆变器INV20与电平移位器LS3的输入端子连接。电平移位器LS3的输出端子经过结点N40与模拟电源电路13和升压电路14连接(参照图11和图17)。电平移位器LS4的输出端子与预充电控制开关74的控制结点(在这种情况下为N沟道晶体管MN40的栅极)连接。
比较器CMP2向电平移位器LS3和LS4输出按照提供给结点N53的模拟电源电压VSN和结点N52的电压VSNIN的比较结果的逻辑电平的信号。电平移位器LS2将比较器CMP2的输出信号电平从模拟电源电压电平(VSN)移位到逻辑电源电压电平(VDD)，并且将它作为控制信号SEQ_DC2来输出。电平移位器LS4将比较器CMP2的输出信号电平从模拟电源电压电平(VSN)移位到栅极电源电压电平(VGH-VGL)，并且将它作为控制信号VGIN2来输出。
当控制信号SEQ_ON转变成高电平时，CMOS电路73向结点N52提供模拟电源电压VSN。因此，结点N52的电压VSNIN下降到模拟电源电压VSN。当电压VSNIN大于负侧模拟电源电压VSN时，比较器CMP2输出高电平的信号。具体来说，当电压VSNIN大于通过从负侧模拟电源电压VSN中减去偏移电压(例如VSN – 100 mV)所得到的值时，比较器CMP2输出高电平的信号。这时，从电平移位器LS2所输出的控制信号VGIN2设置成高电平，以使N沟道晶体管MN40导通。因此，结点N52的电压VSNIN作为预充电电压VPC2来提供给结点N20，以及结点N20的电压(负侧栅极电源电压VGL)下降到模拟电源电压VSN。另一方面，从电平移位器LS3所输出的控制信号SEQ_DC2设置成低电平，以停止由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14进行的升压操作(或者阻止开始操作)。
当电压VSNIN变成小于负侧模拟电源电压VSN时，比较器CMP2输出低电平的信号。具体来说，当电压VSNIN小于通过从负侧模拟电源电压VSN中减去偏移电压(例如VSN – 100mV)所得到的值时，比较器CMP2输出低电平的信号。这时，从电平移位器LS4所输出的控制信号VGIN2设置成低电平，以使N沟道晶体管MN40截止。因此，阻断预充电电压VPC2向结点N20的提供。另一方面，从电平移位器LS3所输出的控制信号SEQ_DC2设置成高电平，使得执行由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14进行的升压操作。
也就是说，也在这个实施例中，预充电电路17对于控制信号SEQ_ON处于高电平并且控制信号VGIN2处于高电平的周期向结点N20提供预充电电压VPC2以及降低(预充电)负侧栅极电源电压VGL，与第三实施例相似。另外，在第四实施例中，检测结点N52的电压VSNIN变成基本上等于模拟电源电压VSN，以及这被反馈给控制信号SEQ_DC2(参考电源电压VCI2的生成操作以及升压电路14进行的降压操作的控制)。因此，与第三实施例进行比较，在第四实施例的驱动器IC 1中，不需要输出作为控制信号120和123的控制信号SEQ-DC2以及输出作为来自控制信号生成电路12的控制信号124的控制信号VGIN1(参照图6和图11)。
在上述配置中，通过适当地控制从外部电源(未示出)的电源电压以及控制信号124的提供定时，能够防止参考电源电压VCI2在驱动器IC 1的启动时超过负侧栅极电源电压VGL。
(电源电压的提供定时和正侧栅极电源电压VGH的升压操作)
下面参照图15和图16，将详细描述在第四实施例中、在驱动器IC 1的启动时的电源电压的提供定时和负侧栅极电源电压VGL的升压操作。
参照图15，逻辑电源电压VDDI以及模拟电源电压VSP和VSN在时间t1从外部电源(未示出)来提供。这时，正侧栅极电源电压VGH按照正侧模拟电源电压VSP的降低来上升。另外，逻辑电源电压VDD随逻辑电源电压VDDI的提供而达到预期电压，以开始控制信号生成电路12。
在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且然后经过了足够时间的时间t2对负侧栅极电源电压VGL进行预充电。参照图16，在时间t2，控制信号SEQ_ON转变成高电平，以及CMOS电路73的输出结点(结点N52)处的电压VSNIN基于负侧模拟电源电压VSN来降低。这时，因为控制信号VGIN2在电压VSNIN超过模拟电源电压VSN的同时固定到高电平，所以升压电路14的负侧输出结点(结点N20)处的电压(负侧栅极电源电压VGL)基于按照电压VSNIN的预充电电压VPC2来降低。另外，对这个操作的周期，因为控制信号SEQ_DC2固定到低电平，所以参考电源电压VCI2没有提供给升压电路14，并且升压电路14没有执行升压操作(包含负向升压操作)，如图15所示。
随后，在时间t3，当负侧栅极电源电压VGL降低到基本上等于负侧模拟电源电压VSN的电压时，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI2开始被提供给升压电路14，使得升压电路14开始升压操作。另外，在时间t3，当负侧栅极电源电压VGL降低到基本上等于负侧模拟电源电压VSN的电压时，控制信号VGIN2转变成低电平。因此，预充电控制开关74(N沟道晶体管MN40)截止，以及由预充电电路17对负侧栅极电源电压VGL的负向升压操作(预充电)结束。
自时间t3以后，通过升压电路14进行的升压操作，负侧栅极电源电压VGL升高到预定电压(例如-15 V)。另外，参照图15，在负侧栅极电源电压VGL稳定在预定电压时的时间t4，与常用升压电路相似，正侧栅极电源电压VGH负向升高到预定电压(例如15 V)。
在本实施例中，虽然参考电源电压VCI2的提供对于从时间t2至时间t3的周期没有执行，但是负侧栅极电源电压VGL降低到预定电压(在这种情况下为负侧模拟电源电压VSN(例如-6 V))。因此，即使具有短下降时间的参考电源电压VCI2在时间t3开始被提供，参考电源电压VCI2也从不下降到低于负侧栅极电源电压VGL。因此，当升压电路14中的升压开关SW21至SW24的衬底电压VP低于负侧栅极电源电压VGL时，不存在升压开关SW21至SW24的寄生晶体管导通的情况，使得抑制闩锁效应的发生。
另外，本实施例中的预充电电路17按照负侧栅极电源电压VGL的电压电平来控制参考电源电压VCI2的生成开始以及升压电路14的升压操作的开始。因此，在第三实施例中是必要的、来自控制信号生成电路12的控制信号SEQ_DC2和VGIN2变为不需要。
如上所述，按照本发明，不需要外部元件、例如肖特基势垒二极管，因为在驱动器IC 1中加载的内部电路的启动时能够防止升压电路的闩锁效应。因此，有可能防止在驱动器IC的启动时的闩锁效应的发生，同时抑制安装面积和成本的增加。
另外，因为正侧栅极电源电压VGH的升压操作或者负侧栅极电源电压VGL的负向升压操作通过使用在参考电源电压VCI1和VCI2的提供之前从外部电源所提供的模拟电源电压VSP或模拟电源电压VSN来执行，所以一直到栅极电源电压VGH和VGL在预期值变稳定之前所需的时间能够减少到比常规技术要短。
此外，在本发明中，当在栅极电源电压VGH和VGL其中之一(例如正侧栅极电源电压VGH)的升压操作的开始时间处防止闩锁效应时，另一个(例如负侧栅极电源电压VGL)能够如同常规操作中一样来升高。也就是说，按照本发明，足以将用于防止闩锁效应的上述配置结合到栅极电源电压VGH和VGL之一中，并且不需要改变用于控制另一个的配置。
以上详细描述了本发明的实施例。但是，本发明并不局限于上述实施例的特定配置，以及在没有背离本发明的主旨的范围中的修改包含在本发明中。例如，在上述实施例中，参考电源电压VCI1和VCI2由作为内部电路的模拟电源电路13来生成。但是，它们可从外部电源来提供。在这种情况下，参考电源电压VCI1和VCI2的提供定时必须处于上述定时。
另外，在上述实施例中，例示用于驱动显示面板2的驱动器IC的集成电路装置，但是本发明并不局限于此。如果升压操作(包含负向升压操作)在参考电源电压的提供之前执行并且在升压操作的开始时能够防止闩锁效应，则本发明能够适用于另一个设备(例如驱动存储器单元的驱动器IC)。

Claims (11)

1.一种集成电路装置，包括：
升压电路，配置成基于参考电源电压来升高输出电压；以及
预充电电路，配置成在所述参考电源电压被提供给所述升压电路之前基于另一个电源电压来升高所述输出电压，
其中所述升压电路通过对其背栅极提供所述输出电压的晶体管的开关操作来升高所述输出电压；
其中，所述预充电电路包括预充电控制开关，其配置成基于第一控制信号来控制对其提供所述输出电压的第一结点和对其提供另一个电源电压的第二结点的连接，以及
其中所述预充电控制开关在所述参考电源电压被提供给所述升压电路之前连接所述第一结点和所述第二结点。
2.如权利要求1所述的集成电路装置，还包括：
控制信号生成电路，配置成向所述预充电电路输出所述第一控制信号，并且向所述升压电路输出第二控制信号，
其中由所述升压电路对所述输出电压的升压操作基于所述第二控制信号来控制。
3.如权利要求1所述的集成电路装置，其中，所述预充电电路输出基于所述输出电压和提供给所述第二结点的电压的比较结果所确定的逻辑电平的所述第一控制信号和第二控制信号，以及
其中由所述升压电路对所述输出电压的升压操作基于所述第二控制信号来控制。
4.如权利要求2所述的集成电路装置，还包括：
电源电路，配置成生成所述参考电源电压，以输出到所述升压电路，
其中由所述电源电路对所述参考电源电压的生成操作基于所述第二控制信号来控制。
5.如权利要求3所述的集成电路装置，还包括：
电源电路，配置成生成所述参考电源电压，以输出到所述升压电路，
其中由所述电源电路对所述参考电源电压的生成操作基于所述第二控制信号来控制。
6.如权利要求1至4中任一项所述的集成电路装置，其中，所述预充电电路还包括配置成控制其它电源电压向所述第二结点的提供的CMOS电路。
7.一种显示面板驱动器，包括：
如权利要求1至6中任一项所述的集成电路装置；以及
栅极驱动电路，配置成基于所述输出电压来生成栅极线驱动信号，以驱动所述显示面板的栅极线。
8.一种显示设备，包括：
如权利要求7所述的显示面板驱动器；以及
显示面板，具有通过所述栅极线驱动信号所驱动的所述栅极线。
9.一种升压方法，包括：
基于在参考电源电压被提供给升压电路之前所提供的另一个电源电压来升高输出电压；以及
由所述升压电路基于所述参考电源电压来升高所述输出电压，
其中所述升压电路通过对其背栅极提供所述输出电压的晶体管的开关操作来升高所述输出电压，
所述方法还包括：
基于所提供的另一个电源电压、基于所述输出电压和所述所提供的另一个电源电压的比较结果来控制所述输出电压的升压操作的开始或结束。
10.如权利要求9所述的升压方法，还包括：
基于所述参考电源电压、基于所述输出电压和所述所提供的另一个电源电压的比较结果来控制所述输出电压的升压操作的开始或结束。
11.如权利要求9所述的升压方法，还包括：
基于所述输出电压和所述所提供的另一个电源电压的比较结果来控制所述参考电源电压向所述升压电路的提供开始。
CN201510576452.9A 2014-09-11 2015-09-11 用于升压的装置和方法以及包含该装置的显示面板驱动器 Active CN105427779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-185631 2014-09-11
JP2014185631A JP6406947B2 (ja) 2014-09-11 2014-09-11 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法

Publications (2)

Publication Number Publication Date
CN105427779A CN105427779A (zh) 2016-03-23
CN105427779B true CN105427779B (zh) 2021-05-25

Family

ID=55455834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510576452.9A Active CN105427779B (zh) 2014-09-11 2015-09-11 用于升压的装置和方法以及包含该装置的显示面板驱动器

Country Status (3)

Country Link
US (1) US10014863B2 (zh)
JP (1) JP6406947B2 (zh)
CN (1) CN105427779B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215086B1 (ko) * 2014-09-16 2021-02-15 삼성디스플레이 주식회사 전압 공급 회로 및 이를 포함하는 디스플레이 장치
CN106448582A (zh) * 2016-08-16 2017-02-22 深圳天珑无线科技有限公司 一种应用于液晶模组的供电电路及液晶模组
TWI796841B (zh) * 2021-11-18 2023-03-21 友達光電股份有限公司 驅動裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538453A (zh) * 2003-04-17 2004-10-20 ���µ�����ҵ��ʽ���� 升压电源电路
CN101278225A (zh) * 2005-12-08 2008-10-01 罗姆股份有限公司 电荷泵电路，lcd驱动器ic，及电子设备
CN101627420A (zh) * 2007-03-08 2010-01-13 罗姆股份有限公司 液晶驱动装置和使用该液晶驱动装置的液晶显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210076A (ja) * 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
DE10051936B4 (de) * 2000-10-19 2004-10-14 Infineon Technologies Ag Spannungspumpe mit Einschaltsteuerung
JP2006178018A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 液晶表示駆動用半導体集積回路
KR100741471B1 (ko) * 2006-09-29 2007-07-20 삼성전자주식회사 래치-업이 발생하지 않는 부스팅 스킴
KR100866965B1 (ko) 2007-05-02 2008-11-05 삼성전자주식회사 차지 펌프 회로 및 그 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538453A (zh) * 2003-04-17 2004-10-20 ���µ�����ҵ��ʽ���� 升压电源电路
CN101278225A (zh) * 2005-12-08 2008-10-01 罗姆股份有限公司 电荷泵电路，lcd驱动器ic，及电子设备
CN101627420A (zh) * 2007-03-08 2010-01-13 罗姆股份有限公司 液晶驱动装置和使用该液晶驱动装置的液晶显示装置

Also Published As

Publication number Publication date
JP2016059222A (ja) 2016-04-21
US10014863B2 (en) 2018-07-03
CN105427779A (zh) 2016-03-23
US20160079976A1 (en) 2016-03-17
JP6406947B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
US6023187A (en) Voltage pump for integrated circuit and operating method thereof
US7667529B2 (en) Charge pump warm-up current reduction
US8045349B2 (en) Charge pump-type DC/DC converter
US6198340B1 (en) High efficiency CMOS pump circuit
US20080143401A1 (en) Charge pump circuit
US20150015323A1 (en) Charge pump circuit
US10380935B2 (en) Thin film transistor, array substrate, display panel and display device
US7808301B2 (en) Multiple-stage charge pump circuit with charge recycle circuit
JPH06261538A (ja) 高電圧チャ−ジ・ポンプ
US8963624B2 (en) Boosting circuit
CN107735740A (zh) 用于具有隔离的电平移位器的偏置电路
CN105427779B (zh) 用于升压的装置和方法以及包含该装置的显示面板驱动器
US20140307499A1 (en) Booster circuit
US5631867A (en) Semiconductor storage device requiring short time for program voltage to rise
US8421522B2 (en) High voltage generator and method of generating high voltage
JP2015142449A (ja) チャージポンプ回路
JP5211355B2 (ja) 電源回路及び携帯機器
US6812774B2 (en) Method and apparatus for generating a high voltage
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
JP2005018677A (ja) 電源回路
CN110277128B (zh) 应用于低压闪存存储器的升压电路
US7902911B2 (en) Booster circuit
US9627964B1 (en) Systems and methods for recovering voltage beyond device limits
KR101437201B1 (ko) 승압 회로
US8884645B1 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Sin Knapp Dick J Japan Contract Society

Address before: Tokyo, Japan, Japan

Applicant before: Xin Napudikesi display contract commercial firm

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant