JP2006178018A - 液晶表示駆動用半導体集積回路 - Google Patents

Abstract

【課題】 昇圧回路を有する電源回路を内蔵しＴＦＴ液晶パネルのソース線とゲート線を駆動する半導体集積回路化された液晶駆動制御装置において、外付けの容量素子および外付けの容量素子を接続するための外部端子を減らしてチップおよびこれを搭載した電子機器の小型化並びに低コスト化を図る。
【解決手段】 昇圧回路を有する電源回路を内蔵した液晶駆動制御装置内のＴＦＴ液晶パネルのソース線を駆動するための電圧を生成する昇圧回路（２３０）には外付け容量素子を有する昇圧回路を用いる一方、ゲート線を駆動するための電圧を生成する昇圧回路（２４０）には内蔵（オンチップ）の容量素子を有するチャージポンプを用いるようにした。
【選択図】 図１

Description

この発明は、電源電圧を昇圧した電圧を発生する昇圧型電源回路を内蔵した液晶表示駆動用半導体集積回路に関し、例えばＴＦＴ（薄膜トランジスタ）型液晶表示装置を駆動する液晶駆動用電源回路を内蔵した液晶表示制御用ＬＳＩ（大規模半導体集積回路）に利用して有効な技術に関する。

近年、携帯電話器やＰＤＡ（Personal Digital Assistants）などの携帯用電子機器の表示装置としては、一般に複数の表示画素が例えばマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられており、機器内部にはこの液晶パネルの表示制御を行なう半導体集積回路化された表示制御装置や液晶パネルを駆動するドライバ回路もしくはそのようなドライバ回路を内蔵した表示制御装置が搭載されている。かかる半導体集積回路化された表示制御装置は５Ｖ以下の電圧で動作可能であるのに対し、液晶パネルの表示駆動には５〜４０Ｖのような駆動電圧を必要とするため、この表示制御装置には電源電圧を昇圧して液晶パネルを駆動する電圧を発生する液晶駆動用電源回路が内蔵されていることが多い。より具体的には、６Ｖ程度の振幅を有するソース線（セグメント線）駆動電圧と、その数倍の振幅（約４０Ｖ）を有するゲート線（コモン線）駆動電圧とにより液晶パネルは駆動される。

従来、液晶駆動用電源回路には、チャージポンプなどスイッチング素子と容量素子を組み合わせた昇圧回路が使用されており、容量素子には外付けの素子が用いられることが多かった。かかる液晶駆動用電源回路に関する発明としては、例えば特許文献１に記載のものがある。
特開２００２−３１３９２５号

前記先願発明における電源回路は、セグメント線駆動電圧を生成する昇圧回路（１０）とコモン線駆動電圧を生成する昇圧回路（２０）に、それぞれ外付けの容量素子を有する一括ブースト型の昇圧回路を用いており、各昇圧回路はプリチャージ後に直列形態にされる昇圧用の容量素子をそれぞれ複数個備える。そのため、外付けの容量素子とそれらを接続する外部端子の数が多くなり、ＴＦＴ型液晶表示装置（以下、ＴＦＴ液晶パネルと称する）およびこれを駆動する液晶表示制御用半導体集積回路およびこれを搭載した電子機器の小型化並びに低コスト化を困難にするという課題がある。

なお、前記先願発明に係る特許文献１の公報においては、複数の容量素子にそれぞれ電荷をプリチャージした後に、これらの容量素子を直列形態に接続することで一気に昇圧した電圧を得るようにした昇圧回路をチャージポンプと称しているが、本明細書においては、かかる昇圧方式の回路をスイッチドキャパシタ型昇圧回路と称し、並列形態に設けられた複数の容量素子間に整流素子またはスイッチ素子を挿入して電荷の逆送を防止した状態で容量素子の反対側の端子を２相クロックで交互にたたいて電荷を後段の容量素子へ次々と転送することで段階的な昇圧を行なう昇圧回路をチャージポンプと称して、上記スイッチドキャパシタ型昇圧回路と区別する。

この発明の目的は、昇圧回路を有する電源回路を内蔵しＴＦＴ液晶パネルのソース線とゲート線を駆動する半導体集積回路化された液晶駆動制御装置において、外付けの容量素子および外付けの容量素子を接続するための外部端子を減らしてチップおよびこれを搭載した電子機器の小型化並びに低コスト化を図ることにある。

この発明の他の目的は、昇圧回路を有する電源回路を内蔵し特にＴＦＴ液晶パネルのソース線とゲート線を駆動する半導体集積回路化された液晶駆動制御装置において、低耐圧プロセスを採用可能にしてチップの低コスト化を図ることにある。

この発明のさらに他の目的は、昇圧回路を有する電源回路を内蔵し半導体集積回路化された液晶駆動制御装置において、昇圧回路の消費電力を低減するとともに出力昇圧電圧を安定化させることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、昇圧回路を有する電源回路を内蔵し特にＴＦＴ液晶パネルのソース線とゲート線を駆動する半導体集積回路化された液晶駆動制御装置において、ソース線を駆動するための電圧を生成する昇圧回路には外付け容量素子を有する昇圧回路を用いる一方、ゲート線を駆動するための電圧を生成する昇圧回路には内蔵（オンチップ）の容量素子を有するチャージポンプを用いるようにしたものである。

本発明者が検討したところによると、ＴＦＴ液晶パネルのソース線とゲート線を駆動する液晶駆動制御装置においては、ソース線を駆動するドライバの電流能力に比べてゲート線を駆動するドライバの電流能力の方がはるかに小さくて済む。そのため、ゲート線を駆動するドライバに供給する電源電圧を生成する電源回路を構成する昇圧回路には内蔵（オンチップ）の容量素子を用いても必要とされる電流を供給することができる。上記した手段によれば、ゲート線を駆動するための電圧を生成する昇圧回路には内蔵（オンチップ）の容量素子を有するチャージポンプを用いるようにしているので、必要な電流能力を担保しつつ外付けの容量素子を用いる昇圧回路に比べて外付け素子数および外部端子数を減らすことができ、それによってチップの小型化並びに低コスト化ひいてはこれを搭載した電子機器の小型化並びに低コスト化を達成することができる。

また、望ましくは、前記内蔵（オンチップ）の容量素子は、直列形態の容量素子を用いその接続点には抵抗で分圧した電圧を印加するように構成する。これにより、ひとつひとつの昇圧用の容量素子に印加される電圧を小さくすることができ、容量素子の耐圧を下げることができる。また、コンパレータや誤差アンプを備え昇圧された電圧のレベルを調整可能な電圧調整回路を有する昇圧回路においては、昇圧電圧を分圧する可変抵抗回路を出力端子側ではなく電源電圧(定電位)端子側に設ける。可変抵抗回路を出力端子側に設けた方が調整精度は高く（調整はやり易く）なるが、電源電圧端子側に設けることにより可変抵抗回路を構成するスイッチ素子の耐圧を下げることができる。

さらに、望ましくは、ゲート線を駆動するための電圧を生成する昇圧回路をチャージポンプで構成し、該チャージポンプの段数を切替え可能にして例えば表示パネルの仕様または表示モードないしは動作モードに応じてチャージポンプの段数を切り替えるようにする。これにより、チャージポンプの消費電力を減らし電力効率を向上させることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、昇圧回路を有する電源回路を内蔵しＴＦＴ液晶パネルのソース線とゲート線を駆動する半導体集積回路化された液晶駆動制御装置において、外付けの容量素子および外付けの容量素子を接続するための外部端子を減らしてチップおよびこれを搭載した電子機器の小型化並びに低コスト化を図ることができる。

また、本発明に従うと、低耐圧プロセスが採用可能になってチップの低コスト化を図ることができる。さらに、昇圧回路の消費電力を低減するとともに出力昇圧電圧を安定化させることができるという効果がある。

以下、この発明の好適な実施の形態を図面に基づいて説明する。
先ず、本発明を適用して有効な昇圧型電源回路を内蔵した液晶表示制御用半導体集積回路（液晶コントロールドライバ）２００を、図１を用いて説明する。図１は、昇圧型電源回路を内蔵した液晶コントロールドライバ２００とこのドライバにより駆動されるＴＦＴ液晶パネル３００とからなる液晶表示装置の構成を示すブロック図である。

図１において、２００はアクティブマトリックス方式で液晶パネルを駆動して表示を行なう液晶コントロールドライバＬＳＩ、３００はこの液晶コントロールドライバＬＳＩ２００により駆動されるＴＦＴ液晶パネルである。液晶コントロールドライバＬＳＩ２００は、ＴＦＴ液晶パネル３００のソース線（ソース電極）ＳＬを画像信号に応じて駆動するソースドライバ２１０、ＴＦＴ液晶パネル３００のゲート線（ゲート電極）ＧＬを順番に走査駆動するゲートドライバ２２０、ソースドライバ２１０に必要とされる駆動電圧を発生するソースドライバ用昇圧電源回路２３０、ゲートドライバ２２０に必要とされる駆動電圧を発生するゲートドライバ用昇圧電源回路２４０、液晶パネル３００に表示すべき画像データをビットマップ方式で記憶する表示用ＲＡＭ２５０、外部のマイクロプロセッサ（以下、ＭＰＵ又はＣＰＵとも言う）等からの指令に基づいてチップ内部全体を制御する制御部２６０、ソースドライバ２１０やゲートドライバ２２０の動作タイミングを与えるクロックを生成するタイミング生成回路２７０等を備え、これらの回路は単結晶シリコンのような１個の半導体チップ上に構成されている。なお、ＬＳＩ２００は、第１電位のような電源電圧Ｖccが供給される外部端子と第２電位のような接地電位が供給される外部端子とを有する。

上記ソースドライバ用昇圧電源回路２３０は、昇圧用の容量素子Ｃ１，Ｃ２……と出力電圧を安定化させる平滑容量Ｃｓ０とが外付け素子として接続され、ゲートドライバ用昇圧電源回路２４０は、平滑容量Ｃｓ１が外付け素子として接続され、昇圧用の容量素子は内蔵（オンチップ）の素子として設けられている。図示しないが、この液晶コントロールドライバ２００には、表示用ＲＡＭ２５０に対するアドレスを生成するアドレスカウンタや、表示用ＲＡＭ２５０から読み出されたデータと外部のＭＰＵ等から供給された新たな表示データとに基づいてすかし表示や重ね合わせ表示のための論理演算を行なう論理演算手段、外部のシステム制御装置としてのＭＰＵ（マイクロプロセッサ）との間の信号のやりとりを行なうインタフェース回路などが設けられている。

なお、前記制御部２６０の制御方式としては、外部のＭＰＵからコマンドコードを受けるとこのコマンドをデコードして制御信号を生成する方式や予め制御部内に複数のコマンドコードと実行するコマンドを指示するレジスタ（インデックスレジスタと称する）とを備え、ＭＰＵがインデックスレジスタに書込みを行なうことで実行するコマンドを指定して制御信号を生成する方式など任意の制御方式をとることができる。

このように構成された制御部２６０による制御によって、液晶コントロールドライバ２００は、外部のＭＰＵからの指令およびデータに基づいて上述したＴＦＴ液晶パネル３００に表示を行なう際に、表示データを表示用ＲＡＭ２５０に順次書き込んでいく描画処理を行うと共に、表示ＲＡＭ用２５０から順次表示データを読み出す読出し処理を行なってＴＦＴ液晶パネル３００のソース線ＳＬに印加する信号およびゲート線ＧＬに印加する信号をドライバ２１０，２２０により出力させることにより液晶表示が行なわれる。

図２は、本発明を適用した液晶コントロールドライバにおけるゲートドライバ用昇圧電源回路２４０の実施例を示す。ゲートドライバ用昇圧電源回路２４０は、図４に示すようなゲート駆動波形ＧＤＷの正側の昇圧電圧ＶＧＨを生成するチャージポンプ２４１、負側の昇圧電圧ＶＧＬを生成するチャージポンプ２４２、これらのチャージポンプを動作させる２相クロックを生成する共通の発振回路２４３、正側のチャージポンプ２４１により生成された昇圧電圧ＶＧＨのレベルを検出するコンパレータ２４４、負側のチャージポンプ２４２により生成された電圧昇圧電圧ＶＧＬのレベルを検出するコンパレータ２４５などにより構成されている。そして、この電源回路２４０の電圧出力端子ＶＯ１，ＶＯ２には、正側の昇圧電圧ＶＧＨを安定化させる平滑容量Ｃｓ１と負側の昇圧電圧ＶＧＬを安定化させる平滑容量Ｃｓ２が、外付け素子として接続されている。

チャージポンプ２４１には発振回路２４３からのクロックφ１，／φ１がＡＮＤゲート２４７を介して供給され、コンパレータ２４４には正側の昇圧電圧ＶＧＨを抵抗Ｒ１，Ｒ２で分圧した電圧と参照電圧Ｖrefとが入力され、昇圧電圧ＶＧＨが所定のレベル以上になるとその出力がロウレベルに変化してＡＮＤゲート２４７を閉じてクロックの供給を遮断してチャージポンプ２４１の動作を停止させる。また、チャージポンプ２４２には発振回路２４３からのクロックφ２，／φ２がＡＮＤゲート２４８を介して供給され、コンパレータ２４５には負側の昇圧電圧ＶＧＬと定電圧Ｖａとの電位差を抵抗Ｒ３，Ｒ４で分圧した電圧と参照電圧Ｖrefとが入力され、昇圧電圧ＶＧＬが所定のレベル以下になるとその出力がロウレベルに変化してＡＮＤゲート２４８を閉じてクロックの供給を遮断してチャージポンプ２４２の動作を停止させる。これにより、所望のレベルの昇圧電圧を発生させることができる。

また、コンパレータ２４４と２４５の出力はＯＲゲート２４６に入力されており、共にロウレベルになると発振回路２４３の動作を停止させる。これにより、正側と負側の両方のチャージポンプの出力が必要以上のレベルなった場合には、クロックの発生が停止されて無駄な消費電流が流れるのを防止することができるようにされている。また、コンパレータ２４４の参照電圧Ｖrefをコンパレータ２４５の参照電圧Ｖrefとして同一の定電圧（例えば２Ｖ）を用いることができるように、抵抗Ｒ１，Ｒ２の比とＲ３，Ｒ４の比と定電圧Ｖａのレベル（例えば３Ｖ）が設定されている。チャージポンプ２４１には図３（Ａ）に示すような回路が、またチャージポンプ２４２には図３(Ｂ)に示すような回路が用いられる。

これらのチャージポンプは、図５に示すように互いにハイレベル期間が重ならないように生成されるほぼ逆相のクロックφ１，／φ１（φ２，／φ２）によって直列形態に接続されたＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｑｄ１，Ｑｄ２，……が交互にオン、オフ動作され、初段の昇圧用容量素子Ｃｂ１に蓄積された電荷がＣｂ２，Ｃｂ３，……Ｃｓ１（Ｃｓ２）へ次々と転送されることにより昇圧された電圧ＶＧＨ（ＶＧＬ）が生成される。ＭＯＳトランジスタＱｄ１，Ｑｄ２，……のゲート制御電圧を生成するインバータＩＮＶ１，ＩＮＶ２，……は、それぞれ次段と前段の昇圧電圧を電源電圧として動作するように接続がなされることにより、低耐圧の素子で構成できるとともに、ＭＯＳトランジスタＱｄ１，Ｑｄ２，……がオンされるときの抵抗を比較的小さくすることができ、高効率なチャージポンプを実現することができる。

なお、図３（Ａ）， (Ｂ)に示されているチャージポンプは一例であって、本発明で使用可能なチャージポンプはこのような構成のものに限定されるものでない。例えば、上記インバータＩＮＶ１，ＩＮＶ２，……の電源電圧として次段の昇圧電圧の代わりに次々段の昇圧電圧を電源電圧として動作するように接続されたものを用いても良いし、特開２００２−０２５２８７号公報の図８に示されているようなＭＯＳトランジスタのゲート電圧を押し上げるブースト用の容量を用いたチャージポンプを使用しても良い。ただし、その場合、ブースト用の容量も昇圧用容量素子Ｃｂ１，Ｃｂ２，Ｃｂ３，……と同様、オンチップの素子を用いるのが望ましい。さらに、ＭＯＳトランジスタＱｄ１，Ｑｄ２，……のゲートを駆動するインバータもブースト用の容量も設けずに、ＭＯＳトランジスタＱｄ１，Ｑｄ２，……のゲートとドレインを結合してダイオードとして作用するように接続したもの、あるいはＭＯＳトランジスタの代わりにダイオードを用いたコンベンショナルなチャージポンプ回路を使用するようにしても良い。

図７には、上記ソースドライバ用昇圧電源回路２３０の具体的な回路構成例を示す。ＴＦＴ液晶パネルのソース線ＳＬとゲート線ＧＬに印加される電圧の波形を示す図４を参照すると明らかなように、ソース線ＳＬに印加されるソース駆動電圧波形ＳＤＷを生成するには、液晶中心電位ＶMIDを中心にして対称な電圧ＶＳＨとＶＳＬが必要である。

本実施例においては、図７に示されているように、ソースドライバ用昇圧電源回路２３０を、正側の電圧ＶＳＨを発生する昇圧回路２３１と、該昇圧回路２３１の出力電圧をＶMID中心に反転して負側の電圧ＶＳＬを生成する電圧反転回路２３２とから構成している。なお、ＴＦＴ液晶パネルを駆動するには画素電極に対向する基板側の電極に印加する交流波形を生成するための電圧ＶcomH，ＶcomLが必要であるが、これらの電圧は上記電圧ＶＳＨ，ＶＳＬをレベルシフトすることで生成できるので、特に昇圧回路を設ける必要はないので、図示および説明を省略する。

また、この実施例の昇圧回路２３１および電圧反転回路２３２には、電源回路の起動信号ＳＴによってクロックの供給制御がなされるＡＮＤゲートＧ１，Ｇ２およびＧ３，Ｇ４が設けられており、起動信号ＳＴがロウレベルの間はクロックφ０，／φ０の供給が遮断されて昇圧動作を行なわず、起動信号ＳＴがハイレベルにされるとクロックφ０，／φ０が供給されて昇圧動作を開始するように構成されている。

正のソース電圧ＶＳＨを発生する上記昇圧回路２３１は、クロック信号φ０によりオン、オフ動作されるスイッチＳＷ１〜ＳＷ４と、上記クロック信号φ０とハイレベルの期間が重ならないように形成されたクロック信号／φ０によりオン、オフ動作されるスイッチＳＷ５〜ＳＷ７と、スイッチＳＷ５〜ＳＷ７により直列形態にされる昇圧容量Ｃ１，Ｃ２と、出力端子ＯＵＴ１に接続された出力の平滑容量Ｃｓ０とから構成されている。

上記昇圧容量Ｃ１の低電位側の端子Ｃ１−はスイッチＳＷ４またはＳＷ７を介して接地点または第１基準電位端子Ｔ１に接続可能にされているとともに、昇圧容量Ｃ１の高電位側の端子Ｃ１＋はスイッチＳＷ３を介して第１基準電位端子Ｔ１に接続可能にされている。また、上記昇圧容量Ｃ２の低電位側の端子Ｃ２−はスイッチＳＷ２を介して接地点に接続可能にされているとともに、昇圧容量Ｃ２の高電位側の端子Ｃ２＋はスイッチＳＷ１を介して第１基準電位端子Ｔ１に接続可能にされている。

さらに、出力端子ＯＵＴ１と上記昇圧容量Ｃ２の高電位側の端子Ｃ２＋との間はスイッチＳＷ５を介して接続可能にされているとともに、昇圧容量Ｃ２の低電位側の端子Ｃ２−と昇圧容量Ｃ１の高電位側の端子Ｃ１＋との間はスイッチＳＷ６を介して接続可能にされている。そして、上記第１基準電位端子Ｔ１には定電圧Ｖｃ１が印加されている。

上記のように構成された昇圧回路２３１は、クロック信号φ０がハイレベルにされて図８（Ａ）のようにスイッチＳＷ１〜ＳＷ４がオン（このときＳＷ５〜ＳＷ７はオフ）されている間に昇圧容量Ｃ１，Ｃ２が基準電圧Ｖｃ１のレベルに充電される。そして、次に、スイッチＳＷ１〜ＳＷ４がオフされて代わりにスイッチＳＷ５〜ＳＷ７がオン状態にされ、図８（Ｂ）のように昇圧容量Ｃ１，Ｃ２が直列形態になるとともに、昇圧容量Ｃ１の基準端側すなわち低電位側の端子Ｃ１−はスイッチＳＷ７を介して第１基準電位端子Ｔ１に接続される。これによって、出力端子ＯＵＴ１の電圧はＶｃ１の３倍のレベルに押し上げられる。上記充電動作とブースト動作とを繰り返すことにより、昇圧容量Ｃ２に充電された電荷が出力端子ＯＵＴ１に接続されている平滑容量Ｃｓ０へ転送され、３Ｖｃ１の昇圧電圧ＶＳＨが出力される。

電圧反転回路２３２は、昇圧回路２３１で発生された正の昇圧電圧ＶＳＨが印加される電圧端子Ｔａと、液晶中心電位ＶMIDが印加される第２基準電圧端子Ｔｂと、電圧反転用容量Ｃ２１と、該容量Ｃ２１の一方の端子と上記電圧端子Ｔａとの間および電圧端子Ｔｂとの間にそれぞれ接続されたスイッチＳＷ８，ＳＷ１０と、電圧反転用容量Ｃ２１の他方の端子と上記電圧端子Ｔｂとの間および出力端子ＯＵＴ２との間にそれぞれ接続されたスイッチＳＷ９，ＳＷ１１と、出力端子ＯＵＴ２と接地点との間に接続された負電圧用平滑容量Ｃｓ１０とから構成されている。

この実施例の電圧反転回路２３２は、互いにハイレベル期間が重ならないようにされたクロックφ０，／φ０によりスイッチＳＷ８およびＳＷ９をオン、ＳＷ１０，ＳＷ１１をオフさせて、電圧反転用容量Ｃ２１に正の昇圧電圧ＶＳＨと液晶中心電位ＶMIDとの電位差に相当する電圧を充電させた後、スイッチＳＷ８およびＳＷ９をオフ、またスイッチＳＷ１０とＳＷ１１をオンさせることで液晶中心電位ＶMIDを中心にして上記昇圧電圧ＶＳＨと極性が逆の負電圧ＶＳＬで、出力端子ＯＵＴ２に接続されている平滑容量Ｃｓ１０を充電するように動作される。

上記のようにこの実施例の液晶駆動用電源回路においては、ゲートドライバ用電圧ＶＧＨ，ＶＧＬを発生する昇圧回路２４０がチャージポンプにより構成され、その昇圧容量が内蔵素子で構成されているため、外付けの容量素子数の低減が可能になる。一方、ソースドライバ用昇圧電源回路２３０は、外付けの昇圧容量にそれぞれ電荷をプリチャージした後に、これらの容量素子を直列形態に接続することで一気に昇圧した電圧を得るスイッチドキャパシタ型昇圧回路を用いている。

外付けの容量素子数の低減には、ソースドライバ用昇圧電源回路２３０も内蔵容量を用いた昇圧回路で構成するのが望ましいが、例えば外付けの容量素子を使用したスイッチドキャパシタ型昇圧回路を用いているのはソースドライバ用昇圧電源回路の方が高い電流供給能力を必要とするためである。ここで、ソースドライバ用昇圧電源回路の方がゲートドライバ用昇圧電源回路よりも高い電流供給能力を必要とする理由を、図６の液晶画素モデルを参照して説明する。

ＴＦＴ液晶パネルは複数のゲート線と複数のソース線が交差するように配置され、ゲート線とソース線の交点にそれぞれ画素が設けられている。そして、各画素は、図６に示すように、画素電極と対向電極との間に形成される画素容量Ｃpxと、容量不足を補ってリークによる画素電極の電位低下を抑制するための保持容量Ｃstと、画素容量Ｃpxの一方の端子にドレイン端子が接続されるとともにゲート線ＧＬにゲート端子が、またソース線ＳＬにソース端子が接続されたＴＦＴからなる選択スイッチ・トランジスタＱｓとから構成される。かかる画素においては、ゲート線ＧＬにＴＦＴのゲート寄生容量Ｃｇが、またソース線ＳＬにはＴＦＴのソース領域に寄生するＰＮ接合容量Ｃｊが接続されることになる。したがって、ゲートドライバはゲート線ＧＬの他にＴＦＴのゲート寄生容量Ｃｇを、またソースドライバはソース線ＳＬの他に画素容量Ｃpxと保持容量ＣstとＴＦＴのＰＮ接合容量Ｃｊを、それぞれ駆動する必要がある。

一例として、液晶パネルの大きさ（横×縦）が画素数でＸ×Ｙ、ライン交流周波数がｆａの場合を考える。このとき、フレーム周期Ｔは１／(２ｆａ)で表わされる。ゲート線ＧＬに印加される駆動電圧の振幅は前記説明より（ＶＧＨ−ＶＧＬ）、ソース線ＳＬに印加される駆動電圧の振幅は（ＶＳＨ−ＶＳＬ）であることが分かる。よって、ゲートドライバの平均の電流供給能力Ｉg_aveとソースドライバの平均の電流供給能力Ｉs_aveは、それぞれ次式
Ｉg_ave＝Ｘ・Ｃｇ・（ＶＧＨ−ＶＧＬ）・２ｆａ・Ｙ
Ｉs_ave＝Ｘ・｛（Ｃpx＋Ｃst）＋Ｃj・Ｙ｝・（ＶＳＨ−ＶＳＬ）・２ｆａ・Ｙ
で表わされる。

ここで、パネルサイズＸ×Ｙが７２０×２７０、ライン交流周波数ｆａが６０Ｈｚ、ゲート寄生容量Ｃｇが１００ｆＦ、画素容量Ｃpxが２５０ｆＦ、保持容量Ｃstが６５０ｆＦ、接合容量Ｃｊが１００ｆＦ、ゲート線駆動電圧の振幅（ＶＧＨ−ＶＧＬ）が２５Ｖ、ソース線駆動電圧の振幅（ＶＳＨ−ＶＳＬ）が５Ｖであるとすると、上記式よりＩg_ave＝０．０６８ｍＡ、Ｉs_ave＝３．８ｍＡで、ソースドライバの電流供給能力Ｉs_aveの方がゲートドライバの電流供給能力Ｉg_aveよりも２桁大きい必要があることが分かる。

逆に言えば、ゲートドライバの電流供給能力はソースドライバの電流供給能力よりもはるかに小さくてよい。これは、ゲート線駆動電圧の振幅はソース線駆動電圧の振幅よりも大きいが、ゲートドライバの負荷はゲート線ＧＬの配線容量とＴＦＴのゲート容量（ゲート線ＧＬをＴＦＴのゲート電極とする場合にはゲート線ＧＬの配線容量）のみでありかつ１度に駆動されるのはＹ本のゲート線のうち１本であるのに対し、ソースドライバの負荷はソース線ＳＬの配線容量の他にＴＦＴの接合容量Ｃjと画素容量Ｃpxと保持容量Ｃstが含まれしかもＸ本すべてのソース線を同時に駆動する必要があるためである。

ところで、昇圧回路の出力電圧Ｖｏｕｔは内部損失により入力電圧Ｖｃｃのｍ倍（ｍは昇圧倍率）よりも低くなることが知られており、その電圧降下量は出力電流Ｉ_aveに比例し、昇圧回路の動作周波数ｆｂと使用する昇圧容量の容量値Ｃｂとに反比例し、出力電圧Ｖｏｕｔは次式
Ｖｏｕｔ＝ｍ・Ｖｃｃ−ｎ・Ｉ_ave／ｆｂ・Ｃｂ
で表わされる。なお、上式においてｎは定数である。

ここで、例えば昇圧回路が動作周波数ｆｂとして１０ＭＨｚ、容量値Ｃｂとして１００ｐＦを使用すると仮定して、第２項の出力電流Ｉ_aveと出力インピーダンス項１／ｆｂ・Ｃｂとの積である電圧降下量Ｉ_ave／ｆｂ・Ｃｂのオーダーを見積もると、ゲートドライバの電流供給能力Ｉg_ave＝０．０６８ｍＡで、ソースドライバの電流供給能力Ｉs_ave＝３．８ｍＡであることから、ゲートドライバ用昇圧回路のＩ_ave／ｆｂ・Ｃｂは０．６８［Ｖ］、ソースドライバ用昇圧回路のＩ_ave／ｆｂ・Ｃｂは３．８［Ｖ］となる。

よって、上記のような条件の場合、ゲートドライバ用昇圧回路の電圧降下量は０．６８［Ｖ］で問題はないが、ソースドライバ用昇圧回路の電圧降下量は大きすぎて実用的でない。これを解決するには、電圧降下量の項Ｉ_ave／ｆｂ・ＣｂにおけるＣｂの値を大きくする、つまり昇圧容量として容量値の大きな外付けの素子を使用することが有効な対策であることが分かる。本発明は、かかる検討結果に基づいて、ゲートドライバ用昇圧電源回路の昇圧容量をオンチップの素子で構成して外付け素子数および外部端子数を減らす一方、ソースドライバ用昇圧回路の昇圧容量は外付け素子を用いることとしたものである。

なお、上記検討結果に従うと、ＴＦＴ液晶パネルのコントロールドライバＬＳＩの外付け素子数およびチップサイズを低減するには、ゲートドライバ用昇圧電源回路２４０の昇圧容量としてオンチップの素子を使用すれば良く、実施例のようにゲートドライバ用昇圧電源回路２４０をチャージポンプで構成することは必須要件ではない。一方、ソースドライバ用昇圧電源回路２３０は、比較的大きな電流供給能力が必要とされるため昇圧容量として外付けの素子を使用すべきであるが、実施例のようにスイッチドキャパシタ型の昇圧回路を使用することは必須要件ではなく、ソースドライバ用昇圧電源回路２３０をチャージポンプで構成し昇圧容量として外付けの素子を用いるようにしても良い。

図９には、昇圧容量としてオンチップの素子を使用する前記実施例のゲートドライバ用昇圧電源回路２４０におけるオンチップの容量素子の好ましい形態が示されている。図９（Ａ）に示されているように、ゲートドライバ用昇圧電源回路２４０を構成するオンチップの容量素子として、直列形態の容量素子Ｃ１１，Ｃ１２を用いその接続点には抵抗Ｒ１１，Ｒ１２で分圧した電圧を印加するように構成する。これにより、ひとつひとつの昇圧用の容量素子に印加される電圧を小さくすることができ、容量素子の耐圧を下げることおよび低耐圧プロセスを採用することが可能になる。

なお、図９（Ａ）のような直列形態の容量素子Ｃ１１，Ｃ１２を用いる場合、Ｃ１１，Ｃ１２それぞれの素子の容量値を、図３に示されているチャージポンプの昇圧用容量素子Ｃｂ１〜Ｃｂｎの容量値Ｃの２倍の値２Ｃとすることで、Ｃ１１，Ｃ１２の合成容量値を図３の昇圧用容量素子１つの容量値Ｃと同じにすることができるので、既に容量値が決定している場合には設計が容易となる。同様の理由から、図９（Ｂ）のように、直列形態の容量素子Ｃ１１，Ｃ１２とこれらと並列形態の容量素子Ｃ１３，Ｃ１４を設け、抵抗Ｒ１１，Ｒ１２で分圧した電圧を印加するように構成してもよい。この場合、Ｃ１１〜Ｃ１４それぞれの素子の容量値を図３の昇圧用容量素子の容量値Ｃと同じ値とすることで、Ｃ１１〜Ｃ１４の合成容量値を図３の昇圧用容量素子１つの容量値Ｃと同じにすることができる。

次に、本発明の第２の実施例を、図１０を用いて説明する。第２の実施例は、図２の第１の実施例のゲートドライバ用昇圧電源回路２４０におけるコンパレータ２４４，２４５の代わりに、２つの入力の電位差に応じた電圧を出力する誤差アンプＡＭＰ１，ＡＭＰ２を設けるとともに、各チャージポンプ２４１，２４２の入力側に入力制御用のＭＯＳトランジスタＱ１，Ｑ２を設け、誤差アンプＡＭＰ１，ＡＭＰ２の出力をＭＯＳトランジスタＱ１，Ｑ２のゲート端子へフィードバックすることで、シリーズレギュレータと同様な原理で出力電圧のレベルを制御するようにしたものである。

すなわち、この実施例の昇圧回路においては、抵抗Ｒ１，Ｒ２とＲ３，Ｒ４で分圧された電圧が参照電圧Ｖrefと一致するように、入力制御用のＭＯＳトランジスタＱ１，Ｑ２にフィードバックがかけられることで、出力電圧が所定の値に維持される。なお、入力制御用のＭＯＳトランジスタＱ１，Ｑ２で制御された電圧Ｖｃｃ’，Ｖｃｃ"は、正側のチャージポンプ２４１ではクロックドライバ（インバータ）の電源電圧と昇圧用入力電圧として供給され、負側のチャージポンプ２４２ではクロックドライバ（インバータ）の電源電圧として供給される。

図１１には、本発明に係る昇圧回路の第３の実施例が示されている。
この実施例は、図１１（Ａ）のように、図２の第１の実施例のゲートドライバ用昇圧電源回路２４０におけるコンパレータ２４４，２４５の入力側の抵抗Ｒ１，Ｒ２およびＲ３，Ｒ４からなる抵抗分圧回路の一方に可変抵抗を用いることで出力昇圧電圧ＶＧＨ，ＶＧＬのレベルを調整可能にするとともに、抵抗分圧回路を構成する抵抗Ｒ１，Ｒ２とＲ３，Ｒ４のうちＶＧＨ,ＶＧＬの出力ノードとは反対側の抵抗Ｒ２，Ｒ３を可変抵抗とすることで抵抗切替えスイッチ素子として低耐圧のＭＯＳトランジスタを使用できるようにしたものである。

具体的には、電圧調整回路を、図１１（Ｂ）のように、複数の直列抵抗Ｒｔ１，Ｒｔ２……Ｒｔｎと、これらの抵抗と並列に設けられたスイッチ素子ＳＷｔ１，ＳＷｔ２……ＳＷｔｎとから構成するとともに制御用のレジスタＲＥＧ１を設け、スイッチ素子ＳＷｔ１，ＳＷｔ２……ＳＷｔｎをレジスタＲＥＧ１の設定値によりオン／オフ制御して抵抗値を変化させ、コンパレータ２４４，２４５へ入力される電圧を調整するように構成されている。本実施例では、使用する液晶パネルの仕様あるいは表示モードに応じてレジスタＲＥＧ１に設定する値を書き替えることで発生する昇圧電圧ＶＧＨ，ＶＧＬを調整することができる。

一般に、可変抵抗とオペアンプを用いた電圧調整回路では、オペアンプの出力Ｖｏが、チャージポンプ２４１側で考えると、Ｖｏ＝（１＋Ｒ１／Ｒ２）・Ｖrefで表わされることからも分かるように、抵抗Ｒ１の値を変える方が出力をリニアに制御できるため電圧調整がやり易い。これに対し、本実施例においては、電圧調整のやり易さよりもスイッチ素子ＳＷｔ１，ＳＷｔ２……ＳＷｔｎとして用いるＭＯＳトランジスタの低耐圧化を優先することとした。これにより、低耐圧プロセスを使用することができ、高耐圧プロセスを使用する場合に比べて製造コストを下げることができる。

図１２には、本発明に係る昇圧回路の第４の実施例が示されている。
この実施例は、ゲートドライバ用昇圧電源回路２４０を構成するチャージポンプ２４１，２４２の昇圧段数を切替え可能にし、レジスタＲＥＧ２の設定値により切り替えるようにしたものである。この実施例は、例えば液晶パネルの仕様や表示モードや動作モードに応じてレジスタＲＥＧ２の設定値を変更し、必要とされる昇圧電圧値に応じてチャージポンプの昇圧段数を切り替えることによって、チャージポンプの無駄な消費電力を減らすことができる。

チャージポンプの昇圧段数を切り替えるために、ダイオード接続された複数のＭＯＳトランジスタが直列に接続されたコンベンショナルなチャージポンプを使用する場合には、各昇圧用の容量にクロックを供給したり遮断したりできるゲートを設けて、クロックを遮断するゲートの数を制御することで動作する段数を任意の数だけ減らすように構成することができる。図３に示されているチャージポンプにおいても、各昇圧用の容量にクロックを供給したり遮断したりできるゲートを別途設けて動作する段数を任意の段数に切り替えるように構成することができる。

図１３には、本発明に係る昇圧回路の第５の実施例が示されている。
この実施例は、ゲートドライバ用昇圧電源回路２４０を構成するチャージポンプ２４１，２４２の昇圧段数を切替え可能にし、図２の第１実施例の昇圧回路に示されているコンパレータ２４４（２４５）もしくは図１０の第２実施例の昇圧回路に示されている誤差アンプＡＭＰ１（ＡＭＰ２）からのフィードバック信号ＦＢにより切り替えるようにしたものである。

より具体的には、フィードバック信号がコンパレータ２４４または２４５からのものである場合には、図１３のようにシフトレジスタＳＦＴとクロックＯＳＣを計数するカウンタ回路ＣＮＴもしくは分周回路とを設け、例えば昇圧電圧が高くなってコンパレータからのフィードバック信号がロウレベルに変化したなら、ロウレベルの期間はカウンタＣＮＴの出力タイミングによってシフトレジスタＳＦＴをシフト動作させて順次"１"を立てて行き、"１"の立っているビットに対応した昇圧段の動作を停止させるように構成される。

一方、フィードバック信号が誤差アンプＡＭＰ１（ＡＭＰ２）からのものである場合には、上記フィードバック信号のレベルを判別するための複数のコンパレータを設け、その複数のコンパレータの出力をシフトレジスタの出力の代わりの信号として使用することで昇圧段数を切り替えるように構成される。上記のような構成によって、出力昇圧電圧が高くなり過ぎたときはチャージポンプの昇圧段数を減らして、出力昇圧電圧をほぼ一定に保ったり無駄な消費電流を減らしたりすることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、ソースドライバ用昇圧電源回路２３０には昇圧回路２３１で生成した正の電圧ＶＳＨをＶMID中心に反転することで負電圧ＶＳＬを発生させる電圧反転回路２３２を設けているが、昇圧回路２３１と同様な構成の昇圧回路で直接的に負電圧を発生するように構成しても良い。

さらに、本発明は、低い方のソース線駆動電圧ＶＳＬを接地電位とする液晶コントロールドライバに適用することができる。また、ソースドライバ用昇圧電源回路２３０はスイッチドキャパシタ型の昇圧回路の代わりに昇圧用容量素子として外付け素子を使用したチャージポンプを用いても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である３端子のスイッチ素子である薄膜トランジスタにより画素電極に電荷を注入するＴＦＴ液晶パネルを駆動する液晶コントロールドライバについて説明したが、この発明はそれに限定されるものでなく、例えば、２端子のスイッチ素子により画素電極に電荷を注入するＭＩＭ液晶パネルを駆動する液晶コントロールドライバに適用することができる。

図１は、昇圧型電源回路を内蔵した液晶コントロールドライバとこのドライバにより駆動されるＴＦＴ液晶パネルとからなる液晶表示装置の構成を示すブロック図である。 図２は、本発明を適用した液晶コントロールドライバにおけるゲートドライバ用昇圧電源回路の実施例を示すブロック図である。 図３（Ａ）はゲート駆動波形の正側の昇圧電圧を生成するチャージポンプの一例を示す回路図、図３(Ｂ) は負側の昇圧電圧を生成するチャージポンプの一例を示す回路図である。 図４はゲート駆動波形およびソース駆動波形を示す波形図である。 図５はチャージポンプを動作させるクロックの波形を示す波形図である。 図６はＴＦＴ液晶パネルの画素モデルを示す等価回路図である。 図７はソース駆動用昇圧電源回路の実施例を示す回路図である。 図８（Ａ）は図７の電源回路の昇圧回路の充電時のスイッチ状態および電流経路を示す動作説明図、図８（Ｂ）は図７の電源回路の昇圧回路の電圧ブースト時のスイッチ状態および電流経路を示す動作説明図である。 図９は実施例のゲートドライバ用昇圧電源回路のチャージポンプを構成する容量素子の構成例を示す回路図である。 図１０は、本発明に係るゲートドライバ用昇圧電源回路の第２の実施例を示す回路構成図である。 図１１（Ａ）は本発明に係るゲートドライバ用昇圧電源回路の第３の実施例を示す回路構成図、図１１（Ｂ）はその要部の構成例を示す回路図である。 図１２は、本発明に係るゲートドライバ用昇圧電源回路の第４の実施例に用いられるチャージポンプの構成を示す回路図である。 図１３は、本発明に係るゲートドライバ用昇圧電源回路の第５の実施例に用いられるチャージポンプの構成を示す回路図である。

符号の説明

３００ ＴＦＴ液晶パネル
２００ 液晶コントロールドライバ
２１０ ソースドライバ
２２０ ゲートドライバ
２３０ ソースドライバ用昇圧電源回路
２３１ 昇圧回路
２３２ 電圧反転回路
２４０ ゲートドライバ用昇圧電源回路
２４１ 正側の昇圧電圧ＶGHを生成するチャージポンプ
２４２ 負側の昇圧電圧ＶGLを生成するチャージポンプ
２４３ 発振回路
２４４，２４５ コンパレータ
２５０ 表示用ＲＡＭ
２６０ 制御部
２７０ タイミング生成回路

Claims (16)

1. 外部電源電圧を昇圧して該外部電源電圧よりも高い電圧を発生する昇圧電源回路を内蔵しアクティブマトリックス方式で液晶パネルを駆動する液晶表示駆動用半導体集積回路であって、
   前記液晶パネルの選択走査線に印加する電圧を生成する第１昇圧電源回路は昇圧用の容量素子として半導体チップ上に形成された内蔵素子を使用し前段の容量素子から後段の容量素子へ整流素子またはスイッチ素子を介して電荷を順次転送して昇圧を行なうように構成され、前記液晶パネルの上記選択走査線と交差する方向に配置された信号線に印加する電圧を生成する第２昇圧電源回路は昇圧用の容量素子として外付けの素子を使用して昇圧を行なうように構成されていることを特徴とする液晶表示駆動用半導体集積回路。
2. 前記第２昇圧電源回路は、並列状態の複数の昇圧用の容量素子に電荷を蓄積した後、前記複数の昇圧用の容量素子を直列形態に接続して昇圧を行なうように構成されていることを特徴とする請求項１に記載の液晶表示駆動用半導体集積回路。
3. 前記第１昇圧電源回路は、
   正極性の昇圧電圧を生成する第１昇圧回路と、
   負極性の電圧を生成する第２昇圧回路と、
   これらの昇圧回路を動作させるクロック信号を生成する発振回路と、
   前記第１昇圧回路により生成された電圧のレベルを検出する第１電圧検出回路と、
   前記第２昇圧回路により生成された電圧のレベルを検出する第２電圧検出回路とを備え、
   前記第１電圧検出回路または前記第２電圧検出回路のいずれかの昇圧電圧が所定レベルを越えたことを検出したとき、対応する前記第１昇圧回路または第２昇圧回路の動作を停止させるように構成されていることを特徴とする請求項１または２に記載の液晶表示駆動用半導体集積回路。
4. 前記発振回路は、前記第１昇圧回路と前記第２昇圧回路に対して共通回路として設けられ、
   前記第１電圧検出回路と前記第２電圧検出回路が、共に、前記第１昇圧回路及び前記第２昇圧回路の昇圧電圧が所定レベルを越えたことを検出したとき、前記発振回路の動作を停止させるように構成されていることを特徴とする請求項３に記載の液晶表示駆動用半導体集積回路。
5. 前記第１昇圧回路と前記第２昇圧回路は、前記スイッチ素子としてトランジスタを使用し、該トランジスタの制御端子を駆動する信号を押し上げるブースト回路を備えることを特徴とする請求項３記載の液晶表示駆動用半導体集積回路。
6. 前記第１昇圧電源回路に用いられるチップ内蔵の昇圧用容量素子は、それぞれ直列形態の複数の容量素子とこれらの容量素子の接続ノードに昇圧された電圧を分圧した電位を与える抵抗分圧回路とにより構成されていることを特徴とする請求項３に記載の液晶表示駆動用半導体集積回路。
7. 前記第１電圧検出回路および前記第２電圧検出回路は、昇圧された電圧を抵抗分割する分圧回路と該分圧回路により分圧された電圧[と]を所定の参照電圧と比較するコンパレータとを備え、前記分圧回路は直列形態に接続された複数の抵抗素子とこれらの抵抗素子とそれぞれ並列に設けられたスイッチ素子とからなる可変抵抗回路を含み、該可変抵抗回路は昇圧された出力ノードから遠い側に接続されていることを特徴とする請求項３に記載の液晶表示駆動用半導体集積回路。
8. 前記スイッチ素子は、低耐圧のＭＯＳトランジスタで構成されていることを特徴とする請求項７に記載の液晶表示駆動用半導体集積回路。
9. 前記第１昇圧回路と前記第２昇圧回路は、昇圧用の容量素子として半導体チップ上に形成された内蔵素子を外部電源電圧の振幅にて駆動する駆動回路を備え、該駆動回路は前記昇圧回路の昇圧段数が切替え可能に構成されていることを特徴とする請求項３に記載の液晶表示駆動用半導体集積回路。
10. 前記駆動回路は、前記第１電圧検出回路または前記第２電圧検出回路からの検出信号に応じて昇圧段数が切り替えられるように構成されていることを特徴とする請求項９に記載の液晶表示駆動用半導体集積回路。
11. 複数の走査線と前記複数の走査線と交差する方向に配置された複数の信号線とを有するアクティブマトリックス方式の表示パネルを駆動する半導体チップに形成された半導体集積回路であって、
    前記走査線に印加すべき電位を生成する第１昇圧回路と、
    前記信号線に印加すべき電位を生成する第２昇圧回路と、を有し
    前記第１昇圧回路は、昇圧用容量素子として、前記半導体チップ上に形成された半導体素子を使用し、前段の容量素子から後段の容量素子へスイッチ素子を介して電荷を順次転送して昇圧を行なうように構成され、
    前記第２昇圧回路は、昇圧用容量素子として、前記半導体チップに外付けされるべき容量素子を利用して昇圧を行なうことを特徴とする半導体集積回路。
12. 前記第２昇圧回路は、並列状態の複数の昇圧用容量素子に電荷を蓄積した後、前記複数の昇圧用容量素子を直列形態に接続して昇圧を行なうように構成されていることを特徴とする請求項１１に記載の半導体集積回路。
13. 前記第１昇圧回路は、
    正極性の昇圧電圧を生成する第１回路と、
    負極性の電圧を生成する第２回路と、
    前記第１及び第２回路を動作させるクロック信号を生成する発振回路と、前記第１回路により生成された電位レベルを検出する第１検出回路と、
    前記第２回路により生成された電位レベルを検出する第２検出回路とを備え、
    前記第１検出回路、または、前記第２検出回路のいずれかが昇圧電位が所定のレベルを越えたことを検出したときは対応する昇圧電源回路の動作を停止させるように構成されていることを特徴とする請求項１１に記載の半導体集積回路。
14. 前記発振回路は、前記第１回路と前記第２回路に共通の回路として設けられ、
    前記第１検出回路と前記第２検出回路が共に昇圧電位が所定のレベルを越えたことを検出したとき、前記発振回路の動作を停止させるように構成されることを特徴とする請求項１３に記載の半導体集積回路。
15. 前記第１回路及び前記第２回路のおのおのの前記スイッチ素子は、ＭＯＳトランジスタとされ、
    前記第１回路及び前記第２回路のおのおのは、前記ＭＯＳトランジスタのゲート制御端子を駆動する制御信号の電位を昇圧するブースト回路を備えることを特徴とする請求項１３に記載の半導体集積回路。
16. 複数の走査線と前記複数の走査線と交差する方向に配置された複数の信号線とを有するアクティブマトリックス方式の液晶表示パネルと、
    半導体チップに形成され、前記表示パネルの前記複数の走査線及び前記複数の信号線に結合された液晶表示駆動用半導体集積回路とを有する表示システムであって、
    前記液晶表示駆動用半導体集積回路は、
    前記走査線に印加すべき電位を生成する第１昇圧回路と、
    前記信号線に印加すべき電位を生成する第２昇圧回路と、を有し
    前記第１昇圧回路は、昇圧用容量素子として、前記半導体チップ上に形成された半導体素子を使用し、前段の容量素子から後段の容量素子へスイッチ素子を介して電荷を順次転送して昇圧を行なうように構成され、
    前記第２昇圧回路は、昇圧用容量素子として、前記半導体チップに外付けされるべき容量素子を利用して昇圧を行なうことを特徴とする表示システム。

Images