JP4743570B2 - 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、電源電圧を昇圧した電圧を発生する昇圧型電源回路を内蔵した半導体集積回路におけるラッチアップ防止技術に関し、例えば液晶表示装置を駆動する電圧を発生する液晶駆動用電源回路を内蔵した液晶表示制御用ＬＳＩ（大規模半導体集積回路）並びにそれを搭載した携帯用電子機器に利用して有効な技術に関する。
【０００２】
【従来の技術】
近年、携帯電話器やページャーなどの携帯用電子機器の表示装置としては、一般に複数の表示画素が例えばマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられており、機器内部にはこの液晶パネルの表示制御を行なう半導体集積回路化された表示制御装置や液晶パネルを駆動するドライバ回路もしくはそのようなドライバ回路を内蔵した表示制御装置が搭載されている。かかる半導体集積回路化された表示制御装置は５Ｖ以下の電圧で動作可能であるのに対し、液晶パネルの表示駆動には５〜４０Ｖのような駆動電圧を必要とするため、この表示制御装置には電源電圧を昇圧して液晶パネルを駆動する電圧を発生する液晶駆動用電源回路が内蔵されていることが多い。より具体的には、図１４に示すように６Ｖ程度の振幅を有するセグメント線駆動電圧ＳＥＧと、その数倍の振幅（約４０Ｖ）を有するコモン線駆動電圧ＣＯＭとにより液晶パネルは駆動される。
【０００３】
液晶駆動用電源回路における電源生成方式としては、図１４（Ａ）に示すようにコモン線駆動電圧ＣＯＭの振幅の低い方のレベルＶCOMLを接地電位（０Ｖ）に合わせ、それを基準にして他のレベルＶCOMH，ＶSEGH，ＶSEGLを決定し必要な電圧を昇圧型電源回路で生成する方式と、図１４（Ｂ）に示すようにコモン線駆動電圧ＣＯＭの振幅の高い方のレベルＶCOMHを電源電圧Ｖcc（例えば５Ｖ）に合わせ、それを基準にして他のレベルＶCOMH，ＶSEGH，ＶSEGLを決定し必要な電圧を昇圧型電源回路で生成する方式が考えられる。
【０００４】
また、液晶駆動用電源回路にはオペアンプを用いた基準電圧回路やボルテージフォロワ回路などが用いられ、それらのオペアンプは昇圧された電圧を電源電圧として動作するが、上記のような電源生成方式の電源回路で発生される電圧はグランドに対して絶対値がかなり高いレベルになるため、昇圧した電圧を電源電圧とするオペアンプの消費電力が大きくなるという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明者らは、電源回路の低消費電力化を図るため、図１４（Ｃ）に示すように、セグメント線駆動電圧ＳＥＧの振幅の低い方のレベルＶSEGLを接地電位（０Ｖ）に合わせ、それを基準にして他のレベルＶCOMH，ＶCOML，ＶSEGHを決定し外部電源電圧を昇圧して生成する方式を採用することを検討した。ところが、図１４（Ｃ）に示すような方式にあってはＣＭＯＳ回路化したときにラッチアップ現象を起こし易いという問題点があることがわかった。
【０００６】
これは、図１４（Ｃ）のような方式では、コモン線駆動電圧ＣＯＭの電圧の振幅の低い方のレベルＶCOMLが−１５Ｖのようなレベルであるので、半導体基板とその表面の素子の活性領域との間のＰＮ接合を逆バイアスにするには、この電源回路が搭載される半導体チップの半導体基板もしくはコモン線ドライバ回路が形成される半導体領域（ウェル領域）を−１５Ｖのような負の電圧にバイアスしなければならないためである。ところが、基板が−１５Ｖのような負電圧にバイアスされた半導体集積回路においては、電源を投入した直後は昇圧回路により充分な負電圧が発生されていないため、電源回路で発生された電圧が印加される半導体基板の電位が不安定になり、それが原因でラッチアップを起こし易いという課題がある。
【０００７】
このラッチアップ現象を、図１５を用いて詳しく説明する。図１５において、１００はＰ型単結晶シリコンのような半導体基板、１１１ａ，１１１ｂはこの基板の主面に形成されたＮ型ウェル領域、１１２はＮ型ウェル領域１１１ａの表面に形成されたＰ型ウェル領域で、Ｎ型ウェル領域１１１ａの表面にはドライバ回路以外のＣＭＯＳロジック回路（ロジック部）を構成するＰチャネルＭＯＳＦＥＴが形成され、Ｐ型ウェル領域１１２の表面には同じくＣＭＯＳロジック回路を構成するＮチャネルＭＯＳＦＥＴが形成されている。また、Ｎ型ウェル領域１１１ｂの表面にはドライバ回路（ドライバ部）を構成するＰチャネルＭＯＳＦＥＴが形成され、Ｐ型基板１００の表面にはドライバ回路を構成するＮチャネルＭＯＳＦＥＴが形成されている。なお、ドライバ回路を構成するＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴは、ゲート絶縁膜が厚くされたり、ゲートとソース・ドレインとの間が離間されるなどして高耐圧化された素子である。
【０００８】
上記のような構造において、Ｎ型ウェル領域１１１ａにはウェル給電用のＮ型領域１１３ａを介して電源電位ＶDDが印加され、Ｐ型基板１００には給電用のＰ型領域１１４ｂを介して、図示しない電源回路で発生された−１５Ｖのような負電圧ＶCOMLが印加される。
【０００９】
ところで、上記のような構造においては、ロジック部のＰチャネルＭＯＳＦＥＴのＰ型ソース領域１１４ａとＮウェル領域１１１ａとＰ型基板１００との間に寄生ＰＮＰトランジスタＱｓ１が存在する。また、ドライバ部のＮチャネルＭＯＳＦＥＴのＮ型ソース領域１１３ｂと給電用のＰ型領域１１４ｂとＰ型基板１００との間には寄生ＮＰＮトランジスタＱｓ２が存在する。そして、寄生トランジスタＱｓ１のコレクタとＱｓ２のベースは共にＰ型基板１００であり、Ｑｓ１とＱｓ２は図示されているように接続された寄生サイリスタ構造を有する。そのため、電源投入直後に電源回路から給電用のＰ型領域１１４ｂに、図３（Ａ）の期間Ｔ１に示すような不安定な電圧が印加されると、基板１００の基板電位が変動して寄生トランジスタＱｓ２に電流が流れ、これがトリガとなって寄生サイリスタがオンされて電流が流れ続けてしまうラッチアップ現象を起こすおそれがあることがわかった。
【００１０】
なお、同じ負電圧を発生する図１４（Ｂ）の方式の電源回路を備えた半導体集積回路の場合には、正の電圧は高くないので半導体基板として図１４（Ａ）の方式の電源回路を有する半導体集積回路と異なる導電型（例えばＮ型）の半導体基板を使用して逆の関係となるバイアス電圧を半導体基板に印加することで、比較的容易にラッチアップを防止することができる。
【００１１】
また、図１４（Ｃ）の方式の電源回路を備えた半導体集積回路においては、上記のようなラッチアップを回避するため電源回路の出力端子に接続された専用の外部端子を設け、この外部端子に寄生サイリスタよりも低い電圧でオンするダイオードを接続することが行なわれる。ところで、液晶表示システムにおける半導体集積回路の実装技術としては、液晶パネルとＣＰＵなどの制御装置とを接続するプリント配線ケーブル上にチップを実装するＴＣＰ（Tape Carrier Package）実装や液晶パネルを構成するガラス基板上に直接半導体チップを搭載するＣＯＧ（Chip On Glass）実装などが実用化されている。
【００１２】
この発生のうち、ＴＣＰ実装方式を適用した場合には、上記外付けのダイオードを接続することによりラッチアップ現象を効果的に防止することができる。しかし、ＣＯＧ実装方式を適用した場合には、ガラス基板の表面に形成した高抵抗のＩＴＯ（Indium Tin Oxide）などからなる配線を介してチップとダイオードとが接続されることとなるため、上記配線の寄生抵抗が高いため、外付けダイオードがオンされにくくなってしまう。そのため、ＯＯＧ実装方式においては、上記外付けのダイオードを用いてもラッチアップ現象の発生を効果的に防止できないという課題があることが明らかとなった。
【００１３】
なお、前述の正電圧方式（図１４（Ａ））を採用した場合においては、半導体基板は負電圧ではなく接地電位にバイアスすれば良い。これにより、図１５に示されている基板電位供給領域１１４ｂには電源投入直後から安定な接地電位が印加されるようになり寄生トランジスタＱｓ２がオンされるおそれはないので、ＣＭＯＳ回路化に伴なう寄生サイリスタによるラッチアップ現象の防止は負電圧方式ほど厳しく行なう必要はない。また、ラッチアップ対策は、本発明のような回路によるものの他、図１５において、２重ウェル構造（ＰＷＥＬＬを負電圧ＶCOMLとし、Ｐ型基板１００を接地電位ＧＮＤ）にするとか、ウェル領域を深くするとかデバイス構造を工夫することでもある程度回避可能であるが、そのような対策にあってはプロセスが複雑になったりウェルの深さを正確に制御するため高度なプロセス技術が必要になるので、半導体チップのコストが高くなるという不具合がある。
【００１４】
この発明は、電源回路を内蔵し特にＣＯＧ実装されるような半導体集積回路化された液晶駆動制御装置において、セグメント線駆動電圧の振幅の一方のレベルを接地電位に合わせて他の液晶駆動電圧のレベルを決定するようにしてもラッチアップを起こしにくいようにすることを目的としている。
【００１５】
この発明の他の目的は、ラッチアップに対する強度が高い電源回路を内蔵した半導体集積回路を提供することにある。
【００１６】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１８】
すなわち、本願の第１の発明は、外部電源電圧を受けて該外部電源電圧よりも高い正電圧と接地電位よりも低い負電圧を発生する電源回路（２３０）を内蔵した半導体集積回路であって、上記負電圧を半導体基板のバイアス電圧として給電する第１の配線（２９１）と接地電位を供給する第２の配線（２９２）との間に接続されたスイッチ素子（２７０）を備えているようにしたものである。
【００１９】
より具体的には、電源回路（２３０）で発生された負電圧（ＶCOML）がバイアス電圧として半導体基板もしくはウェル領域に印加されるようにされた電源回路内蔵の半導体集積回路において、本来上記負電圧にバイアスされるべき半導体基板もしくはウェル領域に、電源回路の起動時に一時的に接地電位を印加するスイッチ素子（２７０）を設けるようにした。
【００２０】
上記した手段によれば、電源回路の起動時に前記スイッチ素子を一時的に導通状態とさせることにより、電源回路の起動時に該電源回路の不安定な出力電圧が半導体基板にバイアス電圧として印加されるのを回避することができるため、電源回路の起動時に半導体基板のバイアス電位が揺れて寄生サイリスタに電流が流れてラッチアップを起こすのを防止することができる。
【００２１】
また、望ましくは、前記スイッチ素子は、電源回路の起動時に一時的に導通されて、上記負電圧が印加されるべき半導体基板の電位を一時的に接地電位にさせるように構成する。これにより、電源回路の起動時に前記スイッチ素子を一時的に導通させる信号を外部から入力させる必要がない。
【００２２】
さらに、望ましくは、前記電源回路を起動させるための制御信号に基づいて前記スイッチ素子を一時的に導通状態にさせる制御信号を生成する制御回路を設ける。この制御回路はリセット回路を利用することができる。これにより、電源回路の起動に前記スイッチ素子の導通を容易に同期させて、最適のタイミングで半導体基板の電位を安定化または固定化させることができる。
【００２３】
また、前記スイッチ素子は、高耐圧のＭＯＳＦＥＴで構成すると良い。これにより、半導体集積回路の耐久性を向上させることができる。
【００２４】
さらに、本願の第２の発明は、外部電源電圧を受けて液晶パネルのセグメント電極に印加される電圧と、前記液晶パネルのコモン電極に印加される前記外部電源電圧よりも高い正電圧と接地電位よりも低い負電圧とを発生する液晶駆動用電源回路を備え半導体集積回路化された液晶表示制御装置において、上記負電圧を半導体基板のバイアス電圧として給電する第１の配線と接地電位を供給する第２の配線との間に接続されたスイッチ素子を設けるようにした。
【００２５】
上記した手段によれば、電源回路の起動時に前記スイッチ素子を一時的に導通させることにより、電源回路の起動時に該電源回路の不安定な出力電圧が半導体基板にバイアス電圧として印加されるのを回避することができる。そのため、電源回路の起動時に半導体基板のバイアス電位が揺れて寄生サイリスタに電流が流れてラッチアップを起こすのを防止することができる。
【００２６】
また、望ましくは、前記スイッチ素子は、電源回路の起動時に一時的に導通されて、上記負電圧が印加されるべき基板の電位を一時的に接地電位にさせるように構成する。これにより、電源回路の起動時に前記スイッチ素子を一時的に導通させる信号を外部から入力させる必要がない。
【００２７】
さらに、望ましくは、前記電源回路を起動させるための制御信号に基づいて前記スイッチ素子を一時的に導通状態にさせる制御信号を生成する制御回路を設ける。この制御回路はリセット回路を利用することができる。これにより、電源回路の起動に前記スイッチ素子の導通を容易に同期させて、最適のタイミングで基板の電位を安定化または固定化させることができる。
【００２８】
また、前記スイッチ素子は、高耐圧のＭＯＳＦＥＴで構成すると良い。これにより、半導体集積回路の耐久性を向上させることができる。
【００２９】
さらに、前記電源回路により生成された電圧に基づいて液晶パネルのセグメント電極を駆動する信号を出力するセグメント駆動回路と、前記電源回路により生成された電圧に基づいて液晶パネルのコモン電極を駆動する信号を出力するコモン駆動回路とを同一半導体基板上に備えた液晶表示制御装置において、前記コモン駆動回路を構成する素子は前記液晶駆動用電源回路を構成する素子よりも耐圧の高いＭＯＳＦＥＴで構成され、前記スイッチ素子は前記コモン駆動回路を構成する素子と同一構造の高耐圧ＭＯＳＦＥＴで構成されるようにする。これにより、何ら新たなプロセスを追加することなく、電源回路の起動時に半導体基板の電位を安定化ないし固定化させるスイッチ素子を形成することができる。
【００３０】
また、外部から電源電圧を供給されている状態で液晶表示を行なう第１の動作モードと、外部から電源電圧を供給されている状態で液晶表示を行なわない第２の動作モードとを備えた液晶表示制御装置において、前記第２の動作モードから第１の動作モードへ移行する際に、前記スイッチ素子が一時的に導通されて、上記負電圧が印加されるべき基板の電位を一時的に接地電位にさせるように構成する。あるいは、発振回路を備え、外部から電源電圧を供給されている状態で前記発振回路が動作され液晶表示を行なう第１の動作モードと、外部から電源電圧を供給されている状態で前記発振回路の動作が停止され液晶表示を行なわない第３の動作モードとを備えた液晶表示制御装置において、前記第３の動作モードから第１の動作モードへ移行する際に、前記スイッチ素子が一時的に導通されて、上記負電圧が印加されるべき基板に一時的に接地電位が印加されるように構成する。これにより、電源投入時のみでなく、内部の動作モードが変化するときにもラッチアップが発生するのを防止することができる。
【００３１】
さらに、前記スイッチ素子をオン、オフ制御するための信号が入力される外部端子を設けるようにしても良い。これにより、半導体基板の電位を安定化ないし固定化させるスイッチ素子を制御する信号を生成する回路を液晶表示制御装置の内部に設けることなくラッチアップを防止することができ、液晶表示制御装置の回路の設計が容易となるとともに、チップコストを低減することができる。
【００３２】
本願の第３の発明に係る携帯用電子機器は、上記のような構成を有する液晶表示制御装置と、前記セグメント駆動回路により生成された信号および前記コモン電極駆動回路により生成された信号に基づいてドットマトリックス方式で表示を行なう液晶パネルと、上記液晶表示制御装置の電源電圧を与える電池とを備えるようにした。これにより、表示画質が良好であるとともに低消費電力で長時間の電池駆動が可能な携帯用電子機器を実現することができる。
【００３３】
【発明の実施の形態】
以下、この発明の好適な実施の形態を図面に基づいて説明する。
【００３４】
先ず、本発明を適用して有効な昇圧型電源回路を内蔵した半導体集積回路の一例としての液晶表示制御用半導体集積回路２００を、図１を用いて説明する。図１は、昇圧型電源回路を内蔵した液晶コントロールドライバ２００とこのドライバにより駆動される液晶パネル３００とからなる液晶表示装置の構成を示すブロック図である。
【００３５】
図１において、２００は液晶コントロールドライバＬＳＩ、３００はこの液晶コントロールドライバＬＳＩ２００により駆動される液晶パネルである。液晶コントロールドライバＬＳＩ２００は、液晶パネル３００のセグメント電極（セグメント線）を駆動するセグメントドライバ２１０、液晶パネル３００のコモン電極（コモン線）を駆動するコモンドライバ２２０、これらのドライバに必要とされる駆動電圧を発生する液晶駆動用電源回路２３０、液晶パネル３００に表示すべき画像データをビットマップ方式で記憶する表示用ＲＡＭ２４０、外部のマイクロプロセッサ（以下、ＭＰＵ又はＣＰＵとも言う）等からの指令に基づいてチップ内部全体を制御する制御部２５０等を備え、これらの回路は単結晶シリコンのような１個の半導体チップ上に構成されている。尚、ＬＳＩ２００は、電源電圧ＶDDが供給される外部端子と接地電位が供給される外部端子とを有する。
【００３６】
図示しないが、この液晶コントロールドライバ２００には、表示用ＲＡＭ２４０に対するアドレスを生成するアドレスカウンタや、表示用ＲＡＭ２４０から読み出されたデータと外部のＭＰＵ等から供給された新たな表示データとに基づいてすかし表示や重ね合わせ表示のための論理演算を行なう論理演算手段、上記セグメントドライバ２１０およびコモンドライバ２２０に対する動作タイミング信号を生成するタイミング生成回路などが設けられている。
【００３７】
なお、前記制御部２５０の制御方式としては、外部のＭＰＵからコマンドコードを受けるとこのコマンドをデコードして制御信号を生成する方式や予め制御部内に複数のコマンドコードと実行するコマンドを指示するレジスタ（インデックスレジスタと称する）とを備え、ＭＰＵがインデックスレジスタに書込みを行なうことで実行するコマンドを指定して制御信号を生成する方式など任意の制御方式をとることができる。
【００３８】
このように構成された制御部２５０による制御によって、液晶コントロールドライバ２００は、外部のＭＰＵからの指令およびデータに基づいて上述した液晶パネル３００に表示を行なう際に、表示データを表示用ＲＡＭ２４０に順次書き込んでいく描画処理を行うと共に、表示ＲＡＭ用２４０から順次表示データを読み出す読出し処理を行なって液晶パネル３００のセグメント電極に印加する信号およびコモン電極に印加する信号をドライバ２１０，２２０により出力させることにより液晶表示が行なわれる。
【００３９】
図２は、本発明を適用した液晶コントロールドライバにおけるラッチアップ防止用の制御回路としてのリセット回路の実施例を示す。なお、２１０はセグメントドライバ、２２０はコモンドライバ、２３０は液晶駆動用電源回路である。液晶駆動用電源回路２３０で発生された例えば−１５Ｖのような負電圧のコモン電圧ＶCOMLがコモンドライバ２１０に供給されるとともに、半導体基板１００に基板バイアス電圧として印加されている。
【００４０】
この実施例では、電源投入時やスリープモードあるいはスタンバイモードから通常動作状態に復帰する際に、液晶駆動用電源回路２３０を起動させるために前記制御部２５０から供給される電源起動信号ＳＴによって制御されるリセット回路２６０と、該リセット回路２６０からの信号ＲＳにより電源回路の起動時に、電源回路の動作が安定するまでの短い時間（例えば３〜５ｍ秒）だけ基板電位（第１基準電圧）を接地電位に固定させるためのグランド短絡用スイッチ２７０が設けられている。
【００４１】
このグランド短絡用スイッチ２７０は、例えばＭＯＳＦＥＴにより構成され、ソース（もしくはドレイン）にグランド用配線２９１が接続され、ドレイン（もしくはソース）に基板表面の給電用のＰ型領域１１４ｂへ電源回路２３０からの負電圧（第２基準電圧）ＶCOMLを基板バイアス電圧として供給する配線２９２が接続される。また、グランド短絡用スイッチ２７０は、電源回路２３０が起動されている間は負の高電圧ＶCOMLが印加されるので、高耐圧のＭＯＳＦＥＴで構成するのが望ましい。さらに、グランド短絡用スイッチ２７０は、オン抵抗を小さくするためロジック回路を構成する素子に比べてゲート幅を大きくするなどの工夫を施すのが望ましい。図２においてデバイス構造自体は図１５と同一であるので、その説明は図１５の説明を参照可能であり、省略される。
【００４２】
図３には、このリセット回路２６０及びグランド短絡用スイッチ２７０がない場合とある場合における基板電位の変化の様子を示す。リセット回路２６０及びグランド短絡用スイッチ２７０がない場合には、図３（Ａ）のようにシステムの電源が投入されてから電源回路２３０が起動されるまでの期間Ｔ１は、基板電位が変動することによりラッチアップの原因となる電流が流れるおそれがある。これに対し、リセット回路２６０及びグランド短絡用スイッチ２７０がある場合には、図３（Ｂ）のようにシステムの電源が投入されて次に電源回路２３０が起動されてから所定時間Ｔ２が経過するまでの時間（Ｔ１＋Ｔ２）だけ、グランド短絡用スイッチ２７０がオンされることにより、基板電位が接地電位ＧＮＤに固定される。そのため、ラッチアップの原因となる電流が基板に流れるのが防止される。
【００４３】
図４には、上記リセット回路２６０の具体的な回路例が示されている。図４において、ＭＯＳＦＥＴを現わす記号のゲート部分に○印が付されているのはＰチャネル型のＭＯＳＦＥＴで、○印が付されていないＮチャネルＭＯＳＦＥＴと区別される。
【００４４】
この実施例のリセット回路２６０は、一方の入力端子に前記電源回路の起動信号ＳＴを反転した信号／ＳＴが、また他方の入力端子に電源回路に供給されるクロック信号φ１（またはφ２）が入力されたＮＯＲゲート２６１と、該ＮＯＲゲート２６１の出力端子に接続されたブースト用の容量２６２と、該容量２６２の他方の端子に接続されたダイオードとして作用するＭＯＳＦＥＴ２６３と、該ＭＯＳＦＥＴ２６３のドレインと接地点との間に接続された蓄積用容量２６４と、上記ブースト用容量２６２の他方の端子と接地点との間に接続され上記起動信号／ＳＴがゲートに印加されたスイッチＭＯＳＦＥＴ２６５と、上記蓄積用容量２６４と並列に接続され上記起動信号／ＳＴがゲートに印加されたスイッチＭＯＳＦＥＴ２６６と、上記蓄積用容量２６４の充電側の端子（ノードｎ１）に入力端子が印加された第１のインバータ２６７と、インバータ２６７の出力を反転する第２のインバータ２６８と、インバータ２６８の出力を反転する第３のインバータ２６９とを備えており、ブースト用容量２６２とＭＯＳＦＥＴ２６３と蓄積用容量２６４とによりチャージポンプが構成されている。また、上記ノードｎ１およびＭＯＳＦＥＴ２６３と２６５との接続ノードｎ０と電源電圧端子ＶDDとの間には、それぞれ表示開始信号ＤＳの反転信号／ＤＳによりオン、オフ制御されるプルアップ用のＭＯＳＦＥＴ Ｑｐ１，Ｑｐ２が接続されている。
【００４５】
上記インバータ２６７〜２６９のうち最終段の第３のインバータ２６９は、電源電圧ＶDDの端子と昇圧電圧ＶCOMLの端子との間に直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ１とＮチャネルＭＯＳＦＥＴ Ｑ２とから構成されており、Ｐ−ＭＯＳ Ｑ１のゲートに前記起動信号ＳＴが印加され、Ｎ−ＭＯＳ Ｑ２のゲートに前段のインバータ２６８の出力信号が印加されている。インバータ２６９の低電位側の電源電圧が昇圧電圧ＶCOMLであるのは、基板にバイアス電圧として昇圧電圧ＶCOMLが印加されている状態でグランド短絡用スイッチ２７０を構成するＭＯＳＦＥＴが確実にオフ状態になるようにするため、つまり短絡用スイッチ２７０の制御信号のロウレベルがＶCOMLとなるようにするためである。
【００４６】
次に、上記リセット回路２６０の電源投入時の動作を、図５を用いて説明する。
【００４７】
電源電圧ＶDDが投入されると、電源投入直後は起動信号ＳＴがロウレベルであるためリセット回路２６０の最終段のインバータ２６９を構成するＰ−ＭＯＳ Ｑ１がオンされる。また、表示は開始されないのでハイレベルの表示制御信号／ＤＳによりプルアップ用ＭＯＳＦＥＴ Ｑｐ１，Ｑｐ２はオフされているとともに、電源投入直後の起動信号／ＳＴはハイレベル（ＶDD）であるためスイッチ２６５，２６６がオンされてチャージポンプの充電ノードｎ１の電位Ｖｎ１は０Ｖにされているので、インバータ２６７の出力はハイレベル（ＶDD）、そしてインバータ２６８の出力はロウレベル（ＧＮＤ）となる。これによって、Ｎ−ＭＯＳＱ２はオフされる。そのため、グランド短絡用スイッチ２７０はオン状態とされる。その結果、起動信号ＳＴがロウレベルである電源投入直後の期間Ｔ１の間は、オン状態のスイッチ２７０を介して基板１００に対して接地電位が印加されてそのレベルが固定される。これによって、期間Ｔ１におけるラッチアップの発生が防止される。
【００４８】
次に、電源投入後、Ｔ１時間経過すると電源回路２３０の起動信号ＳＴがハイレベルに変化される（図５のタイミングｔ１）。すると、スイッチ２６５，２６６がオフされるとともに、ＮＯＲゲート２６１が開かれる。また、これと同期して図示しない発振回路から昇圧用クロックφ１，φ２が電源回路２３０に供給されて、電源回路２３０が昇圧動作を開始するとともに、この昇圧用クロックφ１（またはφ２）がリセット回路２６０に供給される。すると、このクロックが開かれているＮＯＲゲート２６１を介して、容量２６２，２６４とダイオードＭＯＳＦＥＴ２６３からなるチャージポンプに供給されて、チャージポンプが昇圧動作を開始して充電ノードｎ１の電位Ｖｎ１が徐々に上昇する（図５の期間Ｔ２）。
【００４９】
一方、このとき、起動信号ＳＴがハイレベルに変化されることにより、最終インバータ２６９のＰ−ＭＯＳ Ｑ１がオフされても、Ｎ−ＭＯＳ Ｑ２もオフされているため、出力ノードｎ２に蓄積されている電荷によりグランド短絡用スイッチ２７０はオン状態を維持する。なお、期間Ｔ２は３〜５ｍｓという短い時間に設定されているため、その間にインバータ２６９の出力ノードｎ２の電荷がリークしてグランド短絡用スイッチ２７０がオフされることはない。これによって、基板１００には接地電位が印加され続け、期間Ｔ２におけるラッチアップの発生も防止される。
【００５０】
そして、起動信号ＳＴがハイレベルに変化された後、Ｔ２時間経過した時点（図５のタイミングｔ２）で、チャージポンプの充電ノードｎ１の電位Ｖｎ１がインバータ２６７の論理しきい値を超える。すると、インバータ２６７の出力がロウレベルに、またインバータ２６８の出力がハイレベルに変化し、最終インバータ２６９のＮ−ＭＯＳ Ｑ２がオン状態にされ、出力リセット信号ＲＳはＶCOMLとなる。これによって、グランド短絡用スイッチ２７０がオフされ、基板１００には出力され始めた電源回路２３０の昇圧電圧ＶCOMLが印加されるようになる。
【００５１】
なお、この負電圧ＶCOMLが完全に安定する前にＮ−ＭＯＳ Ｑ２がオンされるため、期間Ｔ２が経過してもしばらくはリセット信号ＲＳのレベルは昇圧電圧ＶCOMLと共に変化する。しかし、この変化はグランド短絡用スイッチ２７０を介して基板１００に供給されるバイアス電圧の変化と連動しているので、バイアス電圧が変化している間もグランド短絡用スイッチ２７０はオフ状態を維持する。その後、液晶表示の開始を指示する信号ＤＳがハイレベルにされ、その反転信号／ＤＳがロウレベルにされるとプルアップ用のＭＯＳＦＥＴ Ｑｐ１，Ｑｐ２がオンされて、表示期間中ノードｎ０，ｎ１の電位をＶDDに保持させるので、リセット回路２６０へのクロックφ１の供給を止めてもリセット信号ＲＳはロウレベル（ＶCOML）を維持する。クロックを止めることでリセット回路のチャージポンプ動作を停止させ、無駄な消費電力を減らすことができる。
【００５２】
以上、電源投入時のリセット回路の動作について説明したが、携帯電話器などに使用される液晶コントローラドライバのようなＬＳＩにおいては、前記昇圧用クロックφ１，φ２やロジック部（制御部）の動作クロックを生成するための発振回路を内蔵し、例えば携帯電話器における待ち受け時のような液晶表示およびロジック動作が不要な所定のモード（以下、これをスリープモードと称する）では発振回路の動作そのものを停止したり、液晶表示は不要でもロジック部は動作する所定のモード（以下、これをスタンバイモードと称する）では液晶駆動用電源回路の動作は停止させるが発振回路は動作させることがある。従って、このようなスリープモードやスタンバイモードから通常動作モードに復帰すべく液晶駆動用電源回路を起動させる際にも、上記リセット回路２６０を動作させて基板１００の電位を安定させ、ラッチアップが起きるのを防止するように構成することも可能である。なお、スタンバイモードは、例えば携帯電話器では待ち受け中に定期的な基地局との交信を行なうような場合である。
【００５３】
図６には、本実施例に用いられる昇圧型電源回路の具体例を示す。
【００５４】
図６の液晶駆動用電源回路は、電源電圧ＶDDを昇圧して液晶パネルのセグメント電極の駆動に必要な電圧ＶSEGHよりも若干高い電圧ＶDD2を発生するチャージポンプなどからなる昇圧回路１０と、該昇圧回路１０で昇圧された電圧ＶDD2を電源として動作して液晶駆動電圧を発生するのに必要な基準となる電圧を発生する基準電圧回路１１と、発生された基準電圧を抵抗分割して複数の所望レベルの基準電圧を生成するラダー抵抗からなる分圧回路１２Ａと、昇圧回路１０で昇圧された電圧ＶDD2を電源として動作しかつ上記分圧回路１２Ａで生成された電圧を基準電圧として液晶パネルのセグメント電極の駆動に必要な電圧ＶSEGH，ＶSEGLおよび液晶中心電位ＶMIDを発生するボルテージフォロワ１３Ａ，１３Ｂと、基準電圧回路１１で発生された基準電圧を抵抗分割してコモン側の昇圧に必要な基準電圧を生成するラダー抵抗からなる第２の分圧回路１２Ｂと、昇圧回路１０で昇圧された電圧ＶDD2を電源として動作しかつ上記分圧回路１２Ｂで生成された電圧を基準電圧として液晶パネルのコモン印加電圧生成のための基準電位ＶCI2を発生するボルテージフォロワ１３Ｃと、該ボルテージフォロワ１３Ｃの出力に基づいて液晶パネルのコモン電極の駆動に必要な電圧ＶCOMH，ＶCOMLを発生するチャージポンプなどからなる第２の昇圧回路２０とから構成されている。
【００５５】
上記基準電圧回路１１は、非反転入力端子に液晶駆動用の基準電圧Ｖrefが印加された差動アンプＡＭＰと、該差動アンプの出力端子と接地点との間に接続された可変抵抗Ｒｖと固定抵抗Ｒｃとからなる可変抵抗分割回路３０とからなり、可変抵抗分割回路３０でアンプの出力Ｖｏｕｔを抵抗分割した電圧が差動アンプＡＭＰの反転入力端子にフィードバックされるように構成され、基準電圧Ｖrefの（Ｒｖ＋Ｒｃ）／Ｒｖ倍の電圧Ｖｏｕｔを出力する。例えばＲｖ＝Ｒｃに設定すればＶREFの２倍の電圧Ｖｏｕｔを出力させることができる。また、可変抵抗Ｒｖの値を適宜設定することで出力電圧Ｖｏｕｔすなわちセグメント電圧ＶSEGHを調整することができる。なお、基準電圧Ｖｒｅｆは例えばバンドギャップリファランス回路のような温度依存性および電源電圧依存性の小さな基準電圧発生回路から供給されるのが望ましい。
【００５６】
本実施例の液晶駆動用電源回路においては、基準電圧回路１１やボルテージフォロワ１３Ａ〜１３Ｃを構成するアンプの電源電圧は第１の昇圧回路１０で昇圧された電圧ＶDD2であり、セグメント電圧ＶSEGL−ＶSEGHおよびコモン電圧ＶCOML−ＶCOMHが、それぞれ例えば０〜６Ｖと−１４〜２０Ｖで外部電源電圧ＶDDが２．７Ｖの場合には、昇圧電圧ＶDD2は６〜８Ｖすなわち２．２ＶDD〜３ＶDDであれば良いので、昇圧電圧ＶLCD（約４０Ｖ）を電源電圧とする正の昇圧電圧方式（図１４（Ａ）参照）におけるアンプに比べて、アンプの消費電力を低減することができるとともに、アンプを構成する素子もそれほど耐圧の高いものを使用する必要がないので、回路の占有面積を小さくすることができる。
【００５７】
図７には、上記第２の昇圧回路２０の具体的な回路構成例を示す。液晶パネルに印加される電圧の波形を示す図１４（Ｃ）を参照すると明らかなように、コモン電極に印加される信号を生成するには、液晶中心電位ＶMIDを中心にして上記昇圧電圧ＶCOMHと極性が逆の負電圧ＶCOMLが必要である。
【００５８】
本実施例においては、図７に示されているように、第２の昇圧回路２０を、正極性のコモン電圧ＶCOMHを発生するチャージポンプ２１と、該チャージポンプの出力電圧を反転して負極性のコモン電圧ＶCOMLを生成する電圧反転回路２２とから構成している。なお、第１の昇圧回路１０は第２の昇圧回路２０のチャージポンプ２１と同一の構成でよいので、図示および説明を省略する。また、この実施例のチャージポンプ２１および電圧反転回路２２には、電源回路の起動信号ＳＴによってクロックの供給制御がなされるＡＮＤゲートＧ１，Ｇ２およびＧ３，Ｇ４が設けられており、起動信号ＳＴがロウレベルの間はクロックφ１，φ２の供給が遮断されて昇圧動作を行なわず、起動信号ＳＴがハイレベルにされるとクロックφ１，φ２が供給されて昇圧動作を開始するように構成されている。
【００５９】
正のコモン電圧ＶCOMHを発生する上記チャージポンプ２１は、クロック信号φ１によりオン、オフ動作されるスイッチＳＷ１〜ＳＷ４と、上記クロック信号φ１とハイレベルの期間が重ならないように形成されたクロック信号φ２（図８参照）によりオン、オフ動作されるスイッチＳＷ５〜ＳＷ７と、スイッチＳＷ５，ＳＷ６により直列形態にされる昇圧容量Ｃ１，Ｃ２と、出力端子ＯＵＴ１に接続された出力の平滑容量Ｃ３とから構成されている。
【００６０】
上記昇圧容量Ｃ１の低電位側の端子Ｃ１−はスイッチＳＷ４またはＳＷ７を介して接地点または第１基準電位端子Ｔ１に接続可能にされているとともに、昇圧容量Ｃ１の高電位側の端子Ｃ１＋はスイッチＳＷ３を介して第２基準電位端子Ｔ２に接続可能にされている。また、上記昇圧容量Ｃ２の低電位側の端子Ｃ２−はスイッチＳＷ２を介して接地点に接続可能にされているとともに、昇圧容量Ｃ２の高電位側の端子Ｃ２＋はスイッチＳＷ１を介して第１基準電位端子Ｔ１に接続可能にされている。
【００６１】
さらに、出力端子ＯＵＴ１と上記昇圧容量Ｃ２の高電位側の端子Ｃ２＋との間はスイッチＳＷ５を介して接続可能にされているとともに、昇圧容量Ｃ２の低電位側の端子Ｃ２−と昇圧容量Ｃ１の高電位側の端子Ｃ１＋との間はスイッチＳＷ６を介して接続可能にされている。そして、上記第１基準電位端子Ｔ１には前記ボルテージフォロワ１３Ｃからの出力電圧ＶCI2が印加されている。なお、第１基準電位端子Ｔ１に接続されている容量Ｃ１０は、前記ボルテージフォロワ１３Ｃから出力される電圧を安定化させる容量である。
【００６２】
上記のように構成されたチャージポンプ２０は、クロック信号φ１がハイレベルにされて図９（Ａ）のようにスイッチＳＷ１〜ＳＷ４がオン（このときＳＷ５〜ＳＷ７はオフ）されている間に昇圧容量Ｃ１，Ｃ２が基準電圧ＶCI2に充電される。そして、次に、スイッチＳＷ１〜ＳＷ４がオフされると代ってスイッチＳＷ５〜ＳＷ７がオン状態にされ、図９（Ｂ）のように昇圧容量Ｃ１，Ｃ２が直列形態になるとともに、昇圧容量Ｃ１の基準端側すなわち低電位側の端子Ｃ１−はスイッチＳＷ７を介して第１基準電位端子Ｔ１に接続される。これによって、出力端子ＯＵＴ１の電圧は３ＶCI2に押し上げられる。上記充電動作とブースト動作とを繰り返すことにより、昇圧容量Ｃ２に充電された電荷が出力端子ＯＵＴ１に接続されている平滑容量Ｃ３へ転送され、３ＶCI2の昇圧電圧ＶCOMHが出力される。
【００６３】
電圧反転回路２２は、チャージポンプ２１で発生された正の昇圧電圧ＶCOMHが印加される電圧端子Ｔａと、前記ボルテージフォロワ１３Ｂで生成された液晶中心電位ＶMIDが印加される第２基準電圧端子Ｔｂと、電圧反転用容量Ｃ２１と、該容量Ｃ２１の一方の端子と上記電圧端子Ｔａとの間および電圧端子Ｔｂとの間にそれぞれ接続されたスイッチＳＷ８，ＳＷ１０と、電圧反転用容量Ｃ２１の他方の端子と上記電圧端子Ｔｂとの間および出力端子Ｔｃとの間にそれぞれ接続されたスイッチＳＷ９，ＳＷ１１と、出力端子Ｔｃと接地点との間に接続された負電圧用平滑容量Ｃ２２とから構成されている。なお、第２基準電位端子Ｔ２に接続されている容量Ｃ２０は、前記ボルテージフォロワ１３Ｂから出力される電圧を安定化させる容量である。
【００６４】
この実施例の電圧反転回路は、互いにハイレベル期間が重ならないようにされたクロック（図８のφ１，φ２参照）によりスイッチＳＷ８およびＳＷ９をオン、ＳＷ１０，ＳＷ１１をオフさせて、電圧反転用容量Ｃ２１に正の昇圧電圧ＶCOMHと液晶中心電位ＶMIDとの電位差に相当する電圧を充電させた後、スイッチＳＷ８およびＳＷ９をオフ、またスイッチＳＷ１０とＳＷ１１をオンさせることで液晶中心電位ＶMIDを中心にして上記昇圧電圧ＶCOMHと極性が逆の負電圧ＶCOMLで、出力端子ＯＵＴ２に接続されている平滑容量Ｃ２２に充電させるように動作される。
【００６５】
上記のようにこの実施例の液晶駆動用電源回路においては、コモン電圧ＶCOML，ＶCOMHを発生する第２の昇圧回路２０がチャージポンプにより構成されているため、アンプを用いる場合に比べて電流効率も高くなる。すなわち、アンプでコモン電圧ＶCOML，ＶCOMHを発生するには、そのアンプの電源電圧としてコモン電圧ＶCOML，ＶCOMHよりもさらに高い電圧を必要とするため効率は悪くなるが、実施例のようにチャージポンプで昇圧された電圧で直接液晶パネルのコモン電極を駆動することにより電流効率が高くなる。
【００６６】
ところで、チャージポンプは、電流効率は良いが電流供給能力は低いためパネルの負荷が大きいとチャージポンプの出力レベルは低下してしまう。しかるに、図１４（Ｃ）の波形を参照すると分るように、コモン電極を駆動する波形は周波数が低いため平均的な負荷は小さいので上記のようにチャージポンプでコモン電圧ＶCOML，ＶCOMHを発生しても全く問題はない。
【００６７】
一方、セグメント電極を駆動する電圧波形はコモン電極を駆動する電圧波形よりもずっと頻繁に変化を繰り返すため平均的な負荷が大きいので、セグメント駆動電圧をチャージポンプで発生させるようにすると、パネルの表示を開始した直後にチャージポンプの出力が落ち込むおそれがある。そして、チャージポンプの出力が低下すると、出力電圧の精度が悪くなり液晶に直流電圧が印加されて液晶が劣化するおそれがあるとともに例えばカラー液晶表示パネルでは表示色がずれるなど良好な画質が得られないという不具合がある。ところが、上記実施例では、平均的な負荷が大きいセグメント電極の駆動電圧はボルテージフォロワで発生するようにしているため、電圧低下を起こすおそれがなく、これによって表示画質の劣化を回避することができる。
【００６８】
なお、図７に示されている各容量素子Ｃ１〜Ｃ３、Ｃ１０、Ｃ２０、Ｃ２１、Ｃ２２等は、図７の昇圧回路が搭載される半導体チップに対して外付け容量として接続される。この場合、外付け容量を接続するための外部端子と、昇圧した電圧ＶCOMHや負電圧ＶCOMLを供給する各配線の一部を上記外部端子まで引き出して接続するための配線とがを半導体チップに設けられることとなる。
【００６９】
また、既に説明したように、前記実施例においては、電圧反転回路２１で生成された負電圧ＶCOMLが基板バイアス電圧として基板に給電する配線の途中に、ラッチアップ対策としてグランド短絡用スイッチ２７０が設けられているが、このような対策を施したＬＳＩであってもさらにラッチアップ強度を高くするには、負電圧ＶCOMLを供給する配線を外部端子に引き出してその外部端子に外付けのダイオードを接続してやるのが望ましい。その場合、このラッチアップ防止用のダイオードは、生成された負電圧ＶCOMLを安定化されるための前記容量素子Ｃ２２が接続される外部端子と共通の端子に接続させることができる。図７には、そのようなラッチアップ防止用のダイオードがＤ１として、電圧反転回路２２の出力端子ＯＵＴ２に接続されている様子が示されている。
【００７０】
図１０は、本発明を適用した液晶表示制御装置としての液晶コントロールドライバとこのドライバにより駆動される液晶パネルとからなる液晶表示システムの他の実施例を示すブロック図である。
【００７１】
図１０において、２００は液晶コントロールドライバ、３００はこの液晶コントロールドライバ２００により駆動される液晶パネルである。液晶コントロールドライバ２００は、液晶パネル３００のセグメント電極を駆動するセグメントドライバ２１０、液晶パネル３００のコモン電極を駆動するコモンドライバ２２０、これらのドライバに必要とされる駆動電圧を発生する液晶駆動用電源回路２３０、チップ内部全体を制御する制御部２５０等を備えている。これらの回路は単結晶シリコンのような１個の半導体チップ上に構成されている。そして、この実施例においても、電源回路２３０で生成された負電圧ＶCOMLを基板に供給する配線の途中に該配線をグランドに固定するための短絡用スイッチ２７０が設けられている。なお、３５３は、この液晶コントローラドライバ２００を制御するマイクロプロセッサないしはマイクロコンピュータＭＰＵである。
【００７２】
また、図示しないが、この液晶コントロールドライバ２００には、表示データを記憶する表示用ＲＡＭに対するアドレスを生成するアドレスカウンタや、表示用ＲＡＭから読み出されたデータと外部のＭＰＵ等から供給された新たな表示データとに基づいてすかし表示や重ね合わせ表示のための論理演算を行なう論理演算手段、上記セグメントドライバ２１０およびコモンドライバ２２０に対する動作タイミング信号を生成するタイミング生成回路などが設けられている。なお、図示しないが、図１と同様に液晶パネル３００に表示すべき画像データをビットマップ方式で記憶する表示用ＲＡＭを液晶駆動用電源回路と同一のチップ上に内蔵していても良い。
【００７３】
この実施例は、液晶コントローラドライバ２００の制御部２５０に対する表示開始信号ＤＳＣや液晶駆動用電源回路に対する昇圧開始信号ＣＳＴ、グランド短絡スイッチ２７０のオン、オフ制御信号（リセット信号）ＲＳＴを、制御用のＭＰＵ３５３で生成して液晶コントロールドライバ２００に供給するようにしたものである。これを可能にするため、液晶コントローラドライバ２００には外部のＭＰＵなどから供給される上記各制御信号ＤＳＣ、ＣＳＴ、ＲＳＴを受けるための外部端子２８１，２８２，２８３が設けられている。図１１には、制御用のＭＰＵ３５３から液晶コントロールドライバ２００に供給される上記各制御信号ＤＳＣ、ＣＳＴ、ＲＳＴのタイミングが示されている。
【００７４】
図１１から分かるように、制御信号ＤＳＣにより電源回路２３０の動作が開始されてから所定時間Ｔ０が経過するまでは制御信号ＲＳＴがハイレベルにされて短絡用スイッチ２７０がオンされることにより、基板電位がグランドに固定され、ラッチアップの発生が防止される。そして、制御信号ＲＳＴがロウレベルにされて短絡用スイッチ２７０がオフされてしばらくしてから制御信号ＤＳＣがハイレベルに変化されて、液晶の表示が開始されるようにされる。
【００７５】
図１２は、図１や図１０の液晶コントロールドライバ２００と液晶パネル３００とからなる液晶表示装置の応用例としての携帯電話器の全体構成を示すブロック図である。
【００７６】
この実施例の携帯電話器は、表示部としての液晶パネル３００、送受信用のアンテナ３２１、音声出力用のスピーカ３２２、音声入力用のマイクロホン３２３、本発明を適用した液晶コントロールドライバ２００、スピーカ３２２やマイクロホンの信号の入出力を行なう音声インターフェース３３０、アンテナ３２１との間の信号の入出力を行なう高周波インターフェース３４０、音声信号や送受信信号に係る信号処理を行うＤＳＰ（Digital Signal Processor）３５１、カスタム機能（ユーザ論理）を提供するＡＳＩＣ（Application Specific Integrated Circuits）３５２、表示制御を含め装置全体の制御を行なうマイクロプロセッサもしくはマイクロコンピュータなどからなるシステム制御装置３５３およびデータやプログラムの記憶用メモリ３６０及び上記携帯電話器の電源とされる電池３８０等を備えてなる。上記ＤＳＰ３５１、ＡＳＩＣ３５２およびシステム制御装置としてのＭＰＵ３５３により、いわゆるベースバンド部３５０が構成される。
【００７７】
特に制限されるものでないが、上記液晶パネル３００は、多数の表示画素がマトリックス状に配列されたドットマトリックス方式のパネルである。なお、カラー表示の液晶パネルの場合、１画素は赤、青、緑の３ドットで構成される。また、メモリ３６０は、例えば所定のブロック単位で一括消去可能なフラッシュメモリ等から構成され、表示制御を含む携帯電話器システム全体の制御プログラムや制御データが記憶されると共に、２次元的な表示パターンとして文字フォント等の表示データが格納されたパターンメモリであるＣＧＲＯＭ（Character Generator Read Only Memory）としての機能を兼ね備えている。
【００７８】
図１３には、本発明を適用した液晶コントローラドライバ２００を液晶パネル３００にＣＯＧ（Chip on glass）実装した状態の液晶モジュールを示す。
【００７９】
図１３において、３７０は液晶パネル３００を構成するガラス基板、３８０はガラス基板３７０との間に液晶を狭持して表示部を構成する対向基板、３７１，３７２はガラス基板３７０上に形成され基板の一側に端部が集合されたＩＴＯなどからなる引出し配線であり、この配線３７１，３７２の端部と液晶コントローラドライバ２００の対応する電極パッド（外部端子）との間に半田ボールなどを介在させて溶着させることで液晶コントローラドライバ２００が液晶パネル上に実装されている。
【００８０】
また、５００は上記液晶コントローラドライバ２００を制御するマイクロプロセッサ（ＭＰＵ）３５３および容量やダイオードなどの外付け素子３９０が実装されたプリント基板５００で、このプリント基板５００上のマイクロプロセッサ（ＭＰＵ）３５３および外付け素子３９０と液晶パネル３００側の液晶コントローラドライバ２００とは、ガラス基板３７０の端部に設けられた端子にヒートシールなどを介して結合されたフレキシブルプリント基板ＦＰＣ（Flexible Printed Circuit）５１０，５２０により接続されている。さらに、液晶パネル３００にはガラス基板３７０の端部の端子に接続された給電用のＦＰＣ５３０により電源電圧ＶDDおよび接地電位ＧＮＤが供給されるように構成されている。なお、ガラス基板３７０の端部の端子と液晶コントローラドライバ２００との間もＩＴＯなどからなる配線３７３により接続されている。
【００８１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、チャージポンプ２１で生成した正の電圧ＶCOMHを反転することで負電圧ＶCOMLを発生させる電圧反転回路２２を設けているが、チャージポンプ２１と同様な構成で直接的に負電圧を発生するチャージポンプを有する電源回路を搭載した半導体集積回路に対しても本発明を適用することができる。
【００８２】
また、前記実施例の液晶コントローラドライバ２００においては、Ｐ型単結晶基板を用いているが、Ｎ型基板を用いても良い。その場合、例えば、電源回路で発生されたＶCOMHの様な正電圧が印加されるＮ型基板とＶDD配線との間に電源短絡用スイッチを設けるか、もしくは、電源回路で発生されたＶCOMLのような負電圧が印加されるＰウェル領域とグランド配線との間にグランド短絡用スイッチを設けて、電源立上がり時におけるウェル電位の変動を抑え、ラッチアップを防止するようにすれば良い。
【００８３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器の液晶パネルを駆動する液晶コントロールドライバについて説明したがこの発明はそれに限定されるものでなく、例えば、ポケットベル、ページャー、ＰＤＡ（Personal Digital Assistants）など液晶パネルを有する種々の携帯型電子機器に適用することができる。
【００８４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００８５】
すなわち、本発明に従うと、電流のロスが少なくかつ精度の高い昇圧電圧を発生することが可能な電源回路を実現することができ、これによって液晶パネルを駆動する電圧を発生する液晶駆動用電源回路に適用した場合には液晶の劣化がなく高画質の表示が可能になるとともに、低消費電力で長時間の電池駆動が可能な液晶表示装置および携帯用電子機器を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用して有効な昇圧型電源回路内蔵の液晶コントロールドライバとこのＬＳＩにより駆動される液晶パネルとからなる液晶表示装置の構成を示すブロック図である。
【図２】本発明を適用した液晶コントロールドライバにおけるラッチアップ防止用のリセット回路の実施例を示すブロック図である。
【図３】リセット回路及びグランド短絡用スイッチを設けない場合と設けた場合における基板電位の変化の様子を示す波形図である。
【図４】リセット回路の具体的な回路例を示す回路図である。
【図５】リセット回路の動作タイミングを示すタイミングチャートである。
【図６】本発明を適用した液晶コントロールドライバにおける液晶駆動用電源回路の実施例を示すブロック図である。
【図７】液晶駆動用電源回路を構成するコモン電圧を発生の第２の昇圧回路の実施例を示す回路図である。
【図８】実施例の昇圧回路を動作させるクロック信号の波形例を示す波形図である。
【図９】実施例の昇圧回路の動作を説明するための作用説明図である。
【図１０】本発明の他の実施例を示す液晶コントロールドライバとこのＬＳＩにより駆動される液晶パネルとからなる液晶表示システムの構成例を示すブロック図である。
【図１１】第２の実施例における制御信号のタイミングを示すタイミングチャートである。
【図１２】本発明を適用した液晶コントロールドライバを備えた携帯電話器の全体構成を示すブロック図である。
【図１３】本発明を適用した液晶コントロールドライバの実装形態の一例を示す平面図である。
【図１４】液晶パネルの駆動方式の違いによるセグメント印加電圧ＶSEGとコモン印加電圧ＶCOMのレベルの違いを示す波形図である。
【図１５】液晶コントロールドライバのデバイス構造の一例を示す半導体基板の断面図である。
【符号の説明】
１０ 第１の昇圧回路
２０ 第１の昇圧回路
１１ 基準電圧回路
１３Ａ〜１３Ｃ ボルテージフォロワ
２０ 第２の昇圧回路
２１ チャージポンプ
２２ 電圧反転回路
３０ 可変抵抗分割回路
１００ 半導体基板
１１４ｂ 基板バイアス電圧給電用領域
２００ 液晶コントロールドライバ
２１０ セグメントドライバ
２２０ コモンドライバ
２３０ 液晶駆動用電源回路
２４０ 表示用ＲＡＭ
２５０ 制御部
２６０ リセット回路
２７０ グランド短絡用スイッチ
３００ 液晶パネル
３７０ ガラス基板
３７１，３７２ ＩＴＯ配線
５１０ ＦＰＣ

Claims (9)

1. 外部電源電圧を受けて液晶パネルの第１電極に印加される電圧と、前記液晶パネルの第２電極に印加される前記外部電源電圧よりも高い正電圧と接地電位よりも低い負電圧とを発生する液晶駆動用電源回路を備え半導体集積回路化された液晶表示制御装置であって、
   前記負電圧を半導体基板のバイアス電圧として給電する第１の配線と、
   前記接地電位を供給する第２の配線と、
   前記第１の配線と前記第２の配線との間に接続されたスイッチ素子と、を備え、
   前記スイッチ素子は、前記液晶駆動用電源回路の起動時に一時的に導通されて、前記負電圧が印加されるべき半導体基板の電位を一時的に前記接地電位にさせるように構成されてなることを特徴とする液晶表示制御装置。
2. 前記液晶駆動用電源回路を起動させるための第１制御信号に基づいて前記スイッチ素子を一時的に導通状態にさせる第２制御信号を生成する制御回路を備えていることを特徴とする請求項１記載の液晶表示制御装置。
3. 前記スイッチ素子は、高耐圧のＭＯＳＦＥＴで構成されていることを特徴とする請求項１又は２に記載の液晶表示制御装置。
4. 前記液晶駆動用電源回路により生成された電圧に基づいて前記液晶パネルの第１電極を駆動する信号を出力する第１駆動回路と、前記液晶駆動用電源回路により生成された電圧に基づいて前記液晶パネルの第２電極を駆動する信号を出力する第２駆動回路とをさらに備え、
   前記第２駆動回路を構成する素子は前記液晶駆動用電源回路を構成する素子よりも耐圧の高いＭＯＳＦＥＴで構成され、
   前記スイッチ素子は前記第２駆動回路を構成する素子と同一構造の高耐圧ＭＯＳＦＥＴで構成されていることを特徴とする請求項３に記載の液晶表示制御装置。
5. 外部から電源電圧を供給されている状態で液晶表示を行なう第１の動作モードと、外部から電源電圧を供給されている状態で液晶表示を行なわない第２の動作モードとを備えた液晶表示制御装置であって、
   前記第２の動作モードから前記第１の動作モードへ移行する際に、前記スイッチ素子が一時的に導通されて、前記負電圧が印加されるべき半導体基板に一時的に前記接地電位が印加されるように構成されてなることを特徴とする請求項１乃至４の何れか１項に記載の液晶表示制御装置。
6. 発振回路を備え、外部から電源電圧を供給されている状態で前記発振回路が動作され液晶表示を行なう第１の動作モードと、外部から電源電圧を供給されている状態で前記発振回路の動作が停止され液晶表示を行なわない第３の動作モードとを備えた液晶表示制御装置であって、
   前記第３の動作モードから前記第１の動作モードへ移行する際に、前記スイッチ素子が一時的に導通されて、前記負電圧が印加されるべき半導体基板の電位を一時的に接地電位にさせるように構成されてなることを特徴とする請求項１乃至５の何れか１項に記載の液晶表示制御装置。
7. 前記スイッチ素子をオン、オフ制御するための信号が入力される外部端子を備えたことを特徴とする請求項１記載の液晶表示制御装置。
8. 請求項４乃至７の何れか１項に記載の液晶表示制御装置と、
   前記第１駆動回路により生成された信号および前記第２駆動回路により生成された信号に基づいてドットマトリックス方式で表示を行なう液晶パネルと、
   前記液晶表示制御装置の電源電圧を与える電池とを備えた携帯用電子機器。
9. 外部電源電圧を受けて液晶パネルの第１電極に印加される電圧および前記液晶パネルの第２電極に印加される前記外部電源電圧よりも高い正電圧と接地電位よりも低い負電圧を発生する液晶駆動用電源回路と、前記負電圧を半導体基板のバイアス電圧として給電する第１の配線と、前記接地電位を供給する第２の配線と、前記第１の配線と前記第２の配線との間に接続されたスイッチ素子と、該スイッチ素子をオン、オフ制御するための信号が入力される外部端子とを備えた液晶表示制御装置と、
   前記液晶表示制御装置を制御する制御装置と、
   前記液晶表示制御装置により生成された第１電極駆動信号および第２電極駆動信号に基づいてドットマトリックス方式で表示を行なう液晶パネルと、
   前記液晶表示制御装置の電源電圧を与える電池と、
   を備え、
   前記スイッチ素子は、前記液晶駆動用電源回路の起動時に一時的に導通されて、前記負電圧が印加されるべき半導体基板の電位を一時的に前記接地電位にさせ、
   前記制御装置から前記液晶表示制御装置の前記外部端子に対して前記スイッチ素子をオン、オフ制御するための信号が供給されるように構成された携帯用電子機器。

Images