JP2004343894A

JP2004343894A - 昇圧回路の制御方法

Info

Publication number: JP2004343894A
Application number: JP2003137536A
Authority: JP
Inventors: Masahiko Tsuchiya; 雅彦土屋
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-05-15
Filing date: 2003-05-15
Publication date: 2004-12-02

Abstract

【課題】消費電流を増加させることなく昇圧能力を向上させることを可能とする昇圧回路の制御方法等を提供する。
【解決手段】昇圧クロック８０３は、一定周期のクロックではなく、電流出力直後の所定の期間（クロック発生期間８０５）に集中してクロック（信号の立ち上がりあるいは立ち下がり）を発生させる。また、昇圧クロック８０３におけるクロック発生期間８０５は、電流出力直後の所定の期間に限られ、他の期間ではクロックを発生しない。従って、電流、電荷の出力により電圧降下が生じた場合、迅速に昇圧電圧を回復することができ、また、クロック発生回数を減ずることができるので、消費電力を抑制することができる。
【選択図】図８

Description

【０００１】
【発明の属する技術分野】
本発明は、コンデンサを使用するチャージポンプ方式の昇圧回路の制御方法等に関する。より詳細には、チャージポンプ式昇圧回路における制御信号等に関する。
【従来の技術】
従来、液晶表示パネルを構成する液晶を駆動する場合、画素（液晶表示素子）毎に電圧を印加することによりオンオフ制御等を行う。この場合、高圧電源が必要となるので、ＤＣ−ＤＣ昇圧を行う昇圧回路を備える電源回路が用いられたりする。昇圧回路としては、スイッチング素子、交互に放充電を行うコンデンサ等を備えるチャージポンプ式昇圧回路等が用いられる。
【０００２】
図１０は、従来のチャージポンプ式昇圧回路の動作に係るタイミングチャートを示す。
図１１は、図１０の拡大図である。
尚、図１０及び図１１に示すタイミングチャートは、１フレーム４ラインのマトリクス駆動における、駆動電圧、電流、昇圧電圧、昇圧クロックのタイミングを示す。
【０００３】
駆動電圧１００１、１１０１は、１の画素（液晶表示素子）に印加する駆動電圧の波形を示す。
電流１００２、１１０２は、１の画素（液晶表示素子）における電流の波形を示す。
電流１００３、１１０３は、昇圧回路から出力される電流の波形を示す。
昇圧電圧１００４、１１０４は、昇圧回路により昇圧され、昇圧回路から出力される電圧（昇圧電圧Ｖ_ＯＵＴ）の波形を示す。
昇圧クロック１００５、１１０５は、昇圧回路の動作を制御する制御信号（クロック信号ＣＬｎ）の波形を示す。
【０００４】
電圧回復時間１１０６は、電圧降下後から元の昇圧電圧まで回復するまでの時間を示す。
クロック発生間隔１１０７は、信号の立ち上がり及び立ち下がり間の期間、あるいは、信号の立ち下がり及び立ち上がり間の期間を示す。
【０００５】
画素は、容量を有しある程度の電荷を保持することができるので、主として電圧印加開始直後に電流が生じる。従って、１の画素における電流１００２、１１０２は、駆動電圧１００１、１１０１のタイミングに同期したピークを有する波形となる。
尚、選択期間の開始直後のピーク１０１１、１１１１は、他のピーク１０１２、１１１２と比較して、ピーク値が大きい。ここで、選択期間は、画素が位置するライン（コモン電極）が選択される期間である。
【０００６】
他の画素における駆動電圧（図示しない）及び電流の波形（図示しない）は、上記の駆動電圧１００１、１１０１及び電流１００２、１１１２と同様であるが、選択ラインがシフトするので、画素が位置するライン毎に、波形のタイミングもシフトしたものとなる。従って、液晶表示パネル全体の画素を考慮すると、昇圧回路が出力する電流は、電流１００３、１１０３に示すように、タイミングは電流１００２、１１０２と同様であるが、全般に渡ってほぼ同程度のピーク値を有する。
【０００７】
チャージポンプ式昇圧回路は、コンデンサに充電される電荷を転送することにより電流を発生させる。従って、画素に電圧を印加する際、昇圧回路から電流が出力されると、昇圧回路における昇圧電圧は、急激に降下する。そこで、昇圧回路は、昇圧クロック（制御信号）に基づいてチャージポンプ動作を繰り返し、次の選択期間が開始するまでに昇圧電圧を回復する。
【０００８】
昇圧回路における昇圧電圧は、昇圧電圧１００４、１１０４に示すように、選択ラインのシフトタイミングに応じて、電圧降下、電圧回復を繰り返す。
昇圧回路の動作を制御する昇圧クロックは、昇圧クロック１００５、１１０５に示すように、一定周期のクロックであり、同一時間間隔で立ち上がり及び立ち下がりを繰り返す矩形波である。昇圧回路は、この昇圧クロックの立ち上がり時あるいは立ち下がり時において、チャージポンプ動作を行って昇圧を行う。
【０００９】
ここで、チャージポンプ式昇圧回路は、直流的なロス電流を流す必要がなく、ロスは回路を構成するスイッチング素子（ＣＭＯＳトランジスタ等）の寄生容量に係る僅少な充放電電流に限られるので高効率であるが、上述したように、コンデンサに充電される電荷を転送することにより電流を発生させるので、電流値の大きさによっては出力電圧が低下してしまうという問題点がある。
【００１０】
そこで、消費電力の低減を図る昇圧回路がいくつか提案されており、所定の期間中、スイッチング素子間の制御端子を短絡させることにより、消費電力の低減を図る昇圧回路が提案されている（例えば、［特許文献１］参照。）。
また、所定の期間中、スイッチング素子をオンオフ制御する制御信号の電圧振幅を変換することにより、消費電力の低減を図る昇圧回路が記載されている（例えば、［特許文献２］参照。）。
また、昇圧回路が発生する昇圧電圧と所定の電圧との比較結果に基づいて、昇圧回路が用いるクロック信号を調整あるいは固定することにより、消費電力の低減を図る昇圧回路が記載されている（例えば、［特許文献３］参照。）。
【００１１】
【特許文献１】
特開２０００−３３３４４４号公報
【特許文献２】
特開２０００−３３００８５号公報
【特許文献３】
特開２００１−２１１６３５号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したように、従来の昇圧回路は、定常固定的な昇圧クロックにより動作制御されるので、液晶表示パネルへの電荷供給に伴って昇圧電圧が降下すると、昇圧クロックの立ち上がりあるいは立ち下がりまで昇圧動作が行われず、また、立ち上がり−立ち下がり間隔を小さくすると、その分、昇圧回路におけるチャージポンプ動作回数、クロック発生回路における動作回数が増大し、消費電流が増大するという問題点がある。
【００１３】
近年、液晶表示パネルの表示容量が増大するに伴い、液晶駆動用のドライバＩＣにおける消費電流が増加する傾向にある。しかしながら、表示容量が大きくなっても消費電力の増加は許容されず、逆にさらなる低消費電力化が要求される状況である。この低消費電力化の要求は、特に、携帯電話、携帯情報端末等の携帯機器において顕著である。
【００１４】
本発明は、以上の問題点に鑑みてなされたものであり、消費電流を増加させることなく昇圧能力を向上させることを可能とする昇圧回路の制御方法等を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前述した目的を達成するために第１の発明は、制御信号に基づいてチャージポンプ動作を行い、入力電圧を昇圧する昇圧回路の制御方法であって、所定期間における前記制御信号のクロック発生間隔は、前記所定期間以外の期間における前記クロック発生間隔より小さいことを特徴とする昇圧回路の制御方法である。
【００１６】
第１の発明では、制御信号により昇圧回路のチャージポンプ動作を制御する場合、所定期間においては当該所定期間以外より制御信号のクロック発生間隔を小さくする。
【００１７】
昇圧回路は、チャージポンプ式昇圧回路であり、制御信号により制御されるスイッチング素子、充放電を行う昇圧用コンデンサ、平滑用コンデンサ等を備える。
クロックは、信号の立ち上がりあるいは信号の立ち下がり等を示す。
また、所定期間は、昇圧電圧回復用クロックの発生期間であり、例えば、電荷消費直後の一定期間、液晶表示素子のマトリクス駆動における選択ラインのシフト直後の一定期間等である。
尚、所定期間以外では、クロックを発生させないようにしてもよい。
【００１８】
第１の発明では、昇圧回路の動作を制御する制御信号（昇圧クロック）として、従来のように一定周期のクロックを常時発生させるのではなく、クロック発生間隔を小さくすると共に、電流出力直後の所定の期間に集中してクロックを発生させることにより、電流、電荷の出力により電圧降下が生じた場合、迅速に昇圧電圧を回復することができる。また、クロック発生回数を減ずることができるので、消費電力を抑制することができる。
【００１９】
また、昇圧電圧回復用クロックの発生期間（所定期間）以外の期間では、クロックを発生させなくともよいし、あるいは、電流補償用クロックを発生させるようにしてもよい。電流補償用クロックは、昇圧電圧回復用クロックと比較して、単位時間あたりのクロック発生回数を少なくし、あるいは、クロック発生間隔を長くしたりする。
【００２０】
この場合、昇圧回路は、昇圧電圧回復後の期間においても、必要最小限のチャージポンプ動作を行うので、平滑用コンデンサ等から電流を補うことができる。従って、迅速に昇圧電圧を回復し、消費電力を抑制すると共に、液晶駆動回路、液晶表示パネル等に対して安定した電圧印加、電流供給、電荷供給を行うことができる。
【００２１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明に係る昇圧回路の制御方法等の好適な実施形態について詳細に説明する。なお、以下の説明及び添付図面において、略同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略することにする。
【００２２】
最初に、図１を参照しながら、液晶表示装置の概略構成を説明する。
図１は、液晶駆動ＩＣを基板上に備える液晶表示装置１００の概略構成図である。
液晶表示装置１００は、液晶基板１０１上に液晶表示パネル１０２、液晶駆動ＩＣ１０３等が設けられて構成される。
【００２３】
液晶基板１０１は、ガラス基板、フィルム基板等の基材である。
液晶表示パネル１０２は、表示装置であり、例えば、画素（液晶表示素子）がマトリクス上に配列されて構成されるＬＣＤディスプレイ等である。
この場合、格子状に配列された画素に対して、縦方向の電極（セグメント電極、信号電極）、横方向の電極（コモン電極、走査電極）が配される。液晶駆動装置（液晶駆動回路）により電極を選択して電圧を印加し、縦横の電極が共に選択され所定の電圧が印加されると、対応する画素が駆動する。
【００２４】
液晶駆動ＩＣ１０３は、液晶表示パネル１０２の液晶表示素子を駆動し、ビットマップ表示を行うＩＣ等のデバイスである。液晶駆動ＩＣ１０３は、電源回路、表示ＲＡＭ、セグメント駆動回路、コモン駆動回路、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）インタフェース回路等が組み込まれる。
【００２５】
液晶駆動ＩＣ１０３の端子１０４（セグメント駆動出力端子、コモン駆動出力端子等）と液晶表示パネル１０２の電極（セグメント電極、コモン電極）とは、液晶基板１０１上にパターン形成される透明配線１０５により接続される。
【００２６】
また、液晶駆動ＩＣ１０３に昇圧回路を有する電源回路を設ける場合、端子１０４（コンデンサ接続端子等）とコンデンサ基板１０８上に設けられる昇圧用あるいは平滑用の外部コンデンサとは、液晶基板１０１上にパターン形成される透明配線１０６、配線テープ１０７等を介して接続される。
【００２７】
透明配線１０５、透明配線１０６は、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）配線等である。
配線テープ１０７は、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）配線等である。
【００２８】
次に、図２を参照しながら、液晶駆動ＩＣの概略構成を説明する。
図２は、液晶駆動ＩＣ１０３の概略構成図である。
液晶駆動ＩＣ１０３は、電源回路２０１、セグメント駆動回路２０２、コモン駆動回路２０３、ＲＡＭ２０４、発振回路２０５、ＣＰＵインタフェース２０６等を有する。
【００２９】
電源回路２０１は、セグメント駆動回路２０２及びコモン駆動回路２０３に駆動電圧を供給する。電源回路２０１は、昇圧回路２１１、電圧レギュレータ回路２１２、電圧フォロア回路２１３等から構成される。
【００３０】
昇圧回路２１１は、電源電圧Ｖ_ＤＤを昇圧して昇圧電圧Ｖ_ＯＵＴを出力する。昇圧回路については、図４等において後述する。
電圧レギュレータ回路２１２は、昇圧電圧Ｖ_ＯＵＴが入力されると、液晶駆動電圧Ｖ０を出力する。
電圧フォロア回路２１３は、液晶駆動電圧Ｖ０を分圧、バッファし、セグメント駆動回路２０２、コモン駆動回路２０３に入力する。
【００３１】
セグメント駆動回路２０２は、ＲＡＭ２０４から入力される表示データ、発振回路２０５から入力される制御信号等に基づいて、セグメント端子（ＳＥＧ０、ＳＥＧ１、…）にセグメント電極への印加電圧を出力する。
コモン駆動回路２０３は、発振回路２０５から入力される制御信号等に基づいて、コモン端子（ＣＯＭ０、ＣＯＭ１、…）にコモン電極への印加電圧を出力する。
【００３２】
ＲＡＭ２０４は、ＣＰＵインタフェース２０６を介して入力された画素毎の表示データを一時的に保持する。
発振回路２０５は、セグメント駆動回路２０２、コモン駆動回路２０３、昇圧回路２１１等を制御するための制御信号を出力する。
ＣＰＵインタフェース２０６は、ＣＰＵ（図示しない）と液晶駆動ＩＣ１０３との間の通信を媒介し、各種回路の動作制御を行う。
【００３３】
次に、図３〜図５を参照しながら、チャージポンプ式の昇圧回路の概略構成及び概略動作について説明する。
図３は、昇圧倍率が６倍の昇圧回路３００（昇圧回路２１１）の概略構成図である。
【００３４】
昇圧回路３００には、高電位側の電源電圧Ｖ_ＤＤを入力する電源電圧端子ＶＤＤ、低電位側の基準電圧Ｖ_ＳＳを入力する基準電圧端子ＶＳＳが設けられる。基準電圧端子ＶＳＳは、接地されたりする。
【００３５】
端子ＶＤＤと端子ＶＳＳとの間には、ＰチャネルトランジスタＱ_１ＰとＮチャネルトランジスタＱ_１Ｎが直列に接続され、これと平行して、ＰチャネルトランジスタＱ_２ＰとＮチャネルトランジスタＱ_２Ｎが直列に接続される。
【００３６】
トランジスタＱ_１ＰとトランジスタＱ_１Ｎとの間には、外部コンデンサ（昇圧用コンデンサ）接続用のコンデンサ接続端子ＣＡＰ１−が設けられる。
トランジスタＱ_２ＰとトランジスタＱ_２Ｎとの間には、外部コンデンサ（昇圧用コンデンサ）接続用のコンデンサ接続端子ＣＡＰ２−が設けられる。
【００３７】
また、端子ＶＤＤには、ＰチャネルトランジスタＱ_３、Ｑ_４、Ｑ_５、Ｑ_６、Ｑ_７、Ｑ_８が直列に接続され、各トランジスタ間には、外部コンデンサ（昇圧用コンデンサ）接続用のコンデンサ接続端子ＣＡＰ１＋、ＣＡＰ２＋、ＣＡＰ３＋、ＣＡＰ４＋、ＣＡＰ５＋が設けられる。
また、トランジスタＱ_８のソースには、昇圧電圧Ｖ_ＯＵＴを出力し、平滑用コンデンサ接続端子である、昇圧電圧出力端子ＶＯＵＴが設けられる。
【００３８】
端子ＣＡＰ１−と、端子ＣＡＰ１＋、端子ＣＡＰ３＋、端子ＣＡＰ５＋との間には、それぞれ、昇圧用のコンデンサＣ１、Ｃ３、Ｃ５が接続される。
端子ＣＡＰ２−と、端子ＣＡＰ２＋、端子ＣＡＰ４＋との間には、それぞれ、昇圧用のコンデンサＣ２、Ｃ４が接続される。
端子ＶＯＵＴと端子ＶＤＤとの間には、平滑用のコンデンサＣが接続される。
【００３９】
尚、端子ＣＡＰ１＋、端子ＣＡＰ２＋、端子ＣＡＰ３＋、端子ＣＡＰ４＋、端子ＣＡＰ５＋には、コンデンサの正極が接続され、端子ＣＡＰ１−、端子ＣＡＰ２−には、コンデンサの負極が接続される。
【００４０】
トランジスタＱ_１Ｐ、Ｑ_１Ｎ、Ｑ_２Ｐ、Ｑ_２Ｎ、Ｑ_３、Ｑ_４、Ｑ_５、Ｑ_６、Ｑ_７、Ｑ_８は、スイッチング素子として機能し、それぞれ、クロック信号（制御信号）ＣＬ_１Ｐ、ＣＬ_１Ｎ、ＣＬ_２Ｐ、ＣＬ_２Ｎ、ＣＬ_３、ＣＬ_４、ＣＬ_５、ＣＬ_６、ＣＬ_７、ＣＬ_８によりオンオフ制御される。
【００４１】
図４は、昇圧回路３００に入力されるクロック信号（制御信号）の波形を示す図である。
【００４２】
クロック信号４０１は、トランジスタＱ_１Ｐ、Ｑ_１Ｎのゲートに入力されるクロック信号ＣＬ_１Ｐ、ＣＬ_１Ｎの波形を示す。
クロック信号４０２は、トランジスタＱ_２Ｐ、Ｑ_２Ｎのゲートに入力されるクロック信号ＣＬ_２Ｐ、ＣＬ_２Ｎの波形を示す。
尚、クロック信号４０１と、クロック信号４０２とは、逆相である。また、クロック信号４０１、クロック信号４０２は、電源電圧Ｖ_ＤＤと基準電圧Ｖ_ＳＳとの間で遷移する。
【００４３】
クロック信号４０３は、トランジスタＱ_３、Ｑ_５、Ｑ_７のゲートに入力されるクロック信号ＣＬ_３、ＣＬ_５、ＣＬ_７の波形を示す。
クロック信号４０４は、トランジスタＱ_４、Ｑ_６、Ｑ_８のゲートに入力されるクロック信号ＣＬ_４、ＣＬ_６、ＣＬ_８の波形を示す。
尚、クロック信号４０３と、クロック信号４０４とは、逆相である。また、クロック信号４０３、クロック信号４０４は、電源電圧Ｖ_ＯＵＴと基準電圧Ｖ_ＳＳとの間で遷移する。
【００４４】
トランジスタＱ_１〜Ｑ_８は、クロック信号ＣＬ_１〜ＣＬ_８に応じてオンオフ動作を行う。トランジスタＱ_１〜Ｑ_８のオンオフ動作に伴って昇圧用のコンデンサにおいて充電及び放電が繰り返され、電源電圧Ｖ_ＤＤ（基準電圧Ｖ_ＳＳ）が昇圧電圧Ｖ_ＯＵＴに昇圧される。
【００４５】
図５は、昇圧回路３００に入力されるクロック信号（制御信号）の波形を示す図である。
図４に示すクロック信号は、周期一定の固定定常的な昇圧クロックである。一方、図５に示すクロック信号は、周期一定であるが、高レベル（Ｖ_ＤＤあるいはＶ_ＯＵＴ）期間と低レベル（Ｖ_ＳＳ）期間は、必ずしも同一ではない。
【００４６】
クロック信号５０１は、トランジスタＱ_１Ｐのゲートに入力されるクロック信号ＣＬ_１Ｐの波形を示す。
クロック信号５０２は、トランジスタＱ_１Ｎのゲートに入力されるクロック信号ＣＬ_１Ｎの波形を示す。
クロック信号５０３は、トランジスタＱ_２Ｐのゲートに入力されるクロック信号ＣＬ_２Ｐの波形を示す。
クロック信号５０４は、トランジスタＱ_２Ｎのゲートに入力されるクロック信号ＣＬ_２Ｎの波形を示す。
【００４７】
尚、クロック信号５０１、５０２、５０３、５０４は、電源電圧Ｖ_ＤＤと基準電圧Ｖ_ＳＳとの間で遷移する。
また、クロック信号５０１の高レベル（Ｖ_ＤＤ）期間及びクロック信号５０４の低レベル（Ｖ_ＳＳ）期間は、クロック信号５０２の高レベル（Ｖ_ＤＤ）期間及びクロック信号５０３の低レベル（Ｖ_ＳＳ）期間より、長い。
また、クロック信号５０１の低レベル（Ｖ_ＳＳ）期間及びクロック信号５０４の高レベル（Ｖ_ＤＤ）期間は、クロック信号５０２の低レベル（Ｖ_ＳＳ）期間及びクロック信号５０３の高レベル（Ｖ_ＤＤ）期間より、短い。
【００４８】
クロック信号５０５は、トランジスタＱ_３、Ｑ_５、Ｑ_７のゲートに入力されるクロック信号ＣＬ_３、ＣＬ_５、ＣＬ_７の波形を示す。
クロック信号５０６は、トランジスタＱ_４、Ｑ_６、Ｑ_８のゲートに入力されるクロック信号ＣＬ_４、ＣＬ_６、ＣＬ_８の波形を示す。
【００４９】
尚、クロック信号５０５、５０６は、昇圧電圧Ｖ_ＯＵＴと基準電圧Ｖ_ＳＳとの間で遷移する。
また、クロック信号５０５の高レベル（Ｖ_ＯＵＴ）期間は、クロック信号５０６の低レベル（Ｖ_ＳＳ）期間より、長い。
また、クロック信号５０５の低レベル（Ｖ_ＳＳ）期間は、クロック信号５０６の高レベル（Ｖ_ＯＵＴ）期間より、短い。
【００５０】
クロック信号５０１〜５０６に示す制御信号により昇圧回路を制御する場合、第１スイッチング素子群（Ｑ_１Ｎ、Ｑ_２Ｐ、Ｑ_３、Ｑ_５、Ｑ_７、…）及び第２スイッチング素子群（Ｑ_１Ｐ、Ｑ_２Ｎ、Ｑ_４、Ｑ_６、Ｑ_８、…）は、両スイッチング素子群が共にオフとなる期間を経て、交互にオンオフ動作を行う。
従って、貫通電流のみならず、スイッチング素子の過渡特性に係る過渡電流を軽減することができ、消費電力を抑制することができる。
【００５１】
次に、図６及び図７を参照しながら、クロック信号の生成に用いられるレベルシフト回路について説明する。
図６は、レベルシフト回路６０１を示す図である。
図７は、図４に示すクロック信号に係るレベルシフト回路７０１を示す図である。
【００５２】
図６に示すように、レベルシフト回路６０１は、複数のスイッチング素子により構成される。
図６に示すレベルシフト回路６０１は、信号Ｉ及びそのインバータ信号＾Ｉが入力されると、電圧Ｖ_Ｈ及び電圧Ｖ_Ｌ間で遷移する信号Ｏ及びそのインバータ信号＾Ｏを出力する。
【００５３】
図７に示すように、例えば、図４に示すクロック信号に関して、表示タイミング制御用の発振回路等を経て、信号Ｉ及びインバータ信号＾Ｉとしてクロック信号４０１及びクロック信号４０２が入力されると、レベルシフト回路７０１は、、電圧Ｖ_ＯＵＴ及び電圧Ｖ_ＳＳ間で遷移する信号Ｏ及びインバータ信号＾Ｏとしてクロック信号４０４及びクロック信号４０３を出力する。
また、図５に示すクロック信号に関しては、複数のレベルシフト回路を用いることにより、制御信号出力を得ることができる。
【００５４】
レベルシフト回路は、複数のスイッチング素子により構成される。従って、クロック信号発生時にレベルシフト回路を動作させると、その分、スイッチング素子に係る過渡電流、寄生容量等の影響により、電力が消費される。
【００５５】
次に、図８、図１０、図１１等を参照しながら、本発明の実施の形態に係る昇圧回路の制御方法について説明する。
図８は、本発明の実施の形態に係るチャージポンプ式昇圧回路の動作に係るタイミングチャートを示す。
尚、図８に示すタイミングチャートは、昇圧回路における、電流、昇圧電圧、昇圧クロックのタイミングを示す。
【００５６】
電流８０１は、昇圧回路から出力される電流の波形を示す。
昇圧電圧８０２は、昇圧回路により昇圧され、昇圧回路から出力される電圧（昇圧電圧Ｖ_ＯＵＴ）の波形を示す。
昇圧クロック８０３は、昇圧回路の動作を制御する制御信号（クロック信号ＣＬｎ）の波形を示す。
【００５７】
電圧回復時間８０４は、電圧降下後から元の昇圧電圧まで回復するまでの時間を示す。
クロック発生期間８０５は、クロック（信号の立ち上がりあるいは立ち下がり）を発生させる期間である。
クロック発生間隔８０６は、クロックの発生間隔（信号の立ち上がりから立ち下がり間の期間、あるいは、信号の立ち下がりから立ち上がり間の期間）を示す。
【００５８】
チャージポンプ式昇圧回路は、コンデンサに充電される電荷を転送することにより電流を発生させる。従って、画素に電圧を印加する際、昇圧回路から電流が出力されると、昇圧回路における昇圧電圧は、急激に降下する。そこで、昇圧回路は、昇圧クロック（制御信号）に基づいてチャージポンプ動作を繰り返し、次の選択期間が開始するまでに昇圧電圧を回復する。
【００５９】
昇圧電圧８０２は、選択ラインのシフトタイミングに応じて、電圧降下、電圧回復を繰り返す。
昇圧クロック８０３は、一定周期のクロックではなく、電流出力直後の所定の期間（クロック発生期間８０５）に集中してクロック（信号の立ち上がりあるいは立ち下がり）を発生させる。
【００６０】
ここで、図８に示す本発明の実施の形態に係る昇圧クロック８０３と図１１に示す従来の昇圧クロック１１０５とを比較する。
【００６１】
昇圧クロック８０３におけるクロック発生間隔８０６は、従来の昇圧クロック１１０５におけるクロック発生間隔１１０７よりも小さい。
従って、電圧回復時間８０４は、従来の昇圧回路における電圧回復時間１１０６よりも短縮される。
【００６２】
また、昇圧クロック８０３におけるクロック発生期間８０５は、電流出力直後の所定の期間に限られ、他の期間ではクロックを発生しない。一方、従来の昇圧クロック１１０５では、常時クロックを発生する。
従って、昇圧クロック８０３におけるクロック発生回数は、従来の昇圧クロック１１０５よりも減ずることができ、あるいは、少なくとも増加させることはない。
【００６３】
このように、昇圧クロックとして、従来のように一定周期のクロックを常時発生させるのではなく、クロック発生間隔を小さくすると共に、電流出力直後の所定の期間に集中してクロックを発生させることにより、電流、電荷の出力により電圧降下が生じた場合、迅速に昇圧電圧を回復することができる。また、クロック発生回数を減ずることができるので、消費電力を抑制することができる。
【００６４】
尚、クロック発生期間の長さ及びタイミング、クロック発生間隔等は、要求される電圧回復時間、選択ラインのシフトタイミング等に応じて設定することができる。
例えば、クロック発生期間のタイミングについては、駆動制御回路に入力される選択ラインのシフト制御用の信号に基づいて、クロック発生期間を決定したり、昇圧クロックを発生させることができる。
【００６５】
次に、図９等を参照しながら、本発明の他の実施の形態に係る昇圧回路の制御方法について説明する。
【００６６】
図９は、本発明の他の実施の形態に係るチャージポンプ式昇圧回路の動作に係るタイミングチャートを示す。
尚、図９に示すタイミングチャートは、昇圧回路における、電流、昇圧電圧、昇圧クロックのタイミングを示す。
【００６７】
電流９０１は、昇圧回路から出力される電流の波形を示す。
昇圧電圧９０２は、昇圧回路により昇圧され、昇圧回路から出力される電圧（昇圧電圧Ｖ_ＯＵＴ）の波形を示す。
昇圧クロック９０３は、昇圧回路の動作を制御する制御信号（クロック信号ＣＬｎ）の波形を示す。
【００６８】
昇圧クロック９０３は、電流出力直後の所定の期間に集中して昇圧電圧回復用クロック９０４を発生させると共に、当該期間以外においても電流補償用クロック９０５を発生させる。
【００６９】
昇圧電圧回復用クロック９０４は、図８に示した昇圧クロック８０３と同様のものである。
電流補償用クロック９０５は、昇圧電圧回復用クロック９０４と比較して、単位時間あたりのクロック発生回数を少なくし、あるいは、クロック発生間隔を長くしたものである。
【００７０】
この場合、昇圧回路は、昇圧電圧回復後の期間においても、必要最小限のチャージポンプ動作を行うので、平滑用コンデンサ等から電流を補うことができる。従って、迅速に昇圧電圧を回復し、消費電力を抑制すると共に、液晶駆動回路、液晶表示パネル等に対して安定した電圧印加、電流供給、電荷供給を行うことができる。
【００７１】
以上、添付図面を参照しながら、本発明にかかる昇圧回路の制御方法等の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７２】
【発明の効果】
以上、詳細に説明したように本発明によれば、消費電流を増加させることなく昇圧能力を向上させることを可能とする昇圧回路の制御方法等を提供することができる。
【図面の簡単な説明】
【図１】液晶駆動ＩＣを基板上に備える液晶表示装置１００の概略構成図
【図２】液晶駆動ＩＣ１０３の概略構成図
【図３】昇圧倍率が６倍の昇圧回路３００（昇圧回路２１１）の概略構成図
【図４】昇圧回路３００に入力されるクロック信号（制御信号）の波形を示す図
【図５】昇圧回路３００に入力されるクロック信号（制御信号）の波形を示す図
【図６】レベルシフト回路６０１を示す図
【図７】図４に示すクロック信号に係るレベルシフト回路７０１を示す図
【図８】本発明の実施の形態に係るチャージポンプ式昇圧回路の動作に係るタイミングチャート
【図９】本発明の他の実施の形態に係るチャージポンプ式昇圧回路の動作に係るタイミングチャート
【図１０】従来のチャージポンプ式昇圧回路の動作に係るタイミングチャート
【図１１】図１０の拡大図
【符号の説明】
１００………液晶表示装置
１０１………液晶基板
１０２………液晶表示パネル
１０３………液晶駆動ＩＣ
２０１………電源回路
２１１………昇圧回路
３００………昇圧回路
４０１、４０２、４０３、４０４………クロック信号
５０１、５０２、５０３、５０４、５０５、５０６………クロック信号
６０１、７０１………レベルシフト回路
８０１、９０１………電流
８０２、９０２………昇圧電圧（Ｖ_ＯＵＴ）
８０３、９０３………昇圧クロック（ＣＬｎ）
８０４………電圧回復時間
８０５………クロック発生期間
８０６………クロック発生間隔
９０４………昇圧電圧回復用クロック
９０５………電流補償用クロック

Claims

制御信号に基づいてチャージポンプ動作を行い、入力電圧を昇圧する昇圧回路の制御方法であって、
所定期間における前記制御信号のクロック発生間隔は、前記所定期間以外の期間における前記クロック発生間隔より小さいことを特徴とする昇圧回路の制御方法。
前記所定期間は、電荷消費直後の一定期間であることを特徴とする請求項１に記載の昇圧回路の制御方法。
前記所定期間は、液晶表示素子のマトリクス駆動における選択ラインのシフト直後の一定期間であることを特徴とする請求項１に記載の昇圧回路の制御方法。
前記所定期間以外の期間は、クロックを発生させないことを特徴とする請求項１から請求項３までのいずれかに記載の昇圧回路の制御方法。
前記昇圧回路は、前記制御信号により制御されるスイッチング素子及び充放電を行うコンデンサを有することを特徴とする請求項１から請求項４までのいずれかに記載の昇圧回路の制御方法。