CN109671382A - 栅极驱动电路以及使用该栅极驱动电路的显示装置 - Google Patents

Abstract

本发明涉及栅极驱动电路和使用该电路的显示装置。根据本发明的一个实施方式的栅极驱动电路包括Q节点控制器、QB节点控制器和输出单元，输出单元通过根据Q节点的电压和QB节点的电压控制输出端的充电和放电来产生脉冲型输出信号，并且QB节点控制器在Q节点控制器输出用于Q节点的低电平电压的非扫描时段期间以交替方式控制QB节点的电压。

Description

栅极驱动电路以及使用该栅极驱动电路的显示装置

技术领域

本发明涉及能够减小栅极信号中的纹波而不扩大边框的栅极驱动电路，以及使用该栅极驱动电路的显示装置。

背景技术

平板显示装置的类型包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)和电泳显示器(EPS)。

显示装置的驱动电路包括：显示图像的像素阵列；向像素阵列的数据线提供数据信号的数据驱动电路；向像素阵列的栅极线(或扫描线)依次提供与数据信号同步的栅极脉冲(或扫描脉冲)的栅极驱动电路(或扫描驱动电路)；以及控制数据驱动电路和栅极驱动电路的定时控制器。

每个像素可以包括薄膜晶体管(TFT)，其响应于栅极脉冲而向像素电极提供数据线电压。栅极脉冲在栅极高电压(VGH)和栅极低电压(VGL)之间摆动。VGH被设定为高于像素TFT的阈值电压，而VGL被设定为低于像素TFT的阈值电压。

最近的技术将栅极驱动电路与像素阵列一起嵌入到显示面板(被显示装置的边框遮蔽的区域)中，其中嵌入在显示面板中的栅极驱动电路被称为GIP(板内栅极)电路。GIP电路包括移位寄存器。移位寄存器包括以级联方式连接的多个级。

移位寄存器的每个级响应于从前级和/或后级接收到的进位信号和时钟信号来产生栅极信号，其包括用于对栅极线进行充电或放电的开关电路。开关电路包括配置为金属氧化物半导体场效应晶体管(MOSFET)的TFT。

TFT的物理特性可以根据DC栅极偏置应力(简称为DC应力)或操作环境的温度而变化。DC应力与施加于TFT的栅极的DC电压的幅值和施加DC电压的时段成比例地增加。由于DC应力，TFT的阈值电压漂移，从而降低TFT的接通电流。

假设采用仅包括用于使栅极信号的高电平保持稳定的上拉TFT的简单GIP电路。如果该简单GIP电路驱动沿水平方向的长度大于沿竖直方向的长度的横向面板(landscapepanel)，则栅极线耦接至数据线，导致栅极信号中的纹波。

同时，上述问题可以在某种程度上通过采用包括用于与下拉TFT一起使栅极信号的低电平稳定的上拉TFT的GIP电路解决。然而，这种方法增加了构成开关电路的TFT的数目，该开关电路对用于分别控制上拉TFT和下拉TFT的Q节点和QB节点的电压进行充电或放电。此外，TFT的尺寸(TFT宽度)不得不扩大以应对由于TFT的劣化而导致阈值电压增加时栅极电压降低的情况。这些都使得难以减小显示面板周围的边框。

此外，栅极信号保持低电平电压的时段比栅极信号处于高电平的时段长。当栅极信号保持在低电平电压时，用于将QB节点保持在高电平电压的TFT连续地接收DC应力，随后使得相应的TFT劣化。

发明内容

本发明是为了解决上述问题而做出的，并且本发明的目的是提供一种能够减少栅极输出信号中的纹波的栅极驱动电路。

本发明的另一目的是提供一种在为了使纹波最小化的目的而添加TFT时使用较少数目的TFT并且使用尺寸较小的TFT的栅极驱动电路。

本发明的又一目的是提供一种防止TFT受DC应力影响的栅极驱动电路。

根据本发明的一个实施方式的栅极驱动电路可以包括：控制Q节点的电压的Q节点控制器；控制QB节点的电压的QB节点控制器；以及输出单元，其通过根据Q节点的电压和QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型输出信号。

QB节点控制器可以在Q节点控制器输出用于Q节点的低电平电压的非扫描时段期间以交替方式控制QB节点的电压。此外，QB节点控制器可以将QB节点电压保持在低电平电压，同时输出单元输出高电平输出信号。

Q节点控制器可以以高电平电压对Q节点进行预充电，并且在产生脉冲之后将Q节点的高电平电压改变为低电平电压。

输出单元可以通过由Q节点的自举对输出端进行充电来输出栅极脉冲，并且根据在高电平电压和低电平电压之间摆动的QB节点电压将输出端保持在低电平电压。此外，输出单元可以根据比第一时钟滞后四个水平周期(4H)的第二时钟将输出端保持在低电平电压。此外，输出单元可以通过使用第一时钟的低电平电压来抑制在输出端处产生的纹波。

根据本发明的另一实施方式的显示装置包括：显示面板，其包括数据线、栅极线以及由数据线和栅极线限定的像素；数据驱动电路，其向显示面板的数据线提供数据信号；栅极驱动电路，其向显示面板的栅极线提供与数据信号同步的栅极脉冲并且包括以级联方式连接的多个级；以及定时控制器，其控制数据驱动电路和栅极驱动电路的定时，其中，每个级包括：Q节点控制器；QB节点控制器；以及输出单元，其通过根据Q节点的电压和QB节点的电压控制输出端的充电和放电来产生与第一时钟的一部分同步的栅极脉冲；并且QB节点控制器在Q节点控制器输出用于Q节点的低电平电压的非扫描时段期间以交替方式控制QB节点的电压。

因此，在采用较少数目的TFT来构造开关电路的同时可以减少栅极信号中的纹波。此外，通过形成具有小尺寸TFT的开关电路，可以使边框变窄(slim)。此外，通过实现用于对输出端进行放电而以交替方式工作的TFT，可以防止TFT经受DC应力，并且可以延迟TFT的劣化。

附图说明

包括附图以提供对本发明的进一步理解并且附图并入本说明书并构成本说明书的一部分，附图示出了本发明的实施方式，并与描述一起用于解释本发明的原理。在图中：

图1示出了仅使用上拉TFT的常规GIP电路。

图2示出了由于图1的GIP电路而在输出信号中产生纹波的示例。

图3示出了进一步采用下拉TFT解决由图1的GIP电路引起的纹波问题的常规GIP电路。

图4是示出根据本发明的一个实施方式的显示装置的驱动电路的框图。

图5示出了GIP电路的移位寄存器。

图6示出了根据本发明的一个实施方式的GIP电路。

图7示出了图6的GIP电路的输入和输出波形。

图8示出了根据本发明的输出信号，该输出信号与来自图1的GIP电路的输出信号进行比较。

图9示出了根据本发明的在输出端输出低电平电压时以交替方式摆动的QB节点的电压。

图10示出了根据本发明的另一实施方式的GIP电路。

图11示出了根据本发明的又一实施方式的GIP电路。

图12示出了根据本发明的再一实施方式的GIP电路。

图13示出了图12的GIP电路的输入波形和输出波形。

图14示出了根据本发明再一实施方式的GIP电路。

图15示出了图14的GIP电路的输入波形和输出波形。

具体实施方式

本发明的显示装置可以通过使用诸如液晶显示器(LCD)、场发射显示器(FED)、等离子体显示面板(PDP)、有机发光显示器(OLED)或电泳显示器(EPD)的平板显示装置来实现。

在下文中，将参照附图详细描述本发明的优选实施方式。在整个说明书中，相同的数字实际上是指相同的元件。在描述本发明时，并入本文中的已知功能或配置的详细描述不必要地模糊了本发明的要点，将省略其详细描述。

图1示出了仅使用上拉TFT的常规GIP电路，并且图2示出了由于图1的GIP电路而在输出信号中产生纹波的示例。

图1的GIP电路包括七个TFT T1-T7和一个自举电容器CB。Q节点通过第一TFT(T1)转换到高电平(高电位电压)，Q节点的电压根据第一时钟信号(CLK(n))通过自举效应而上升到接近40V，第五TFT(T5)接通来以稳定的方式对输出端Gout(n)进行充电，并且输出栅极脉冲。在图1中，CLK(n)是当前级的时钟信号，Carry(n-2)是第(n-2)级的进位信号，CLK(n-2)是第(n-2)级的时钟信号，Carry(n-4)是第(n-4)级的进位信号，Carry(n+4)是第(n+4)级的进位信号，CLK(n+4)是第(n+4)级的时钟信号，并且VSS是低电平电力。

然而，当图1的GIP电路根据隔行方案驱动横向面板时，根据具体模式(pattern)在栅极信号中产生严重的纹波，导致图像质量下降。模拟研究表明，隔行驱动导致栅极线上的负载增加，从而使栅极线耦接至数据线，并且如图2所示，在输出端和Q节点处产生纹波。可以根据模拟确认上述操作，因为当第五TFT(T5)处于-1V的电压电平时，在Q节点处的纹波被发送到输出端。在该结构中，当比第一时钟(CLK(n))滞后四个水平周期(4H)的第二时钟(CLK(n+4))处于高电平(高电位电压)时(当第一时钟(CLK(n))处于低电平时)，输出端容易被第四TFT(T4)下拉，但是当第一时钟(CLK(n))处于使得结构容易受到纹波的影响的高电平时，第六TFT(T6)可能由在Q节点或输出端处产生的纹波而接通。

如上所述，基于图1所示的简单架构的GIP电路在一些时间间隔内容易受到纹波的影响。为了弥补上述弱点，可以形成GIP电路，使得一个QB节点控制对输出端进行放电的下拉TFT，或者两个QB节点对输出端进行放电。

图3示出了进一步采用下拉TFT以解决由图1的GIP电路引起的纹波问题的常规GIP电路。

图3的GIP电路向图1的GIP电路中添加了五个或更多个TFT。在包括第9₁TFT(T9₁)和第9₂TFT(T9₂)的二级块中，当第9₁TFT(T9₁)的阈值电压下降时，第9₂TFT(T9₂)的栅极电压下降为VGH-Vth9₁。为了补偿这种电压的降低，必须通过延伸第9₂TFT(T9₂)的宽度来设计电路，使得当第9₁TFT(T9₁)的宽度为10μm时，第9₂TFT(T9₂)的宽度变为90μm。另外，为了在输出端(Gout(n))处于高电平(栅极高电压(VGH)或高电位电压)时将QB节点保持在低电平(栅极低电压(VGL)或低电位电压)，第10₂TFT(T10₂)的宽度必须为第9₂TFT(T9₂)的宽度的1.5倍至2倍；因此，第10₂TFT(T10₂)的宽度必须大于150μm。

如果要减小包括QB节点的TFT的宽度以使显示装置的边框变窄，则必须通过使用包括第九TFT的单级块来构造QB节点，而不是以包括第9₁TFT(T9₁)和第9₂Tt(T9₂)的两级块的形式构建QB节点。然而，当使用单级块时，QB节点必须在除了Q节点被充电(保持在高电位电压)的(扫描)时段之外的非扫描时段(Q节点保持在低电位电压的时段)期间连续地保持在高电平(高电位电压)。因此，DC应力被连续地施加到第八TFT(T8)，从而使第八TFT(T8)容易劣化。

为了解决常规方法中发现的上述问题，本发明向图1的GIP电路添加四个TFT以形成QB节点，但是使每个TFT的宽度最小化并以交替的方式驱动QB节点。

图4是示出根据本发明的一个实施方式的显示装置的驱动电路的框图，并且图5示出了GIP电路的移位寄存器。

根据本发明的实施方式的显示装置包括显示面板(PNL)和用于将输入图像的数据写入显示面板(PNL)的像素阵列的驱动电路。

显示面板(PNL)可以以需要GIP电路的诸如LCD或OLED显示装置的平板显示装置的面板的形式来实现。

显示面板(PNL)包括数据线12、与数据线12正交的栅极线G1-GN14以及像素阵列，在像素阵列中以数据线12和栅极线14限定的矩阵的形式设置像素。在像素阵列中再现输入图像。

驱动电路包括向数据线12提供数据信号的数据驱动电路(SIC，16)，向栅极线14依次提供与数据信号同步的栅极脉冲的GIP电路18以及定时控制器(TCON，20)。

定时控制器20将从外部主机系统接收到的输入图像的数字数据发送到数据驱动电路16；接收与来自主机系统的输入图像同步的定时信号，例如垂直同步信号、水平同步信号、数据使能信号和点时钟；并且通过使用接收到的定时信号来控制数据驱动电路16和GIP电路18的操作定时。GIP电路18可以安装在像素阵列外的显示面板(PNL)的边界或两侧边界处。GIP电路可以与像素阵列一起形成在显示面板(PNL)的基板上。

GIP电路18包括移位寄存器。移位寄存器包括如图5所示以级联方式连接的级(S(N-2)-S(N+2))。每个级(S(N-2)-S(N+2))接收在高电平电压(VGH)和低电平电压(VGL)之间摆动的起始脉冲(Vst)，移位时钟(CLK1-CLK8)(以下简称为时钟)和复位信号。

级(S(N-2)-S(N+2))响应于起始脉冲(Vst)开始输出栅极脉冲，并根据时钟(CLK1至CLK8)对输出进行移位。从级(S(N-2)-S(N+2))依次输出的输出信号(Gout(N-1)-Gout(N+1))作为栅极脉冲被提供给栅极线14。提供来自前级的一个或多个栅极脉冲作为下一级的起始脉冲，并且级的输出可以作为复位信号被提供给前级中的一级。每个级可以输出栅极脉冲和分立的进位信号，并且将输出作为控制信号提供给前级或后级；例如，输出信号可以作为起始脉冲被提供给下一级或作为复位信号提供给前一级。

图6示出了根据本发明的一个实施方式的GIP电路，更详细描绘了图5所示的级。图6所示的电路对应于第n(其中n是自然数)级。

为了补救图1所示的常规GIP电路的问题，图6的GIP电路可以增加用于构造QB节点的四个TFT(T8、T9、T11和T12)。如果将第9TFT(T9)构建为单级块，则可以使产生用于QB节点的电压的第8(T8)、第9(T9)和第12(T12)TFT的宽度分别为60μm、10μm和45μm，并且可以通过添加第11TFT(T11)以交替的方式驱动QB节点。通过减少其间接通对输出端放电的第8TFT(T8)的时间段，可以提高电路的可靠性。

图6的GIP电路包括第1至第9TFT、第11TFT、第12TFT(T1至T9、T11、T12)和自举电容器(CB)，其中每个元件可以主要地分为Q节点控制器(或第一开关单元)、QB节点控制器(或第二开关单元)和输出单元。每个TFT可以由n型MOSFET实现。

使用8个相移时钟，其中每个时钟具有3个水平周期(3H)的脉冲宽度，并且其相位移位1个水平周期(1H)。相邻时钟相互重叠1个水平周期(1H)。

Q节点控制器可以包括第1至第4TFT(T1至T4)，QB节点控制器可以包括第9TFT(T9)，第11TFT(T11)和第12TFT(T12)；并且输出单元可以包括第5至第8TFT(T5至T8)。

首先，将描述Q节点控制器。

Q节点控制器产生用于接通作为上拉TFT的第五TFT(T5)所需的Q节点电压，以产生用于第n级的栅极脉冲。Q节点控制器使Q节点在其间第n级的栅极脉冲处于高电平电压的脉冲时段以及在该脉冲时段之前和之后的一个或多个水平周期(扫描时段)期间保持在高电平电压，并且使Q节点在没有被浮置的情况下在其余时段(非扫描时段)内保持在低电平电压。

根据第(n-4)级的输出信号(Gout(n-4))或进位信号，第1TFT(T1)接通，使Q节点预充电到高电平电压(VGH)，并且根据第(n+4)级的输出信号(Gout(n+4))或进位信号，第2TFT(T2)接通，以使得Q节点被放电到低电平电压(VGL)。换言之，第一(T1)和第二TFT(T2)其间确定Q节点被充电的时段(扫描时段)。

为了实现上述操作，第1TFT(T1)的漏极和栅极连接至第(n-4)级的输出信号(Gout(n-4))，并且源极连接至Q节点。在第2TFT(T2)的情况下，漏极连接至Q节点，栅极连接至第(n+4)级的输出信号(Gout(n+4))，并且源极连接至输出低电平电压(栅极低电压，VGL)的低电平电力线(VSS)。

另外，根据比第一时钟(CLK(n))领先2个水平周期(2H)的第三时钟(CLK(n-2))的控制，可以防止Q节点在除了其间Q节点被充电的时段(扫描时段)以外的时段(非扫描时段)(Q节点保持在低电平电压的时段)期间被浮置。此外，当第4TFT(T4)根据复位信号(RESET)被接通时，Q节点转变到放电状态。换言之，第3时钟(CLK(n-2))在非扫描时段期间周期性地使Q节点放电或下拉。

为了实现上述操作，第3TFT(T3)的漏极连接至第(n-2)级的输出信号(Gout(n-2))，栅极连接至第3时钟(CLK(n-2))，并且源极连接至Q节点。另一方面，第4TFT(T4)的漏极连接至Q节点，栅极连接至RESET，并且源极连接至低电平电力线(VSS)。

现在，将描述包括第5TFT至第8TFT(T5至T8)的输出单元。

输出单元根据Q节点电压和第1时钟(CLK(n))通过输出端来输出第n级的输出信号(Gout(n))。输出单元通过与第1时钟(CLK(n))的部分时段同步(该时段属于其中Q节点保持在高电平电压的扫描时段以及其中第1时钟输出高电平电压的时段)来生成高电平电压的脉冲作为输出信号，而在其余时段生成低电平电压。

输出单元可以周期性地执行使输出端放电的操作，使得在输出端输出低电平电压的信号(Gout(n))时在输出信号中不产生波纹。

根据第(n-4)级的输出信号(Gout(n-4))对Q节点进行预充电，并且当输入高电平电压(VGH)的第1时钟(CLK(n))时，Q节点升高至2VGH；第5TFT(T5)响应于高电平Q节点电压而接通，将第1时钟(CLK(n))提供给栅极线，并且使栅极线的电压升高。

第6TFT至第8TFT(T6至T8)在非扫描时段期间控制输出端的放电。第6TFT(T6)根据输出端的电压将输出端放电至第1时钟(CLK(n))的低电平电压，第7TFT(T7)由比第1时钟(CLK(n))滞后4个水平周期(4H)的第2时钟(CLK(n+4))接通，并使输出端放电，并且第8TFT(T8)根据QB节点的电压使输出端放电。

换言之，第5TFT(T5)在扫描时段期间将输出端充电至高电平电压，第6TFT(T6)在非扫描时段期间在输出电压因波纹而增大时将输出端放电至低电平电压，而第7TFT(T7)和第8TFT(T8)在非扫描时段期间以交替方式将输出端放电至低电平电压。

为了实现上述操作，第5TFT(T5)的漏极连接至第1时钟(CLK(n))，栅极连接至Q节点，源极连接至输出端，并且自举电容器(CB)连接在栅极与源极之间。

第6TFT(T6)的漏极连接至第1时钟(CLK(n))，并且栅极和源极连接至输出端。在第7TFT(T7)的情况下，漏极连接至输出端，栅极连接至第2时钟(CLK(n+4))，并且源极连接至低电平电力线(VSS)。在第8TFT(T8)的情况下，漏极连接至输出端，栅极连接至QB节点，并且源极连接至低电平电力线(VSS)。

接下来，将描述包括第9TFT(T9)、第11TFT(T11)和第12TFT(T12)的QB节点控制器。

QB节点对使输出端放电的第8TFT(T8)进行控制，以防止输出端浮置，并防止在非扫描时段期间产生波纹。QB节点控制器控制QB节点以交替方式摆动。施加该操作以防止第8TFT(T8)的栅极接收DC应力，从而避免第8TFT(T8)的劣化。

在非扫描时段期间以交替方式激活第9TFT(T9)和第11TFT(T11)，以使QB节点电压在高电平电压和低电平电压之间摆动，由此使第8TFT(T8)重复接通和关断，即，在非扫描时段期间周期性地使输出端放电。

为了使第9TFT(T9)和第11TFT(T11)在非扫描时段期间以交替方式工作，TFT的接通时段不应彼此交叠，这需要施加于各个栅极的时钟在高电平状态下彼此不交叠。第1时钟(CLK(n))和第2时钟(CLK(n+4))在其高电平状态下彼此不交叠，因为第1时钟(CLK(n))和第2时钟(CLK(n+4))的脉冲宽度延续3个水平周期(3H)，并且这些时钟领先或滞后4个水平周期(4H)。因此，第1时钟(CLK(n))和第2时钟(CLK(n+4))可以被施加于第9TFT(T9)和第11TFT(T11)并以交替方式来使用。

当输出端(在扫描时段期间)输出第n级的高电平电压的输出信号(Gout(n))时，第12TFT(T12)使QB节点在低电平电压放电并关断使输出端放电的第8TFT(T8)。

换言之，第9TFT(T9)和第11TFT(T11)在非扫描时段期间以交替方式使QB节点摆动，而第12TFT(T12)根据扫描时段而使QB节点放电。

为了实现上述操作，第9TFT(T9)的漏极和栅极连接至第1时钟(CLK(n))，并且源极连接至QB节点。第11TFT(T11)的漏极连接至QB节点，栅极连接至比第1时钟(CLK(n))滞后4个水平周期(4H)的第2时钟(CLK(n+4))，并且源极连接至低电平电力线(VSS)。第12TFT(T12)的漏极连接至QB节点，栅极连接至输出端，并且源极连接至低电平电力线(VSS)。

图7示出了图6的GIP电路的输入波形和输出波形，并且表1示出了每个TFT的Q节点、QB节点和输出信号的接通/关断时序和电压电平。

[表1]

现在将基于时段来描述GIP电路的操作。

首先，在第1时段(t1)的开始部分，由于第3时钟(CLK(n-2))处于高电平(高电位电压)并且第(n-2)级的输出处于低电平(低电位电压)，所以第3TFT(T3)接通，并且Q节点被设置成低电平电压(保持在先前的低电平电压)。在t1的后部分，第3时钟(CLK(n-2))变成低电平，因此第3TFT(T3)变成关断，但Q节点保持在低电平电压。由于Q节点保持在低电平电压，所以输出端保持在低电平电压。

由于在该时段期间输出端处于低电平电压，所以第12TFT(T12)可以进入关断状态，或者可以相比以前保持在关断状态。因此，QB节点受第9TFT(T9)和第11TFT(T11)的影响而不受第12TFT(T12)影响。第1时钟处于高电平，所以第9TFT(T9)接通，而第2时钟(CLK(n+4))处于低电平，所以第11TFT(T11)关断，因此QB节点被设置成高电平。由于QB节点处于高电平，所以第8TFT(T8)接通，使输出端放电，并将输出端保持在低电平电压。

因此，在第1时段(t1)期间，Q节点和输出端保持低电平，并且QB节点从低电平转变成高电平。

在第2时段(t2)期间，第1时钟(CLK(n))从高电平转变成低电平，并且第9TFT(T9)关断。然而，第11TFT(T11)保持在关断状态。因此，当QB节点保持在前一个高电平而不受第9TFT(T9)、第11TFT(T11)和第12TFT(T12)的影响时，第8TFT(T8)保持在接通状态，并且输出端保持在低电平电压。

因此，在第2时段(t2)期间，Q节点和输出端保持在低电平，而QB节点保持高电平。

在第3时段(t3)期间，第(n-4)级的输出(Gout(n-4))被设置成高电平(高电位电压)，第1TFT(T1)接通，并且Q节点从低电平电压转变成高电平电压。此外，第2时钟(CLK(n+4))也从低电平转变成高电平，第11TFT(T11)接通。因此，QB节点从高电平转变成低电平，并且第8TFT(T8)关断。此外，第7TFT(T7)由第2时钟(CLK(n+4))接通，并且输出端保持在低电平电压。

在第3时段(t3)中间，第3时钟(CLK(n-2))从低电平转变成高电平，第(n-2)级的输出(Gout(n-2)从低电平电压转变成高电平电压，并且第1TFT(T1)将其状态从关断状态变成接通状态。然而，由于Q节点已经在第3时段(t3)的开始部分变成高电平电压，所以Q节点处的电压不受影响并保持在高电平电压。

因此，在第3时段(t3)期间，Q节点从低电平转变成高电平，输出端保持在低电平，并且QB节点从高电平转变成低电平。

在第4时段(t4)期间，第2时钟(CLK(n+4))从高电平转变成低电平，并且第7TFT(T7)和第11TFT(T11)将其状态从接通状态变成关断状态。然而，输出端不受影响但保持在低电平电压。Q节点和QB节点分别保持高电平(高电位电压)和低电平。

在第5时段(t5)期间，第1时钟(CLK(n))从低电平转变成高电平；第1时钟(CLK(n))的高电平电压被提供给与第5TFT(T5)的栅极线连接的Q节点，Q节点电压从高电平电压(VGH)升高至2VGH，第5TFT(T5)接通，并且输出端从低电平电压转变成高电平电压。第6TFT(T6)根据输出端的高电平电压而接通，并且输出端保持在高电平电压。在第5时段(t5)期间，第3TFT(T3)由从高电平转变成低电平的第3时钟(CLK(n-2))关断，这不影响Q节点。

在该时段期间，第9TFT(T9)由第1时钟(CLK(n))设置成高电平；然而，根据输出端的高电平电压，第12TFT(T12)接通，QB节点保持在低电平(低电位电压)，并且第8TFT(T8)由QB节点的低电平电压保持关断状态。

因此，在第5时段(t5)期间，Q节点从高电平电压(VGH)转变至2VGH，输出端从低电平电压转变成高电平电压以输出栅极脉冲，并且QB节点保持低电平。

在第6时段(t6)期间，第1时钟(CLK(n))从高电平转变成低电平。由于第5TFT(T5)在Q节点从2VGH下降至高电平电压(VGH)的短时间段期间保持在接通状态，所以高电平电压的输出端转变至第1时钟(CLK(n))的低电平(低电位电压)。输出端被设置成低电平电压，所以第7TFT(T7)也关断。第9TFT(T9)也由第1时钟(CLK(n))关断，从而对QB节点不施加影响。

在该时段期间，输出端被设置成低电平电压，第12TFT(T12)接通，QB节点相应地被转变成低电平，并且第8TFT(T8)关断，对输出端不施加影响。

因此，在第6时段(t6)期间，Q节点从2VGH转变成高电平电压(VGH)，输出端从高电平电压转变成低电平电压，并且QB节点保持在低电平。

在第7时段(t7)期间，第2TFT(T2)由第(n+4)级的输出信号(Gout(n+4))接通，并使Q节点在高电平电压(VGH)放电至低电平电压。第3时钟(CLK(n-2))从低电平转变成高电平，并在第7时段(t7)的中间使第3TFT(T3)接通；然而，由于第(n-2)级的输出(Gout(n-2))处于低电平(低电位电压)，所以Q节点保持在低电平电压。

此外，在第7时段(t7)期间，第1时钟(CLK(n))保持在低电平，并且第2时钟(CLK(n+4))从低电平转变成高电平；低电平的第2时钟(CLK(n+4))使第7TFT(T7)和第11TFT(T11)接通。输出端由第7TFT(T7)另外放电，但保持在低电平电压。虽然第11TFT(T11)使QB节点放电至低电平电压，但是由于QB节点在t6时段期间处于低电平电压，所以输出端仍保持在低电平电压。

因此，在第7时段(t7)期间，Q节点、输出端和QB节点都保持在低电平电压。

在第8时段(t8)期间，第(n+4)级的输出(Gout(n+4))和第2时钟(CLK(n+4))从高电平转变成低电平，第2TFT(T2)和第11TFT(T11)相应地被关断；然而，Q节点、输出端和QB节点不受影响并保持在第7时段(t7)期间的电压电平。

因此，在第8时段(t8)期间，Q节点、输出端和QB节点都保持在第7时段(t7)期间的低电平电压。

在第9时段(t9)期间，第1时钟(CLK(n))从低电平转变成高电平，并且第2时钟(CLK(n+4))保持在低电平。第9TFT(T9)由高电平的第1时钟(CLK(n))接通，QB节点从低电平转变成高电平，第8TFT(T8)由高电平的QB节点接通，并且输出端被放电至低电平电压。然而，由于输出端已经处于低电平电压，所以输出端保持在低电平电压。

在第9时段(t9)的中间，第3时钟(CLK(n-2))从高电平转变成低电平，并且第3TFT(T3)关断；然而，上述操作对Q节点不施加影响，从而Q节点保持在低电平电压。

因此，在第9时段(t9)期间，Q节点和输出端保持低电平电压，并且QB节点从低电平电压转变成高电平电压。

在第10时段(t10)期间，第1时钟(CLK(n))从高电平转变成低电平，并且第2时钟(CLK(n+4))保持在低电平。第9TFT(T9)由低电平的第1时钟(CLK(n))关断，这对QB节点不施加影响，QB节点保持在高电平，并且第8TFT(T8)也是保持在接通状态，使输出端放电至低电平电压。

因此，在第9时段(t9)期间，Q节点和输出端保持低电平电压，并且QB节点保持在高电平电压。

在第11时段(t11)期间，第1时钟(CLK(n))保持低电平，并且第2时钟(CLK(n+4))从低电平转变成高电平。第7TFT(T7)由高电平的第2时钟(CLK(n+4))接通，并使输出端放电。第11TFT(T11)通过高电平的第2时钟(CLK(n+4))接通，QB节点从高电平电压转变成低电平电压，并且第8TFT(T8)相应地转变成关断。

在第11时段(t11)的中间，第3时钟(CLK(n-2))从低电平转变成高电平，并且第3TFT(T3)接通；然而，由于第(n-2)级的输出(Gout(n-2))处于低电平(低电位电压)，所以Q节点保持在低电平电压。

因此，在第11时段(t11)期间，Q节点和输出端保持低电平电压，并且QB节点从高电平电压转变成低电平电压。

在第12时段(t12)期间，第1时钟(CLK(n))保持低电平，并且第2时钟(CLK(n+4))从高电平转变成低电平。第7TFT(T7)由低电平的第2时钟(CLK(n+4))关断，并且对输出端不施加影响。第11TFT(T11)由低电平的第2时钟(CLK(n+4))关断，而QB节点不受影响且保持在低电平。

因此，在第12时段(t12)期间，Q节点、输出端和QB节点保持低电平电压。

在第13时段(t13)期间执行与第9时段(t9)相同的操作。在除了其中对Q节点进行充电的时段(扫描时段)以外的非扫描时段期间，重复执行第7时段至第10时段的操作。因此，用于控制使输出端放电的第8TFT(T8)的QB节点不固定到DC值，而是以交替方式在高电平电压和低电平电压之间摆动。

在第5时段(t5)期间，输出端被第5TFT(T5)和第6TFT(T6)充电至高电平电压，并且在除了第5时段(t5)之外的其余时间段内被保持在低电平电压。输出端在QB节点处于高电平的时段t1、t2、t9、t10、t13内由第8TFT(T8)放电至低电平电压。输出端在第2时钟(CLK(n+4))处于高电平的时段t3、t7和t11内由第7TFT(T7)放电至低电平电压。以这种方式，输出端由第7TFT(T7)和第8TFT(T8)以交替方式放电。

同时，对于第7TFT(T7)和第8TFT(T8)不工作的时段t4、t6、t8和t12，第1时钟(CLK(n))处于低电平(低电位电压)；因此，在相应的时段产生波纹。如果第6TFT(T6)由波纹接通，则输出端由第1时钟(CLK(n))放电至低电平。

然而，虽然在时段t4、t6、t8和t12内输出端浮置，但是各个时段不会持续很长时间，彼此分离并且设置在放电间隔之间。因此，即使省略第6TFT(T6)，也可以防止在输出端产生波纹。

图8示出了根据本发明的输出信号与来自图1的GIP电路的输出信号的比较。当第1时钟(CLK(n))处于高电平且当前级的输出信号(Gout(n))因图6的GIP电路处于低电平(低电位电压)时，可以如图8所示通过第8TFT(T8)下拉输出端来减小由数据线和栅极线之间的耦合产生的波纹。

图9示出了当根据本发明的输出端输出低电平电压时以交替方式摆动的QB节点的电压。如图9所示，通过添加下拉QB节点的第12TFT(T12)，QB节点以交替方式摆动，防止栅极连接至QB节点的第8TFT(T8)接收DC应力并确保可靠性评估所需的余量。

此外，与图3的GIP电路相比，图6的GIP电路可以去除TFT的接触孔并减小TFT的尺寸，从而使边框变窄。因此，即使在不产生栅极脉冲的非扫描时段期间不能充分确保余量，缓冲器尺寸仍可能增加。

图10示出了根据本发明的另一个实施方式的GIP电路。

除了第12TFT(T12)的栅极连接至Q节点而非输出端以外，图10的GIP电路图与图6的GIP电路相同。参照图10的GIP电路，第12TFT(T12)在时段t3、t4和t6(在这些时段中Q节点处于高电平而输出端处于低电平)内接通，这与表1中所示的操作不同，但是QB节点处的电压保持低电平，产生如图7所示的相同波形。

通过将第12TFT(T12)的栅极连接至高电压的Q节点，QB节点被较高的电压下拉，从而减小第12TFT(T12)的尺寸。

图11示出了根据本发明的又一个实施方式的GIP电路。

除了图6的GIP电路之外，图11的GIP电路还包括进位单元，该进位单元包括第13TFT(T13)和第14TFT(T14)，并且输出与输出信号(Gout(n))同步的进位信号(Carry(n))。图11的GIP电路使用进位信号替代来自前级或后级的输出信号，并且用于使QB节点放电的第12TFT(T12)的栅极使用来自进位单元的进位信号而不使用输出信号。

第13TFT(T13)的漏极连接至第1时钟(CLK(n))，栅极连接至Q节点，并且源极连接至第12TFT(T12)的栅极，从而输出进位信号(Carry(n))。在第14TFT(T14)的情况下，漏极连接至第13TFT(T13)的源极，栅极连接至第2时钟(CLK(n+4))，并且源极连接至低电平电力线(VSS)。

进位单元的第13TFT(T13)和第14TFT(T14)与输出单元的第5TFT(T5)和第7TFT(T7)几乎在相同的定时工作并输出与输出端的输出信号(Gout(n))同步的进位信号(Carry(n))。进位信号被传送至第12TFT(T12)的栅极，并作为控制信号输出至其他级。

进位信号(Carry(n))相比输出信号(Gout(n))具有较小的负载(load)，并且提供较短的信号上升时间，从而通过第12TFT(T12)使QB节点快速稳定。此外，可以通过将进位信号而不是来自前级或后级的输出信号提供给第2TFT(T2)和第3TFT(T3)的栅极或漏极来更快地下拉Q节点。

由于图10和图11的GIP电路类似于图6的GIP电路，所以将省略对具体操作和信号的重复描述，但与常规GIP电路相比，有利的效果与从图6的GIP电路获得的效果相同。

图12示出了根据本发明的再一个实施方式的GIP电路，并且图13示出了图12的GIP电路的输入波形和输出波形。

在图6的GIP电路中，第1TFT(T1)旨在以与第1时钟(CLK(n))的高电平电压时段的一部分同步的脉冲的形式在生成第n级的输出信号(Gout(n))之前对Q节点进行预充电，并且使用领先输出信号(Gout(n))4个水平周期(4H)的第(n-4)级的输出信号(Gout(n-4))。即使预充电时段减少到2个水平周期(2H)，由于在图7的时段t3期间输出端由通过第2时钟(CLK(n+4))接通的第7TFT(T7)放电，所以对于输出栅极脉冲的操作不会导致问题。

因此，在图12的GIP电路中，第1TFT(T1)的漏极和栅极可以连接至第(n-2)级的输出信号(Gout(n-2))，而不是第(n-4)级的输出信号(Gout(n-4))。除了Q节点晚2个水平周期被预充电之外，图13的输入波形和输出波形与图7的输入波形和输出波形(虚线)相同。

因此，可以减少生成第n级的输出信号所需要的前级的输出信号的数量，此外，不使用远离当前级的远级的输出信号，导致级之间的更简化的连接。

图14示出了根据本发明的另一个实施方式的GIP电路，并且图15示出了图14的GIP电路的输入波形和输出波形。

在图6的GIP电路中，第1TFT(T1)、第2TFT(T2)以及控制TFT的控制信号(Gout(n-4)、Gout(n+4))旨在确定Q节点的预充电开始时间和放电时间。如从图12的GIP电路可以看出的，即使使用Gout(n-2)而不是Gout(n-4)并且预充电延迟2个水平周期，也不会出现问题。因此，在操作在相应的时间段内彼此交叠的第1TFT(T1)和第3TFT(T3)中，可以去除第1TFT(T1)。

此外，图7示出了在时段t7内第2TFT(T2)由Gout(n+4)接通并且Q节点被放电。由于输出端和QB节点在时段t7内由通过第2时钟(CLK(n+4))接通的第7TFT(T7)和第11TFT(T11)放电，所以即使延迟使Q节点放电的时间，也不会出现问题。换言之，在不牵涉第2TFT(T2)的情况下，Q节点在时段t7内只能由通过从低电平转变成高电平的第3时钟(CLK(n-2))接通的第3TFT(T3)放电。

除了Q节点晚2个水平周期被预充电且晚2个水平周期被放电以外，图15的输入波形和输出波形与图7的波形(虚线)相同。

因此，即使由第3时钟(CLK(n-2))和第(n-2)级的输出信号(Gout(n-2))或进位信号(Carry(n-2))控制的仅第3TFT(T3)用于控制Q节点的充电和放电，也可以以正常方式获得输出信号。

图12和图14的GIP电路可以与图10和图11的GIP电路组合。

根据本发明，在减少由于隔行操作引起的波纹的同时，通过使用较少数量的TFT也可以获得生产窄小边框的GIP配置。此外，防止用于使输出端放电的TFT遭受DC应力，这减慢TFT的劣化。

根据上面给出的描述，本领域技术人员应当理解，在不脱离本发明的技术精神或范围的情况下，可以进行各种修改和变化。因此，本发明的技术范围不限于本文件的详细描述中提供的规范，而是必须由所附权利要求来限定。

Claims (14)

1.一种栅极驱动电路，包括：

控制Q节点的电压的Q节点控制器；

控制QB节点的电压的QB节点控制器；以及

输出单元，其通过根据所述Q节点的电压和所述QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型的输出信号，

其中，所述QB节点控制器在所述Q节点控制器输出用于所述Q节点的低电平电压的非扫描时段期间以交替方式控制所述QB节点的电压。

2.根据权利要求1所述的栅极驱动电路，其中，所述QB节点控制器包括由在高电平电压状态下彼此不重叠的所述第1时钟和第2时钟分别控制的第9晶体管和第11晶体管，并且所述第9晶体管和所述第11晶体管使得所述QB节点的电压在所述非扫描时段期间在高电平电压和低电平电压之间摆动。

3.根据权利要求2所述的栅极驱动电路，其中，所述QB节点控制器包括第12晶体管，所述第12晶体管在所述输出单元以高电平电压驱动输出端或者所述Q节点控制器以高电平电压驱动所述Q节点的时段期间，将所述QB节点的电压控制到低电平电压。

4.根据权利要求3所述的栅极驱动电路，其中，所述第9晶体管具有连接至所述第1时钟的漏极和栅极，以及连接至所述QB节点的源极；

其中，所述第11晶体管具有连接至所述QB节点的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极、以及连接至低电平电力线的源极；以及

其中，所述第12晶体管具有连接至所述QB节点的漏极、连接至所述输出端或所述Q节点的栅极、以及连接至低电平电力线的源极。

5.根据权利要求3所述的栅极驱动电路，还包括进位产生单元，所述进位产生单元包括第13晶体管和第14晶体管并且产生与所述输出信号同步的进位信号，所述第13晶体管具有连接至所述第1时钟的漏极、连接至所述Q节点的栅极和输出所述进位信号的源极，所述第14晶体管具有连接至所述第13晶体管的源极的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极以及连接至低电平电力线的源极，以及

其中，在所述QB节点控制器中，所述第9晶体管具有连接至所述第1时钟的漏极和栅极以及连接至所述QB节点的源极；所述第11晶体管具有连接至所述QB节点的漏极，连接至所述第2时钟的栅极以及连接至低电平电力线的源极；并且所述第12晶体管具有连接至所述QB节点的漏极，连接至所述第13晶体管的源极的栅极以及连接至低电平电力线的源极。

6.根据权利要求2所述的栅极驱动电路，其中，所述输出单元包括通过所述Q节点的自举以及对所述输出端的充电而接通的第5晶体管，以及根据连接所述Q节点和所述输出端的电容器的电压以及所述QB节点的电压对所述输出端进行放电的第8晶体管。

7.根据权利要求6所述的栅极驱动电路，其中，所述输出单元还包括以与所述第8晶体管交替的方式对所述输出端进行放电的第7晶体管。

8.根据权利要求7所述的栅极驱动电路，其中，所述输出单元还包括第6晶体管，其在所述非扫描时段期间根据所述输出端的高电平电压将所述输出端改变为低电平电压。

9.根据权利要求8所述的栅极驱动电路，其中，所述第5晶体管具有连接至所述第1时钟的漏极，连接至所述Q节点的栅极以及连接至所述输出端的源极；

所述第6晶体管具有连接至所述第1时钟的漏极，以及连接至所述输出端的栅极和源极；

所述第7晶体管具有连接至所述输出端的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极、以及连接至低电平电力线的源极；以及

所述第8晶体管具有连接至所述输出端的漏极、连接至所述QB节点的栅极以及连接至所述低电平电力线的源极。

10.根据权利要求2所述的栅极驱动电路，其中，所述Q节点控制器包括将所述Q节点预充电到高电平电压的第1晶体管、使所述Q节点从高电平电压改变到低电平电压的第2晶体管、以及在所述非扫描时段期间使所述Q节点的电压保持在低电平电压的第3晶体管。

11.根据权利要求10所述的栅极驱动电路，其中，所述Q节点控制器还包括用于根据复位信号使所述Q节点的电压改变到低电平电压的第4晶体管。

12.根据权利要求11所述的栅极驱动电路，其中，

所述第1晶体管具有连接至比所述输出信号领先4个水平周期的第1进位信号或者比所述第1进位信号滞后2个水平周期的第3进位信号的漏极和栅极，以及连接至所述Q节点的源极；

所述第2晶体管具有连接至所述Q节点的漏极、连接至比所述第1进位信号滞后8个水平周期的第2进位信号的栅极、以及连接至低电平电力线的源极；

所述第3晶体管具有连接至所述第3进位信号的漏极、连接至比所述第1时钟领先2个水平周期的第3时钟的栅极、以及连接至所述Q节点的源极；以及

所述第4晶体管具有连接至所述Q节点的漏极、连接至复位端的栅极、以及连接至所述低电平电力线的源极。

13.根据权利要求2所述的栅极驱动电路，其中，所述Q节点控制器包括将所述Q节点预充电到高电平电压并且然后使所述Q节点从高电平电压改变到低电平电压的第3晶体管，以及

其中，所述第3晶体管具有连接至比所述输出信号领先2个水平周期的第3进位信号的漏极、连接至比所述第1时钟领先2个水平周期的第3时钟的栅极、以及连接至所述Q节点的源极。

14.一种显示装置，包括：

显示面板，其包括数据线、栅极线以及由所述数据线和所述栅极线限定的像素；

数据驱动电路，其向所述显示面板的所述数据线提供数据信号；

栅极驱动电路，其向所述显示面板的所述栅极线提供与所述数据信号同步的栅极脉冲并且包括以级联方式连接的多个级；以及

定时控制器，其控制所述数据驱动电路和所述栅极驱动电路的定时，

其中，每个级包括

控制Q节点的电压的Q节点控制器；

控制QB节点的电压的QB节点控制器；以及

输出单元，其通过根据所述Q节点的电压和所述QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型的输出信号，

其中，所述QB节点控制器在所述Q节点控制器输出用于所述Q节点的低电平电压的非扫描时段期间以交替方式控制所述QB节点的电压。