JP3217288B2 - 液晶表示装置およびそのための電圧作成回路 - Google Patents
液晶表示装置およびそのための電圧作成回路Info
- Publication number
- JP3217288B2 JP3217288B2 JP01268797A JP1268797A JP3217288B2 JP 3217288 B2 JP3217288 B2 JP 3217288B2 JP 01268797 A JP01268797 A JP 01268797A JP 1268797 A JP1268797 A JP 1268797A JP 3217288 B2 JP3217288 B2 JP 3217288B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- potential line
- voltage
- capacitor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に互いに交差する方向に配列した複数の走査側電
極と複数のデータ側電極との間に表示素子を介在させ、
データ電極には点灯表示／非点灯表示に対応する変調電
圧を印加し、走査側電極には書込電圧を線順次に印加す
ることによって、駆動する液晶表示装置、およびそのた
めの電圧作成回路に関する。
し、特に互いに交差する方向に配列した複数の走査側電
極と複数のデータ側電極との間に表示素子を介在させ、
データ電極には点灯表示／非点灯表示に対応する変調電
圧を印加し、走査側電極には書込電圧を線順次に印加す
ることによって、駆動する液晶表示装置、およびそのた
めの電圧作成回路に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、軽薄短小（軽量
・薄型・短い・小型）、低消費電力などの特徴から、Ａ
Ｖ（Audio and Visual）、ＯＡ（Office Automation ）
用途を始めとしたさまざまな分野の製品に用いられてい
る。
・薄型・短い・小型）、低消費電力などの特徴から、Ａ
Ｖ（Audio and Visual）、ＯＡ（Office Automation ）
用途を始めとしたさまざまな分野の製品に用いられてい
る。
【０００３】特に、携帯機器など電池駆動を行なうもの
についてはさらなる低消費電力化への要望が強く、バッ
クライトの不要な反射型液晶表示装置の利用とともに液
晶表示装置自体の低消費電力化の開発も進んでいる。
についてはさらなる低消費電力化への要望が強く、バッ
クライトの不要な反射型液晶表示装置の利用とともに液
晶表示装置自体の低消費電力化の開発も進んでいる。
【０００４】図１９を参照して、従来の液晶表示装置に
ついて説明する。液晶表示装置は、表示パネル１７０１
と、表示パネル１７０１の走査電極線に線順次に所定の
電圧を印加する走査電極信号用ドライバ１７０２と、デ
ータ電極線に表示情報に応じて所定の電圧を印加するデ
ータ電極信号用ドライバ１７０３と、液晶表示装置に印
加する電圧を作成する電圧作成部１７０６と、入力信号
線１７０４からの入力情報を表示するために走査電極信
号用ドライバ１７０２とデータ電極信号用ドライバ１７
０３と電圧作成部１７０６とにそれぞれ制御信号を送る
制御部１７０５とを含む。電圧作成部１７０６は後述す
るＤＣ／ＤＣコンバータ２１０１を含む。
ついて説明する。液晶表示装置は、表示パネル１７０１
と、表示パネル１７０１の走査電極線に線順次に所定の
電圧を印加する走査電極信号用ドライバ１７０２と、デ
ータ電極線に表示情報に応じて所定の電圧を印加するデ
ータ電極信号用ドライバ１７０３と、液晶表示装置に印
加する電圧を作成する電圧作成部１７０６と、入力信号
線１７０４からの入力情報を表示するために走査電極信
号用ドライバ１７０２とデータ電極信号用ドライバ１７
０３と電圧作成部１７０６とにそれぞれ制御信号を送る
制御部１７０５とを含む。電圧作成部１７０６は後述す
るＤＣ／ＤＣコンバータ２１０１を含む。
【０００５】図２０を参照して、表示パネル１７０１
は、画素をマトリックス状に配置した構成になってお
り、各画素は各走査電極線（Ｙ１〜Ｙｍ）と各データ電
極線（Ｘ１〜Ｘｎ）との間に液晶表示素子１８０１を接
続した構成となっている。
は、画素をマトリックス状に配置した構成になってお
り、各画素は各走査電極線（Ｙ１〜Ｙｍ）と各データ電
極線（Ｘ１〜Ｘｎ）との間に液晶表示素子１８０１を接
続した構成となっている。
【０００６】再び図１９を参照して、走査電極信号用ド
ライバ１７０２は、図示しないシフトレジスタと、アナ
ログスイッチとを含む。データ電極信号用ドライバ１７
０３は、図示しないシフトレジスタと、ラッチ回路と、
アナログスイッチとを含む。走査電極信号用ドライバ１
７０２は、走査電極線（Ｙ１〜Ｙｍ）に、ラッチパルス
ＬＰ、交流化信号Ｍに基づいて、それぞれ所定の電圧を
印加する。
ライバ１７０２は、図示しないシフトレジスタと、アナ
ログスイッチとを含む。データ電極信号用ドライバ１７
０３は、図示しないシフトレジスタと、ラッチ回路と、
アナログスイッチとを含む。走査電極信号用ドライバ１
７０２は、走査電極線（Ｙ１〜Ｙｍ）に、ラッチパルス
ＬＰ、交流化信号Ｍに基づいて、それぞれ所定の電圧を
印加する。
【０００７】図２１を参照して、走査電極信号用ドライ
バ１７０２の動作例を説明する。制御部１７０５から送
られたラッチパルスＬＰと交流化信号Ｍにより、選択さ
れたラインに対して選択期間１９０３、１９０４の間は
電圧作成部１７０６から送られた電圧値ＶＨの電圧１９
０７ａまたは電圧値ＶＬの電圧１９０７ｄが印加され、
非選択期間の間は電圧値ＶＭの電圧１９０７ｂが印加さ
れる。
バ１７０２の動作例を説明する。制御部１７０５から送
られたラッチパルスＬＰと交流化信号Ｍにより、選択さ
れたラインに対して選択期間１９０３、１９０４の間は
電圧作成部１７０６から送られた電圧値ＶＨの電圧１９
０７ａまたは電圧値ＶＬの電圧１９０７ｄが印加され、
非選択期間の間は電圧値ＶＭの電圧１９０７ｂが印加さ
れる。
【０００８】Ｙi ラインへの印加波形１９０８は、Ａフ
レーム１９０１ではラッチパルスＬＰ、交流化信号Ｍに
より、選択期間１９０３の間において電圧値ＶＨの電圧
１９０７ａを印加する。また次のＢフレーム１９０２で
はラッチパルスＬＰ、交流化信号Ｍにより、選択期間１
９０４の間において電圧値ＶＬの電圧１９０７ｄを印加
する。一方非選択期間においては電圧値ＶＭの電圧１９
０７ｂを印加する。
レーム１９０１ではラッチパルスＬＰ、交流化信号Ｍに
より、選択期間１９０３の間において電圧値ＶＨの電圧
１９０７ａを印加する。また次のＢフレーム１９０２で
はラッチパルスＬＰ、交流化信号Ｍにより、選択期間１
９０４の間において電圧値ＶＬの電圧１９０７ｄを印加
する。一方非選択期間においては電圧値ＶＭの電圧１９
０７ｂを印加する。
【０００９】液晶表示装置の場合には、直流成分を印加
すると液晶材料の特性の劣化につながる。このため電圧
値ＶＭの電圧１９０７ｂに対して対称な波形を印加する
必要がある。したがって、電圧値ＶＬは以下の式の満た
す必要がある。
すると液晶材料の特性の劣化につながる。このため電圧
値ＶＭの電圧１９０７ｂに対して対称な波形を印加する
必要がある。したがって、電圧値ＶＬは以下の式の満た
す必要がある。
【００１０】ＶＨ−ＶＭ＝ＶＭ−ＶＬ 一方Ｙi+1 ラインの印加波形１９０９は、Ａフレーム１
９０１の選択期間１９０５では電圧値ＶＬの電圧１９０
７ｄを印加し、Ｂフレーム１９０２の選択期間１９０６
では電圧値ＶＨの電圧１９０７ａを印加する。
９０１の選択期間１９０５では電圧値ＶＬの電圧１９０
７ｄを印加し、Ｂフレーム１９０２の選択期間１９０６
では電圧値ＶＨの電圧１９０７ａを印加する。
【００１１】図２２を参照して、データ電極信号用ドラ
イバ１７０３の動作例を説明する。制御部１７０５から
送られたラッチパルスＬＰと交流化信号Ｍとデータ信号
Ｄとにより、電圧作成部１７０６から送られた電圧値Ｖ
１の電圧２００８ａ、および電圧値ＶＳの電圧２００８
ｂが選択されたラインに印加される。
イバ１７０３の動作例を説明する。制御部１７０５から
送られたラッチパルスＬＰと交流化信号Ｍとデータ信号
Ｄとにより、電圧作成部１７０６から送られた電圧値Ｖ
１の電圧２００８ａ、および電圧値ＶＳの電圧２００８
ｂが選択されたラインに印加される。
【００１２】このとき、電圧値Ｖ１の値は、 Ｖ１＝２×ＶＭ である。
【００１３】Ｘj ライン目のデータ電極線への印加波形
２００９および（Ｘj 、Ｙi ）の位置への印加波形２０
１１について説明する。
２００９および（Ｘj 、Ｙi ）の位置への印加波形２０
１１について説明する。
【００１４】印加波形２００９はラッチパルスＬＰ、交
流化信号Ｍ、データ信号Ｄによりデータが点灯表示であ
れば実線２００９ａで示される電圧を印加する。また非
点灯表示であれば破線２００９ｂで示される電圧を印加
する。
流化信号Ｍ、データ信号Ｄによりデータが点灯表示であ
れば実線２００９ａで示される電圧を印加する。また非
点灯表示であれば破線２００９ｂで示される電圧を印加
する。
【００１５】たとえば（Ｘj 、Ｙi ）の位置の液晶表示
素子の表示が点灯表示であれば、Ａフレーム２００１の
Ｙi ライン選択期間２００３では電圧値ＶＳの電圧が印
加され、Ｂフレーム２００２のＹi ライン選択期間２０
０４では電圧値Ｖ１の電圧が印加される。
素子の表示が点灯表示であれば、Ａフレーム２００１の
Ｙi ライン選択期間２００３では電圧値ＶＳの電圧が印
加され、Ｂフレーム２００２のＹi ライン選択期間２０
０４では電圧値Ｖ１の電圧が印加される。
【００１６】Ｙi ラインへの印加波形を波形２０１０に
より示す。（Ｘj 、Ｙi ）の液晶表示素子への印加波形
を波形２０１１により示す。実線２０１１ａは点灯表示
のときの波形であり、破線２０１１ｂは非点灯表示のと
きの波形である。
より示す。（Ｘj 、Ｙi ）の液晶表示素子への印加波形
を波形２０１１により示す。実線２０１１ａは点灯表示
のときの波形であり、破線２０１１ｂは非点灯表示のと
きの波形である。
【００１７】（Ｘj 、Ｙi ）の液晶表示素子への印加電
圧の値は、点灯表示のときには、 Ａフレームで、｜ＶＨ｜ Ｂフレームで、｜Ｖ１−ＶＬ｜ であり、また非点灯表示の時には、 Ａフレームで、｜ＶＨ−Ｖ１｜ Ｂフレームで、｜ＶＬ｜ である。Ａフレーム２００１とＢフレーム２００２とで
液晶表示素子への印加電圧は等しくなければならない。
したがって、 ｜ＶＬ｜＝｜ＶＨ−Ｖ１｜ よって、−ＶＬ＝ＶＨ−Ｖ１となる。また電圧値ＶＭの
電圧で考えると、Ｖ１＝２×ＶＭより、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ …式（１） となる。
圧の値は、点灯表示のときには、 Ａフレームで、｜ＶＨ｜ Ｂフレームで、｜Ｖ１−ＶＬ｜ であり、また非点灯表示の時には、 Ａフレームで、｜ＶＨ−Ｖ１｜ Ｂフレームで、｜ＶＬ｜ である。Ａフレーム２００１とＢフレーム２００２とで
液晶表示素子への印加電圧は等しくなければならない。
したがって、 ｜ＶＬ｜＝｜ＶＨ−Ｖ１｜ よって、−ＶＬ＝ＶＨ−Ｖ１となる。また電圧値ＶＭの
電圧で考えると、Ｖ１＝２×ＶＭより、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ …式（１） となる。
【００１８】従来は図１９で前述したように、このよう
な関係を有する複数の電圧を作成するために、電圧作成
部１７０６においてＤＣ／ＤＣコンバータを用いてい
た。
な関係を有する複数の電圧を作成するために、電圧作成
部１７０６においてＤＣ／ＤＣコンバータを用いてい
た。
【００１９】図２３を参照して、ＤＣ／ＤＣコンバータ
を用いる場合の例を説明する。ある電圧値ＶＤの電圧を
ＤＣ／ＤＣコンバータ２１０１に入力すると、前述した
関係を有する複数の電圧値ＶＨ、Ｖ１、ＶＭ、ＶＳ、お
よびＶＬを得ることができる。
を用いる場合の例を説明する。ある電圧値ＶＤの電圧を
ＤＣ／ＤＣコンバータ２１０１に入力すると、前述した
関係を有する複数の電圧値ＶＨ、Ｖ１、ＶＭ、ＶＳ、お
よびＶＬを得ることができる。
【００２０】
【発明が解決しようとする課題】しかし上記したような
ＤＣ／ＤＣコンバータを用いた場合には、図２４に示す
ように、低電流領域では電圧の変換効率が非常に低いと
いう課題があった。すなわち、出力電流が１〜２ｍＡの
場合には、１５〜２５％の変換効率しか得られない。ま
たＤＣ／ＤＣコンバータはハイブリッドＩＣ化されてい
るため、一定のサイズを持っている。このため搭載基板
のサイズをＤＣ／ＤＣコンバータのサイズ以上にする必
要があるという課題もあった。
ＤＣ／ＤＣコンバータを用いた場合には、図２４に示す
ように、低電流領域では電圧の変換効率が非常に低いと
いう課題があった。すなわち、出力電流が１〜２ｍＡの
場合には、１５〜２５％の変換効率しか得られない。ま
たＤＣ／ＤＣコンバータはハイブリッドＩＣ化されてい
るため、一定のサイズを持っている。このため搭載基板
のサイズをＤＣ／ＤＣコンバータのサイズ以上にする必
要があるという課題もあった。
【００２１】現在のような情報化社会において携帯情報
機器の発展には目を見張るものがあり、携帯情報機器に
用いられる表示装置に対しても軽薄短小化／低消費電力
化などが要望されている。然るにＤＣ／ＤＣコンバータ
をそのまま用いた場合には、電力のロスが大きく、かつ
外形の制約を生じ、軽薄短小化／低消費電力化の要望に
反することになる。さらに、ＤＣ／ＤＣコンバータは高
価な部品であるため、コストダウンが困難であるという
課題もあった。
機器の発展には目を見張るものがあり、携帯情報機器に
用いられる表示装置に対しても軽薄短小化／低消費電力
化などが要望されている。然るにＤＣ／ＤＣコンバータ
をそのまま用いた場合には、電力のロスが大きく、かつ
外形の制約を生じ、軽薄短小化／低消費電力化の要望に
反することになる。さらに、ＤＣ／ＤＣコンバータは高
価な部品であるため、コストダウンが困難であるという
課題もあった。
【００２２】本発明は係る課題を解決するためになされ
たものであり、請求項１に記載の発明の目的は、低消費
電力化、省スペース化および低コスト化を図ることので
きる液晶表示装置のための電圧作成回路を提供すること
にある。
たものであり、請求項１に記載の発明の目的は、低消費
電力化、省スペース化および低コスト化を図ることので
きる液晶表示装置のための電圧作成回路を提供すること
にある。
【００２３】請求項２〜請求項７に記載の発明の目的
は、請求項１に記載の発明の目的に加え、安価な部品に
よる簡単な構成の回路で所定の複数の電圧から所要の電
位差を有する電圧を高い変換効率で作成することのでき
る液晶表示装置のための電圧作成回路を提供することに
ある。
は、請求項１に記載の発明の目的に加え、安価な部品に
よる簡単な構成の回路で所定の複数の電圧から所要の電
位差を有する電圧を高い変換効率で作成することのでき
る液晶表示装置のための電圧作成回路を提供することに
ある。
【００２４】請求項８に記載の発明の目的は、電圧作成
回路を安価な部品による簡単な回路で構成し、高い変換
効率で所要の電位差の電圧を作成して低消費電力化、省
スペース化、および低コスト化を図るとともに、液晶表
示素子に印加された電圧を保持して、より一層の低消費
電力化を図ることのできる液晶表示装置を提供すること
にある。
回路を安価な部品による簡単な回路で構成し、高い変換
効率で所要の電位差の電圧を作成して低消費電力化、省
スペース化、および低コスト化を図るとともに、液晶表
示素子に印加された電圧を保持して、より一層の低消費
電力化を図ることのできる液晶表示装置を提供すること
にある。
【００２５】
【課題を解決するための手段】本願の請求項１に記載の
発明は、基準電圧値ＶＳと、予め定められる電圧値Ｖ
Ａ、Ｖ１と、ＶＭ＝（Ｖ１＋ＶＳ）／２で定義される電
圧値ＶＭとから（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）なる式
で定義される電圧値ＶＢを作成するための、液晶表示装
置のための電圧作成回路であって、前記電圧値ＶＡを与
える第１の電位線と、前記電圧値Ｖ１を与える第２の電
位線と、前記電圧値ＶＭを与える電位線と、前記基準電
圧値ＶＳを与える電位線とからなる電位線群と、前記電
圧値ＶＢが導出される第３の電位線と、第１および第２
の端子を有する第１の容量と、第１の端子と、前記電位
線群のうちの予め定められた１本に接続された第２の端
子とを有し、かつ前記第１の容量の容量値と等しい容量
値を有する第２の容量と、前記第１の容量の前記第１の
端子を、前記第１の電位線と、前記電位線群のうちの前
記予め定められた１本とに選択的に接続するための第１
のスイッチング素子と、前記第１の容量の前記第２の端
子を、前記電位線群のうち前記予め定められた１本の電
位と前記電圧値ＶＭに関して対称となる電位を与える電
位線と、前記第２の容量の前記第１の端子とに、選択的
に接続するための第２のスイッチング素子と、前記第１
および第２の容量の充放電が相補的に行なわれるように
前記第１および第２のスイッチング素子の接続の切換を
制御するための制御手段とを含み、前記第２の容量の前
記第１の端子は前記第３の電位線に接続されていること
を特徴とする。
発明は、基準電圧値ＶＳと、予め定められる電圧値Ｖ
Ａ、Ｖ１と、ＶＭ＝（Ｖ１＋ＶＳ）／２で定義される電
圧値ＶＭとから（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）なる式
で定義される電圧値ＶＢを作成するための、液晶表示装
置のための電圧作成回路であって、前記電圧値ＶＡを与
える第１の電位線と、前記電圧値Ｖ１を与える第２の電
位線と、前記電圧値ＶＭを与える電位線と、前記基準電
圧値ＶＳを与える電位線とからなる電位線群と、前記電
圧値ＶＢが導出される第３の電位線と、第１および第２
の端子を有する第１の容量と、第１の端子と、前記電位
線群のうちの予め定められた１本に接続された第２の端
子とを有し、かつ前記第１の容量の容量値と等しい容量
値を有する第２の容量と、前記第１の容量の前記第１の
端子を、前記第１の電位線と、前記電位線群のうちの前
記予め定められた１本とに選択的に接続するための第１
のスイッチング素子と、前記第１の容量の前記第２の端
子を、前記電位線群のうち前記予め定められた１本の電
位と前記電圧値ＶＭに関して対称となる電位を与える電
位線と、前記第２の容量の前記第１の端子とに、選択的
に接続するための第２のスイッチング素子と、前記第１
および第２の容量の充放電が相補的に行なわれるように
前記第１および第２のスイッチング素子の接続の切換を
制御するための制御手段とを含み、前記第２の容量の前
記第１の端子は前記第３の電位線に接続されていること
を特徴とする。
【００２６】請求項１に記載の発明によれば、制御手段
は、第１のスイッチング素子により第１の容量の第１の
端子を第１の電位線に接続し、第２のスイッチング素子
により第１の容量の第２の端子を電位線群のうち予め定
められた１本の電位と電圧値ＶＭに関して対称となる電
位線に接続して、第１の容量を充電するように第１およ
び第２のスイッチング素子を制御する制御動作と、第１
のスイッチング素子により第１の容量の第１の端子を電
位線群のうちの予め定められた１本に接続し、第２のス
イッチング素子により第１の容量の第２の端子を第２の
容量の第１の端子に接続して、第１の容量を放電させ、
放電した第１の容量の電荷で第２の容量を充電するよう
に第１および第２のスイッチング素子を制御する制御動
作とを交互に実行する。
は、第１のスイッチング素子により第１の容量の第１の
端子を第１の電位線に接続し、第２のスイッチング素子
により第１の容量の第２の端子を電位線群のうち予め定
められた１本の電位と電圧値ＶＭに関して対称となる電
位線に接続して、第１の容量を充電するように第１およ
び第２のスイッチング素子を制御する制御動作と、第１
のスイッチング素子により第１の容量の第１の端子を電
位線群のうちの予め定められた１本に接続し、第２のス
イッチング素子により第１の容量の第２の端子を第２の
容量の第１の端子に接続して、第１の容量を放電させ、
放電した第１の容量の電荷で第２の容量を充電するよう
に第１および第２のスイッチング素子を制御する制御動
作とを交互に実行する。
【００２７】したがって第１の電位線から供給された第
１の容量を充電した電荷が、放電し、第１の容量の容量
値と等しい容量値を有する第２の容量を充電するという
第１および第２の容量の充放電が相補的に行なわれる。
このため第２の容量の第１の端子に接続された第３の電
位線の電圧値ＶＢと第２の容量の第２の端子に接続され
た電位線群のうちの予め定められた１本の電圧値との電
位差は、第１の容量の第１の端子に接続された第１の電
位線の電圧値ＶＡと第１の容量の第２の端子に接続され
た電位線群のうち予め定められた１本の電位と電圧値Ｖ
Ｍに関して対称となる電位を与える電位線の電圧値との
電位差と等しくなる。すなわち、電位線群のうち予め定
められた１本の電圧値を（ＶＭ＋ｈ）、電位線群のうち
予め定められた１本の電位と電圧値ＶＭに関して対称と
なる電位を与える電位線の電圧値を（ＶＭ−ｈ）とすれ
ば、 （ＶＭ＋ｈ）−ＶＢ＝ＶＡ−（ＶＭ−ｈ） となる。よって、（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）ここ
で、ＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 （ＶＨ−ＶＭ）＝（ＶＭ−ＶＬ） となり、電圧値ＶＢ（＝ＶＬ）は、式（１）を満たすこ
とになる。この結果第２の容量の第１の端子に接続され
た第３の電位線において所要の条件を満たす電圧値ＶＢ
が作成される。
１の容量を充電した電荷が、放電し、第１の容量の容量
値と等しい容量値を有する第２の容量を充電するという
第１および第２の容量の充放電が相補的に行なわれる。
このため第２の容量の第１の端子に接続された第３の電
位線の電圧値ＶＢと第２の容量の第２の端子に接続され
た電位線群のうちの予め定められた１本の電圧値との電
位差は、第１の容量の第１の端子に接続された第１の電
位線の電圧値ＶＡと第１の容量の第２の端子に接続され
た電位線群のうち予め定められた１本の電位と電圧値Ｖ
Ｍに関して対称となる電位を与える電位線の電圧値との
電位差と等しくなる。すなわち、電位線群のうち予め定
められた１本の電圧値を（ＶＭ＋ｈ）、電位線群のうち
予め定められた１本の電位と電圧値ＶＭに関して対称と
なる電位を与える電位線の電圧値を（ＶＭ−ｈ）とすれ
ば、 （ＶＭ＋ｈ）−ＶＢ＝ＶＡ−（ＶＭ−ｈ） となる。よって、（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）ここ
で、ＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 （ＶＨ−ＶＭ）＝（ＶＭ−ＶＬ） となり、電圧値ＶＢ（＝ＶＬ）は、式（１）を満たすこ
とになる。この結果第２の容量の第１の端子に接続され
た第３の電位線において所要の条件を満たす電圧値ＶＢ
が作成される。
【００２８】したがってスイッチング素子、容量という
安価な部品による簡単な構成の回路で、所定の複数の電
圧から所要の電圧を高い変換効率で得ることができる。
この結果、低消費電力化、省スペース化、および低コス
ト化を図ることのできる液晶表示装置のための電圧作成
回路を得ることができる。
安価な部品による簡単な構成の回路で、所定の複数の電
圧から所要の電圧を高い変換効率で得ることができる。
この結果、低消費電力化、省スペース化、および低コス
ト化を図ることのできる液晶表示装置のための電圧作成
回路を得ることができる。
【００２９】請求項２に記載の発明は、請求項１に記載
の発明であって、前記予め定められた１本は、前記電圧
値ＶＭを与える電位線であることを特徴とする。
の発明であって、前記予め定められた１本は、前記電圧
値ＶＭを与える電位線であることを特徴とする。
【００３０】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電圧値ＶＭを与える電位線に接続して、
第１の容量を充電するように第１および第２のスイッチ
ング素子を制御する制御動作と、第１のスイッチング素
子により第１の容量の第１の端子を電圧値ＶＭを与える
電位線に接続し、第２のスイッチング素子により第１の
容量の第２の端子を第２の容量の第１の端子に接続し
て、第１の容量を放電させ、放電した第１の容量の電荷
で第２の容量を充電するように第１および第２のスイッ
チング素子を制御する制御動作とを交互に実行する。
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電圧値ＶＭを与える電位線に接続して、
第１の容量を充電するように第１および第２のスイッチ
ング素子を制御する制御動作と、第１のスイッチング素
子により第１の容量の第１の端子を電圧値ＶＭを与える
電位線に接続し、第２のスイッチング素子により第１の
容量の第２の端子を第２の容量の第１の端子に接続し
て、第１の容量を放電させ、放電した第１の容量の電荷
で第２の容量を充電するように第１および第２のスイッ
チング素子を制御する制御動作とを交互に実行する。
【００３１】このため第３の電位線の電圧値ＶＢと電圧
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＡと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差と等しくなる。すなわち、 ＶＭ−ＶＢ＝ＶＡ−ＶＭ ここで、ＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、ＶＭ−ＶＬ
＝ＶＨ−ＶＭ となり、電圧値ＶＢ（＝ＶＬ）は式（１）を満たす。こ
の結果第３の電位線において所要の条件を満たす電圧値
ＶＢが作成される。
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＡと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差と等しくなる。すなわち、 ＶＭ−ＶＢ＝ＶＡ−ＶＭ ここで、ＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、ＶＭ−ＶＬ
＝ＶＨ−ＶＭ となり、電圧値ＶＢ（＝ＶＬ）は式（１）を満たす。こ
の結果第３の電位線において所要の条件を満たす電圧値
ＶＢが作成される。
【００３２】請求項３に記載の発明は、請求項１に記載
の発明であって、前記予め定められた１本は、前記電圧
値Ｖ１を与える第２の電位線であることを特徴とする。
の発明であって、前記予め定められた１本は、前記電圧
値Ｖ１を与える第２の電位線であることを特徴とする。
【００３３】請求項３に記載の発明によれば、請求項１
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電位線群のうち予め定められた１本であ
る第２の電位線の電圧値Ｖ１と電圧値ＶＭに対して対称
となる基準電圧値ＶＳを与える電位線に接続して、第１
の容量を充電するように第１および第２のスイッチング
素子を制御する制御動作と、第１のスイッチング素子に
より第１の容量の第１の端子を電位線群のうちの予め定
められた１本である第２の電位線に接続し、第２のスイ
ッチング素子により第１の容量の第２の端子を第２の容
量の第１の端子に接続して、第１の容量を放電させ、放
電した第１の容量の電荷で第２の容量を充電するように
第１および第２のスイッチング素子を制御する制御動作
とを交互に実行する。
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電位線群のうち予め定められた１本であ
る第２の電位線の電圧値Ｖ１と電圧値ＶＭに対して対称
となる基準電圧値ＶＳを与える電位線に接続して、第１
の容量を充電するように第１および第２のスイッチング
素子を制御する制御動作と、第１のスイッチング素子に
より第１の容量の第１の端子を電位線群のうちの予め定
められた１本である第２の電位線に接続し、第２のスイ
ッチング素子により第１の容量の第２の端子を第２の容
量の第１の端子に接続して、第１の容量を放電させ、放
電した第１の容量の電荷で第２の容量を充電するように
第１および第２のスイッチング素子を制御する制御動作
とを交互に実行する。
【００３４】このため第３の電位線の電圧値ＶＢと電圧
値Ｖ１を与える第２の電位線の電圧値Ｖ１との電位差
は、第１の電位線の電圧値ＶＡと電圧値ＶＳを与える電
位線の電圧値ＶＳとの電位差と等しくなる。すなわち、 Ｖ１−ＶＢ＝ＶＡ−ＶＳ が成り立つ。ここでＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 Ｖ１−ＶＬ＝ＶＨ−ＶＳ が成り立つ。よって、Ｖ１＋ＶＳ＝ＶＨ＋ＶＬここで、
ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ２×ＶＭ＝ＶＨ＋ＶＬ すなわち、ＶＭ−ＶＬ＝ＶＨ−ＶＭとなり、電圧値ＶＢ
（＝ＶＬ）は式（１）を満たす。この結果第３の電位線
において所要の条件を満たす電圧値ＶＢが作成される。
値Ｖ１を与える第２の電位線の電圧値Ｖ１との電位差
は、第１の電位線の電圧値ＶＡと電圧値ＶＳを与える電
位線の電圧値ＶＳとの電位差と等しくなる。すなわち、 Ｖ１−ＶＢ＝ＶＡ−ＶＳ が成り立つ。ここでＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 Ｖ１−ＶＬ＝ＶＨ−ＶＳ が成り立つ。よって、Ｖ１＋ＶＳ＝ＶＨ＋ＶＬここで、
ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ２×ＶＭ＝ＶＨ＋ＶＬ すなわち、ＶＭ−ＶＬ＝ＶＨ−ＶＭとなり、電圧値ＶＢ
（＝ＶＬ）は式（１）を満たす。この結果第３の電位線
において所要の条件を満たす電圧値ＶＢが作成される。
【００３５】請求項４に記載の発明は、請求項１に記載
の発明であって、前記予め定められた１本は、前記電圧
値ＶＳを与える電位線であることを特徴とする。
の発明であって、前記予め定められた１本は、前記電圧
値ＶＳを与える電位線であることを特徴とする。
【００３６】請求項４に記載の発明によれば、請求項１
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電位線群のうち予め定められた１本であ
る電圧値ＶＳを与える電位線の電圧値ＶＳと電圧値ＶＭ
に対して対称となる電圧値Ｖ１を与える第２の電位線に
接続して、第１の容量を充電するように第１および第２
のスイッチング素子を制御する制御動作と、第１のスイ
ッチング素子により第１の容量の第１の端子を電位線群
のうちの予め定められた１本である基準電圧値ＶＳを与
える電位線に接続し、第２のスイッチング素子により第
１の容量の第２の端子を第２の容量の第１の端子に接続
して、第１の容量を放電させ、放電した第１の容量の電
荷で第２の容量を充電するように第１および第２のスイ
ッチング素子を制御する制御動作とを交互に実行する。
に記載の発明の作用に加え、制御手段は、第１のスイッ
チング素子により第１の容量の第１の端子を第１の電位
線に接続し、第２のスイッチング素子により第１の容量
の第２の端子を電位線群のうち予め定められた１本であ
る電圧値ＶＳを与える電位線の電圧値ＶＳと電圧値ＶＭ
に対して対称となる電圧値Ｖ１を与える第２の電位線に
接続して、第１の容量を充電するように第１および第２
のスイッチング素子を制御する制御動作と、第１のスイ
ッチング素子により第１の容量の第１の端子を電位線群
のうちの予め定められた１本である基準電圧値ＶＳを与
える電位線に接続し、第２のスイッチング素子により第
１の容量の第２の端子を第２の容量の第１の端子に接続
して、第１の容量を放電させ、放電した第１の容量の電
荷で第２の容量を充電するように第１および第２のスイ
ッチング素子を制御する制御動作とを交互に実行する。
【００３７】このため第３の電位線の電圧値ＶＢと電圧
値ＶＳを与える第２の電位線の電圧値ＶＳとの電位差
は、第１の電位線の電圧値ＶＡと第２の電位線の電圧値
Ｖ１との電位差と等しくなる。すなわち、 ＶＳ−ＶＢ＝ＶＡ−Ｖ１ が成り立つ。ここでＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 ＶＳ−ＶＬ＝ＶＨ−Ｖ１ が成り立つ。よって、Ｖ１＋ＶＳ＝ＶＨ＋ＶＬここで、
ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ２×ＶＭ＝ＶＨ＋ＶＬ すなわち、ＶＭ−ＶＬ＝ＶＨ−ＶＭとなり、電圧値ＶＢ
（＝ＶＬ）は式（１）を満たす。この結果第３の電位線
において所要の条件を満たす電圧値ＶＢが作成される。
値ＶＳを与える第２の電位線の電圧値ＶＳとの電位差
は、第１の電位線の電圧値ＶＡと第２の電位線の電圧値
Ｖ１との電位差と等しくなる。すなわち、 ＶＳ−ＶＢ＝ＶＡ−Ｖ１ が成り立つ。ここでＶＡ＝ＶＨ、ＶＢ＝ＶＬとおけば、 ＶＳ−ＶＬ＝ＶＨ−Ｖ１ が成り立つ。よって、Ｖ１＋ＶＳ＝ＶＨ＋ＶＬここで、
ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ２×ＶＭ＝ＶＨ＋ＶＬ すなわち、ＶＭ−ＶＬ＝ＶＨ−ＶＭとなり、電圧値ＶＢ
（＝ＶＬ）は式（１）を満たす。この結果第３の電位線
において所要の条件を満たす電圧値ＶＢが作成される。
【００３８】請求項５に記載の発明は、請求項１に記載
の発明であって、前記電圧値ＶＡは、前記基準電圧値Ｖ
Ｓに対して正の極性を有する電圧値ＶＨであり、前記電
圧ＶＢは、前記基準電圧値ＶＳに対して逆極性を有する
電圧値ＶＬであることを特徴とする。
の発明であって、前記電圧値ＶＡは、前記基準電圧値Ｖ
Ｓに対して正の極性を有する電圧値ＶＨであり、前記電
圧ＶＢは、前記基準電圧値ＶＳに対して逆極性を有する
電圧値ＶＬであることを特徴とする。
【００３９】このため第３の電位線の電圧値ＶＬと電圧
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＨと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差と等しくなる。すなわち、 ＶＭ−ＶＬ＝ＶＨ−ＶＭ となり、電圧値ＶＬは式（１）を満たす。この結果第３
の電位線において所要の条件を満たす電圧値ＶＬが作成
される。
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＨと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差と等しくなる。すなわち、 ＶＭ−ＶＬ＝ＶＨ−ＶＭ となり、電圧値ＶＬは式（１）を満たす。この結果第３
の電位線において所要の条件を満たす電圧値ＶＬが作成
される。
【００４０】請求項６に記載の発明は、請求項１に記載
の発明であって、前記電圧値ＶＡは、前記基準電圧値Ｖ
Ｓに対して逆極性を有する電圧値ＶＬであり、前記電圧
ＶＢは、前記基準電圧値ＶＳに対して正の極性を有する
電圧値ＶＨであることを特徴とする。
の発明であって、前記電圧値ＶＡは、前記基準電圧値Ｖ
Ｓに対して逆極性を有する電圧値ＶＬであり、前記電圧
ＶＢは、前記基準電圧値ＶＳに対して正の極性を有する
電圧値ＶＨであることを特徴とする。
【００４１】このため第３の電位線の電圧値ＶＨと電圧
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＬと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差とが等しくなる。すなわち、 ＶＭ−ＶＨ＝ＶＬ−ＶＭ したがって、ＶＨ−ＶＭ＝ＶＭ−ＶＬとなり、電圧値Ｖ
Ｈは式（１）を満たす。この結果第３の電位線において
所要の条件を満たす電圧値ＶＨが作成される。
値ＶＭを与える電位線の電圧値ＶＭとの電位差は、第１
の電位線の電圧値ＶＬと電圧値ＶＭを与える電位線の電
圧値ＶＭとの電位差とが等しくなる。すなわち、 ＶＭ−ＶＨ＝ＶＬ−ＶＭ したがって、ＶＨ−ＶＭ＝ＶＭ−ＶＬとなり、電圧値Ｖ
Ｈは式（１）を満たす。この結果第３の電位線において
所要の条件を満たす電圧値ＶＨが作成される。
【００４２】請求項７に記載の発明は、請求項１に記載
の発明であって、前記第１のスイッチング素子および前
記第２のスイッチング素子の少なくとも１つはＭＯＳ型
ＦＥＴであることを特徴とする。
の発明であって、前記第１のスイッチング素子および前
記第２のスイッチング素子の少なくとも１つはＭＯＳ型
ＦＥＴであることを特徴とする。
【００４３】したがって、ＭＯＳ型ＦＥＴ、容量という
安価な部品による簡単な構成の回路で、所定の複数の電
圧から所要の電圧を高い変換効率で得ることができる。
この結果、低消費電力化、省スペース化、および低コス
ト化を図ることのできる液晶表示装置のための電圧作成
回路を得ることができる。
安価な部品による簡単な構成の回路で、所定の複数の電
圧から所要の電圧を高い変換効率で得ることができる。
この結果、低消費電力化、省スペース化、および低コス
ト化を図ることのできる液晶表示装置のための電圧作成
回路を得ることができる。
【００４４】請求項８に記載の発明は、互いに平行に配
列された複数の走査側電極と、前記複数の走査側電極に
交差する方向に互いに平行に配列された複数のデータ側
電極と、前記複数の走査側電極と前記複数のデータ側電
極との間にそれぞれ設けられ、前記走査側電極の各々と
前記データ側電極の各々とに接続された複数の表示手段
と、前記複数の走査側電極に接続され、前記走査側電極
に書込電流を線順次に印加するための走査電極用ドライ
バと、前記複数のデータ側電極に接続され、前記データ
側電極に点灯表示／非点灯表示に対応する変調電圧を印
加するためのデータ電極用ドライバと、前記走査電極用
ドライバと前記データ電極用ドライバとに所定の複数種
類の電圧を供給するための電圧作成手段とを含み、前記
表示手段の各々は、液晶表示素子と、前記液晶表示素子
に直列に接続された２端子型非線形素子とを含む液晶表
示装置であって、前記所定の複数種類の電圧は、基準電
圧値ＶＳと、予め定められる電圧値ＶＡ、Ｖ１と、ＶＭ
＝（Ｖ１＋ＶＳ）／２で定義される電圧値ＶＭと、（Ｖ
Ａ−ＶＭ）＝（ＶＭ−ＶＢ）なる式で定義される電圧値
ＶＢとを含み、前記電圧作成手段は、前記電圧値ＶＳ、
ＶＡ、Ｖ１、およびＶＭから前記電圧値ＶＢを作成する
ためのものであって、前記電圧値ＶＡを与える第１の電
位線と、前記電圧値Ｖ１を与える第２の電位線と、前記
電圧値ＶＭを与える電位線と、前記基準電圧値ＶＳを与
える電位線とからなる電位線群と、前記電圧値ＶＢが導
出される第３の電位線と、第１および第２の端子を有す
る第１の容量と、第１の端子と、前記電位線群のうちの
予め定められた１本に接続された第２の端子とを有し、
かつ前記第１の容量の容量値と等しい容量値を有する第
２の容量と、前記第１の容量の前記第１の端子を、前記
第１の電位線と、前記電位線群のうちの前記予め定めら
れた１本とに選択的に接続するための第１のスイッチン
グ素子と、前記第１の容量の前記第２の端子を、前記電
位線群のうち前記予め定められた１本の電位と前記電圧
値ＶＭに関して対称となる電位を与える電位線と、前記
第２の容量の前記第１の端子とに、選択的に接続するた
めの第２のスイッチング素子と、前記第１および第２の
容量の充放電が相補的に行なわれるように前記第１およ
び第２のスイッチング素子の接続の切換を制御するため
の制御手段とを含み、前記第２の容量の前記第１の端子
は前記第３の電位線に接続されていることを特徴とす
る。
列された複数の走査側電極と、前記複数の走査側電極に
交差する方向に互いに平行に配列された複数のデータ側
電極と、前記複数の走査側電極と前記複数のデータ側電
極との間にそれぞれ設けられ、前記走査側電極の各々と
前記データ側電極の各々とに接続された複数の表示手段
と、前記複数の走査側電極に接続され、前記走査側電極
に書込電流を線順次に印加するための走査電極用ドライ
バと、前記複数のデータ側電極に接続され、前記データ
側電極に点灯表示／非点灯表示に対応する変調電圧を印
加するためのデータ電極用ドライバと、前記走査電極用
ドライバと前記データ電極用ドライバとに所定の複数種
類の電圧を供給するための電圧作成手段とを含み、前記
表示手段の各々は、液晶表示素子と、前記液晶表示素子
に直列に接続された２端子型非線形素子とを含む液晶表
示装置であって、前記所定の複数種類の電圧は、基準電
圧値ＶＳと、予め定められる電圧値ＶＡ、Ｖ１と、ＶＭ
＝（Ｖ１＋ＶＳ）／２で定義される電圧値ＶＭと、（Ｖ
Ａ−ＶＭ）＝（ＶＭ−ＶＢ）なる式で定義される電圧値
ＶＢとを含み、前記電圧作成手段は、前記電圧値ＶＳ、
ＶＡ、Ｖ１、およびＶＭから前記電圧値ＶＢを作成する
ためのものであって、前記電圧値ＶＡを与える第１の電
位線と、前記電圧値Ｖ１を与える第２の電位線と、前記
電圧値ＶＭを与える電位線と、前記基準電圧値ＶＳを与
える電位線とからなる電位線群と、前記電圧値ＶＢが導
出される第３の電位線と、第１および第２の端子を有す
る第１の容量と、第１の端子と、前記電位線群のうちの
予め定められた１本に接続された第２の端子とを有し、
かつ前記第１の容量の容量値と等しい容量値を有する第
２の容量と、前記第１の容量の前記第１の端子を、前記
第１の電位線と、前記電位線群のうちの前記予め定めら
れた１本とに選択的に接続するための第１のスイッチン
グ素子と、前記第１の容量の前記第２の端子を、前記電
位線群のうち前記予め定められた１本の電位と前記電圧
値ＶＭに関して対称となる電位を与える電位線と、前記
第２の容量の前記第１の端子とに、選択的に接続するた
めの第２のスイッチング素子と、前記第１および第２の
容量の充放電が相補的に行なわれるように前記第１およ
び第２のスイッチング素子の接続の切換を制御するため
の制御手段とを含み、前記第２の容量の前記第１の端子
は前記第３の電位線に接続されていることを特徴とす
る。
【００４５】請求項８に記載の発明によれば、制御手段
は、第１のスイッチング素子により第１の容量の第１の
端子を第１の電位線に接続し、第２のスイッチング素子
により第１の容量の第２の端子を電位線群のうち予め定
められた１本の電位と電圧値ＶＭに関して対称となる電
位線に接続して、第１の容量を充電するように第１およ
び第２のスイッチング素子を制御する制御動作と、第１
のスイッチング素子により第１の容量の第１の端子を電
位線群のうちの予め定められた１本に接続し、第２のス
イッチング素子により第１の容量の第２の端子を第２の
容量の第１の端子に接続して、第１の容量を放電させ、
放電した第１の容量の電荷で第２の容量を充電するよう
に第１および第２のスイッチング素子を制御する制御動
作とを交互に実行して、所定の複数種類の電圧を作成す
る。
は、第１のスイッチング素子により第１の容量の第１の
端子を第１の電位線に接続し、第２のスイッチング素子
により第１の容量の第２の端子を電位線群のうち予め定
められた１本の電位と電圧値ＶＭに関して対称となる電
位線に接続して、第１の容量を充電するように第１およ
び第２のスイッチング素子を制御する制御動作と、第１
のスイッチング素子により第１の容量の第１の端子を電
位線群のうちの予め定められた１本に接続し、第２のス
イッチング素子により第１の容量の第２の端子を第２の
容量の第１の端子に接続して、第１の容量を放電させ、
放電した第１の容量の電荷で第２の容量を充電するよう
に第１および第２のスイッチング素子を制御する制御動
作とを交互に実行して、所定の複数種類の電圧を作成す
る。
【００４６】電圧作成手段は、作成した所定の複数種類
の電圧を走査電極信号用ドライバとデータ電極信号用ド
ライバとに供給する。２端子非線形素子は走査電極信号
用ドライバおよびデータ電極信号用ドライバにより供給
された電圧がある所定の電圧を超えれば電流を流し、液
晶表示素子に電圧を印加することができる。電圧が印加
された液晶表示素子には電荷が蓄積されるが、この蓄積
された電荷が２端子非線形素子により液晶表示素子に保
持されることになる。
の電圧を走査電極信号用ドライバとデータ電極信号用ド
ライバとに供給する。２端子非線形素子は走査電極信号
用ドライバおよびデータ電極信号用ドライバにより供給
された電圧がある所定の電圧を超えれば電流を流し、液
晶表示素子に電圧を印加することができる。電圧が印加
された液晶表示素子には電荷が蓄積されるが、この蓄積
された電荷が２端子非線形素子により液晶表示素子に保
持されることになる。
【００４７】したがって、２端子非線形素子に印加され
る電圧がある所定の電圧を超えない限り、液晶表示素子
に蓄積された電荷は放電しない。
る電圧がある所定の電圧を超えない限り、液晶表示素子
に蓄積された電荷は放電しない。
【００４８】このためスイッチング素子、容量という安
価な部品による簡単な構成の回路で、所定の複数の電圧
から所要の電圧を高い変換効率で得ることができると同
時に、液晶表示素子に加えるべき電流が少なくて済む。
このため省スペース化、低コスト化とともに、より一層
の低消費電力化を図ることのできる液晶表示装置を得る
ことができる。
価な部品による簡単な構成の回路で、所定の複数の電圧
から所要の電圧を高い変換効率で得ることができると同
時に、液晶表示素子に加えるべき電流が少なくて済む。
このため省スペース化、低コスト化とともに、より一層
の低消費電力化を図ることのできる液晶表示装置を得る
ことができる。
【００４９】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図１を参照して、本実施の形態１に
係る液晶表示装置の全体構成を説明する。図１９で説明
した従来の液晶表示装置と同一の要素には同一の参照符
号を付している。これらについての詳細な説明はここで
は繰返さない。
参照して説明する。図１を参照して、本実施の形態１に
係る液晶表示装置の全体構成を説明する。図１９で説明
した従来の液晶表示装置と同一の要素には同一の参照符
号を付している。これらについての詳細な説明はここで
は繰返さない。
【００５０】本実施の形態１に係る液晶表示装置が従来
の液晶表示装置と異なる点は、ＤＣ／ＤＣコンバータ２
１０１を含む電圧作成部１７０６に代えて、電圧作成回
路１２を含む電圧作成部１７０６ａを設けた点、および
液晶表示素子１８０１を含む表示パネル１７０１に代え
て、後述する２端子非線形素子を含む表示パネル１７０
１ａを設けた点である。
の液晶表示装置と異なる点は、ＤＣ／ＤＣコンバータ２
１０１を含む電圧作成部１７０６に代えて、電圧作成回
路１２を含む電圧作成部１７０６ａを設けた点、および
液晶表示素子１８０１を含む表示パネル１７０１に代え
て、後述する２端子非線形素子を含む表示パネル１７０
１ａを設けた点である。
【００５１】図２を参照して、本実施の形態１に係る電
圧作成回路１２について説明する。電圧作成回路１２
は、基準電圧値ＶＳを与える基準電位線１０４ｂと、一
端が基準電位線１０４ｂに接続され基準電圧値ＶＳに対
して正の極性の電圧値ＶＥの電圧を供給する電源１０１
と、一端が基準電位線１０４ｂに接続され電圧値Ｖ１の
電圧を供給する電源１０２と、一端が基準電位線１０４
ｂに接続され、ＶＭ＝（Ｖ１＋ＶＳ）／２で定義される
電圧値ＶＭの電圧を供給する電源１０３と、電源１０１
の他端に接続され電圧値ＶＥを与える第１の電位線１０
１ｂと、電源１０２の他端に接続され、基準電圧値ＶＳ
と電圧値ＶＭに関して対称となる電圧値Ｖ１の電圧を与
える第２の電位線１０２ｂと、電源１０３に接続され電
圧値ＶＭの電圧を与える電位線１０３ｂと、電圧値ＶＬ
の電圧が導出される第３の電位線１０５ｂと、端子１０
６ａおよび１０６ｂを有するコンデンサ１０６と、端子
１０７ａと、電位線１０３ｂに接続された端子１０７ｂ
とを有しコンデンサ１０６の容量値Ｃと等しい容量値Ｃ
を有するコンデンサ１０７と、コンデンサ１０６の端子
１０６ａを、電位線１０１ｂと電位線１０３ｂとに選択
的に接続するためのスイッチング素子Ｓ１と、コンデン
サ１０６の端子１０６ｂを、電位線１０３ｂとコンデン
サ１０７の端子１０７ａとに選択的に接続するためのス
イッチング素子Ｓ２と、スイッチング素子Ｓ１およびＳ
２に接続され、コンデンサ１０６およびコンデンサ１０
７の充放電が相補的に行なわれるようにスイッチング素
子Ｓ１およびＳ２の接続の切換を制御するためのスイッ
チング制御部１０８と、電位線１０１ｂ、１０２ｂ、１
０３ｂ、１０４ｂ、および１０５ｂにそれぞれ接続され
る出力端子１０１ａ、１０２ａ、１０３ａ、１０４ａ、
および１０５ａとを含む。
圧作成回路１２について説明する。電圧作成回路１２
は、基準電圧値ＶＳを与える基準電位線１０４ｂと、一
端が基準電位線１０４ｂに接続され基準電圧値ＶＳに対
して正の極性の電圧値ＶＥの電圧を供給する電源１０１
と、一端が基準電位線１０４ｂに接続され電圧値Ｖ１の
電圧を供給する電源１０２と、一端が基準電位線１０４
ｂに接続され、ＶＭ＝（Ｖ１＋ＶＳ）／２で定義される
電圧値ＶＭの電圧を供給する電源１０３と、電源１０１
の他端に接続され電圧値ＶＥを与える第１の電位線１０
１ｂと、電源１０２の他端に接続され、基準電圧値ＶＳ
と電圧値ＶＭに関して対称となる電圧値Ｖ１の電圧を与
える第２の電位線１０２ｂと、電源１０３に接続され電
圧値ＶＭの電圧を与える電位線１０３ｂと、電圧値ＶＬ
の電圧が導出される第３の電位線１０５ｂと、端子１０
６ａおよび１０６ｂを有するコンデンサ１０６と、端子
１０７ａと、電位線１０３ｂに接続された端子１０７ｂ
とを有しコンデンサ１０６の容量値Ｃと等しい容量値Ｃ
を有するコンデンサ１０７と、コンデンサ１０６の端子
１０６ａを、電位線１０１ｂと電位線１０３ｂとに選択
的に接続するためのスイッチング素子Ｓ１と、コンデン
サ１０６の端子１０６ｂを、電位線１０３ｂとコンデン
サ１０７の端子１０７ａとに選択的に接続するためのス
イッチング素子Ｓ２と、スイッチング素子Ｓ１およびＳ
２に接続され、コンデンサ１０６およびコンデンサ１０
７の充放電が相補的に行なわれるようにスイッチング素
子Ｓ１およびＳ２の接続の切換を制御するためのスイッ
チング制御部１０８と、電位線１０１ｂ、１０２ｂ、１
０３ｂ、１０４ｂ、および１０５ｂにそれぞれ接続され
る出力端子１０１ａ、１０２ａ、１０３ａ、１０４ａ、
および１０５ａとを含む。
【００５２】スイッチング素子Ｓ１は、コンデンサ１０
６の端子１０６ａに接続される端子Ｓ１ａと、電位線１
０１ｂに接続される端子Ｓ１ｂと、電位線１０３ｂに接
続される端子Ｓ１ｃとを含む。スイッチング素子Ｓ２
は、コンデンサ１０６の端子１０６ｂに接続される端子
Ｓ２ａと、電位線１０３ｂに接続される端子Ｓ２ｂと、
コンデンサ１０７の端子１０７ａに接続される端子Ｓ２
ｃとを含む。
６の端子１０６ａに接続される端子Ｓ１ａと、電位線１
０１ｂに接続される端子Ｓ１ｂと、電位線１０３ｂに接
続される端子Ｓ１ｃとを含む。スイッチング素子Ｓ２
は、コンデンサ１０６の端子１０６ｂに接続される端子
Ｓ２ａと、電位線１０３ｂに接続される端子Ｓ２ｂと、
コンデンサ１０７の端子１０７ａに接続される端子Ｓ２
ｃとを含む。
【００５３】図３および図４を参照して、電流の流れを
説明する。図３を参照して、スイッチング制御部１０８
により、スイッチング素子Ｓ１およびＳ２が実線方向に
接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、矢
印２０１に示す方向に電流が流れ、（ＶＥ−ＶＭ）に相
当する電荷がコンデンサ１０６に充電される。
説明する。図３を参照して、スイッチング制御部１０８
により、スイッチング素子Ｓ１およびＳ２が実線方向に
接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、矢
印２０１に示す方向に電流が流れ、（ＶＥ−ＶＭ）に相
当する電荷がコンデンサ１０６に充電される。
【００５４】次に図４を参照して、スイッチング制御部
１０８により、スイッチング素子Ｓ１およびＳ２が破線
方向に接続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）される
と、矢印３０１に示す方向に電流が流れ、コンデンサ１
０６に充電された（ＶＥ−ＶＭ）に相当する電荷が放電
し、コンデンサ１０７に充電される。スイッチング制御
部１０８は、１０ｋＨｚ程度のスピードで、この切換制
御を行なう。このためコンデンサ１０６は、１０ｋＨｚ
程度のスピードで、電源１０１からの充電とコンデンサ
１０７への放電を繰返す。同様にコンデンサ１０７は、
１０ｋＨｚ程度のスピードでコンデンサ１０６からの充
電と出力端子を介した外部への放電を繰返す。すなわち
コンデンサ１０６および１０７の充放電が相補的に行な
われる。
１０８により、スイッチング素子Ｓ１およびＳ２が破線
方向に接続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）される
と、矢印３０１に示す方向に電流が流れ、コンデンサ１
０６に充電された（ＶＥ−ＶＭ）に相当する電荷が放電
し、コンデンサ１０７に充電される。スイッチング制御
部１０８は、１０ｋＨｚ程度のスピードで、この切換制
御を行なう。このためコンデンサ１０６は、１０ｋＨｚ
程度のスピードで、電源１０１からの充電とコンデンサ
１０７への放電を繰返す。同様にコンデンサ１０７は、
１０ｋＨｚ程度のスピードでコンデンサ１０６からの充
電と出力端子を介した外部への放電を繰返す。すなわち
コンデンサ１０６および１０７の充放電が相補的に行な
われる。
【００５５】コンデンサ１０７は電圧ＶＭを与える電位
線１０３ｂに接続されているため、出力端子１０５ａの
電圧値ＶＬは、 ＶＬ＝ＶＭ−（ＶＥ−ＶＭ）＝−（ＶＥ−２×ＶＭ） となる。ここで、ＶＥ＝ＶＨとおくと、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となり、出力端子１０５ａの電圧値ＶＬは、前述した式
（１）を満たすことになる。
線１０３ｂに接続されているため、出力端子１０５ａの
電圧値ＶＬは、 ＶＬ＝ＶＭ−（ＶＥ−ＶＭ）＝−（ＶＥ−２×ＶＭ） となる。ここで、ＶＥ＝ＶＨとおくと、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となり、出力端子１０５ａの電圧値ＶＬは、前述した式
（１）を満たすことになる。
【００５６】以上のように本実施の形態１によれば、所
定の電圧値ＶＥ（＝ＶＨ）、Ｖ１、ＶＭ、およびＶＳか
ら、ＶＨ−ＶＭ＝ＶＭ−ＶＬという所要の一定電位差を
有する電圧値ＶＬを、スイッチング素子とコンデンサと
を用いた簡易な構成により、高い変換効率で作成するこ
とができる。このためＤＣ／ＤＣコンバータを用いて作
成する場合と比較して、低消費電力化を図ることができ
るとともに、基板のサイズを小型化できるため省スペー
ス化が可能となり、さらに低コスト化を実現することの
できる液晶表示装置のための電圧作成回路を提供するこ
とができる。
定の電圧値ＶＥ（＝ＶＨ）、Ｖ１、ＶＭ、およびＶＳか
ら、ＶＨ−ＶＭ＝ＶＭ−ＶＬという所要の一定電位差を
有する電圧値ＶＬを、スイッチング素子とコンデンサと
を用いた簡易な構成により、高い変換効率で作成するこ
とができる。このためＤＣ／ＤＣコンバータを用いて作
成する場合と比較して、低消費電力化を図ることができ
るとともに、基板のサイズを小型化できるため省スペー
ス化が可能となり、さらに低コスト化を実現することの
できる液晶表示装置のための電圧作成回路を提供するこ
とができる。
【００５７】図５を参照して、本実施の形態１に係る表
示パネル１７０１ａについて説明する。図２０で説明し
た表示パネル１７０１と同一の要素には同一の参照符号
を付している。これらについての詳細な説明はここでは
繰返さない。
示パネル１７０１ａについて説明する。図２０で説明し
た表示パネル１７０１と同一の要素には同一の参照符号
を付している。これらについての詳細な説明はここでは
繰返さない。
【００５８】液晶表示パネル１７０１ａは、各画素にス
イッチング素子として２端子非線形素子１６０１を用い
ている。２端子非線形素子１６０１は走査電極Ｙ１〜走
査電極Ｙｍとデータ電極Ｘ１〜データ電極Ｘｎとがそれ
ぞれ交差する部分の各画素ごとに液晶表示素子１８０１
と直列に接続されている。２端子非線形素子１６０１
は、所定のバイアス電圧以上の電圧が印加されると、電
流を通過させるので、液晶表示素子１８０１に印加され
た電圧は２端子非線形素子１６０１により、保持され
る。このため２端子非線形素子１６０１を用いない場合
において液晶表示素子１８０１に印加された電圧が放電
する場合に比べて、液晶表示素子１８０１へ加えるべき
電流が少なくてすむ。したがって電源に対する負荷を軽
くすることができる。このためＤＣ／ＤＣコンバータを
用いた場合と比較して、電力のロスを小さくすることが
できる。
イッチング素子として２端子非線形素子１６０１を用い
ている。２端子非線形素子１６０１は走査電極Ｙ１〜走
査電極Ｙｍとデータ電極Ｘ１〜データ電極Ｘｎとがそれ
ぞれ交差する部分の各画素ごとに液晶表示素子１８０１
と直列に接続されている。２端子非線形素子１６０１
は、所定のバイアス電圧以上の電圧が印加されると、電
流を通過させるので、液晶表示素子１８０１に印加され
た電圧は２端子非線形素子１６０１により、保持され
る。このため２端子非線形素子１６０１を用いない場合
において液晶表示素子１８０１に印加された電圧が放電
する場合に比べて、液晶表示素子１８０１へ加えるべき
電流が少なくてすむ。したがって電源に対する負荷を軽
くすることができる。このためＤＣ／ＤＣコンバータを
用いた場合と比較して、電力のロスを小さくすることが
できる。
【００５９】以上のように本実施の形態１によれば、ス
イッチング素子とコンデンサとを用いた簡易な構成によ
る電圧作成回路を、２端子非線形素子を用いた液晶表示
パネルに対して適用できるので、より一層の低消費電力
化を図ることのできる液晶表示装置を提供することがで
きる。
イッチング素子とコンデンサとを用いた簡易な構成によ
る電圧作成回路を、２端子非線形素子を用いた液晶表示
パネルに対して適用できるので、より一層の低消費電力
化を図ることのできる液晶表示装置を提供することがで
きる。
【００６０】図６を参照して、本願発明の実施の形態２
に係る電圧作成回路について説明する。実施の形態１に
係る電圧作成回路と同一の要素には同一の参照符号を付
している。これらについての詳細な説明はここでは繰返
さない。
に係る電圧作成回路について説明する。実施の形態１に
係る電圧作成回路と同一の要素には同一の参照符号を付
している。これらについての詳細な説明はここでは繰返
さない。
【００６１】本実施の形態２に係る電圧作成回路が本実
施の形態１に係る電圧作成回路と異なる点は、スイッチ
ング素子Ｓ１の端子Ｓ１ｃが、第２の電位線１０２ｂに
接続される点、およびスイッチング素子Ｓ２の端子Ｓ２
ｂが基準電位線１０４ｂに接続される点である。
施の形態１に係る電圧作成回路と異なる点は、スイッチ
ング素子Ｓ１の端子Ｓ１ｃが、第２の電位線１０２ｂに
接続される点、およびスイッチング素子Ｓ２の端子Ｓ２
ｂが基準電位線１０４ｂに接続される点である。
【００６２】図７および図８を参照して、電流の流れを
説明する。図７を参照して、スイッチング制御部１０８
により、スイッチング素子Ｓ１、Ｓ２が実線方向に接続
（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、矢印５
０１に示す方向に電流が流れ、（ＶＥ−ＶＳ）に相当す
る電荷がコンデンサ１０６に充電される。
説明する。図７を参照して、スイッチング制御部１０８
により、スイッチング素子Ｓ１、Ｓ２が実線方向に接続
（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、矢印５
０１に示す方向に電流が流れ、（ＶＥ−ＶＳ）に相当す
る電荷がコンデンサ１０６に充電される。
【００６３】図８を参照して、スイッチング制御部１０
８により、スイッチング素子Ｓ１、Ｓ２が破線方向に接
続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢印
６０１に示す方向に電流が流れ、コンデンサ１０６に充
電された（ＶＥ−ＶＳ）に相当する電荷は放電し、コン
デンサ１０７に充電される。実施の形態１の場合と同様
に、スイッチング制御部１０８は、１０ｋＨｚ程度のス
ピードで、この切換制御を行なう。このためコンデンサ
１０６は１０ｋＨｚ程度のスピードで、電源１０１から
の充電とコンデンサ１０７への放電を繰返す。コンデン
サ１０７は、同様に１０ｋＨｚ程度のスピードでコンデ
ンサ１０６からの充電と出力端子を介した外部への放電
を繰返す。すなわち、コンデンサ１０６および１０７の
充放電が相補的に行なわれる。以下同様である。
８により、スイッチング素子Ｓ１、Ｓ２が破線方向に接
続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢印
６０１に示す方向に電流が流れ、コンデンサ１０６に充
電された（ＶＥ−ＶＳ）に相当する電荷は放電し、コン
デンサ１０７に充電される。実施の形態１の場合と同様
に、スイッチング制御部１０８は、１０ｋＨｚ程度のス
ピードで、この切換制御を行なう。このためコンデンサ
１０６は１０ｋＨｚ程度のスピードで、電源１０１から
の充電とコンデンサ１０７への放電を繰返す。コンデン
サ１０７は、同様に１０ｋＨｚ程度のスピードでコンデ
ンサ１０６からの充電と出力端子を介した外部への放電
を繰返す。すなわち、コンデンサ１０６および１０７の
充放電が相補的に行なわれる。以下同様である。
【００６４】コンデンサ１０７は電源１０２の電圧値Ｖ
１を与える第２の電位線１０２ｂが基準となっているた
め、出力端子１０５ａの電位ＶＬは、 ＶＬ＝Ｖ１−（ＶＥ−ＶＳ）＝（Ｖ１＋ＶＳ）−ＶＥ となる。ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ＶＬ＝２×ＶＭ−ＶＥ ここで、ＶＥ＝ＶＨであるから、ＶＬ＝２×ＶＭ−ＶＨ
となり、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電位ＶＬは、前述し
た式（１）を満たすことになる。
１を与える第２の電位線１０２ｂが基準となっているた
め、出力端子１０５ａの電位ＶＬは、 ＶＬ＝Ｖ１−（ＶＥ−ＶＳ）＝（Ｖ１＋ＶＳ）−ＶＥ となる。ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ＶＬ＝２×ＶＭ−ＶＥ ここで、ＶＥ＝ＶＨであるから、ＶＬ＝２×ＶＭ−ＶＨ
となり、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電位ＶＬは、前述し
た式（１）を満たすことになる。
【００６５】図９を参照して、本実施の形態３に係る電
圧作成回路を説明する。本実施の形態３に係る電圧作成
回路が本実施の形態１に係る電圧作成回路と異なる点
は、スイッチング素子Ｓ１の端子Ｓ１ｃが、基準電位線
１０４ｂに接続される点、およびスイッチング素子Ｓ２
の端子Ｓ２ｂが第２の電位線１０２ｂに接続される点で
ある。
圧作成回路を説明する。本実施の形態３に係る電圧作成
回路が本実施の形態１に係る電圧作成回路と異なる点
は、スイッチング素子Ｓ１の端子Ｓ１ｃが、基準電位線
１０４ｂに接続される点、およびスイッチング素子Ｓ２
の端子Ｓ２ｂが第２の電位線１０２ｂに接続される点で
ある。
【００６６】図１０および図１１を参照して、電流の流
れを説明する。図１０を参照して、スイッチング制御部
１０８により、スイッチング素子Ｓ１、Ｓ２が実線方向
に接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、
矢印８０１に示す方向に電流が流れ、（ＶＥ−Ｖ１）に
相当する電荷がコンデンサ１０６に充電される。
れを説明する。図１０を参照して、スイッチング制御部
１０８により、スイッチング素子Ｓ１、Ｓ２が実線方向
に接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、
矢印８０１に示す方向に電流が流れ、（ＶＥ−Ｖ１）に
相当する電荷がコンデンサ１０６に充電される。
【００６７】図１１を参照して、スイッチング制御部１
０８により、スイッチング素子Ｓ１、Ｓ２が破線方向に
接続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢
印９０１に示す方向に電流が流れ、コンデンサ１０６に
充電された（ＶＥ−Ｖ１）に相当する電荷は放電し、コ
ンデンサ１０７に充電される。
０８により、スイッチング素子Ｓ１、Ｓ２が破線方向に
接続（Ｓ１ａ−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢
印９０１に示す方向に電流が流れ、コンデンサ１０６に
充電された（ＶＥ−Ｖ１）に相当する電荷は放電し、コ
ンデンサ１０７に充電される。
【００６８】コンデンサ１０７は基準電位ＶＳが基準と
なっているため、出力端子１０５ａの電圧ＶＬは、 ＶＬ＝ＶＳ−（ＶＥ−Ｖ１）＝（Ｖ１＋ＶＳ）−ＶＥ となる。ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ＶＬ＝２×ＶＭ−ＶＥ ここで、ＶＥ＝ＶＨであるから、ＶＬ＝２×ＶＭ−ＶＨ
となり、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電圧ＶＬは前述した
式（１）を満たすことになる。
なっているため、出力端子１０５ａの電圧ＶＬは、 ＶＬ＝ＶＳ−（ＶＥ−Ｖ１）＝（Ｖ１＋ＶＳ）−ＶＥ となる。ＶＭ＝（Ｖ１＋ＶＳ）／２であるから、 ＶＬ＝２×ＶＭ−ＶＥ ここで、ＶＥ＝ＶＨであるから、ＶＬ＝２×ＶＭ−ＶＨ
となり、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電圧ＶＬは前述した
式（１）を満たすことになる。
【００６９】図１２を参照して、本実施の形態４に係る
電圧作成回路を説明する。本実施の形態４に係る電圧作
成回路は、先に図２〜図４で説明した本実施の形態１に
係る電圧作成回路１２の電圧ＶＥを有する電源１０１が
基準電位ＶＳに対して、逆極性となるように配置された
場合の例である。電圧作成回路１２ｃは、基準電圧値Ｖ
Ｓを与える基準電位線１０４ｂと、一端が基準電位線１
０４ｂに接続され基準電圧値ＶＳに対し逆極性の電圧値
ＶＥの電圧を供給する電源１０１と、一端が基準電位線
１０４ｂに接続され電圧値Ｖ１の電圧を供給する電源１
０２と、一端が基準電位線１０４ｂに接続され、ＶＭ＝
（Ｖ１＋ＶＳ）／２で定義される電圧値ＶＭの電圧を供
給する電源１０３と、電源１０１の他端に接続され電圧
値ＶＥを与える第１の電位線１０１ｂと、電源１０２の
他端に接続され、基準電圧値ＶＳと電圧値ＶＭに関して
対称となる電圧値Ｖ１の電圧を与える第２の電位線１０
２ｂと、電源１０３に接続され電圧値ＶＭの電圧を与え
る電位線１０３ｂと、電圧値ＶＨの電圧が導出される第
３の電位線１０５ｂと、端子１０６ａおよび１０６ｂを
有するコンデンサ１０６と、端子１０７ａと、電位線１
０５ｂに接続された端子１０７ｂとを有しコンデンサ１
０６の容量値Ｃと等しい容量値Ｃを有するコンデンサ１
０７と、コンデンサ１０６の端子１０６ａを、電位線１
０１ｂと電位線１０３ｂとに選択的に接続するためのス
イッチング素子Ｓ１と、コンデンサ１０６の端子１０６
ｂを、電位線１０３ｂとコンデンサ１０７の端子１０７
ａとに選択的に接続するためのスイッチング素子Ｓ２
と、スイッチング素子Ｓ１およびＳ２に接続され、コン
デンサ１０６およびコンデンサ１０７の充放電が相補的
に行なわれるようにスイッチング素子Ｓ１およびＳ２の
接続の切換を制御するためのスイッチング制御部１０８
と、電位線１０１ｂ、１０２ｂ、１０３ｂ、１０４ｂ、
および１０５ｂにそれぞれ接続される出力端子１０１
ａ、１０２ａ、１０３ａ、１０４ａ、および１０５ａと
を含む。
電圧作成回路を説明する。本実施の形態４に係る電圧作
成回路は、先に図２〜図４で説明した本実施の形態１に
係る電圧作成回路１２の電圧ＶＥを有する電源１０１が
基準電位ＶＳに対して、逆極性となるように配置された
場合の例である。電圧作成回路１２ｃは、基準電圧値Ｖ
Ｓを与える基準電位線１０４ｂと、一端が基準電位線１
０４ｂに接続され基準電圧値ＶＳに対し逆極性の電圧値
ＶＥの電圧を供給する電源１０１と、一端が基準電位線
１０４ｂに接続され電圧値Ｖ１の電圧を供給する電源１
０２と、一端が基準電位線１０４ｂに接続され、ＶＭ＝
（Ｖ１＋ＶＳ）／２で定義される電圧値ＶＭの電圧を供
給する電源１０３と、電源１０１の他端に接続され電圧
値ＶＥを与える第１の電位線１０１ｂと、電源１０２の
他端に接続され、基準電圧値ＶＳと電圧値ＶＭに関して
対称となる電圧値Ｖ１の電圧を与える第２の電位線１０
２ｂと、電源１０３に接続され電圧値ＶＭの電圧を与え
る電位線１０３ｂと、電圧値ＶＨの電圧が導出される第
３の電位線１０５ｂと、端子１０６ａおよび１０６ｂを
有するコンデンサ１０６と、端子１０７ａと、電位線１
０５ｂに接続された端子１０７ｂとを有しコンデンサ１
０６の容量値Ｃと等しい容量値Ｃを有するコンデンサ１
０７と、コンデンサ１０６の端子１０６ａを、電位線１
０１ｂと電位線１０３ｂとに選択的に接続するためのス
イッチング素子Ｓ１と、コンデンサ１０６の端子１０６
ｂを、電位線１０３ｂとコンデンサ１０７の端子１０７
ａとに選択的に接続するためのスイッチング素子Ｓ２
と、スイッチング素子Ｓ１およびＳ２に接続され、コン
デンサ１０６およびコンデンサ１０７の充放電が相補的
に行なわれるようにスイッチング素子Ｓ１およびＳ２の
接続の切換を制御するためのスイッチング制御部１０８
と、電位線１０１ｂ、１０２ｂ、１０３ｂ、１０４ｂ、
および１０５ｂにそれぞれ接続される出力端子１０１
ａ、１０２ａ、１０３ａ、１０４ａ、および１０５ａと
を含む。
【００７０】スイッチング素子Ｓ１はコンデンサ１０６
の端子１０６ａに接続される端子Ｓ１ａと、電位線１０
１ｂに接続される端子Ｓ１ｂと、電位線１０３ｂに接続
される端子Ｓ１ｃとを含む。
の端子１０６ａに接続される端子Ｓ１ａと、電位線１０
１ｂに接続される端子Ｓ１ｂと、電位線１０３ｂに接続
される端子Ｓ１ｃとを含む。
【００７１】スイッチング素子Ｓ２はコンデンサ１０６
の端子１０６ｂに接続される端子Ｓ２ａと、電位線１０
３ｂに接続される端子Ｓ２ｂと、コンデンサ１０７の端
子１０７ｂに接続される端子Ｓ２ｃとを含む。
の端子１０６ｂに接続される端子Ｓ２ａと、電位線１０
３ｂに接続される端子Ｓ２ｂと、コンデンサ１０７の端
子１０７ｂに接続される端子Ｓ２ｃとを含む。
【００７２】図１３および図１４を参照して、電流の流
れを説明する。図１３を参照して、スイッチング制御部
１０８により、スイッチング素子Ｓ１、Ｓ２が実線方向
に接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、
矢印１１０１に示す方向に電流が流れ、 （ＶＭ−（−ＶＥ））＝（ＶＭ＋ＶＥ） に相当する電荷がコンデンサ１０６に充電される。図１
４を参照して、次にスイッチング制御部１０８により、
スイッチング素子Ｓ１、Ｓ２が破線方向に接続（Ｓ１ａ
−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢印１２０１に
示す方向に電流が流れ、コンデンサ１０６に充電された
（ＶＭ＋ＶＥ）に相当する電荷は放電し、コンデンサ１
０７に充電される。
れを説明する。図１３を参照して、スイッチング制御部
１０８により、スイッチング素子Ｓ１、Ｓ２が実線方向
に接続（Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ）されると、
矢印１１０１に示す方向に電流が流れ、 （ＶＭ−（−ＶＥ））＝（ＶＭ＋ＶＥ） に相当する電荷がコンデンサ１０６に充電される。図１
４を参照して、次にスイッチング制御部１０８により、
スイッチング素子Ｓ１、Ｓ２が破線方向に接続（Ｓ１ａ
−Ｓ１ｃ、Ｓ２ａ−Ｓ２ｃ）されると、矢印１２０１に
示す方向に電流が流れ、コンデンサ１０６に充電された
（ＶＭ＋ＶＥ）に相当する電荷は放電し、コンデンサ１
０７に充電される。
【００７３】コンデンサ１０７は電圧値ＶＭを与える電
位線１０３ｂが基準となっているため、出力端子１０１
ａの電圧値ＶＨは、 ＶＨ＝ＶＭ＋（ＶＭ＋ＶＥ）＝２×ＶＭ＋ＶＥ となる。ここで、ＶＥ＝−ＶＬとおくと、 ＶＨ＝２×ＶＭ−ＶＬ ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０１ａの電圧値ＶＨは前述し
た式（１）を満たすことになる。
位線１０３ｂが基準となっているため、出力端子１０１
ａの電圧値ＶＨは、 ＶＨ＝ＶＭ＋（ＶＭ＋ＶＥ）＝２×ＶＭ＋ＶＥ となる。ここで、ＶＥ＝−ＶＬとおくと、 ＶＨ＝２×ＶＭ−ＶＬ ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０１ａの電圧値ＶＨは前述し
た式（１）を満たすことになる。
【００７４】前述した本実施の形態２および３に係る電
圧作成回路についても、同様に基準電位ＶＳに対して、
電圧値ＶＥの電源１０１が逆極性になるように配置する
ことにより、電圧値ＶＬから電圧値ＶＨを作成すること
ができる。
圧作成回路についても、同様に基準電位ＶＳに対して、
電圧値ＶＥの電源１０１が逆極性になるように配置する
ことにより、電圧値ＶＬから電圧値ＶＨを作成すること
ができる。
【００７５】図１５を参照して、本実施の形態５に係る
電圧作成回路を説明する。本実施の形態５に係る電圧作
成回路は、先に図２〜図４で説明した本実施の形態１に
係る電圧作成回路１２のスイッチング素子として、ＭＯ
Ｓ（Metal Oxide Semiconductor ）型ＦＥＴ（Field Ef
fect Transistor ）を用いた場合の例である。
電圧作成回路を説明する。本実施の形態５に係る電圧作
成回路は、先に図２〜図４で説明した本実施の形態１に
係る電圧作成回路１２のスイッチング素子として、ＭＯ
Ｓ（Metal Oxide Semiconductor ）型ＦＥＴ（Field Ef
fect Transistor ）を用いた場合の例である。
【００７６】図２のスイッチング素子Ｓ１に相当するス
イッチング素子Ｓ１ａは、Ｐｃｈ−ＭＯＳ型ＦＥＴ１３
０７と、Ｎｃｈ−ＭＯＳ型ＦＥＴ１３１１と、ダイオー
ド１３０６と、ダイオード１３１０と、抵抗１３０５
と、抵抗１３０９と、コンデンサ１３０４と、コンデン
サ１３０８と、制御信号Ｓｐ用入力端子１３２２と、制
御信号Ｓｎ用入力端子１３２３とを含む。
イッチング素子Ｓ１ａは、Ｐｃｈ−ＭＯＳ型ＦＥＴ１３
０７と、Ｎｃｈ−ＭＯＳ型ＦＥＴ１３１１と、ダイオー
ド１３０６と、ダイオード１３１０と、抵抗１３０５
と、抵抗１３０９と、コンデンサ１３０４と、コンデン
サ１３０８と、制御信号Ｓｐ用入力端子１３２２と、制
御信号Ｓｎ用入力端子１３２３とを含む。
【００７７】同様に、図２のスイッチング素子Ｓ２に相
当するスイッチング素子Ｓ２ａは、Ｐｃｈ−ＭＯＳ型Ｆ
ＥＴ１３１５と、Ｎｃｈ−ＭＯＳ型ＦＥＴ１３１９と、
ダイオード１３１４と、ダイオード１３１８と、抵抗１
３１３と、抵抗１３１７と、コンデンサ１３１２と、コ
ンデンサ１３１６と、制御信号Ｓｐ用入力端子１３２２
と、制御信号Ｓｎ用入力端子１３２３とを含む。
当するスイッチング素子Ｓ２ａは、Ｐｃｈ−ＭＯＳ型Ｆ
ＥＴ１３１５と、Ｎｃｈ−ＭＯＳ型ＦＥＴ１３１９と、
ダイオード１３１４と、ダイオード１３１８と、抵抗１
３１３と、抵抗１３１７と、コンデンサ１３１２と、コ
ンデンサ１３１６と、制御信号Ｓｐ用入力端子１３２２
と、制御信号Ｓｎ用入力端子１３２３とを含む。
【００７８】図１６および図１７を参照して、制御信号
Ｓｐ、Ｓｎの作成回路について説明する。制御信号作成
回路１４００は、ＣＲ（コンデンサ・抵抗）発振回路１
４０１と、積分回路１４１０とを含む。ＣＲ発振回路１
４０１は、図１７に示す信号ＣＬＫを作成する。積分回
路１４１０は、ＮＯＴ回路１４０２、１４０９と、ＮＡ
ＮＤ（Not AND ）回路１４０５、１４０８と、抵抗１４
０３、１４０６と、コンデンサ１４０４、１４０７とを
含む。積分回路１４１０は、遅延時間ｔｄを作成し、制
御信号Ｓｐ、Ｓｎを作成する。
Ｓｐ、Ｓｎの作成回路について説明する。制御信号作成
回路１４００は、ＣＲ（コンデンサ・抵抗）発振回路１
４０１と、積分回路１４１０とを含む。ＣＲ発振回路１
４０１は、図１７に示す信号ＣＬＫを作成する。積分回
路１４１０は、ＮＯＴ回路１４０２、１４０９と、ＮＡ
ＮＤ（Not AND ）回路１４０５、１４０８と、抵抗１４
０３、１４０６と、コンデンサ１４０４、１４０７とを
含む。積分回路１４１０は、遅延時間ｔｄを作成し、制
御信号Ｓｐ、Ｓｎを作成する。
【００７９】制御信号ＳｐはＰｃｈ−ＭＯＳ型ＦＥＴに
入力され、期間ｔｐにおいてＰｃｈ−ＭＯＳ型ＦＥＴを
オンする。制御信号ＳｎはＮｃｈ−ＭＯＳ型ＦＥＴに入
力され、期間ｔｎにおいてＮｃｈ−ＭＯＳ型ＦＥＴをオ
ンする。遅延時間ｔｄはＰｃｈ−ＭＯＳ型ＦＥＴとＮｃ
ｈ−ＭＯＳ型ＦＥＴを同時にオンさせないための時間で
ある。
入力され、期間ｔｐにおいてＰｃｈ−ＭＯＳ型ＦＥＴを
オンする。制御信号ＳｎはＮｃｈ−ＭＯＳ型ＦＥＴに入
力され、期間ｔｎにおいてＮｃｈ−ＭＯＳ型ＦＥＴをオ
ンする。遅延時間ｔｄはＰｃｈ−ＭＯＳ型ＦＥＴとＮｃ
ｈ−ＭＯＳ型ＦＥＴを同時にオンさせないための時間で
ある。
【００８０】図１８を参照して、電流の流れを説明す
る。スイッチング制御部１０８により、期間ｔｐでは、
Ｐｃｈ−ＭＯＳ型ＦＥＴ１３０７、１３１５がオン状態
になり、実線の矢印１５０１に示す方向に電流が流れ
る。したがってコンデンサ１０６に（ＶＥ−ＶＭ）に相
当する電荷が充電される。次に期間ｔｎでＮｃｈ−ＭＯ
Ｓ型ＦＥＴ１３１１、１３１９がオン状態になり、破線
の矢印１５０２の方向に電流が流れる。したがってコン
デンサ１０６に充電された（ＶＥ−ＶＭ）に相当する電
荷が放電し、コンデンサ１０７に充電される。
る。スイッチング制御部１０８により、期間ｔｐでは、
Ｐｃｈ−ＭＯＳ型ＦＥＴ１３０７、１３１５がオン状態
になり、実線の矢印１５０１に示す方向に電流が流れ
る。したがってコンデンサ１０６に（ＶＥ−ＶＭ）に相
当する電荷が充電される。次に期間ｔｎでＮｃｈ−ＭＯ
Ｓ型ＦＥＴ１３１１、１３１９がオン状態になり、破線
の矢印１５０２の方向に電流が流れる。したがってコン
デンサ１０６に充電された（ＶＥ−ＶＭ）に相当する電
荷が放電し、コンデンサ１０７に充電される。
【００８１】コンデンサ１０７は電圧値ＶＭを与える電
位線１０３ｂが基準になっているため、出力端子１０５
ａの電圧値ＶＬは、 ＶＬ＝ＶＭ−（ＶＥ−ＶＭ）＝−（ＶＥ−２×ＶＭ） となる。ここで、ＶＥ＝ＶＨとおくと、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電圧値ＶＬは前述し
た式（１）を満たすことになる。
位線１０３ｂが基準になっているため、出力端子１０５
ａの電圧値ＶＬは、 ＶＬ＝ＶＭ−（ＶＥ−ＶＭ）＝−（ＶＥ−２×ＶＭ） となる。ここで、ＶＥ＝ＶＨとおくと、 ＶＨ−ＶＭ＝ＶＭ−ＶＬ となる。よって出力端子１０５ａの電圧値ＶＬは前述し
た式（１）を満たすことになる。
【００８２】同様に、前述した本実施の形態２、３、お
よび４に係る電圧作成回路についても、スイッチング素
子にＭＯＳ型ＦＥＴを用いて電圧作成回路を構成するこ
とができる。
よび４に係る電圧作成回路についても、スイッチング素
子にＭＯＳ型ＦＥＴを用いて電圧作成回路を構成するこ
とができる。
【００８３】以上のように本実施の形態に係る電圧作成
回路によれば、所定の電圧から所要の一定電位差を有す
る電圧を、スイッチング素子、ＭＯＳ型ＦＥＴ、コンデ
ンサ等を用いた簡単な構成により高い変換効率で作成す
ることができる。このためＤＣ／ＤＣコンバータを用い
て作成する場合に比較して、低消費電力化を図ることが
できるとともに、基板のサイズを小型化できるため省ス
ペース化が可能となり、さらに低コスト化を実現するこ
とのできる液晶表示装置およびそのための電圧作成回路
を提供することができる。
回路によれば、所定の電圧から所要の一定電位差を有す
る電圧を、スイッチング素子、ＭＯＳ型ＦＥＴ、コンデ
ンサ等を用いた簡単な構成により高い変換効率で作成す
ることができる。このためＤＣ／ＤＣコンバータを用い
て作成する場合に比較して、低消費電力化を図ることが
できるとともに、基板のサイズを小型化できるため省ス
ペース化が可能となり、さらに低コスト化を実現するこ
とのできる液晶表示装置およびそのための電圧作成回路
を提供することができる。
【００８４】消費電流はＤＣ／ＤＣコンバータを使用し
た場合と比較して、約１／３に低減することができる。
スペースは体積比で約１／５にすることができる。また
部品レイアウトが自由にできるため、体積比以上にスペ
ースの有効活用が可能となる。さらに高価な部品である
ＤＣ／ＤＣコンバータを使用せず、安価な部品に置換え
ることができるため、コストの低減を実現することがで
きる。
た場合と比較して、約１／３に低減することができる。
スペースは体積比で約１／５にすることができる。また
部品レイアウトが自由にできるため、体積比以上にスペ
ースの有効活用が可能となる。さらに高価な部品である
ＤＣ／ＤＣコンバータを使用せず、安価な部品に置換え
ることができるため、コストの低減を実現することがで
きる。
【図１】実施の形態１に係る液晶表示装置の全体構成を
示すブロック図である。
示すブロック図である。
【図２】実施の形態１に係る電圧作成回路の構成の説明
図である。
図である。
【図３】実施の形態１に係る電圧作成回路の動作の説明
図である。
図である。
【図４】実施の形態１に係る電圧作成回路の動作の説明
図である。
図である。
【図５】実施の形態１に係る液晶表示装置の画素の構成
を示す回路図である。
を示す回路図である。
【図６】実施の形態２に係る電圧作成回路の構成の説明
図である。
図である。
【図７】実施の形態２に係る電圧作成回路の動作の説明
図である。
図である。
【図８】実施の形態２に係る電圧作成回路の動作の説明
図である。
図である。
【図９】実施の形態３に係る電圧作成回路の構成の説明
図である。
図である。
【図１０】実施の形態３に係る電圧作成回路の動作の説
明図である。
明図である。
【図１１】実施の形態３に係る電圧作成回路の動作の説
明図である。
明図である。
【図１２】実施の形態４に係る電圧作成回路の構成の説
明図である。
明図である。
【図１３】実施の形態４に係る電圧作成回路の動作の説
明図である。
明図である。
【図１４】実施の形態４に係る電圧作成回路の動作の説
明図である。
明図である。
【図１５】実施の形態５に係る電圧作成回路の構成の説
明図である。
明図である。
【図１６】実施の形態５に係る電圧作成回路の制御信号
作成回路の説明図である。
作成回路の説明図である。
【図１７】実施の形態５に係る電圧作成回路の制御信号
の説明図である。
の説明図である。
【図１８】実施の形態５に係る電圧作成回路の動作の説
明図である。
明図である。
【図１９】従来の液晶表示装置の全体構成を示すブロッ
ク図である。
ク図である。
【図２０】液晶表示装置における画素の構成を示す回路
図である。
図である。
【図２１】液晶表示装置の駆動方法を説明するための信
号波形を示す図である。
号波形を示す図である。
【図２２】液晶表示装置の駆動方法を説明するための信
号波形を示す図である。
号波形を示す図である。
【図２３】従来の電圧作成回路の説明図である。
【図２４】従来の電圧作成回路の低電流領域における変
換効率の例を示す図である。
換効率の例を示す図である。
１２、１２ａ、１２ｂ、１２ｃ、１２ｄ 電圧作成回路 １０１、１０２、１０３ 電源 １０１ｂ 第１の電位線 １０２ｂ 第２の電位線 １０３ｂ、１０４ｂ 電位線 １０５ｂ 第３の電位線 １０６、１０７ コンデンサ １０８ スイッチング制御部 ＶＳ 基準電圧値 ＶＨ 第１の電圧値 Ｖ１ 第２の電圧値 ＶＭ 電圧値 Ｓ１、Ｓ２ スイッチング素子 Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ２ａ、Ｓ２ｂ、Ｓ２ｃ ス
イッチング素子の端子
イッチング素子の端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 520 G09G 3/36 H02M 3/07
Claims (8)
- 【請求項１】 基準電圧値ＶＳと、予め定められる電圧
値ＶＡ、Ｖ１と、ＶＭ＝（Ｖ１＋ＶＳ）／２で定義され
る電圧値ＶＭとから（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）な
る式で定義される電圧値ＶＢを作成するための、液晶表
示装置のための電圧作成回路であって、 前記電圧値ＶＡを与える第１の電位線と、 前記電圧値Ｖ１を与える第２の電位線と、前記電圧値Ｖ
Ｍを与える電位線と、前記基準電圧値ＶＳを与える電位
線とからなる電位線群と、 前記電圧値ＶＢが導出される第３の電位線と、 第１および第２の端子を有する第１の容量と、 第１の端子と、前記電位線群のうちの予め定められた１
本に接続された第２の端子とを有し、かつ前記第１の容
量の容量値と等しい容量値を有する第２の容量と、 前記第１の容量の前記第１の端子を、前記第１の電位線
と、前記電位線群のうちの前記予め定められた１本とに
選択的に接続するための第１のスイッチング素子と、 前記第１の容量の前記第２の端子を、前記電位線群のう
ち前記予め定められた１本の電位と前記電圧値ＶＭに関
して対称となる電位を与える電位線と、前記第２の容量
の前記第１の端子とに、選択的に接続するための第２の
スイッチング素子と、 前記第１および第２の容量の充放電が相補的に行なわれ
るように前記第１および第２のスイッチング素子の接続
の切換を制御するための制御手段とを含み、 前記第２の容量の前記第１の端子は前記第３の電位線に
接続されている、液晶表示装置のための電圧作成回路。 - 【請求項２】 前記予め定められた１本は、前記電圧値
ＶＭを与える電位線である、請求項１に記載の液晶表示
装置のための電圧作成回路。 - 【請求項３】 前記予め定められた１本は、前記電圧値
Ｖ１を与える第２の電位線である、請求項１に記載の液
晶表示装置のための電圧作成回路。 - 【請求項４】 前記予め定められた１本は、前記電圧値
ＶＳを与える電位線である、請求項１に記載の液晶表示
装置のための電圧作成回路。 - 【請求項５】 前記電位値ＶＡは、前記基準電圧値ＶＳ
に対して正の極性を有する電圧値ＶＨであり、 前記電圧値ＶＢは、前記基準電圧値ＶＳに対して逆極性
を有する電圧値ＶＬである、請求項１に記載の液晶表示
装置のための電圧作成回路。 - 【請求項６】 前記電圧値ＶＡは、前記基準電圧値ＶＳ
に対して逆極性を有する電圧値ＶＬであり、 前記電圧値ＶＢは、前記基準電圧値ＶＳに対して正の極
性を有する電圧値ＶＨである、請求項１に記載の液晶表
示装置のための電圧作成回路。 - 【請求項７】 前記第１のスイッチング素子および前記
第２のスイッチング素子の少なくとも１つはＭＯＳ型Ｆ
ＥＴである、請求項１に記載の液晶表示装置のための電
圧作成回路。 - 【請求項８】 互いに平行に配列された複数の走査側電
極と、 前記複数の走査側電極に交差する方向に互いに平行に配
列された複数のデータ側電極と、 前記複数の走査側電極と前記複数のデータ側電極との間
にそれぞれ設けられ、前記走査側電極の各々と前記デー
タ側電極の各々とに接続された複数の表示手段と、 前記複数の走査側電極に接続され、前記走査側電極に書
込電流を線順次に印加するための走査電極用ドライバ
と、 前記複数のデータ側電極に接続され、前記データ側電極
に点灯表示／非点灯表示に対応する変調電圧を印加する
ためのデータ電極用ドライバと、 前記走査電極用ドライバと前記データ電極用ドライバと
に所定の複数種類の電圧を供給するための電圧作成手段
とを含み、 前記表示手段の各々は、液晶表示素子と、前記液晶表示
素子に直列に接続された２端子型非線形素子とを含む液
晶表示装置であって、 前記所定の複数種類の電圧は、基準電圧値ＶＳと、予め
定められる電圧値ＶＡ、Ｖ１と、ＶＭ＝（Ｖ１＋ＶＳ）
／２で定義される電圧値ＶＭと、（ＶＡ−ＶＭ）＝（Ｖ
Ｍ−ＶＢ）なる式で定義される電圧値ＶＢとを含み、 前記電圧作成手段は、前記電圧値ＶＳ、ＶＡ、Ｖ１、お
よびＶＭから前記電圧値ＶＢを作成するためのものであ
って、 前記電圧値ＶＡを与える第１の電位線と、 前記電圧値Ｖ１を与える第２の電位線と、前記電圧値Ｖ
Ｍを与える電位線と、前記基準電圧値ＶＳを与える電位
線とからなる電位線群と、 前記電圧値ＶＢが導出される第３の電位線と、 第１および第２の端子を有する第１の容量と、 第１の端子と、前記電位線群のうちの予め定められた１
本に接続された第２の端子とを有し、かつ前記第１の容
量の容量値と等しい容量値を有する第２の容量と、 前記第１の容量の前記第１の端子を、前記第１の電位線
と、前記電位線群のうちの前記予め定められた１本とに
選択的に接続するための第１のスイッチング素子と、 前記第１の容量の前記第２の端子を、前記電位線群のう
ち前記予め定められた１本の電位と前記電圧値ＶＭに関
して対称となる電位を与える電位線と、前記第２の容量
の前記第１の端子とに、選択的に接続するための第２の
スイッチング素子と、 前記第１および第２の容量の充放電が相補的に行なわれ
るように前記第１および第２のスイッチング素子の接続
の切換を制御するための制御手段とを含み、 前記第２の容量の前記第１の端子は前記第３の電位線に
接続されている、液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01268797A JP3217288B2 (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置およびそのための電圧作成回路 |
| TW087100988A TW473632B (en) | 1997-01-27 | 1998-01-23 | A circuit for generating a constant voltage from a plurality of predetermined voltages using a capacitive element and a switch and a liquid crystal display apparatus employing such a circuit |
| US09/012,299 US6175349B1 (en) | 1997-01-27 | 1998-01-23 | Circuit for generating a constant voltage from a plurality of predetermined voltages using a capacitive element and switch, and a liquid crystal display apparatus employing such a circuit |
| KR1019980002445A KR100261012B1 (ko) | 1997-01-27 | 1998-01-26 | 복수의 소정 전압으로부터 용량성 소자 및 스위치를 사용하여일정 전압을 발생하는 회로 및 이 회로를 이용한 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01268797A JP3217288B2 (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置およびそのための電圧作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10206818A JPH10206818A (ja) | 1998-08-07 |
| JP3217288B2 true JP3217288B2 (ja) | 2001-10-09 |
Family
ID=11812299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01268797A Expired - Fee Related JP3217288B2 (ja) | 1997-01-27 | 1997-01-27 | 液晶表示装置およびそのための電圧作成回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6175349B1 (ja) |
| JP (1) | JP3217288B2 (ja) |
| KR (1) | KR100261012B1 (ja) |
| TW (1) | TW473632B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4701475B2 (ja) * | 1999-06-01 | 2011-06-15 | セイコーエプソン株式会社 | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 |
| JP6872571B2 (ja) * | 2018-02-20 | 2021-05-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120718A (ja) | 1993-08-31 | 1995-05-12 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
| JP3613799B2 (ja) * | 1994-07-14 | 2005-01-26 | セイコーエプソン株式会社 | 電源回路，液晶表示装置及び電子機器 |
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| JP3110648B2 (ja) * | 1995-03-22 | 2000-11-20 | シャープ株式会社 | 表示装置の駆動方法 |
| US5986669A (en) * | 1996-09-10 | 1999-11-16 | Intergraph Corporation | Graphics processing with efficient clipping |
-
1997
- 1997-01-27 JP JP01268797A patent/JP3217288B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-23 US US09/012,299 patent/US6175349B1/en not_active Expired - Lifetime
- 1998-01-23 TW TW087100988A patent/TW473632B/zh not_active IP Right Cessation
- 1998-01-26 KR KR1019980002445A patent/KR100261012B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10206818A (ja) | 1998-08-07 |
| KR19980070880A (ko) | 1998-10-26 |
| KR100261012B1 (ko) | 2000-07-01 |
| US6175349B1 (en) | 2001-01-16 |
| TW473632B (en) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI248052B (en) | Capacitive load drive circuit and plasma display apparatus | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| WO1996021880A1 (fr) | Circuit d'alimentation, affichage a cristaux liquides et dispositif electronique | |
| JP4010124B2 (ja) | 電源回路、液晶表示装置及び電子機器 | |
| JPH08262407A (ja) | 薄膜トランジスタ液晶表示装置の駆動装置 | |
| CN101783121A (zh) | 液晶显示装置和其中使用的驱动方法和集成电路 | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| CN1917027A (zh) | 用于驱动液晶显示面板的驱动电路 | |
| JP3281290B2 (ja) | 電圧作成回路およびこれを備えた液晶表示装置 | |
| JP2831518B2 (ja) | 表示装置の駆動回路 | |
| JP3372142B2 (ja) | 液晶表示装置及びその駆動回路 | |
| KR100468614B1 (ko) | 액정 표시 장치를 위한 저전력 컬럼 구동 방법 | |
| JP3217288B2 (ja) | 液晶表示装置およびそのための電圧作成回路 | |
| JP3317871B2 (ja) | 表示装置 | |
| EP1063558B1 (en) | Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JP4308162B2 (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| JP2006072391A (ja) | ソースライン駆動回路 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| CN109493808B (zh) | 显示装置 | |
| KR101385473B1 (ko) | 클럭발생기 | |
| JP2011085801A (ja) | Ｔｆｔ液晶駆動回路、及びそれを用いたｔｆｔ液晶駆動方法 | |
| JPH1138938A (ja) | データドライバとその駆動方法および液晶表示装置 | |
| JP3821123B2 (ja) | 電源回路、液晶表示装置及び電子機器 | |
| JPH09325318A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |