JP3121714B2 - 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 - Google Patents
電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路Info
- Publication number
- JP3121714B2 JP3121714B2 JP05265120A JP26512093A JP3121714B2 JP 3121714 B2 JP3121714 B2 JP 3121714B2 JP 05265120 A JP05265120 A JP 05265120A JP 26512093 A JP26512093 A JP 26512093A JP 3121714 B2 JP3121714 B2 JP 3121714B2
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- voltage
- circuit
- display device
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、容量性負荷を直接的ま
たは間接的に駆動する装置一般の駆動源として使用され
る電圧出力回路、並びに表示装置に備わった共通電極を
駆動するためのものであり、上記電圧出力回路を備えた
表示装置の共通電極駆動回路、並びに表示装置に備わっ
た信号配線を駆動するためのものであり、上記電圧出力
回路を備えた表示装置の階調電圧発生回路に関する。
たは間接的に駆動する装置一般の駆動源として使用され
る電圧出力回路、並びに表示装置に備わった共通電極を
駆動するためのものであり、上記電圧出力回路を備えた
表示装置の共通電極駆動回路、並びに表示装置に備わっ
た信号配線を駆動するためのものであり、上記電圧出力
回路を備えた表示装置の階調電圧発生回路に関する。
【０００２】
【従来の技術】上述した表示装置の一つに、図４に示す
構成のアクティブマトリクス型の液晶表示装置が知られ
ている。この液晶表示装置は、対向配設された２つの基
板１００、１０１の間に表示媒体である液晶が挟持され
ている。一方の基板１００の液晶側表面には絵素電極１
０３がマトリクス状に配列され、その絵素電極１０３の
周辺を通って信号配線（データ配線）１０４と走査配線
（ゲート配線）１０５が相互に交差する状態で配線され
ている。信号配線１０４と走査配線１０５との交差部近
傍にスイッチング素子として薄膜トランジスタ（ＴＦ
Ｔ）１０２が設けられ、このＴＦＴ１０２は信号配線１
０４、走査配線１０５および絵素電極１０３に接続され
ていて、絵素電極１０３を駆動するようになっている。
構成のアクティブマトリクス型の液晶表示装置が知られ
ている。この液晶表示装置は、対向配設された２つの基
板１００、１０１の間に表示媒体である液晶が挟持され
ている。一方の基板１００の液晶側表面には絵素電極１
０３がマトリクス状に配列され、その絵素電極１０３の
周辺を通って信号配線（データ配線）１０４と走査配線
（ゲート配線）１０５が相互に交差する状態で配線され
ている。信号配線１０４と走査配線１０５との交差部近
傍にスイッチング素子として薄膜トランジスタ（ＴＦ
Ｔ）１０２が設けられ、このＴＦＴ１０２は信号配線１
０４、走査配線１０５および絵素電極１０３に接続され
ていて、絵素電極１０３を駆動するようになっている。
【０００３】他方の基板１０１の液晶側表面には共通電
極１０１ａが形成されている。この共通電極１０１ａと
絵素電極１０３との間では、表示に寄与する液晶容量が
構成される。
極１０１ａが形成されている。この共通電極１０１ａと
絵素電極１０３との間では、表示に寄与する液晶容量が
構成される。
【０００４】上記信号配線１０４にはソースドライバ２
００が接続され、走査配線１０５にはゲートドライバ３
００が接続されている。ソースドライバ２００は信号配
線１０４に電圧を供給するものであり、この図示例では
映像信号がデジタルで与えられるデジタルソースドライ
バが使用されている。上記ソースドライバ２００及びゲ
ートドライバ３００には、コントロール回路６００から
の出力信号が与えられる。コントロール回路６００は、
他の出力としてＰＯＬ信号を階調電圧発生回路４００お
よび共通電極駆動回路５００に与える。階調電圧発生回
路４００は階調電圧であるＶ０、Ｖ１、Ｖ２、Ｖ３など
をソースドライバ２００に出力し、共通電極駆動回路５
００は共通電極電圧Ｖｃｏｍを共通電極１０１ａに出力
する。
００が接続され、走査配線１０５にはゲートドライバ３
００が接続されている。ソースドライバ２００は信号配
線１０４に電圧を供給するものであり、この図示例では
映像信号がデジタルで与えられるデジタルソースドライ
バが使用されている。上記ソースドライバ２００及びゲ
ートドライバ３００には、コントロール回路６００から
の出力信号が与えられる。コントロール回路６００は、
他の出力としてＰＯＬ信号を階調電圧発生回路４００お
よび共通電極駆動回路５００に与える。階調電圧発生回
路４００は階調電圧であるＶ０、Ｖ１、Ｖ２、Ｖ３など
をソースドライバ２００に出力し、共通電極駆動回路５
００は共通電極電圧Ｖｃｏｍを共通電極１０１ａに出力
する。
【０００５】このように構成された液晶表示装置におけ
る上記ソースドライバ２００の構成を示す回路図を図５
に示す。尚、ここでは、映像信号データが２ビットで構
成されている簡単な構造のものを例に挙げている。即
ち、映像信号データは、０〜３の４つの値を持ち、それ
ぞれの値に対応して、図４に示す階調電圧発生回路４０
０から供給される階調用電圧Ｖ０〜Ｖ３が選択されて出
力となる。
る上記ソースドライバ２００の構成を示す回路図を図５
に示す。尚、ここでは、映像信号データが２ビットで構
成されている簡単な構造のものを例に挙げている。即
ち、映像信号データは、０〜３の４つの値を持ち、それ
ぞれの値に対応して、図４に示す階調電圧発生回路４０
０から供給される階調用電圧Ｖ０〜Ｖ３が選択されて出
力となる。
【０００６】図６は、そのうち第ｉ番目の出力に対応し
た回路部分を示す回路図である。この回路は、映像信号
データの各ビット（D0,D1）毎に設けられた第１段目の
Ｄフリップフロップ（サンプリングフリップフロップ）
ＭＳＭＰおよび第２段目のフリップフロップ（ホールド
フリップフロップ）ＭＨと、１個のデコーダＤＥＣと、
４種類の階調電圧Ｖ０〜Ｖ３と、信号配線Ｓｉ（前記１
０４に相当する）との間に各々設けられたアナログスイ
ッチＡＳＷ０〜ＡＳＷ３とにより構成される。なお、デ
ジタル映像信号データのサンプリングは、Ｄフリップフ
ロップＭＳＭＰ以外にも種々のものを用いることができ
る。
た回路部分を示す回路図である。この回路は、映像信号
データの各ビット（D0,D1）毎に設けられた第１段目の
Ｄフリップフロップ（サンプリングフリップフロップ）
ＭＳＭＰおよび第２段目のフリップフロップ（ホールド
フリップフロップ）ＭＨと、１個のデコーダＤＥＣと、
４種類の階調電圧Ｖ０〜Ｖ３と、信号配線Ｓｉ（前記１
０４に相当する）との間に各々設けられたアナログスイ
ッチＡＳＷ０〜ＡＳＷ３とにより構成される。なお、デ
ジタル映像信号データのサンプリングは、Ｄフリップフ
ロップＭＳＭＰ以外にも種々のものを用いることができ
る。
【０００７】この構成のソースドライバ２００は以下の
ように動作する。映像信号データD0、D1は第ｉ番目の信
号配線Ｓｉに対応するサンプリングパルスＴＳＭＰｉの
立ち上がり時点でサンプリングフリップフロップＭＳＭ
Ｐに取り込まれて、そこで保持される。１水平期間のサ
ンプリングが終了した時点で出力パルスＯＥがホールド
フリップフロップＭＨに与えられ、サンプリングフリッ
プフロップＭＳＭＰに保持されていた映像信号データD
0、D1はホールドフリップフロップＭＨに取り込まれる
と共にデコーダＤＥＣに出力される。デコーダＤＥＣ
は、この２ビットの映像信号データ（D0，D1）をデコー
ドし、その値（０〜３）に応じてアナログスイッチＡＳ
Ｗ０〜ＡＳＷ３のいずれか１個をオンとして、４種の階
調電圧Ｖ０〜Ｖ３のいずれかを信号配線Ｓｉに出力す
る。
ように動作する。映像信号データD0、D1は第ｉ番目の信
号配線Ｓｉに対応するサンプリングパルスＴＳＭＰｉの
立ち上がり時点でサンプリングフリップフロップＭＳＭ
Ｐに取り込まれて、そこで保持される。１水平期間のサ
ンプリングが終了した時点で出力パルスＯＥがホールド
フリップフロップＭＨに与えられ、サンプリングフリッ
プフロップＭＳＭＰに保持されていた映像信号データD
0、D1はホールドフリップフロップＭＨに取り込まれる
と共にデコーダＤＥＣに出力される。デコーダＤＥＣ
は、この２ビットの映像信号データ（D0，D1）をデコー
ドし、その値（０〜３）に応じてアナログスイッチＡＳ
Ｗ０〜ＡＳＷ３のいずれか１個をオンとして、４種の階
調電圧Ｖ０〜Ｖ３のいずれかを信号配線Ｓｉに出力す
る。
【０００８】図７は、このようにして信号配線Ｓｉに与
えられる階調電圧Ｖ０〜Ｖ３と、共通電極１０１ａに与
えられる共通電極電圧Ｖｃｏｍとの電圧波形例を示す。
ここで、階調電圧はＶ０〜Ｖ３の順で絵素電極１０３に
印加される電圧が高くなるものとする。すなわち、｜Ｖ
Ｏ−Ｖｃｏｍ｜＜｜Ｖ１−Ｖｃｏｍ｜＜｜Ｖ２−Ｖｃｏ
ｍ｜＜｜Ｖ３−Ｖｃｏｍ｜となるものとする。なお、こ
の関係は逆であっても良い。
えられる階調電圧Ｖ０〜Ｖ３と、共通電極１０１ａに与
えられる共通電極電圧Ｖｃｏｍとの電圧波形例を示す。
ここで、階調電圧はＶ０〜Ｖ３の順で絵素電極１０３に
印加される電圧が高くなるものとする。すなわち、｜Ｖ
Ｏ−Ｖｃｏｍ｜＜｜Ｖ１−Ｖｃｏｍ｜＜｜Ｖ２−Ｖｃｏ
ｍ｜＜｜Ｖ３−Ｖｃｏｍ｜となるものとする。なお、こ
の関係は逆であっても良い。
【０００９】この図７より理解されるように、各電圧Ｖ
０〜Ｖ３及びＶｃｏｍは、１出力期間（１Ｈ）ごとに反
転する信号ＰＯＬと同期して電圧レベルが変化してい
る。
０〜Ｖ３及びＶｃｏｍは、１出力期間（１Ｈ）ごとに反
転する信号ＰＯＬと同期して電圧レベルが変化してい
る。
【００１０】図８に電圧Ｖｃｏｍが印加される共通電極
１０１ａから見た階調電圧Ｖ０〜Ｖ３を示す。この図８
より理解されるように、或る絵素について考えると、そ
の絵素が走査配線１０５を介してゲートドライバ３００
によって選択されている場合、電圧Ｖｃｏｍと各階調電
圧Ｖ０〜Ｖ３との差の電圧でその絵素が充電されること
になる。
１０１ａから見た階調電圧Ｖ０〜Ｖ３を示す。この図８
より理解されるように、或る絵素について考えると、そ
の絵素が走査配線１０５を介してゲートドライバ３００
によって選択されている場合、電圧Ｖｃｏｍと各階調電
圧Ｖ０〜Ｖ３との差の電圧でその絵素が充電されること
になる。
【００１１】このように共通電極１０１ａを交流駆動し
た場合は、絵素電極１０３と共通電極１０１ａとの間で
所定の電圧を得るために、信号配線に印加する電圧の振
幅を小さくでき、ソースドライバ２００の動作電圧を下
げることができるという利点がある（特開平３−１７７
８９０号参照）。
た場合は、絵素電極１０３と共通電極１０１ａとの間で
所定の電圧を得るために、信号配線に印加する電圧の振
幅を小さくでき、ソースドライバ２００の動作電圧を下
げることができるという利点がある（特開平３−１７７
８９０号参照）。
【００１２】ところで、上述した図４に示す共通電極駆
動回路５００には、図９に示す構成のものが知られてい
る（特願平３−２１１１４９号）。この共通電極駆動回
路５００は、演算増幅器ＯＰと相補回路ＢＵＦとを備え
る。演算増幅器ＯＰには一定電圧とＰＯＬ信号とが入力
され、演算増幅器ＯＰの出力は相補回路ＢＵＦに接続さ
れている。演算増幅器ＯＰは、相補回路ＢＵＦの出力電
圧Ｖｏｕｔがフィードバックされることにより、反転増
幅動作を行っている。
動回路５００には、図９に示す構成のものが知られてい
る（特願平３−２１１１４９号）。この共通電極駆動回
路５００は、演算増幅器ＯＰと相補回路ＢＵＦとを備え
る。演算増幅器ＯＰには一定電圧とＰＯＬ信号とが入力
され、演算増幅器ＯＰの出力は相補回路ＢＵＦに接続さ
れている。演算増幅器ＯＰは、相補回路ＢＵＦの出力電
圧Ｖｏｕｔがフィードバックされることにより、反転増
幅動作を行っている。
【００１３】尚、図９に示した回路を、共通電極駆動回
路５００として使う場合と図４の階調電圧発生回路４０
０の各階調電圧発生回路として使う場合との違いは、本
質的にはない。但し、階調電圧発生回路に使用した場合
には、出力電圧がそれぞれのデータに対応した振幅及び
中心電圧を有するものとなることと、ＰＯＬ信号に対す
る位相が同相になる場合があることだけが違う。
路５００として使う場合と図４の階調電圧発生回路４０
０の各階調電圧発生回路として使う場合との違いは、本
質的にはない。但し、階調電圧発生回路に使用した場合
には、出力電圧がそれぞれのデータに対応した振幅及び
中心電圧を有するものとなることと、ＰＯＬ信号に対す
る位相が同相になる場合があることだけが違う。
【００１４】
【発明が解決しようとする課題】図１０は、上記共通駆
動電極回路５００に与えるＰＯＬ信号と共通駆動電極回
路５００の出力電圧Ｖｏｕｔとの波形を示したものであ
る。尚、図１０は１水平周期Ｈ毎に電圧の極性を反転さ
せる、いわゆるライン反転駆動の場合の波形であり、以
下同様である。この図より理解されるように、共通駆動
電極回路５００に与えられるＰＯＬ信号は、高・低の２
レベルで切り替わる信号であり、共通電極駆動回路５０
０の出力電圧ＶｏｕｔはＰＯＬ信号が高レベルのときは
低い電圧となり、逆にＰＯＬ信号が低レベルのとき高い
電圧となる。したがって、ＰＯＬ信号が高レベルのとき
には、絵素が正に充電されることとなり、ＰＯＬ信号が
低レベルのときには絵素が負に充電されることになる。
動電極回路５００に与えるＰＯＬ信号と共通駆動電極回
路５００の出力電圧Ｖｏｕｔとの波形を示したものであ
る。尚、図１０は１水平周期Ｈ毎に電圧の極性を反転さ
せる、いわゆるライン反転駆動の場合の波形であり、以
下同様である。この図より理解されるように、共通駆動
電極回路５００に与えられるＰＯＬ信号は、高・低の２
レベルで切り替わる信号であり、共通電極駆動回路５０
０の出力電圧ＶｏｕｔはＰＯＬ信号が高レベルのときは
低い電圧となり、逆にＰＯＬ信号が低レベルのとき高い
電圧となる。したがって、ＰＯＬ信号が高レベルのとき
には、絵素が正に充電されることとなり、ＰＯＬ信号が
低レベルのときには絵素が負に充電されることになる。
【００１５】ところで、共通電極１０１ａには、信号配
線１０４との間で生じる寄生容量などの容量性負荷が存
在する。このため、共通電極１０１ａに印加する電圧が
変化すると、上記容量性負荷に充放電電流が流れる。特
に、図１０に示した駆動波形であるＶｏｕｔでは、その
極性の切り替わり部分ではラッシュ電流が上記容量性負
荷等に流れ、しかもそのピーク電流は数百ｍＡから数Ａ
の間の値となる。
線１０４との間で生じる寄生容量などの容量性負荷が存
在する。このため、共通電極１０１ａに印加する電圧が
変化すると、上記容量性負荷に充放電電流が流れる。特
に、図１０に示した駆動波形であるＶｏｕｔでは、その
極性の切り替わり部分ではラッシュ電流が上記容量性負
荷等に流れ、しかもそのピーク電流は数百ｍＡから数Ａ
の間の値となる。
【００１６】したがって、従来より共通電極駆動回路と
しては、上記ラッシュ電流を基本的に充足可能な能力を
備える必要があったため、例えば図９の回路においては
演算増幅器ＯＰにはできるだけ高速かつ電流容量の大き
なものを使用し、更にその後段のトランジスタの相補回
路ＢＵＦによる電流増幅器でかかる要求を満たすように
回路を構成している。しかし、このような回路構成とし
た場合には価格上昇を招き、更に表示装置本来の駆動に
不必要な消費電力の増加を招くという問題がある。ま
た、回路構成の仕方によっては、ラッシュ電流が流れる
ことにより、図１０に示した共通電極駆動回路５００の
出力電圧Ｖｏｕｔの波形に歪みが生じて、表示品位の低
下を招く場合もある。
しては、上記ラッシュ電流を基本的に充足可能な能力を
備える必要があったため、例えば図９の回路においては
演算増幅器ＯＰにはできるだけ高速かつ電流容量の大き
なものを使用し、更にその後段のトランジスタの相補回
路ＢＵＦによる電流増幅器でかかる要求を満たすように
回路を構成している。しかし、このような回路構成とし
た場合には価格上昇を招き、更に表示装置本来の駆動に
不必要な消費電力の増加を招くという問題がある。ま
た、回路構成の仕方によっては、ラッシュ電流が流れる
ことにより、図１０に示した共通電極駆動回路５００の
出力電圧Ｖｏｕｔの波形に歪みが生じて、表示品位の低
下を招く場合もある。
【００１７】また、共通電極駆動回路として、図１１に
示す構成のものが提案されている（特願平５−２１５３
２号）。図１２は、その共通電極駆動回路に用いるＰＯ
Ｌ信号と出力電圧Ｖｏｕｔとのタイミング図を示す。こ
の共通電極駆動回路は、２つの異なった電圧の直流電源
Ｙ、ＺをスイッチＳＷ１、ＳＷ２によって交互に選択し
て出力することによって、矩形波状の出力電圧Ｖｏｕｔ
を得る構成となっている。尚、図１１におけるコンデン
サーＣｙ、Ｃｚは、各直流電源Ｙ、Ｚが出力されている
時限中に電圧の安定を図る為に設けられている。
示す構成のものが提案されている（特願平５−２１５３
２号）。図１２は、その共通電極駆動回路に用いるＰＯ
Ｌ信号と出力電圧Ｖｏｕｔとのタイミング図を示す。こ
の共通電極駆動回路は、２つの異なった電圧の直流電源
Ｙ、ＺをスイッチＳＷ１、ＳＷ２によって交互に選択し
て出力することによって、矩形波状の出力電圧Ｖｏｕｔ
を得る構成となっている。尚、図１１におけるコンデン
サーＣｙ、Ｃｚは、各直流電源Ｙ、Ｚが出力されている
時限中に電圧の安定を図る為に設けられている。
【００１８】かかる共通電極駆動回路においても、問題
のラッシュ電流は同様に生じるものの、ただ、図１１の
回路構成の場合にはコンデンサーＣｙ、Ｃｚがラッシュ
電流の一部を負担するように動くことから、ラッシュ電
流による影響は小さくなる。しかし、コンデンサーＣ
ｙ、Ｃｚが負担しきれなかった電流やコンデンサーＣ
ｙ、Ｃｚが負担したラッシュ電流などの平均電流は、も
との直流電源Ｙ、Ｚが供給しなければならない。よっ
て、コンデンサーＣｙ、Ｃｚの容量が十分でなかった
り、直流電源Ｙ、Ｚの電流供給能力が十分でなかったり
した場合、図１２に示す出力電圧Ｖｏｕｔの波形が歪
み、表示品位の低下を招くことになるという問題があ
る。
のラッシュ電流は同様に生じるものの、ただ、図１１の
回路構成の場合にはコンデンサーＣｙ、Ｃｚがラッシュ
電流の一部を負担するように動くことから、ラッシュ電
流による影響は小さくなる。しかし、コンデンサーＣ
ｙ、Ｃｚが負担しきれなかった電流やコンデンサーＣ
ｙ、Ｃｚが負担したラッシュ電流などの平均電流は、も
との直流電源Ｙ、Ｚが供給しなければならない。よっ
て、コンデンサーＣｙ、Ｃｚの容量が十分でなかった
り、直流電源Ｙ、Ｚの電流供給能力が十分でなかったり
した場合、図１２に示す出力電圧Ｖｏｕｔの波形が歪
み、表示品位の低下を招くことになるという問題があ
る。
【００１９】なお、このような問題は、上述した共通電
極駆動回路に限って発生するのではなく、共通電極駆動
回路と同様な回路構成とすることが可能な電圧出力回路
や階調電圧発生回路においても発生する。
極駆動回路に限って発生するのではなく、共通電極駆動
回路と同様な回路構成とすることが可能な電圧出力回路
や階調電圧発生回路においても発生する。
【００２０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、電圧レベルが切り替わる
ときにラッシュ電流の発生を抑制でき、消費電力を小さ
くすることが可能な電圧出力回路、表示装置の共通電極
駆動回路および表示装置の階調電圧発生回路を提供する
ことを目的とする。
決すべくなされたものであり、電圧レベルが切り替わる
ときにラッシュ電流の発生を抑制でき、消費電力を小さ
くすることが可能な電圧出力回路、表示装置の共通電極
駆動回路および表示装置の階調電圧発生回路を提供する
ことを目的とする。
【００２１】
【課題を解決するための手段】本発明の電圧電力回路
は、極性が異なる一定レベルの電圧を各々出力する複数
の電源と、各電源からの電圧が各々個別に与えられる複
数のスイッチ手段からなり、該スイッチ手段の一つが順
にオンとされることにより、各電源からの電圧によりレ
ベルの切り替わった電圧を出力する第１スイッチ手段群
と、該第１スイッチ手段群の出力側に一端が接続されて
いると共に他端が接地された第２スイッチ手段とを具備
し、 該第１スイッチ手段群による出力電圧レベルの切り
替えの度に該第１スイッチ手段群の各スイッチ手段をオ
フし、該オフの期間に該第２スイッチ手段をオンにし、
他の期間に該第２スイッチ手段をオフにするので、その
ことにより上記目的が達成される。
は、極性が異なる一定レベルの電圧を各々出力する複数
の電源と、各電源からの電圧が各々個別に与えられる複
数のスイッチ手段からなり、該スイッチ手段の一つが順
にオンとされることにより、各電源からの電圧によりレ
ベルの切り替わった電圧を出力する第１スイッチ手段群
と、該第１スイッチ手段群の出力側に一端が接続されて
いると共に他端が接地された第２スイッチ手段とを具備
し、 該第１スイッチ手段群による出力電圧レベルの切り
替えの度に該第１スイッチ手段群の各スイッチ手段をオ
フし、該オフの期間に該第２スイッチ手段をオンにし、
他の期間に該第２スイッチ手段をオフにするので、その
ことにより上記目的が達成される。
【００２２】本発明の表示装置の共通電極駆動回路は、
表示媒体を間に挟んで対向する２つの基板の一方の基板
に絵素電極が形成され、他方の基板に該絵素電極との間
で容量を形成する共通電極が形成されている表示装置の
該共通電極を駆動する表示装置の共通電極駆動回路にお
いて、極性が異なる一定レベルの電圧を各々出力する複
数の電源と、各電源からの電圧が各々個別に与えられる
複数のスイッチ手段からなり、該スイッチ手段の一つが
順にオンとされることにより、各電源からの電圧により
レベルの切り替わった電圧を出力する第１スイッチ手段
群と、該第１スイッチ手段群の出力側に一端が接続され
ていると共に他端が接地された第２スイッチ手段とを具
備し、 該第１スイッチ手段群による出力電圧レベルの切
り替えの度に該第１スイッチ手段群の各スイッチ手段を
オフし、該オフの期間に該第２スイッチ手段をオンに
し、他の期間に該第２スイッチ手段をオフにするので、
そのことにより上記目的が達成される。
表示媒体を間に挟んで対向する２つの基板の一方の基板
に絵素電極が形成され、他方の基板に該絵素電極との間
で容量を形成する共通電極が形成されている表示装置の
該共通電極を駆動する表示装置の共通電極駆動回路にお
いて、極性が異なる一定レベルの電圧を各々出力する複
数の電源と、各電源からの電圧が各々個別に与えられる
複数のスイッチ手段からなり、該スイッチ手段の一つが
順にオンとされることにより、各電源からの電圧により
レベルの切り替わった電圧を出力する第１スイッチ手段
群と、該第１スイッチ手段群の出力側に一端が接続され
ていると共に他端が接地された第２スイッチ手段とを具
備し、 該第１スイッチ手段群による出力電圧レベルの切
り替えの度に該第１スイッチ手段群の各スイッチ手段を
オフし、該オフの期間に該第２スイッチ手段をオンに
し、他の期間に該第２スイッチ手段をオフにするので、
そのことにより上記目的が達成される。
【００２３】本発明の表示装置の階調電圧発生回路は、
表示媒体を間に挟んで対向する２つの基板の一方の基板
に絵素電極が形成され、外部から与えられるデジタル映
像信号に基づいた階調電圧を該絵素電極に与える表示装
置の階調電圧発生回路において、極性が異なる一定レベ
ルの電圧を各々出力する複数の電源と、各電源からの電
圧が各々個別に与えられる複数のスイッチ手段からな
り、該スイッチ手段の一つが順にオンとされることによ
り、各電源からの電圧によりレベルの切り替わった電圧
を出力する第１スイッチ手段群と、該第１スイッチ手段
群の出力側に一端が接続されていると共に他端が接地さ
れた第２スイッチ手段とを具備し、 該第１スイッチ手段
群による出力電圧レベルの切り替えの度に該第１スイッ
チ手段群の各スイッチ手段をオフし、該オフの期間に該
第２スイッチ手段をオンにし、他の期間に該第２スイッ
チ手段をオフにするので、そのことにより上記目的が達
成される。
表示媒体を間に挟んで対向する２つの基板の一方の基板
に絵素電極が形成され、外部から与えられるデジタル映
像信号に基づいた階調電圧を該絵素電極に与える表示装
置の階調電圧発生回路において、極性が異なる一定レベ
ルの電圧を各々出力する複数の電源と、各電源からの電
圧が各々個別に与えられる複数のスイッチ手段からな
り、該スイッチ手段の一つが順にオンとされることによ
り、各電源からの電圧によりレベルの切り替わった電圧
を出力する第１スイッチ手段群と、該第１スイッチ手段
群の出力側に一端が接続されていると共に他端が接地さ
れた第２スイッチ手段とを具備し、 該第１スイッチ手段
群による出力電圧レベルの切り替えの度に該第１スイッ
チ手段群の各スイッチ手段をオフし、該オフの期間に該
第２スイッチ手段をオンにし、他の期間に該第２スイッ
チ手段をオフにするので、そのことにより上記目的が達
成される。
【００２４】上記電圧出力回路、表示装置の共通電極駆
動回路および表示装置の階調電圧発生回路において、前
記第１スイッチ手段群を構成する複数のスイッチ手段と
前記第２スイッチ手段とのうちのいずれか１つがオンに
選択されると共に、オンとなるスイッチ手段が時系列的
に移動する構成とすることができる。また、前記第１ス
イッチ手段群を構成する各スイッチ手段および前記第２
スイッチ手段が過渡応答の大きいスイッチを使用する場
合、各スイッチ間で共にオンとならないようオフ期間を
長く設定する構成とするのが好ましい。
動回路および表示装置の階調電圧発生回路において、前
記第１スイッチ手段群を構成する複数のスイッチ手段と
前記第２スイッチ手段とのうちのいずれか１つがオンに
選択されると共に、オンとなるスイッチ手段が時系列的
に移動する構成とすることができる。また、前記第１ス
イッチ手段群を構成する各スイッチ手段および前記第２
スイッチ手段が過渡応答の大きいスイッチを使用する場
合、各スイッチ間で共にオンとならないようオフ期間を
長く設定する構成とするのが好ましい。
【００２５】上記電圧出力回路、表示装置の共通電極駆
動回路および表示装置の階調電圧発生回路において、前
記第１スイッチ手段群を構成する複数のスイッチ手段と
前記第２スイッチ手段とのうちのいずれか１つがオンに
選択されると共に、オンとなるスイッチ手段が時系列的
に移動する構成とすることができる。また、前記第１ス
イッチ手段群を構成する各スイッチ手段および前記第２
スイッチ手段が過渡応答の大きいスイッチを使用する場
合、各スイッチ間で共にオンとならないようオフ期間を
長く設定する構成とするのが好ましい。
動回路および表示装置の階調電圧発生回路において、前
記第１スイッチ手段群を構成する複数のスイッチ手段と
前記第２スイッチ手段とのうちのいずれか１つがオンに
選択されると共に、オンとなるスイッチ手段が時系列的
に移動する構成とすることができる。また、前記第１ス
イッチ手段群を構成する各スイッチ手段および前記第２
スイッチ手段が過渡応答の大きいスイッチを使用する場
合、各スイッチ間で共にオンとならないようオフ期間を
長く設定する構成とするのが好ましい。
【００２６】
【作用】本発明の電力出力回路にあっては、レベルの異
なる複数の電圧を出力する電源を順に切り替えるが、そ
の切り替わるときに、第１スイッチ手段群が電圧出力回
路の出力に接続された負荷を切り離すと共に、第２スイ
ッチ手段が負荷の接続されている出力をＧＮＤに接地さ
せることとなる。よって、電圧の切り替わる時に流れる
ラッシュ電流の一部をＧＮＤに負担させることが可能に
なり、電圧出力回路の負担を軽くすることができる。
なる複数の電圧を出力する電源を順に切り替えるが、そ
の切り替わるときに、第１スイッチ手段群が電圧出力回
路の出力に接続された負荷を切り離すと共に、第２スイ
ッチ手段が負荷の接続されている出力をＧＮＤに接地さ
せることとなる。よって、電圧の切り替わる時に流れる
ラッシュ電流の一部をＧＮＤに負担させることが可能に
なり、電圧出力回路の負担を軽くすることができる。
【００２７】なお、上述した電圧出力回路の作用は、表
示装置の共通電極駆動回路及び表示装置の階調電圧駆動
回路においても同様である。
示装置の共通電極駆動回路及び表示装置の階調電圧駆動
回路においても同様である。
【００２８】
【実施例】以下に本発明の実施例を説明する。
【００２９】（実施例１）図１に本発明に係る電圧出力
回路の構成図を示す。この電圧出力回路は、複数の電
源、実施例では高い出力電圧Ｖｙを出力する直流電源Ｙ
および低い出力電圧Ｖｚを出力する直流電源Ｚと、２つ
のスイッチＳＷ１、ＳＷ２からなる第１スイッチ手段群
と、１つのスイッチＳＷ３からなる第２スイッチ手段と
を有する。
回路の構成図を示す。この電圧出力回路は、複数の電
源、実施例では高い出力電圧Ｖｙを出力する直流電源Ｙ
および低い出力電圧Ｖｚを出力する直流電源Ｚと、２つ
のスイッチＳＷ１、ＳＷ２からなる第１スイッチ手段群
と、１つのスイッチＳＷ３からなる第２スイッチ手段と
を有する。
【００３０】直流電源Ｙは、スイッチＳＷ１を介して出
力端子５に接続され、直流電源ＺはスイッチＳＷ２を介
して出力端子５に接続されており、第１スイッチ手段群
ＳＷ１と出力端子５との間はスイッチＳＷ３を介してＧ
ＮＤに接地されている。
力端子５に接続され、直流電源ＺはスイッチＳＷ２を介
して出力端子５に接続されており、第１スイッチ手段群
ＳＷ１と出力端子５との間はスイッチＳＷ３を介してＧ
ＮＤに接地されている。
【００３１】スイッチＳＷ１、ＳＷ２またはＳＷ３は、
それぞれ直流電源Ｙ、ＺまたはＧＮＤを選択するための
ものであり、図２（ａ）に示すＰＯＬ信号と、図２
（ｂ）に示すＤＩＳ信号とによりオン・オフ制御され
る。ＰＯＬ信号は、１水平時間Ｈ毎に反転する極性反転
信号であり、ＤＩＳ信号は、ＰＯＬ信号が高（High）か
ら低（Low）へ、低（Low）から高（High）へ切り替わる
タイミング、即ち極性が切り替わるタイミングで一定期
間高（High）レベルになる信号である。上記スイッチＳ
Ｗ１は、ＰＯＬ信号がインバータ１により反転された信
号と、ＤＩＳ信号がインバータ２により反転された信号
とが正論理ＡＮＤゲート３により演算されることにより
得られた信号によりオン・オフ制御される。スイッチＳ
Ｗ２は、ＰＯＬ信号そのものと、ＤＩＳ信号の反転信号
とが正論理ＡＮＤゲート４により演算されることにより
得られた信号によりオン・オフ制御される。スイッチＳ
Ｗ３は、ＤＩＳ信号そのものによりオン・オフ制御され
る。よって、スイッチＳＷ１が入（on）のときは、スイ
ッチＳＷ２、ＳＷ３が切（off）となり、スイッチＳＷ
２が入（on）のときは、スイッチＳＷ１、ＳＷ３が切
（off）となる。また、スイッチＳＷ３が入（on）のと
きは、スイッチＳＷ１、ＳＷ２が共に切（off）とな
る。したがって、第２スイッチ手段が入（on）のとき、
第１スイッチ手段群はすべて切（off）となる。つま
り、１つのスイッチのみがオンとなると共に、オンのス
イッチが時系列的に移動する。
それぞれ直流電源Ｙ、ＺまたはＧＮＤを選択するための
ものであり、図２（ａ）に示すＰＯＬ信号と、図２
（ｂ）に示すＤＩＳ信号とによりオン・オフ制御され
る。ＰＯＬ信号は、１水平時間Ｈ毎に反転する極性反転
信号であり、ＤＩＳ信号は、ＰＯＬ信号が高（High）か
ら低（Low）へ、低（Low）から高（High）へ切り替わる
タイミング、即ち極性が切り替わるタイミングで一定期
間高（High）レベルになる信号である。上記スイッチＳ
Ｗ１は、ＰＯＬ信号がインバータ１により反転された信
号と、ＤＩＳ信号がインバータ２により反転された信号
とが正論理ＡＮＤゲート３により演算されることにより
得られた信号によりオン・オフ制御される。スイッチＳ
Ｗ２は、ＰＯＬ信号そのものと、ＤＩＳ信号の反転信号
とが正論理ＡＮＤゲート４により演算されることにより
得られた信号によりオン・オフ制御される。スイッチＳ
Ｗ３は、ＤＩＳ信号そのものによりオン・オフ制御され
る。よって、スイッチＳＷ１が入（on）のときは、スイ
ッチＳＷ２、ＳＷ３が切（off）となり、スイッチＳＷ
２が入（on）のときは、スイッチＳＷ１、ＳＷ３が切
（off）となる。また、スイッチＳＷ３が入（on）のと
きは、スイッチＳＷ１、ＳＷ２が共に切（off）とな
る。したがって、第２スイッチ手段が入（on）のとき、
第１スイッチ手段群はすべて切（off）となる。つま
り、１つのスイッチのみがオンとなると共に、オンのス
イッチが時系列的に移動する。
【００３２】なお、スイッチＳＷ１、ＳＷ２、ＳＷ３
は、可能な限りオン時のインピーダンスが低く、オフ時
のインピーダンスが高い素子を用いることが好ましい。
は、可能な限りオン時のインピーダンスが低く、オフ時
のインピーダンスが高い素子を用いることが好ましい。
【００３３】また、直流電源Ｙと直流電源Ｚとの出力側
には、それぞれコンデンサＣｙ、Ｃｚの一端が接続され
ており、このコンデンサＣｙ、Ｃｚにより直流電源Ｙと
直流電源Ｚとから出力される電圧は安定化されている。
には、それぞれコンデンサＣｙ、Ｃｚの一端が接続され
ており、このコンデンサＣｙ、Ｃｚにより直流電源Ｙと
直流電源Ｚとから出力される電圧は安定化されている。
【００３４】次に、この電圧出力回路を表示装置の共通
電極駆動回路に使用した場合を例に挙げて、その動作を
図２のタイミング図に基づいて説明する。ライン反転駆
動では、ＰＯＬ信号が高（High）のときは絵素を正電圧
に充電し、低（Low）のときは絵素を負電圧に充電する
と仮定する。
電極駆動回路に使用した場合を例に挙げて、その動作を
図２のタイミング図に基づいて説明する。ライン反転駆
動では、ＰＯＬ信号が高（High）のときは絵素を正電圧
に充電し、低（Low）のときは絵素を負電圧に充電する
と仮定する。
【００３５】かかる仮定において、スイッチＳＷ１、Ｓ
Ｗ２、ＳＷ３はその制御レベルが高（High）のとき入と
なり、低（Low）のとき切となるスイッチを使用した場
合、図２のようにＰＯＬ信号が高（High）でＤＩＳ信号
が低（Low）、即ち絵素を正電圧に充電する時限ではス
イッチＳＷ２は入となり、スイッチＳＷ１、ＳＷ３は切
となる。よって、図２（ｃ）に示すように、出力端子５
には直流電源Ｚからの電圧Ｖｚが出力される。一方、Ｐ
ＯＬ信号が低（Low）でＤＩＳ信号が低（Low）、即ち絵
素を負電圧に充電する時限ではスイッチＳＷ１は入とな
り、スイッチＳＷ２、ＳＷ３は切となる。よって、図２
（ｃ）に示すように、出力端子５には直流電源Ｙからの
電圧Ｖｙが出力される。また、ＰＯＬ信号の極性が切り
替わる部分、即ちＤＩＳ信号が高（High）のときは、常
にスイッチＳＷ１、ＳＷ２は切となり、スイッチＳＷ３
は入となり、図２（ｃ）に示すように出力端子５はスイ
ッチＳＷ３によりＧＮＤに接地される。
Ｗ２、ＳＷ３はその制御レベルが高（High）のとき入と
なり、低（Low）のとき切となるスイッチを使用した場
合、図２のようにＰＯＬ信号が高（High）でＤＩＳ信号
が低（Low）、即ち絵素を正電圧に充電する時限ではス
イッチＳＷ２は入となり、スイッチＳＷ１、ＳＷ３は切
となる。よって、図２（ｃ）に示すように、出力端子５
には直流電源Ｚからの電圧Ｖｚが出力される。一方、Ｐ
ＯＬ信号が低（Low）でＤＩＳ信号が低（Low）、即ち絵
素を負電圧に充電する時限ではスイッチＳＷ１は入とな
り、スイッチＳＷ２、ＳＷ３は切となる。よって、図２
（ｃ）に示すように、出力端子５には直流電源Ｙからの
電圧Ｖｙが出力される。また、ＰＯＬ信号の極性が切り
替わる部分、即ちＤＩＳ信号が高（High）のときは、常
にスイッチＳＷ１、ＳＷ２は切となり、スイッチＳＷ３
は入となり、図２（ｃ）に示すように出力端子５はスイ
ッチＳＷ３によりＧＮＤに接地される。
【００３６】このことにより極性が切り替わる部分で流
れるラッシュ電流はＧＮＤから供給され、直流電源Ｙ及
びＺのラッシュ電流を低減できる。
れるラッシュ電流はＧＮＤから供給され、直流電源Ｙ及
びＺのラッシュ電流を低減できる。
【００３７】（実施例２）図３は、本発明にかかる表示
装置の共通電極駆動回路を示す。また、この実施例のタ
イミング図は実施例１の図２と同じである。
装置の共通電極駆動回路を示す。また、この実施例のタ
イミング図は実施例１の図２と同じである。
【００３８】本実施例では、第１実施例のスイッチＳＷ
１、ＳＷ２、ＳＷ３には、ＦＥＴを用いており、またＦ
ＥＴを用いるために論理レベルで与えられるＤＩＳ信号
及び反転信号をレベル変換回路１０によりＦＥＴの制御
に適したレベルに変換する構成となっている。他の部分
は、図１と同様となっている。スイッチにＦＥＴを使用
するのは、ＦＥＴは双方向性であり、かつ、オン抵抗が
きわめて小さいので、本発明のスイッチとして用いるの
に適しているからである。なお、レベル変換回路１０に
ついては、使用するＦＥＴの特性によっては不要であ
る。
１、ＳＷ２、ＳＷ３には、ＦＥＴを用いており、またＦ
ＥＴを用いるために論理レベルで与えられるＤＩＳ信号
及び反転信号をレベル変換回路１０によりＦＥＴの制御
に適したレベルに変換する構成となっている。他の部分
は、図１と同様となっている。スイッチにＦＥＴを使用
するのは、ＦＥＴは双方向性であり、かつ、オン抵抗が
きわめて小さいので、本発明のスイッチとして用いるの
に適しているからである。なお、レベル変換回路１０に
ついては、使用するＦＥＴの特性によっては不要であ
る。
【００３９】上記構成の共通電極駆動回路では、実施例
１と同様にＰＯＬ信号の極性が切り替わる部分、即ちＤ
ＩＳ信号が高（High）のときは、常にスイッチＳＷ１、
ＳＷ２は切となり、スイッチＳＷ３は入となり、出力端
子５はスイッチＳＷ３によりＧＮＤに接地される。この
ことにより極性が切り替わる部分で流れるラッシュ電流
はＧＮＤから供給され、直流電源Ｙ及びＺのラッシュ電
流を低減できる。
１と同様にＰＯＬ信号の極性が切り替わる部分、即ちＤ
ＩＳ信号が高（High）のときは、常にスイッチＳＷ１、
ＳＷ２は切となり、スイッチＳＷ３は入となり、出力端
子５はスイッチＳＷ３によりＧＮＤに接地される。この
ことにより極性が切り替わる部分で流れるラッシュ電流
はＧＮＤから供給され、直流電源Ｙ及びＺのラッシュ電
流を低減できる。
【００４０】また、複数のスイッチＳＷ１、ＳＷ２、Ｓ
Ｗ３が同時にオンすることはないので、直流電源Ｙまた
はＺの出力電流がスイッチＳＷ１、ＳＷ３を介して、ま
たはスイッチＳＷ２、ＳＷ３を介してＧＮＤに流れ込む
ことはない。
Ｗ３が同時にオンすることはないので、直流電源Ｙまた
はＺの出力電流がスイッチＳＷ１、ＳＷ３を介して、ま
たはスイッチＳＷ２、ＳＷ３を介してＧＮＤに流れ込む
ことはない。
【００４１】なお、本実施例のスイッチにＦＥＴを用い
ているが、本発明に使用するスイッチはこれに限定する
ものでなく、他の種類のスイッチを使用することもでき
る。 （実施例３）本実施例は、スイッチに過渡応答の大きい
ものを使用する場合である。
ているが、本発明に使用するスイッチはこれに限定する
ものでなく、他の種類のスイッチを使用することもでき
る。 （実施例３）本実施例は、スイッチに過渡応答の大きい
ものを使用する場合である。
【００４２】上述した実施例１、２では複数のスイッチ
が同時にオンすることはないが、ＭＯＳ型アナログスイ
ッチ等の過渡応答の大きいスイッチを使用する場合は、
オンからオフ、あるいはオフからオンの過渡的な時期に
貫通電流が流れる場合がある。この場合は、本発明の回
路を使用して、スイッチの切り替わるタイミングで共に
オフする期間を設けるように各スイッチを制御すれば良
い。つまり、オフ期間を長めに設定するのがよい。
が同時にオンすることはないが、ＭＯＳ型アナログスイ
ッチ等の過渡応答の大きいスイッチを使用する場合は、
オンからオフ、あるいはオフからオンの過渡的な時期に
貫通電流が流れる場合がある。この場合は、本発明の回
路を使用して、スイッチの切り替わるタイミングで共に
オフする期間を設けるように各スイッチを制御すれば良
い。つまり、オフ期間を長めに設定するのがよい。
【００４３】また、本発明の電圧出力回路を適用できる
外部の装置としては、表示装置の共通電極駆動回路に限
らず、容量性負荷を直接的または間接的に駆動する如何
なる装置にも適用できる。その１つとして、図７で示し
た階調電圧を、図４に示したデジタルデータドライバ２
００に与えるための階調電圧発生回路４００等が該当す
る。
外部の装置としては、表示装置の共通電極駆動回路に限
らず、容量性負荷を直接的または間接的に駆動する如何
なる装置にも適用できる。その１つとして、図７で示し
た階調電圧を、図４に示したデジタルデータドライバ２
００に与えるための階調電圧発生回路４００等が該当す
る。
【００４４】また、本発明は、表示装置に用いられる共
通電極駆動回路及び階調電圧発生回路の両方に適用して
もよい。
通電極駆動回路及び階調電圧発生回路の両方に適用して
もよい。
【００４５】
【発明の効果】以上の説明から明かなように、本発明の
電圧出力回路によれば、極性の切り替わる部分で流れる
ラッシュ電流を回路自体で負担させなくてすみ、回路内
に生じるラッシュ電流を大幅に小さくすることができ、
低消費電力の電圧出力回路を実現できる。更に、従来に
おいて用いていた、トランジスタ等で構成する電流増幅
のための相補回路が必要なくなるので、コスト削減の効
果が得られる。更に、従来の場合においてトランジスタ
で消費されていた電力も不要になり、その分だけ電力の
削減も可能となる。更に、電圧出力回路自体が上述した
ように省電力回路となるので、電圧出力回路に用いてい
た基板の小型化を図れ、電圧出力回路を備える装置一般
の薄型化が可能となる。
電圧出力回路によれば、極性の切り替わる部分で流れる
ラッシュ電流を回路自体で負担させなくてすみ、回路内
に生じるラッシュ電流を大幅に小さくすることができ、
低消費電力の電圧出力回路を実現できる。更に、従来に
おいて用いていた、トランジスタ等で構成する電流増幅
のための相補回路が必要なくなるので、コスト削減の効
果が得られる。更に、従来の場合においてトランジスタ
で消費されていた電力も不要になり、その分だけ電力の
削減も可能となる。更に、電圧出力回路自体が上述した
ように省電力回路となるので、電圧出力回路に用いてい
た基板の小型化を図れ、電圧出力回路を備える装置一般
の薄型化が可能となる。
【００４６】また、本発明を、従来よりラッシュ電流に
て電圧波形が歪み表示品位の低下を招いていた表示装置
の共通電極駆動回路または階調電圧発生回路に適用すれ
ば、低消費電力を実現し、かつ、表示品位を向上させる
ことが可能である。特に、表示装置の共通電極駆動回路
及び階調電圧発生回路の両方に本発明を適用すれば、低
消費電力の実現と表示品位の向上とを、更に効果的に推
進させることが可能となる。
て電圧波形が歪み表示品位の低下を招いていた表示装置
の共通電極駆動回路または階調電圧発生回路に適用すれ
ば、低消費電力を実現し、かつ、表示品位を向上させる
ことが可能である。特に、表示装置の共通電極駆動回路
及び階調電圧発生回路の両方に本発明を適用すれば、低
消費電力の実現と表示品位の向上とを、更に効果的に推
進させることが可能となる。
【図１】本発明にかかるの基本的構成図。
【図２】本発明の基本的タイミング図。
【図３】本発明の他の実施例に係る表示装置の共通電極
駆動回路を示すブロック図。
駆動回路を示すブロック図。
【図４】アクティブマトリクス型液晶表示装置のブロッ
ク図。
ク図。
【図５】デジタルソースドライバのブロック図。
【図６】図５の一部を示すブロック図。
【図７】共通電極電圧と各階調電圧を示す図。
【図８】共通電極から見た各階調電圧を示すブロック
図。
図。
【図９】従来の表示装置の駆動回路を示すブロック図。
【図１０】図９の回路における出力タイミング図。
【図１１】別の従来の表示装置の駆動回路を示すブロッ
ク図。
ク図。
【図１２】図１１の回路における出力タイミング図。
Ｙ 直流電源 Ｚ 直流電源 ＳＷ１ スイッチ ＳＷ２ スイッチ ＳＷ３ スイッチ Ｃｙ コンデンサ Ｃｚ コンデンサ Ｖｙ 出力電圧 Ｖｚ 出力電圧 １ インバータ ２ インバータ ３ 正論理ＡＮＤデート ４ 正論理ＡＮＤデート ５ 出力端子 １０ レベル変換回路 ＯＰ 演算増幅器 ＯＥ 出力パルス Ｄ０、Ｄ１ 映像信号データ ＴＳＭＰｉ サンプリングパルス ＭＳＭＰ サンプリングフリップフロップ ＭＨ ホールドフリップフロップ Ｖ０〜Ｖ３ 階調用電圧 ＡＳＷ０〜ＡＳＷ３ アナログスイッチ ＤＥＣ デコーダ １００ 基板 １０１ 基板 １０１ａ 共通電極 １０２ ＴＦＴ １０３ 絵素電極 １０４ 信号配線 １０５ 走査配線 ２００ ソースドライバ ３００ ゲートドライバ ４００ 階調電圧発生回路 ５００ 共通電極駆動回路 ６００ コントロール回路
フロントページの続き (72)発明者 西谷 忠継 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平３−74926（ＪＰ，Ａ) 特開 平３−48284（ＪＰ，Ａ) 特開 平２−116892（ＪＰ，Ａ) 特開 昭61−218292（ＪＰ，Ａ) 特開 昭61−20017（ＪＰ，Ａ) 特開 昭63−240590（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133
Claims (6)
- 【請求項１】 極性が異なる一定レベルの電圧を各々出
力する複数の電源と、 各電源からの電圧が各々個別に与えられる複数のスイッ
チ手段からなり、該スイッチ手段の一つが順にオンとさ
れることにより、各電源からの電圧によりレベルの切り
替わった電圧を出力する第１スイッチ手段群と、 該第１スイッチ手段群の出力側に一端が接続されている
と共に他端が接地された第２スイッチ手段とを具備し、 該第１スイッチ手段群による出力電圧レベルの切り替え
の度に該第１スイッチ手段群の各スイッチ手段をオフ
し、該オフの期間に該第２スイッチ手段をオンにし、他
の期間に該第２スイッチ手段をオフにする 電圧出力回
路。 - 【請求項２】 前記第１スイッチ手段群を構成する複数
のスイッチ手段と前記第２スイッチ手段とのうちのいず
れか１つがオンに選択されると共に、オンとなるスイッ
チ手段が時系列的に移動する請求項１に記載の電圧出力
回路。 - 【請求項３】 表示媒体を間に挟んで対向する２つの基
板の一方の基板に絵素電極が形成され、他方の基板に該
絵素電極との間で容量を形成する共通電極が形成されて
いる表示装置の該共通電極を駆動する表示装置の共通電
極駆動回路において、 極性が異なる一定レベルの電圧を各々出力する複数の電
源と、 各電源からの電圧が各々個別に与えられる複数のスイッ
チ手段からなり、該スイッチ手段の一つが順にオンとさ
れることにより、各電源からの電圧によりレベルの切り
替わった電圧を出力する第１スイッチ手段群と、 該第１スイッチ手段群の出力側に一端が接続されている
と共に他端が接地された第２スイッチ手段とを具備し、 該第１スイッチ手段群による出力電圧レベルの切り替え
の度に該第１スイッチ手段群の各スイッチ手段をオフ
し、該オフの期間に該第２スイッチ手段をオンにし、他
の期間に該第２スイッチ手段をオフにする 表示装置の共
通電極駆動回路。 - 【請求項４】 前記第１スイッチ手段群を構成する複数
のスイッチ手段と前記第２スイッチ手段とのうちのいず
れか１つがオンに選択されると共に、オンとなるスイッ
チ手段が時系列的に移動する請求項３に記載の表示装置
の共通電極駆動回路。 - 【請求項５】 表示媒体を間に挟んで対向する２つの基
板の一方の基板に絵素電極が形成され、外部から与えら
れるデジタル映像信号に基づいた階調電圧を該絵素電極
に与える表示装置の階調電圧発生回路において、 極性が異なる一定レベルの電圧を各々出力する複数の電
源と、 各電源からの電圧が各々個別に与えられる複数のスイッ
チ手段からなり、該スイッチ手段の一つが順にオンとさ
れることにより、各電源からの電圧によりレベルの切り
替わった電圧を出力する第１スイッチ手段群と、 該第１スイッチ手段群の出力側に一端が接続されている
と共に他端が接地された第２スイッチ手段とを具備し、 該第１スイッチ手段群による出力電圧レベルの切り替え
の度に該第１スイッチ手段群の各スイッチ手段をオフ
し、該オフの期間に該第２スイッチ手段をオンにし、他
の期間に該第２スイッチ手段をオフにする 表示装置の階
調電圧発生回路。 - 【請求項６】 前記第１スイッチ手段群を構成する複数
のスイッチ手段と前記第２スイッチ手段とのうちのいず
れか１つがオンに選択されると共に、オンとなるスイッ
チ手段が時系列的に移動する請求項５に記載の表示装置
の階調電圧発生回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265120A JP3121714B2 (ja) | 1993-10-22 | 1993-10-22 | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 |
| KR1019940002371A KR0140041B1 (ko) | 1993-02-09 | 1994-02-08 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| US08/194,151 US5929847A (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| EP94300941A EP0611144B1 (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| DE69434493T DE69434493T2 (de) | 1993-02-09 | 1994-02-09 | Spannungserzeugungsschaltung, Steuerungsschaltung für gemeinsame Elektrode, Steuerungsschaltung für Signalleitung und Grauskala-Spannungserzeugungsschaltung für Anzeigevorrichtungen |
| KR97065767A KR0139970B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray scale voltage gnerating circuit for display devices |
| KR1019970065766A KR0175230B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit and common electrode drive circuit signal line drive circuit and gray-scale yoltage gen... |
| US09/234,446 US6310616B1 (en) | 1993-02-09 | 1999-01-21 | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device |
| US09/916,343 US6509895B2 (en) | 1993-02-09 | 2001-07-30 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265120A JP3121714B2 (ja) | 1993-10-22 | 1993-10-22 | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07121140A JPH07121140A (ja) | 1995-05-12 |
| JP3121714B2 true JP3121714B2 (ja) | 2001-01-09 |
Family
ID=17412899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05265120A Expired - Lifetime JP3121714B2 (ja) | 1993-02-09 | 1993-10-22 | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121714B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121832A (ja) * | 2005-10-31 | 2007-05-17 | Oki Electric Ind Co Ltd | 液晶表示装置の駆動装置 |
| JP4878214B2 (ja) * | 2006-05-25 | 2012-02-15 | キヤノン株式会社 | 画像表示装置の駆動方法、および画像表示装置 |
-
1993
- 1993-10-22 JP JP05265120A patent/JP3121714B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07121140A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| US8102345B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
| US6556162B2 (en) | Digital-to-analog converter and active matrix liquid crystal display | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JPH11305744A (ja) | オフセット除去機能を有する薄膜トランジスタ液晶表示装置ソースドライバ | |
| US7436385B2 (en) | Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof | |
| JPH11327487A (ja) | デジタル―アナログ変換器、アクティブマトリクス型液晶ディスプレイおよびデジタル信号をアナログ信号に変換する方法 | |
| US6084580A (en) | Voltage generating circuit and liquid crystal display device incorporating the voltage generating circuit | |
| JP3372142B2 (ja) | 液晶表示装置及びその駆動回路 | |
| JP4456190B2 (ja) | 液晶パネルの駆動回路及び液晶表示装置 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| US6297793B1 (en) | Liquid-crystal display device | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JPH04142513A (ja) | 液晶表示装置 | |
| JP2965822B2 (ja) | 電源回路 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JP2909357B2 (ja) | 電源回路 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP3059050B2 (ja) | 電源回路 | |
| KR100366315B1 (ko) | 액정표시장치의 저전력 소스 구동회로 및 구동방법 | |
| JPH05134627A (ja) | 液晶表示体駆動装置 | |
| KR20010060834A (ko) | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 | |
| JP3217288B2 (ja) | 液晶表示装置およびそのための電圧作成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |