JP2909357B2

JP2909357B2 - 電源回路

Info

Publication number: JP2909357B2
Application number: JP5198635A
Authority: JP
Inventors: 久夫岡田; 俊洋柳; 裕司山本
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1993-08-10
Filing date: 1993-08-10
Publication date: 1999-06-23
Anticipated expiration: 2014-06-23
Also published as: JPH0756529A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源回路に関し、更に詳
しくは、表示装置の駆動回路、特に能動行列型液晶表示
装置のデジタルデータドライバのための階調用電圧源回
路や、共通電極を交流駆動する場合の共通電極駆動回路
に適用可能な電源回路に関する。

【０００２】

【従来の技術】デジタル画像データ（以下、画像デー
タ）に基づく表示を行うアクティブマトリクス型液晶表
示装置（以下、表示装置）は、表示パネルと駆動回路と
を備えている。該表示パネルは、ガラス基板の上に複数
のデータライン、複数のゲートライン、マトリクス状に
配列された絵素電極、及び各絵素電極にそれぞれ接続さ
れているスイッチ素子が形成されている表示基板と、該
表示基板と対向配置され、ガラス基板の上に共通電極が
形成されている共通基板とを含んで構成される。これら
の表示基板と共通基板との間に液晶層を挟んで表示装置
が構成され、複数のゲートラインと複数のデータライン
とがガラス基板上に形成され、画像の表示を行う。駆動
回路は、該表示パネルの液晶層に駆動電圧を印加する。
前記駆動回路は、表示パネルに於ける各絵素毎に配置さ
れ、ゲートラインとデータラインとに接続されている複
数のスイッチ素子のいずれか一つを個別に選択するため
のゲート駆動回路と、選択されたスイッチ素子を介し
て、絵素電極に画像に対応した画像信号を供給するデー
タ駆動回路とを含んでいる。

【０００３】図１２は、従来技術の画像データが入力さ
れる駆動回路の前記データ駆動回路のブロック図であ
る。図１２の構成は、単一のデータラインに画像信号を
出力するデータ駆動回路の一部分の構成を示している。
従って、前記データ駆動回路は、図１２に示される構成
を、表示パネルのデータラインの数と同数だけ有してい
る。以下、説明を簡単にするために、画像データが３ビ
ット（Ｄ₀，Ｄ₁，Ｄ₂）で構成されている場合を例示す
る。この場合、画像信号データは、０〜７の８つの値を
持ち、各絵素に与えられる信号電圧は、階調用電源回路
Ｐから出力される８レベルの階調電圧Ｖ₀〜Ｖ₇の中のい
ずれかとなる。

【０００４】該データ駆動回路は、画像信号データの各
ビット（Ｄ₀，Ｄ₁，Ｄ₂）毎に設けられ、サンプリング
動作用に用いられる第１段目のＤ型フリップフロップＭ
_SMPと、ホールド動作用に用いられる第２段目のＤ型フ
リップフロップＭ_Hと、１個のデコーダＤＥＣと、それ
に８種の外部電源電圧Ｖ₀〜Ｖ₇とデータラインＯnとの
間に各々設けられた複数のアナログスイッチＡＳＷ₀〜
ＡＳＷ₇とを含んで構成される。８種類の階調用電圧Ｖ₀
〜Ｖ₇と、前記デコーダＤＥＣからの制御信号Ｓ₀〜Ｓ₇
とが、複数のアナログスイッチＡＳＷ₀〜ＡＳＷ₇にそれ
ぞれ入力され、制御信号Ｓ₀〜Ｓ₇のレベルに対応して、
各アナログスイッチＡＳＷ₀〜ＡＳＷ₇から階調用電圧Ｖ
₀〜Ｖ₇が出力され、または遮断される。

【０００５】このデータ駆動回路に於いて、例えば、画
像データの値が「３」の場合は、アナログスイッチＡＳ
Ｗ₃が導通状態となり、階調電圧Ｖ₃が出力となる。この
場合、階調電圧Ｖ₃はアナログスイッチＡＳＷ₃を介して
データラインを駆動する。ここで、階調用電源回路Ｐ
は、駆動回路を構成するＬＳＩ（大規模集積回路）とは
別に構成され、各データライン毎の駆動回路に入力され
る。何故なら、実際の駆動回路において、図１２の回路
が表示パネルのデータラインの数だけ存在していて、例
えば、ＶＧＡ形の液晶表示装置の場合、データラインの
数は1920本に達する。ここで、階調用電源回路Ｐは、全
てのデータラインを同時に駆動する場合がある。その場
合、全データラインを同時に駆動するに必要な電流を十
分に供給できる階調用電源回路Ｐを、駆動回路の内部に
薄膜技術によって高集積度で製作することは困難であ
る。

【０００６】また、上記従来技術のデータ駆動回路は、
構成が複雑且つ大型になるという課題を有している。こ
れは、デジタル画像信号が４ビットの場合、階調用電圧
として１６種が必要であり、画像信号が６ビット、８ビ
ットと増大するに従い、階調用電圧として６４種、２５
６種と、その種類が増大するからである。言い替える
と、階調数と同数の階調用電圧が必要である。このた
め、このような多数の階調用電圧を作成する電源回路の
構成が複雑且つ大型になり、また、該電源回路と前記ア
ナログスイッチとの接続配線も複雑になる。

【０００７】このため、前記従来技術のデータ駆動回路
は、画像信号が３ビットあるいは４ビットの場合に用い
られるのが限度であるのが実際であり、画像信号を多ビ
ット化した場合に、階調表示を行う駆動回路を構成する
ことが困難であるという課題を有している。

【０００８】図１３に外部階調用電圧Ｖ０、Ｖ７の波形
例を共通電極駆動信号Ｖｃｏｍの波形と同時に示す。図
１４に前記外部階調用電圧Ｖ０、Ｖ７の波形例と共通電
極駆動信号Ｖｃｏｍの波形例とを分離して示す。なお、
図１３及び図１４は、１水平線横線毎に電圧の極性を反
転するライン反転の場合の波形であり、以下この場合に
ついて説明する。このように、外部階調用電圧Ｖ０は、
共通電極駆動信号Ｖｃｏｍと極性が反対で、同一時点で
交互に反転する矩形波であり、画像データが「０」の場
合は、階調電圧Ｖ０と共通電極駆動信号Ｖｃｏｍとの間
の電圧で絵素毎の液晶層などの容量が充電される。ま
た、外部階調用電圧Ｖ７は、共通電極駆動信号Ｖｃｏｍ
と極性が同一で、同一時点で交互に反転する矩形波であ
り、画像データが「７」の場合は、階調電圧Ｖ７と共通
電極駆動信号Ｖｃｏｍとの間の電圧で絵素毎の液晶層な
どの容量が充電される。

【０００９】ところで、このような階調用電源回路Ｐや
共通電極駆動回路として、図１５に示されるような電源
回路が用いられていた。以下、この電源回路が階調用電
源回路Ｐである場合を説明する。この電源回路は、演算
増幅器ＯＰ１を有しており、演算増幅器ＯＰ１の反転入
力端子に、制御信号ＰＯＬが抵抗Ｒ１を介して入力され
る。演算増幅器ＯＰ１の非反転入力端子に、高電位Ｖ_H
と低電位Ｖ_Lとの間に直列に接続された抵抗Ｒ２、Ｒ３
の間に於ける電位が接続される。演算増幅器ＯＰ１の出
力端は、トランジスタＱ１、Ｑ２の各ベースに共通に接
続される。

【００１０】トランジスタＱ１のコレクタは、高電位Ｖ
_Hに接続され、エミッタは、相互に直列に接続された抵
抗Ｒ４、Ｒ５を介して、トランジスタＱ２のエミッタに
接続される。トランジスタＱ２のコレクタは低電位Ｖ_L
に接続される。前記抵抗Ｒ４、Ｒ５の間に出力ラインが
接続され、前記階調用電圧Ｖｉ（ｉ＝０〜７）が前記ア
ナログスイッチＳＷｉに出力される。前記階調用電圧Ｖ
ｉは、演算増幅器ＯＰ１の反転入力端子に負帰還入力さ
れる。

【００１１】図１５に示される電源回路が、前記共通電
極駆動回路として用いられる場合と階調用電源回路Ｐと
して用いられる場合とに於て、前記電源回路の構成に関
して本質的相違はない。前記電源回路が、共通電極駆動
回路として用いられる場合、電源回路からの出力は、一
定電位あるいは極性が反転する電圧である。電源回路が
階調用電源回路Ｐとして用いられる場合、階調用電源回
路Ｐから出力される階調用電圧Ｖｉは、それぞれ表示デ
ータに対応した振幅となる。また、前記電源回路が共通
電極回路に用いられる場合と比較し、階調用電源回路Ｐ
に用いられる場合、電源回路から出力される階調用電圧
Ｖｉの制御信号ＰＯＬに対する位相が、同相の場合と逆
相の場合がある事が異なる。

【００１２】

【発明が解決しようとする課題】前述したように、図１
５の電源回路Ｐが階調用電源に用いられる場合も共通電
極駆動用電源に用いられる場合も、その問題点の本質は
同様であるため、以下で階調用電源回路の場合に関し
て、その問題点を説明する。

【００１３】表示パネルのデータラインは、共通電極駆
動用電源及び階調用電源がその出力の極性を反転する毎
に正電位及び負電位の間で充放電される。図１６にデー
タラインを負荷として見た場合の等価回路を示す。この
等価回路において、データラインの等価抵抗Ｒｓ及びデ
ータラインの等価容量Ｃｓとが直列に接続された電気的
構成となる。実際の液晶表示装置に於いて、このような
データラインが、例えばＶＧＡ仕様の表示パネルにおい
て、６４０×３＝１９２０本形成されており、階調用電
圧源は最大の場合、図１６の回路の１９２０倍の負荷を
駆動する必要が生じる。以下に、階調用電源の正極性と
負極性との極性反転の際に流れる尖頭電流を考える。

【００１４】データラインの等価抵抗Ｒｓが５０ＫΩで
あるとして、共通電極から見た正極性及び負極性の最大
電位差が１０Ｖであるとすれば、最大尖頭電流は、

【００１５】

【数１】１０／５０ＫΩ×１９２０＝３８４ｍＡとなる。従来、階調用電源は、この最大電流容量を基本
的に充足可能な能力を備える必要があるため、例えば図
１５の回路において、演算増幅器ＯＰ１はできるだけス
ルーレートが大きく且つ電流容量が大きなものを使用
し、更にその後段にトランジスタの相補回路による電流
増幅器を構成し、このような要求を満たすように電源回
路を構成している。

【００１６】この従来技術は、価格上昇（ｃｏｓｔｕ
ｐ）を招く。更にトランジスタＱ１、Ｑ２による電流増
幅器が、該電源回路Ｐから出力される電源電流を常に増
幅するので、消費電流の増加をもたらしている。この消
費電流の増加は、表示パネルの駆動に不必要な電流の増
加である。

【００１７】図１７に、図１５の電源回路Ｐと同様の効
果を得る事のできる電源回路Ｐ１の構成を示す。電源回
路Ｐ１は、２つの異なった電源電圧をそれぞれ出力する
直流電源１、２を備え、各直流電源１、２にそれぞれ接
続されている各電源ライン３、４に、コンデンサＣ１、
Ｃ２がそれぞれ並列に接続されている。各コンデンサＣ
１、Ｃ２の電源ライン３、４と反対側の端子は、基準電
位Ｖｙに接続されている。各電源ライン３、４は、切り
替えスイッチＳＷの各入力端子に接続され、切り替えス
イッチＳＷの出力端子は電源ライン５に接続され、前記
階調用電圧Ｖｉが出力される。

【００１８】この従来技術の電源回路Ｐ１は、前記直流
電源１、２からの直流電圧を、切り替えスイッチＳＷに
よって交互に選択して出力する。電源回路Ｐ１は、これ
によって矩形波状の階調用電圧Ｖｉを出力することがで
きる。また、コンデンサＣ１、Ｃ２は、各直流電源１、
２から直流電圧が出力されている期間中における該直流
電圧の安定を図るために設けられている。

【００１９】ここで、前記図１５に示す電源回路Ｐに於
いて、大きな電流値の尖頭電流が流れるという問題点
は、図１７に示した電源回路Ｐ１に於いても同様に発生
する。ただ、図１７の構成の電源回路Ｐ１において、コ
ンデンサＣ１、Ｃ２が該尖頭電流の一部を吸収し、ある
いは尖頭電流を補償して出力電流を平滑化するように電
流を供給する作用を実現している。従って、直流電源
１、２の前記尖頭電流を解消する特性は、図１５に示し
た電源回路Ｐの該特性よりも低くてもよい。しかし、前
記コンデンサＣ１、Ｃ２の容量を、尖頭電流を負担する
目的で大きくして行くと、大容量のコンデンサＣ１、Ｃ
２に充電された電荷は、直流電源１、２に還流してしま
い、該尖頭電流に対する補償効果を大きく取る事はでき
ない。更に、本来不必要な電力消費の増大をもたらす。

【００２０】本発明はかかる問題点を解決するために行
われたものであり、その第１の目的は、構成が簡略化、
小型化され、かつ低消費電力化を図ることができる電源
回路を提供することである。本発明の第２の目的は、電
源電圧のレベル切り替え時における尖頭電流の全てを蓄
電手段から供給することができるようにし、そのことに
よって電源の電流容量を格段に低減することができる電
源回路を提供することである。

【００２１】

【課題を解決するための手段】本発明の電源回路は、第
１レベルと第２レベルとの間で振動する交流電圧を負荷
に接続された電源ラインに出力する第１電源と、該第１
レベル近傍のレベルを有する電圧を出力する第２電源
と、蓄電手段と、該蓄電手段の一方端を該電源ライン又
は該第２電源に択一的に接続するスイッチ手段と、を有
し、該蓄電手段の該一方端は、該第１電源から出力され
る該交流電圧が該第１レベルであるときには該電源ライ
ンに接続され、該第１電源から出力される該交流電圧が
該第２レベルであるときには該第２電源に接続され、そ
のことによって、前記目的を達成することができる。

【００２２】

【００２３】

【００２４】本発明の電源回路は、第１レベルと第２レ
ベルのと間で振動する交流電圧を電源ラインに出力する
第１電源と、該第１レベル近傍のレベルを有する電圧を
出力する第２電源と、該第２レベル近傍のレベルを有す
る電圧を出力する第３電源と、第１蓄電手段と、第２蓄
電手段と、該第１蓄電手段の一方端を該電源ライン又は
該第２電源に択一的に接続する第１スイッチ手段と、該
第２蓄電手段の一方端を該電源ライン又は該第３電源に
択一的に接続する第２スイッチ手段と、を有し、該第１
蓄電手段の該一方端は、該第１電源から出力される該交
流電圧が該第１レベルであるときには該電源ラインに接
続され、該第１電源から出力される該交流電圧が該第２
レベルであるときには該第２電源に接続され、該第２蓄
電手段の該一方端は、該第１電源から出力される該交流
電圧が該第２レベルであるときには該電源ラインに接続
され、該第１電源から出力される該交流電圧が該第１レ
ベルであるときには該第３電源に接続され、そのことに
よって、前記目的を達成することができる。

【００２５】本発明に於て、前記第１電源は、相互に異
なる複数のレベルの直流電圧をそれぞれ出力する複数の
直流電源と、各直流電源の出力端子にそれぞれ接続され
る複数の蓄電手段と、該複数の蓄電手段と前記電源ライ
ンとの間にそれぞれ接続されている複数のスイッチとを
備える場合がある。

【００２６】

【００２７】本発明に於て、前記第２電源及び第３電源
として、直流電源が用いられる場合がある。

【００２８】

【作用】本発明の電源回路は、第１電源および第２電源
を有する。第１電源は、第１レベル及び第２レベルの間
で振動する交流電圧を負荷に対して出力する。第２電源
は、第１レベル近傍のレベルを有する電圧を出力する。
電源回路は、スイッチ手段によって電源ライン又は第２
電源に択一的に接続される蓄電手段を有する。スイッチ
手段は、第１電源から出力される交流電圧が第１レベル
であるときには蓄電手段の一方端を電源ラインに接続
し、第１電源から出力される交流電圧が第２レベルであ
るときには蓄電手段の一方端を第２電源に接続する。蓄
電手段の他端は接地されていても、他の電源に接続され
ていてもよい。

【００２９】従って、第１電源から電源ラインに出力さ
れる交流電圧が第２レベルである期間において、蓄電手
段は、第１レベル近傍のレベルを有する電圧を出力する
第２電源に接続され、充電または放電される。充電また
は放電された蓄電手段は、第１電源の交流電圧のレベル
が第２レベルから第１レベルに反転した際には、電源ラ
インに接続され、この反転に伴う充放電電荷の一部を供
給する。これにより、前記充放電電荷の全てを第１電源
から供給するために、第１電源として電流容量の大きい
電源が必要とされる事態が解消され、電流容量が小さ
く、構成が簡略でかつ小型の電源を採用することができ
る。従って、電流容量が小さく、低消費電流であって、
構成が簡略でかつ小型の電源回路を実現することができ
る。

【００３０】また、本発明の電源回路は、第１電源、第
２電源および第３電源を備える。第１電源は、第１レベ
ル及び第２レベルの間で振動する交流電圧を電源ライン
に出力する。第２電源は、第１レベル近傍のレベルを有
する電圧を出力する。第３電源は、該第２レベル近傍の
レベルを有する電圧を出力する。電源回路は、第１スイ
ッチ手段によって電源ライン又は第２電源に択一的に接
続される第１蓄電手段と、第２スイッチ手段によって電
源ライン又は第３電源に択一的に接続される第２蓄電手
段を有する。第１スイッチ手段は、第１電源から出力さ
れる交流電圧が第１レベルであるときには第１蓄電手段
の一方端を電源ラインに接続し、第１電源から出力され
る交流電圧が第２レベルであるときには第１蓄電手段の
一方端を第２電源に接続する。また、第２スイッチ手段
は、第１電源から出力される交流電圧が第２レベルであ
るときには第２蓄電手段の一方端を電源ラインに接続
し、第１電源から出力される交流電圧が第１レベルであ
るときには第２蓄電手段の一方端を第３電源に接続す
る。

【００３１】また、第２スイッチ手段は、第１電源から
出力される交流電圧が第２レベルであるときには第２蓄
電手段の一方端を電源ラインに接続し、第１電源から出
力される交流電圧が第１レベルであるときには第２蓄電
手段の一方端を第３電源に接続する。

【００３２】従って、第１電源から電源ラインに出力さ
れる交流電圧が第２レベルである期間において、第１蓄
電手段は、第１レベル近傍のレベルを有する電圧を出力
する第２電源に接続され、充電または放電される。充電
または放電された第１蓄電手段は、第１電源の交流電圧
のレベルが第２レベルから第１レベルに反転した際に
は、電源ラインに接続され、この反転に伴う充放電電荷
の一部を電源ラインに供給する。また、第１電源から電
源ラインに出力される交流電圧が第１レベルである期間
において、第２蓄電手段は、第２レベル近傍のレベルを
有する電圧を出力する第３電源に接続され、充電または
放電される。充電または放電された第２蓄電手段は、第
１電源の交流電圧のレベルが第１レベルから第２レベル
に反転した際には、電源ラインに接続され、この反転に
伴う充放電電荷の一部を供給する。上述したように、第
１および第２蓄電手段と電源ライン及び各電源との接続
を制御する事によって、第１レベルと第２レベルとの間
のレベル切り替え時における負荷の突発的充放電電流の
全て乃至はその大部分を第１および第２蓄電手段から供
給する。これにより、前記充放電電荷の全てを第１電源
から供給するために、第１電源として電流容量の大きい
電源が必要とされる事態が解消され、電流容量が小さ
く、構成が簡略でかつ小型の電源を採用することができ
る。従って、電流容量が小さく、低消費電流であって、
構成が簡略でかつ小型の電源回路を実現することができ
る。

【００３３】

【実施例】以下に本発明の実施例について説明する。本
実施例に於て、マトリクス型の液晶表示装置を表示装置
の例にとって説明を行うが、本発明は他の種類の表示装
置にも適用可能である。

【００３４】図１は本発明の一実施例に従うデータ駆動
回路１３に備えられる本発明の一実施例の電源回路１１
の回路図であり、図２は前記データ駆動回路１３が用い
られるアクティブマトリクス液晶表示装置（以下、表示
装置）１２のブロック図であり、図３は前記データ駆動
回路１３のブロック図である。本実施例は、図１に示さ
れる電源回路１１の構成に特徴を有している。

【００３５】本実施例の電源回路１１は、一例として、
平面型表示装置、中でも液晶表示装置のデータ駆動回路
の階調表示のための電源回路又は共通電極駆動用の電源
回路に用いられる。この電源回路１１は、後述するよう
に電圧源とコンデンサなどの蓄電手段とを備えている。
この蓄電手段の電圧源への接続・切断はスイッチ手段に
よって制御され、蓄電手段が電圧源から切断されている
時限においては、ある電位をもった別の回路に接続され
る。その事により、該電圧源の出力がレベルの切り替え
を行う際の負荷との間の充放電電荷の一部を該蓄電手段
から供給することを機能的特徴としている。

【００３６】図２に示すように、表示装置１２の表示部
１５は、Ｍ行Ｎ列に配列されたＭｘＮ個の絵素Ｐ(j,i)
（j=1,2,・・・,M;i=1,2,・・・,N）及び該絵素Ｐ(j,i)にそれ
ぞれ接続されたスイッチング素子Ｔ(j,i)（j=1,2,・・・,
M;i=1,2,・・・,N）を有する。データ駆動回路１３及び走
査回路１４を含んで、表示部１５を駆動するための駆動
回路１６が構成される。表示部１５に於けるＮ本のデー
タラインＯi（i=1,2,・・・,N）は、それぞれ、該データ駆
動回路１３の出力端子Ｓ(i)（i=1,2,・・・,N）と該スイッ
チング素子Ｔ(j,i)とを個別に接続している。表示部１
５に於けるＭ本の走査ラインＬj（j=1,2,・・・,M）は、走
査回路１４の出力端子Ｇ(j)（j=1,2,・・・,M）と該スイッ
チング素子Ｔ(j,i)とをそれぞれ接続している。

【００３７】スイッチング素子Ｔ(j,i)として、薄膜ト
ランジスタ（ＴＦＴ；thin film transistor）を使用す
ることができる。他のスイッチング素子を使用してもよ
い。以下では、スイッチング素子は薄膜トランジスタで
あるとして説明するので、上記の走査ラインＬjをゲー
トラインＬjと称し、走査回路１４をゲート駆動回路１
４と称する。

【００３８】該ゲート駆動回路１４の出力端子Ｇ(j)か
らゲートラインＬjに、順次、特定の期間において、そ
の電圧レベルがハイレベルである電圧が出力される。以
下、該特定の期間を１水平走査期間jＨ（j=1,2,・・・,M、
総称する場合は、符号Ｈで示す）という。また、変数j=
1,2,・・・,Mに亘り、１水平期間jＨの長さをすべて加算し
た期間を１垂直走査期間と呼ぶ。

【００３９】該出力端子Ｇ(j)からゲートラインＬjに出
力されるゲート信号の電圧レベルがハイレベルであると
き、該スイッチング素子Ｔ(j,i)はオン状態となる。該
スイッチング素子Ｔ(j,i)がオン状態のとき、該絵素Ｐ
(j,i)はデータ駆動回路３の出力端子Ｓ(i)からデータラ
インＯiに出力される電圧に応じて充電される。該充電
された電圧の電圧レベルは、該１垂直期間中、一定の電
圧レベルに保たれ、該電圧レベルの電圧が該絵素Ｐ(j,
i)に印加される。

【００４０】図３は、前記データ駆動回路１３の内部構
成を示すブロック図である。以下、画像データが３ビッ
ト（Ｄ₀，Ｄ₁，Ｄ₂）で構成されている場合を例示す
る。即ち、画像信号データは、０〜７の８種類の値を有
しており、各絵素に与えられる信号電圧は、本実施例の
電源回路１１から入力される外部階調用電圧Ｖ₀，Ｖ₂，
Ｖ₅，Ｖ₇の４レベル、及び前記各外部階調用電圧Ｖ₀，
Ｖ₂，Ｖ₅，Ｖ₇の内のいずれか一対の外部階調用電圧か
ら作成される該一対の外部階調用電圧の間の１つのレベ
ルまたは複数のレベルの階調電圧のいずれかとなる。

【００４１】このデータ駆動回路１３は、画像データの
各ビット（Ｄ₀，Ｄ₁，Ｄ₂）毎に設けられ、サンプリン
グ動作用に用いられる第１段目のＤ型フリップフロップ
Ｍ_SM _Pと、ホールド動作用に用いられる第２段目のＤ型
フリップフロップＭ_Hと、選択制御回路ＳＣＯＬと、電
源１１と、前記４種の外部電源電圧Ｖ₀〜Ｖ₇とデータラ
インＯｉとの間に各々設けられたアナログスイッチＡＳ
Ｗ₀、ＡＳＷ₂、ＡＳＷ₅、ＡＳＷ₇とを含んで構成され
る。アナログスイッチＡＳＷ₀〜ＡＳＷ₇に於いて、４種
類の前記外部階調用電圧Ｖ₀，…，Ｖ₇と、前記選択制御
回路ＳＣＯＬからの制御信号Ｓ₀，Ｓ₂，Ｓ₅，Ｓ₇とが入
力される。また、選択制御回路ＳＣＯＬには、予め定め
るデューティー比を有する信号t₃が与えられている。

【００４２】図３に示すデータ駆動回路１３に於て、８
階調の階調表示を実現するために、外部から供給が必要
な外部階調用電圧数は、図１２に示した従来技術のデー
タ駆動回路に於ける場合の半分の４つに削減されてい
る。本データ駆動回路１３においては、階調電圧Ｖ１、
Ｖ３、Ｖ４、Ｖ６に対応する出力は、振動電圧駆動法に
よって作成される。

【００４３】画像信号データの値が「１、２、５、７」
のいずれかの時に、前記外部から入力される外部階調用
電圧Ｖ₀，…，Ｖ₇のいずれか一つが、データラインＯn
に出力される。画像信号データの値が「１、２、５、
７」以外の時には、前記外部階調用電圧Ｖ₀，…，Ｖ₇の
いずれか一対の階調用電圧、及び前記デュティー信号ｔ
３に基づいて適切な振動周波数及びデュティーの振動信
号が作成される。この振動信号の振動周波数及びデュテ
ィーに基づいて、前記一対の階調用電圧の間を振動する
振動電圧がデータラインＯnに出力される。この振動電
圧を時間的に平均化すると、前記外部階調用電圧Ｖ₀，
…，Ｖ₇の間の階調用電圧Ｖ₁、Ｖ₃、Ｖ₄、Ｖ₆と等しい
電圧が得られる。このようにして、４レベルの外部階調
用電圧Ｖ₀，…，Ｖ₇から、８階調の表示レベルを実現す
ることができる。

【００４４】前記データ駆動回路１３に備えられる本実
施例の電源回路１１の構成は、図１に示される。電源回
路１１は、電源１７を備える。電源１７には、前記水平
走査期間Ｈ毎にハイレベルとローレベルとが切り替わる
制御信号ＰＯＬが入力される。該電源１７は、矩形波又
はそれに準じた交流波形の電源電圧を出力し、例えば図
１５に示す電源回路Ｐと同様な構成であってもよい。電
源１７には、電源ライン１８が接続され、電源ライン１
８は、図１に示すアナログスイッチＡＳＷ０、ＡＳＷ
２、ＡＳＷ５、ＡＳＷ７を介して、前記データラインＯ
ｉ、各スイッチング素子Ｔ(j,i)、及び各絵素Ｐ(j,i)な
どからなる負荷１９に接続される。

【００４５】該電源ライン１８に、スイッチＳＷ１を介
してコンデンサＣ１の端子２０ａが接続され、コンデン
サＣ１の他の端子２０ｂは、予め定める電位Ｖｙを出力
する電源２５に接続される。また、該電源ライン１８
に、スイッチＳＷ２を介してコンデンサＣ２の端子２１
ａが接続され、コンデンサＣ２の他の端子２１ｂは、前
記電源２５に接続される。コンデンサＣ１の端子２０ａ
は、スイッチＳＷ３を介して、予め定める電位Ｖｙ１を
出力する電源２６に接続され、コンデンサＣ２の端子２
１ａは、スイッチＳＷ４を介して、予め定める電位Ｖｙ
２を出力する電源２７に接続される。

【００４６】前記制御信号ＰＯＬは、データ駆動回路１
３に備えられるか、或は前記駆動回路１６の外部に備え
られる制御回路２３によって作成され、前記電源１７に
入力されると共に、スイッチＳＷ１、ＳＷ４のオン状態
（導通状態）及びオフ状態（遮断状態）を切り替える制
御信号としてスイッチＳＷ１、ＳＷ４に入力される。前
記制御信号ＰＯＬは、反転回路２２によって極性が反転
され、反転制御信号／ＰＯＬ（以下、記号「／」を、信
号の反転を意味する記号とする）が、スイッチＳＷ２、
ＳＷ３の前記オン状態及びオフ状態を切り替える制御信
号として、該スイッチＳＷ２、ＳＷ３に入力される。各
スイッチＳＷ１〜ＳＷ４は、制御信号ＰＯＬ或は反転制
御信号／ＰＯＬがハイレベルの場合にオン状態になり、
ローレベルの場合にオフ状態となる。この制御信号ＰＯ
Ｌ或は反転制御信号／ＰＯＬのレベルと各スイッチＳＷ
１〜ＳＷ４のオン／オフ状態との関係は、前記の逆であ
ってもよい。

【００４７】各スイッチＳＷ１、ＳＷ２は、前述したよ
うに水平走査期間Ｈ毎に極性が反転する制御信号ＰＯＬ
のハイレベル或はローレベルの期間に於て、それぞれオ
ン状態となり、コンデンサＣ１、Ｃ２が前記各期間に於
てそれぞれ電源ライン１８に接続される。コンデンサＣ
１、Ｃ２がスイッチＳＷ１、ＳＷ２によって、それぞれ
電源１７からの電源ライン１８から遮断されている期間
において、各コンデンサＣ１、Ｃ２は、それぞれスイッ
チＳＷ３、ＳＷ４によって他の電源２６、２７にそれぞ
れ接続される。

【００４８】尚、本実施例に於て、前記電源１７がどの
ような構成によるものであるかをを問わず、電源回路１
１から負荷１９への電流における前記尖頭電流特性を小
さく設計する事を可能とする効果を実現する。以後の説
明に於て、前記電源１７が図１５で示される電源回路Ｐ
と同様な構成を有する場合を想定して説明する。

【００４９】図４は、図１に示される電源回路１１の動
作を説明するタイミング図である。ここで、制御信号Ｐ
ＯＬがハイレベルの場合、図２に示す絵素Ｐが正極性に
充電される時限であり、ローレベルの場合は絵素Ｐが負
極性に充電される時限である。又、電源１７は、制御信
号ＰＯＬの信号のレベルに対応して出力電圧の正極性及
び負極性の切り替えを行う。

【００５０】図４において、制御信号ＰＯＬがローレベ
ルの時、電源１７の出力電圧が負になると共に、スイッ
チＳＷ２、ＳＷ３がオンとなり、スイッチＳＷ１、ＳＷ
４がオフとなる。これにより、コンデンサＣ１は、電源
１７の正の時限における電源１７からの出力電圧の電位
に近い電位に定められる電位Ｖｙ１に充電される。コン
デンサＣ２は、電源ライン１８に接続される。

【００５１】次に、制御信号ＰＯＬがハイレベルとなり
電源１７の出力電圧が正になると共にスイッチＳＷ１、
ＳＷ４がオン、スイッチＳＷ２、ＳＷ３がオフとなる。
スイッチＳＷ１がオンとなることにより、コンデンサＣ
１は電源ライン１８に接続され、電源１７からの出力電
位で充電される。ここで、コンデンサＣ１は、前記電位
Ｖｙ１で充電されているので、図１６に示したデータラ
インＯｉなどを含む負荷１９との間で、電荷を放出又は
吸収する回路を電源１７と共に構成する。従って、負荷
１９の充電電流又は放電電流が急速に変動した場合、そ
の変動分の電流は、電源１７とコンデンサＣ１とによっ
て供給される。このとき、コンデンサＣ２は、電源１７
の負の時限における電源１７からの出力電圧の電位に近
い電位に定められる電位Ｖｙ２に充電される。

【００５２】また、制御信号ＰＯＬが再度、ローレベル
になると、電源１７の出力電圧が負になると共に、スイ
ッチＳＷ２、ＳＷ３がオンとなり、スイッチＳＷ１、Ｓ
Ｗ４がオフとなる。これにより、コンデンサＣ１は、電
源１７の正の時限における電源１７からの出力電圧の電
位に近い電位に定められる電位Ｖｙ１に充電される。コ
ンデンサＣ２は、電源ライン１８に接続される。このと
き、コンデンサＣ２も、負荷１９との間で電荷を放出ま
たは吸収する回路を電源１７と共に構成する。従って、
例として、コンデンサＣ１が電源１７から遮断されてい
る期間において、コンデンサＣ１は、該期間に於て電源
１７から出力されている電圧のレベルに近い電位Ｖｙ１
によって充電される。このことによって、該電源１７か
らの電源電圧が第１レベルと第２レベルとの間でレベル
の反転を行う際の充放電電荷の一部が、該コンデンサＣ
１から供給される。これにより、前記充放電電荷の全て
が電源１７から供給される場合に、電源１７として電流
容量の大きい種類を選択しなければならない事態が解消
され、電流容量が小さく、構成が簡略でかつ小型の電源
１７を採用することができる。従って、電流容量が小さ
く、低消費電流であって、構成が簡略でかつ小型の電源
回路１１を実現することができる。

【００５３】図５に本発明の第２実施例の電源回路１１
ａの回路図を示す。本実施例は、前記第１実施例に類似
し、対応する部分には同一の参照符号を付す。本実施例
に於て、電源１７と各コンデンサＣ１、Ｃ２との間に配
置されている前記第１実施例に於ける各スイッチとし
て、ＦＥＴ（電界効果トランジスタ、以下、トランジス
タ）Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を用いている。前
記制御信号ＰＯＬと反転制御信号／ＰＯＬとは、レベル
変換回路２４によって、例としてＴＴＬ（トランジスタ
トランジスタ回路）レベルから、ＦＥＴの制御に適した
レベルに、信号レベルが変換される。

【００５４】また、各トランジスタＴｒ１、Ｔｒ２と電
源ライン１８との間に、それぞれ直列に抵抗ｒ１、ｒ２
を配置している。この抵抗ｒ１、ｒ２は、電流制限抵抗
として配置されている。その理由は、コンデンサＣ１、
Ｃ２から流出（流入）する電流に、前記抵抗ｒ１、ｒ２
によって制限を加えて、過大な電荷の突発的流出を防止
するためである。その事により、前記過大電流によって
トランジスタＴｒ１、Ｔｒ２の損傷、データラインＯｉ
などの負荷１９の損傷などが発生する事態が防止されて
いる。また、コンデンサＣ１、Ｃ２に関して、前記過大
電流が発生した場合に、過大電流の電荷が電源１７に吸
収されて無駄な消費を防ぐ事も目的としている。なお、
前記抵抗ｒ１、ｒ２は、使用されるＦＥＴ又はその他の
スイッチ素子の特性によって、不要となる場合がある。
前記レベル変換回路２４は、使用されるＦＥＴの特性に
よっては不要となる場合がある。

【００５５】以下の説明は、前記第１実施例及び第２実
施例に共通に関連する。前記電源２５、２６、２７から
それぞれ出力される電源電圧の電位Ｖｙ、Ｖｙ１、Ｖｙ
２に関して説明する。前記電位Ｖｙ、Ｖｙ１、Ｖｙ２を
決定する際の基本的な考えとして、前述したように電源
回路２６、２７は、出力される電位Ｖｙ１、Ｖｙ２が、
電源１７からの出力がそれぞれ正の極性の時限、及び負
の極性の時限における電位にそれぞれなるべく近い安定
した電位であるような電源回路が望ましい。更に、電源
２５から出力される電位Ｖｙは、両者の電位Ｖｙ１、Ｖ
ｙ２の中間の電位であることが望ましい。

【００５６】実際に応用された電源回路において、前記
各電位Ｖｙ、Ｖｙ１、Ｖｙ２の電位は、必ずしも前記望
ましい例の電位に限定される必要はない。電源１７から
の電源電圧の正極／負極の切り替わり時に於ける負荷１
９と電源１７との充放電電流の一部を、前述したような
動作によって負担することができるような組み合せであ
れば、前記各電位Ｖｙ、Ｖｙ１、Ｖｙ２として、実際上
は大幅な自由度が許される。従って、本発明の実現の目
的のためのみに、本実施例の電源回路１１、１１ａを含
む表示装置１２に於て、新たに電源２５、２６、２７を
設けて、新たな電位Ｖｙ、Ｖｙ１、Ｖｙ２を定める必要
性は原則としてない。

【００５７】図６に、本発明の第３実施例の電源回路１
１ｂの回路図を示す。前記第２実施例に於て、電源２５
からの出力の電位Ｖｙを２種用意すれば、設計の自由度
は更に広がる。本実施例に於て、電位Ｖｙとして、電位
Ｖｙａ及び電位Ｖｙｂを用いる。図６の電源回路１１ｂ
は、例として、それぞれ電位Ｖｙａ＝０Ｖ、電位Ｖｙｂ
＝Ｖｄｄ（＋５Ｖ）とした場合の回路図である。

【００５８】本実施例に於て、制御信号ＰＯＬがローレ
ベルの時、電源１７の出力電圧が負になると共に、スイ
ッチＳＷ２、ＳＷ３がオンとなり、スイッチＳＷ１、Ｓ
Ｗ４がオフとなる。これにより、コンデンサＣ１は、電
源１７の正の時限における電源１７からの出力電圧の電
位に近い電位に定められる電圧Ｖｙ１と接地電位との電
位差で充電される。コンデンサＣ２は、電源ライン１８
に接続される。

【００５９】次に、制御信号ＰＯＬがハイレベルとなり
電源１７の出力電圧が正になると共にスイッチＳＷ１、
ＳＷ４がオン、スイッチＳＷ２、ＳＷ３がオフとなる。
スイッチＳＷ１がオンとなることにより、コンデンサＣ
１は電源ライン１８に接続され、電源１７からの出力電
位で充電される。ここで、コンデンサＣ１は、前記電圧
Ｖｙ１と接地電位との電位差で充電されているので、図
１６に示したデータラインＯｉなどを含む負荷１９との
間で、電荷を放出又は吸収する回路を電源１７と共に構
成する。従って、負荷１９の充電電流又は放電電流が急
速に変動した場合、その変動分の電流は、電源１７とコ
ンデンサＣ１とによって供給される。このとき、コンデ
ンサＣ２は、電源１７の負の時限における電源１７から
の出力電圧の電位に近い電位に定められる電位Ｖｙ２と
駆動電位Ｖｄｄとの間の電位差で充電される。

【００６０】また、制御信号ＰＯＬが再度、ローレベル
になると、電源１７の出力電圧が負になると共に、スイ
ッチＳＷ２、ＳＷ３がオンとなり、スイッチＳＷ１、Ｓ
Ｗ４がオフとなる。これにより、コンデンサＣ１は、前
記電位Ｖｙ１と接地電位との電位差で充電される。コン
デンサＣ２は、電源ライン１８に接続される。このと
き、コンデンサＣ２も、負荷１９との間で電荷を放出ま
たは吸収する回路を電源１７と共に構成する。

【００６１】このようにして、図６に示す構成の電源回
路１１ｂを用いても、前記実施例で述べた効果を達成で
きる。更に、電位Ｖｙとして、接地電位と、駆動電圧Ｖ
ｄｄとを用いたので、前記電位Ｖｙとして新規な回路を
用いる必要がなく、電源回路１１ｂの構成が簡略化され
る。

【００６２】図７は、本発明の第４実施例の電源回路１
１ｃの電気的構成を示す回路図である。本実施例は、前
記第３実施例に類似し、対応する部分には同一の参照符
号を付す。本実施例の特徴は、以下の通りである。即
ち、本実施例の電源回路は、２つの直流電源とスイッチ
と該スイッチの出力側に接続された電源ラインに接続さ
れたコンデンサとを備え、該２つの直流電源を該スイッ
チによって交互に切り替える事によって、該電源回路の
出力として交流電圧が作成される。また、コンデンサの
電源ラインへの接続タイミングと、スイッチの切り替え
時限とを適当に制御する。この事によって、前記電源ラ
インに於ける出力電圧の正極性及び負極性の間の切り替
え時における負荷の突発的充放電電流のすべて乃至は大
部分を、該コンデンサから供給する。

【００６３】本実施例の電源回路１１ｃは、２つの直流
電源１７ａ、１７ｂを備える。直流電源１７ａは、予め
定められた電位Ｖ１を出力し、直流電源１７ｂは、予め
定められ、前記電位Ｖ１と異なる電位Ｖ２を出力する。
これらの電位Ｖ１、Ｖ２は、絶対値が等しく、かつ極性
が相互に逆の電位に選ばれてもよい。

【００６４】各直流電源１７ａ、１７ｂからの各電源ラ
イン２８、２９は、各電源ライン２８、２９とそれぞれ
並列なコンデンサＣ１１、Ｃ１２をそれぞれ介して、予
め定める電位Ｖｙを出力する電源３１に接続されてい
る。各電源ライン２８、２９は、スイッチＳＷ１１、Ｓ
Ｗ１２をそれぞれ介して、共通電源ライン３０に接続さ
れる。各スイッチＳＷ１１、ＳＷ１２は、後述する制御
信号ＣＳ１１、ＣＳ１２によって、オン／オフがそれぞ
れ切り替えられる。

【００６５】共通電源ライン３０は、前記負荷１９に接
続される。共通電源ライン３０は、スイッチＳＷ１４及
びコンデンサＣ１３の直列回路を介して、前記電位Ｖｙ
を出力する電源３１に接続される。また、共通電源ライ
ン３０は、スイッチＳＷ１６及びコンデンサＣ１４の直
列回路を介して、前記電源３１に接続される。

【００６６】コンデンサＣ１３のスイッチＳＷ１４との
接続端子は、スイッチＳＷ１３を介して、予め定める電
位Ｖｙ１を出力する電源３２に接続され、コンデンサＣ
１４のスイッチＳＷ１６との接続端子は、スイッチＳＷ
１５を介して、予め定める電位Ｖｙ２を出力する電源３
３に接続されている。各スイッチＳＷ１３、ＳＷ１４、
ＳＷ１５、ＳＷ１６は、制御信号ＣＳ１３、ＣＳ１４、
ＣＳ１５、ＣＳ１６によってオン／オフが制御される。
前記各制御信号ＣＳ１１〜ＣＳ１６は、前記各実施例に
於ける制御信号ＰＯＬと同一の制御信号ＰＯＬに基づい
て、後述するようなハイレベル／ローレベルの切り替え
タイミングを有するように、信号発生回路３４に於て発
生される。

【００６７】図８は、本実施例の電源回路１１ｃの動作
を説明するタイミングチャートである。図８（１）〜同
図（７）に、前記制御信号ＰＯＬと、各制御信号ＣＳ１
１〜ＣＳ１６の相互のタイミング関係を示す。制御信号
ＰＯＬは、図８（１）に示すように、水平走査期間Ｈ毎
にハイレベル期間とローレベル期間とを繰り返す信号で
ある。制御信号ＣＳ１１は、図８（２）に示すように、
制御信号ＰＯＬの時刻ｔ１〜ｔ２のハイレベル期間Ｔ１
に於ける立ち上がりタイミングｔ１から予め定める遅延
期間Ｔ３経過後の時刻ｔ３に立ち上がり、制御信号ＰＯ
Ｌのたち下がりタイミングで同時に立ち下がる信号であ
る。

【００６８】制御信号ＣＳ１２は、図８（３）に示すよ
うに、制御信号ＰＯＬの立ち上がりタイミングｔ１で同
時に立ち下がり、制御信号ＰＯＬの立ち下がりタイミン
グｔ２から予め定める遅延期間Ｔ４経過後の時刻ｔ４に
立ち上がる信号である。制御信号ＣＳ１３は、図８
（４）に示すように、制御信号ＣＳ１１のローレベル期
間に於て、制御信号ＣＳ１２が立ち下がった時刻ｔ１か
ら、次に制御信号ＣＳ１１が立ち上がる時刻ｔ３迄の期
間Ｔ１３のみ立ち下がり、残余の期間は立ち上がってい
る信号である。制御信号ＣＳ１４は、図８（５）に示す
ように、制御信号ＣＳ１３の反転信号であり、制御信号
ＣＳ１３のローレベル期間Ｔ１３と同一の期間をローレ
ベル期間Ｔ１４とする。制御信号ＣＳ１５は、図８
（６）に示すように、制御信号ＣＳ１２のローレベル期
間に於て、制御信号ＣＳ１１が立ち下がった時刻ｔ２か
ら、次に制御信号ＣＳ１２が立ち上がる時刻ｔ４迄の期
間Ｔ１５のみ立ち下がり、残余の期間は立ち上がってい
る信号である。制御信号ＣＳ１６は、図８（７）に示す
ように、制御信号ＣＳ１５の反転信号であり、制御信号
ＣＳ１５のローレベル期間Ｔ１５と同一の期間をハイレ
ベル期間Ｔ１６とする。

【００６９】以下、本実施例の動作の概略を説明する。
制御信号ＣＳ１１がハイレベルのとき、スイッチＳＷ１
１は直流電源Ｖ１側に接続され、共通電源ライン３０に
は正の極性に対応する電源電位Ｖ１が出力されている。
この期間、スイッチＳＷ１５もオンとなっており、コン
デンサＣ１４は原則として直流電源Ｖ２に近い電位に選
ばれている電位Ｖｙ２によって充電される。制御信号Ｐ
ＯＬがローレベルになる時刻ｔ２に於て、直流電源Ｖ１
は共通電源ライン３０から切り離される。時刻ｔ３と同
時に、コンデンサＣ１４は電位Ｖｙ２から切り離され、
共通電源ライン３０に接続される。

【００７０】この時、コンデンサＣ１４は電源電位Ｖ１
に近い値の電位Ｖｙ２に充電されており、且つ直流電源
１７ａ、１７ｂ共に共通電源ライン３０から切り離され
ている。従って、負荷１９とコンデンサＣ１４の間での
み充放電される電荷のやりとりが行われる。この際の期
間Ｔ４の過渡状態が終了してから、スイッチＳＷ１２が
オンとなり、直流電源１７ｂが共通電源ライン３０に接
続され、共通電源ライン３０に電源電位Ｖ２が出力され
る。又、このとき、コンデンサＣ１４は共通電源ライン
３０から切り離されると共に、再度、電源電位Ｖｙ２に
接続されて、次に備えて再充電される。

【００７１】制御信号ＰＯＬがローレベルからハイレベ
ルになる時は、コンデンサＣ１３が、コンデンサＣ１４
に関して上述した動作と類似の動作を行う。

【００７２】従って、負荷１９に接続されている共通電
源ライン１８に接続される直流電源１７ａ、１７ｂが、
直流電源１７ａから直流電源１７ｂに切り替えられるタ
イミング、及び直流電源１７ｂから直流電源１７ａに切
り替えられるタイミングのいずれのタイミングに於いて
も、各直流電源１７ａ、１７ｂのいずれも共通電源ライ
ン１８から遮断される期間Ｔ３、Ｔ４を設けるようにし
た。この期間Ｔ３、Ｔ４に於いて、共通電源ライン１８
には、コンデンサＣ１３、Ｃ１４が接続されている。

【００７３】従って、本実施例に於て、前記各実施例に
於いて説明された各効果と同様な効果を達成できる。本
実施例は、更に、共通電源ライン１８に於いて、負荷１
９に供給される電源電圧の極性の正負の切り替え時に発
生する尖頭電流の全てを、コンデンサＣ１３、Ｃ１４に
より供給する事が可能となった。そのことによって、直
流電源１７ａ、１７ｂが前記尖頭電流を、部分的にでも
負担する必要が解消された。従って、直流電源１７ａ、
１７ｂの電流容量特性を格段に抑制することができる。

【００７４】図９は本発明の第５実施例の電源回路１１
ｄの回路図である。本実施例は、前記各実施例に類似
し、対応する部分には同一の参照符号を付す。本実施例
は、前記第４実施例の電源回路１１ｃに於いて、各スイ
ッチＳＷ１１〜ＳＷ１６としてＦＥＴからなるトランジ
スタＴｒ１１〜Ｔｒ１６を使用している。トランジスタ
Ｔｒ１１、Ｔｒ１２は制御信号ＣＳ１１、ＣＳ１２でオ
ン／オフ制御される。トランジスタＴｒ１４、Ｔｒ１６
は、制御信号ＣＳ１４、ＣＳ１６でオン／オフ制御され
る。トランジスタＴｒ１３、Ｔｒ１５は、制御信号ＣＳ
１４、ＣＳ１６が、それぞれ反転回路３５、３６で反転
された反転制御信号／ＣＳ１４、／ＣＳ１６でオン／オ
フ制御される。

【００７５】図９において、トランジスタＴｒ１３、Ｔ
ｒ１４は、コンデンサＣ１３を介して、また、トランジ
スタＴｒ１５、Ｔｒ１６は、コンデンサＣ１４を介し
て、予め定める電位Ｖｙ３を出力する電源３７に接続さ
れる。また、共通電源ライン３０とトランジスタＴｒ１
４、Ｔｒ１６との間には、抵抗ｒ１、ｒ２がそれぞれ接
続されている。ここで、抵抗ｒ１、ｒ２の抵抗値は相互
に同一でもよい。抵抗ｒ１、ｒ２は、コンデンサＣ１
３、Ｃ１４から負荷１９に流れる突入電流を制限するた
めの抵抗である。使用される前記ＴＦＴなどのスイッチ
素子のオン抵抗の値によって、前記抵抗ｒ１、ｒ２が不
要となる場合がある。

【００７６】このような実施例に於いても、前記各実施
例で説明された効果と同様な効果を達成することができ
る。

【００７７】図１０に本発明の第６実施例の電源回路１
１ｅの回路図を示す。本実施例の電源回路１１ｅに於
て、電位Ｖｙ１として電源回路１１ｅのＧＮＤ（接地電
位）を用い、電位Ｖｙ２として駆動用電圧Ｖｄｄを用い
ている。また、電位Ｖｙ３として、２種の電位Ｖｄｄ、
ＧＮＤを用い、コンデンサＣ１３に電位Ｖｄｄを接続
し、コンデンサＣ１４に電位ＧＮＤを接続している。

【００７８】前記各第４、第５、及び第６実施例に於い
て、電位Ｖｙ１、Ｖｙ２として、共通電源ライン３０に
それぞれ出力される直流電源１７ａ、１７ｂからの正極
性及び負極性の出力電圧に近い電位とする事が基本であ
る。実際には、必ずしもそのような電位Ｖｙ１、Ｖｙ２
の設定に限定するものではない。

【００７９】図１１に本発明の第７実施例の電源回路１
１ｆの回路図を示す。本実施例は、前記各実施例に類似
し、対応する部分には同一の参照符号を付す。本実施例
の電源回路１１ｆの特徴は、前記図１０に示される電源
回路１１ｅに於て、トランジスタＴｒ１３の接地電位Ｇ
ＮＤに接続されている端子を、直流電源１７ｂからの電
源ライン２９に接続するようにしたことであり、電源回
路１１ｅに於けるトランジスタＴｒ１５の駆動電圧Ｖｄ
ｄに接続されている端子を、直流電源１７ａからの電源
ライン２８に接続するようにしたことである。また、コ
ンデンサＣ１３の駆動電圧Ｖｄｄに接続されている端子
を前記電源ライン２８に接続するようにし、コンデンサ
Ｃ１４の接地電位ＧＮＤに接続されている端子を、前記
電源ライン２９に接続するようにしたことである。

【００８０】このような構成の電源回路１１ｆによって
も、前記各実施例で述べた効果と同様な効果を実現する
ことができる。

【００８１】前記第４実施例から第７実施例の電源回路
１１ｃ〜１１ｆによって、以下の効果を実現することが
できる。

【００８２】２つの直流電源１７ａ、１７ｂと２つの
スイッチＳＷ１、ＳＷ２とから構成される回路によっ
て、矩形波等の交流電圧を出力する電源回路において、
該交流電圧の正極性と負極性との切り替え時における負
荷１９との充放電電流の大部分を、コンデンサによって
供給可能とした。その事によって、該矩形波を作成する
ための前記直流電源の尖頭電流に対する電流容量特性
を、大幅に小さくする事ができる。

【００８３】その小さくする度合は、１０分の１以上
である。従って元の直流電源を大きく価格低下させる事
ができる。

【００８４】それにも拘らず、第４実施例から第７実
施例の電源回路１１ｃ〜１１ｆは、その立ち上がり特性
を非常に急峻にする事が可能となる。

【００８５】その結果、前記各電源回路１１ｃ〜１１
ｆを用いる表示装置１２に於ける表示品位の向上に役立
つ。

【００８６】更に、前記各実施例の電源回路１１ｃ〜
１１ｆは、コンデンサＣ１１〜Ｃ１４への電荷供給を、
電源回路１１ｃ〜１１ｆや、表示装置１２に於ける駆動
電圧Ｖｄｄの発生回路及び供給回路あるいは接地回路
を、そのまま使用する事が可能である。これにより、新
たな電源電圧の発生及び供給を行う回路、新たな接地回
路を用いる必要が解消され、回路構成が簡略化される。

【００８７】このような場合、電荷供給に伴う無駄な
電力消費は極小化され、更に元の直流電源自体を駆動す
るための電力消費も小さなものとなる。従って、全体と
して、本来、前記表示部１５を駆動するに直接は不要な
消費電力を大幅に削減する事ができる。

【００８８】第１実施例〜第３実施例に於いて、電源
１７の尖頭電流に関する電流容量特性を格段に抑制する
ことができる。各実施例に於いて、電源１７が演算増幅
器を含んで構成される場合、スルーレートが小さい安価
な演算増幅器を使用することができる。従って、その演
算増幅器の仕様によっては、後段の電流増幅回路を不要
として、全体の構成を簡略化、小型化し、価格を下げ、
且つ無用な電力消費をなくし低消費電力化された電圧源
回路を実現する事ができる。

【００８９】

【発明の効果】以上のように、本発明によって、第１レ
ベルと第２レベルとの間のレベルの切り替え時の充放電
電流の一部を、蓄電手段によって供給することができ
る。従って、電源回路の尖頭電流に対する仕様を大幅に
小さくする事ができる。従って、従来必要としたスルー
レートが大きく大容量の高価な演算増幅器を、スルーレ
ートは低くとも大容量で安価なもので構成する事ができ
る。更に、従来必要としたトランジスタ等による電流増
幅回路も不要にする事ができる。

【００９０】この事で本発明は、１．コストの削減。

【００９１】２．消費電力の削減。

【００９２】３．更に、立ち上がり特性が改善され、第
１電源電圧の第１レベル及び第２レベルの期間中におけ
る電圧が安定化された電圧源を実現可能とする。

【００９３】４．従って、上記の各効果を挙げながら、
更に表示部の表示品位を向上させる。本発明によって、
交流電圧を出力する電源回路において、レベルの切り替
え時における負荷との充放電電流の大部分を、蓄電手段
によって供給可能とした。

【００９４】その事によって、前記交流電圧を作成する
た電源の尖頭電流に対する仕様を大幅に小さくする事が
できる。その小さくする度合は、１０分の１以上であ
り、従って元の直流電源を大きく価格低下させる事がで
きる。

【００９５】それにも拘らず、本発明によって構成され
る電源は、その立ち上がり特性を非常に優秀なものとす
る事が可能となった。その結果、表示品位の向上に役立
つ。更に、本発明は、蓄電手段への電荷供給に関して、
回路全体の駆動電流や接地回路をそのまま使用する事が
可能である。その場合、電荷供給に伴う無駄の電力消費
は極小化される。更に、電源を駆動するための電力消費
も小さなものとなるので、全体として表示手段を駆動す
るには直接には不要な消費電力を大幅に削減する事がで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施例の電源回路１１の回路図で
ある。

【図２】データ駆動回路１３が用いられる表示装置１２
のブロック図である。

【図３】データ駆動回路１３のブロック図である。

【図４】電源回路１１の動作を説明するタイミングチャ
ートである。

【図５】本発明の第２実施例の電源回路１１ａの回路図
である。

【図６】本発明の第３実施例の電源回路１１ｂの回路図
である。

【図７】本発明の第４実施例の電源回路１１ｃの回路図
である。

【図８】本実施例の電源回路１１ｃの動作を説明するタ
イミングチャートである。

【図９】本発明の第５実施例の電源回路１１ｄの回路図
である。

【図１０】本発明の第６実施例の電源回路１１ｅの回路
図である。

【図１１】本発明の第７実施例の電源回路１１ｆの回路
図である。

【図１２】従来技術のデータ駆動回路のブロック図であ
る。

【図１３】外部階調用電圧Ｖ０、Ｖ７の波形例を共通電
極駆動信号Ｖｃｏｍの波形と同時に示す波形図である。

【図１４】外部階調用電圧Ｖ０、Ｖ７の波形例と共通電
極駆動信号Ｖｃｏｍの波形例とを分離して示す波形図で
ある。

【図１５】従来の電源回路の回路図である。

【図１６】負荷として見た場合のデータラインの等価回
路図である。

【図１７】電源回路Ｐと同様の効果を得る事のできる電
源回路Ｐ１の回路図である。

【符号の説明】

１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１
ｆ電源回路１２表示装置１３データ駆動回路１５表示部１６駆動回路１７、３１、３２、３３電源１７ａ、１７ｂ直流電源１８、２８、２９電源ライン１９負荷２３制御回路２４レベル変換回路３０共通電源ライン３４信号発生回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/18 G09G 3/36 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】第１レベルと第２レベルとの間で振動す
る交流電圧を負荷に接続された電源ラインに出力する第
１電源と、該第１レベル近傍のレベルを有する電圧を出力する第２
電源と、蓄電手段と、該蓄電手段の一方端を該電源ライン又は該第２電源に択
一的に接続するスイッチ手段と、を有し、該蓄電手段の該一方端は、該第１電源から出力される該
交流電圧が該第１レベルであるときには該電源ラインに
接続され、該第１電源から出力される該交流電圧が該第
２レベルであるときには該第２電源に接続される、電源回路。
【請求項２】第１レベルと第２レベルのと間で振動す
る交流電圧を電源ラインに出力する第１電源と、該第１レベル近傍のレベルを有する電圧を出力する第２
電源と、該第２レベル近傍のレベルを有する電圧を出力する第３
電源と、第１蓄電手段と、第２蓄電手段と、該第１蓄電手段の一方端を該電源ライン又は該第２電源
に択一的に接続する第１スイッチ手段と、該第２蓄電手段の一方端を該電源ライン又は該第３電源
に択一的に接続する第２スイッチ手段と、を有し、該第１蓄電手段の該一方端は、該第１電源から出力され
る該交流電圧が該第１レベルであるときには該電源ライ
ンに接続され、該第１電源から出力される該交流電圧が
該第２レベルであるときには該第２電源に接続され、該第２蓄電手段の該一方端は、該第１電源から出力され
る該交流電圧が該第２レベルであるときには該電源ライ
ンに接続され、該第１電源から出力される該交流電圧が
該第１レベルであるときには該第３電源に接続される、電源回路。
【請求項３】前記第１電源は、相互に異なる複数のレ
ベルの直流電圧をそれぞれ出力する複数の直流電源と、
各直流電源の出力端子にそれぞれ接続される複数の蓄電
手段と、該複数の蓄電手段と前記電源ラインとの間にそ
れぞれ接続されている複数のスイッチとを備える請求項
１または２に記載の電源回路。
【請求項４】前記第２電源及び第３電源は、直流電源
である請求項３に記載の電源回路。