JP3642343B2 - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路 Download PDFInfo
- Publication number
- JP3642343B2 JP3642343B2 JP32515193A JP32515193A JP3642343B2 JP 3642343 B2 JP3642343 B2 JP 3642343B2 JP 32515193 A JP32515193 A JP 32515193A JP 32515193 A JP32515193 A JP 32515193A JP 3642343 B2 JP3642343 B2 JP 3642343B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、平面型表示装置に関するもので、特にマトリクス型液晶表示装置の共通電極、並びに信号配線を駆動する表示装置の駆動回路に関する。
【０００２】
【従来の技術】
表示装置の内、特にアクティブマトリクス型液晶表示装置で従来の技術を説明する。
【０００３】
図２は、典型的なアクティブマトリクス型液晶表示装置（以下、表示装置）１１０の１例のブロック図である。図２は、以下の従来技術の項目で参照されると共に、後述される実施例の項目に於いても共通に参照される。表示装置１１０は、表示部１０７と、表示部１０７を表示駆動する駆動回路１０８とを含んで構成される。図２に示される表示装置１１０の表示部１０７に於いて、対向配設された２つの基板１００、１０１の間に表示媒体である液晶が封入され、一方の基板１００の液晶側表面には、複数の絵素電極１０３がマトリクス状に配列されている。基板１００上には、この複数の絵素電極１０３を駆動するためのスイッチング素子として、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１０２が各絵素電極１０３毎に配置され、各ＴＦＴ１０２の信号入力部には、相互に平行な複数の信号配線（データ配線）１０４がそれぞれ接続され、各ＴＦＴ１０２の制御信号入力部には、相互に平行で信号配線１０４と交差する方向に延びる複数の走査配線（ゲート配線）１０５が配設されている。
【０００４】
他方の基板１０１の液晶側表面には、図示しない共通電極が、例として基板１０１の前面に亘って、あるいは、絵素電極１０３の行方向に連なるグループ毎に形成されている。この共通電極１０１と前記絵素電極１０３との間で、液晶を誘電体として、表示に寄与する液晶容量が構成される。
【０００５】
前記駆動回路１０８は、前記各信号配線１０４が接続されるソース駆動回路２００、及び前記各走査配線１０５が接続されるゲート駆動回路３００を含んで構成される。ソース駆動回路２００は、信号配線１０４に表示駆動を行う駆動電圧を供給する。以下の説明では、映像信号がデジタル信号形式で与えられるデジタルソース駆動回路として説明する。
【０００６】
図９は、従来技術のデジタルソース駆動回路２００の構成を示すブロック図であり、図１０は、図９のデジタルソース駆動回路２００に於いて、図２の行方向に沿うｉ番目の信号配線１０４を駆動する信号配線駆動回路１０９の構成を示すブロック図である。デジタルソース駆動回路２００の構成及び動作は、本願出願人によって特開平３−１７７８９０として出願されている。尚、以下に於いて、説明の簡単の為、映像信号データが２ビット（Ｄ0，Ｄ1）で構成されている場合を想定する。従来技術のデジタルソース駆動回路２００としては、図９に示すような構成の駆動回路が用いられている。デジタルソース駆動回路２００は、各信号配線１０４毎に設けられている複数の信号配線駆動回路１０９を含んで構成されている。
【０００７】
信号配線駆動回路１０９は、映像信号データの各ビット（Ｄ0，Ｄ1）毎に設けられ、サンプリング動作用に用いられる第１段目のＤ型フリップフロップＭSMP と、ホールド動作用に用いられる第２段目のＤ型フリップフロップＭHと、１個 のデコーダＤＥＣと、各信号配線１０４毎に設けられ、４種の外部電源電圧Ｖ0 〜Ｖ3を前記各信号配線１０４に出力または遮断するそれぞれ複数のアナログス イッチＡＳＷ0〜ＡＳＷ3とを含んで構成される。アナログスイッチＡＳＷ0〜Ａ ＳＷ3に於いて、４種類の階調電圧Ｖ0〜Ｖ3と、前記デコーダＤＥＣからの制御 信号Ｓ0〜Ｓ3とが入力される。尚、デジタル映像信号データのサンプリングは、Ｄフリップフロップ以外にも種々のものを用いることができる。この信号配線駆動回路１０９に於いて、２ビットの映像信号データは０〜３の４種の値を持ち、各値に対応して、図２の階調電圧発生回路４００から供給される階調電圧Ｖ0〜 Ｖ3のいずれか一つが選択されて、信号配線１０４に駆動電圧として出力される 。
【０００８】
このデジタルソース駆動回路２００は以下のように動作する。映像信号データ（Ｄ0，Ｄ1）は、第ｉ番目の信号配線１０４に対応するサンプリングパルスＴSMPiの立ち上がり時点で、サンプリングフリップフロップＭSMPに取り込まれて、 そこで保持される。表示部１０７の１水平走査期間に対応する映像信号データのサンプリングが終了した時点で、出力パルスＯＥがホールドフリップフロップＭHに与えられ、サンプリングフリップフロップＭSMPに保持されていた映像信号データ（Ｄ0，Ｄ1）は、ホールドフリップフロップＭHに取り込まれると共に、デ コーダＤＥＣに出力される。デコーダＤＥＣは、この２ビットの映像信号データ（Ｄ0，Ｄ1）をデコードし、その値（０〜３）に応じて、アナログスイッチＡＳＷ0〜ＡＳＷ3のいずれか１個を導通状態とし、４種の階調電圧Ｖ0〜Ｖ3のいずれかを、対応する信号配線１０４に駆動電圧として出力する。
【０００９】
図１１に階調電圧Ｖ0〜Ｖ3及び、前記共通電極に加えられる共通電極電圧Ｖcomの電圧波形例を示す。尚、階調電圧Ｖ0〜Ｖ3の値は、この順で絵素に印可され る電圧が高くなるものとする。即ち、階調電圧Ｖ0〜Ｖ3は、
【００１０】
【数１】
｜Ｖ0−Ｖcom｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ2−Ｖcom｜＜｜Ｖ3−Ｖcom｜ …(1)
を満足するように選ばれる。変形例として、この関係が逆の場合がある。図１１に示されるように、各階調電圧Ｖ0〜Ｖ3及び共通電極電圧Ｖcomは、１出力期間 ごとに反転する極性反転信号ＰＯＬと同期して電圧レベルがそれぞれ変化している。
【００１１】
図１２に共通電極電圧Ｖcomが印可される共通電極から見た階調電圧Ｖ0〜Ｖ3 を示す。一つの絵素に注目すると、その絵素が走査配線１０５を介したゲート駆動回路３００によって選択されている場合、図１２に示される電位差｜Ｖ0−Ｖcom｜、｜Ｖ1−Ｖcom｜、｜Ｖ2−Ｖcom｜、及び｜Ｖ3−Ｖcom｜のいずれかで、その絵素が充電されることになる。このようように共通電極を交流駆動することにより、絵素電極１０３と共通電極との間に所定の電圧を得るための信号配線１０４に印可する電圧の水平走査期間毎の振幅を小さくでき、デジタルソース駆動回路の動作電圧を下げることができる。
【００１２】
図６の共通電極駆動回路５００の構成例として、本願出願人によって出願番号３−２１１１４９号として出願されている図１３に示す構成が可能である。この共通電極駆動回路５００は、演算増幅ＯＰ１と相補型ＭＯＳ（金属−酸化層−シリコン）構造のバッファ回路ＢＵＦとを備える。演算増幅器ＯＰ１の各入力端子 には一定電圧Ｖｈｉｇｈと極性反転信号ＰＯＬとが入力され、演算増幅器ＯＰ１ の出力はバッファ回路ＢＵＦに接続されている。演算増幅器ＯＰ１はバッファ回路ＢＵＦの出力Ｖｏｕｔをフィードバックすることにより、図１４に示すように
、極性反転信号ＰＯＬの反転増幅動作を行っている。
【００１３】
尚、図１３の回路を、共通電極駆動回路５００として使う場合と図２の階調電圧発生回路４００の各階調電圧を発生する電圧発生回路として使う場合との違いは本質的にはなく、電圧発生回路の場合は、それぞれデータに対応した振幅及び中心電圧になることと、極性反転信号ＰＯＬに対する位相が、同相の場合と逆相の場合がある事だけである。
【００１４】
図２の階調電圧発生回路４００に、例えば図１５に示す構成の回路を用いる。階調電圧発生回路４００は、演算増幅器ＯＰ２の出力を一方向性のトランジスタからなるバッファ回路ＢＵＦに接続し、片方向電流増幅回路として構成する。この時のタイミング図を図１６に示す。
【００１５】
信号配線駆動回路１０９の他の構成例として、本願出願人によって出願番号４−２９３５２８号として出願されている回路が挙げられる。この構成例として、図２のデジタルソース駆動回路２００で各信号配線１０４に駆動信号を印加する信号配線駆動回路１０９として図１７に示す回路を用いる。この信号配線駆動回路１０９は、図１０に示す信号配線駆動回路１０９の構成と類似しており、映像信号データの各ビットＤ0、Ｄ1毎に設けられるサンプリング用のフリップフロップ１、各フリップフロップ１からのデータ信号をそれぞれ保持して出力する複数の保持用フリップフロップ２、及びデコーダ３を備えている。デコーダ３は、映像信号データの各値に対応して階調の数だけ設けられている複数のＡＮＤ回路６の一つにハイレベルの信号を供給する。
【００１６】
各ＡＮＤ回路６には、切り替え信号ＤＩＳバー（以下、信号を表す記号、例としてＤＩＳ、に続けて表記バーを付す場合、信号ＤＩＳバーは信号ＤＩＳの反転信号と定める）が共通に入力されており、各ＡＮＤ回路６の出力は、複数のアナログスイッチ４に入力される。前記切り替え信号ＤＩＳバーは、反転回路７を介して反転されアナログスイッチ８に入力される。各アナログスイッチ４に４種の階調電圧Ｖ0〜Ｖ3がそれぞれ入力され、アナログスイッチ８に電圧ＶDISが入力 される。各アナログスイッチ４、８の出力は共通に接続されて、対応する信号配線１０４に出力される。
【００１７】
この従来技術の信号配線駆動回路１０９に於いて、複数段階の階調電圧Ｖ0〜 Ｖ3のうち、映像信号データによって指定された階調電圧を、各信号配線１０４ に例として水平走査期間毎に正負交互に印加する場合、正（又は負）の階調電圧を印加する期間の開始時に、一定期間だけ正（又は負）の該階調電圧の最高階調電圧以上（負の場合は最低電圧以下）の電圧を各信号配線に印加する事により、前記指定された階調電圧を得るには、該最高階調電圧以上の電圧（最低電圧以下の電圧）から放電（又は充電）のみを行えばよい。従って、各階調電圧を得るために、前記放電（または充電）のみを行う片方向性の電源によって、表示部１０７を駆動する事が可能となる。
【００１８】
尚、充電手段の電源は、正の階調電圧の最高電圧値のものと兼用する事が可能であり、放電手段の電源は、負の階調電圧の最低電圧値のものと兼用する事が可能である。
【００１９】
【発明が解決しようとする課題】
図１４は、図１３に示す共通電極駆動回路５００の出力波形を示した波形図である。尚、図１４は１水平周期毎に共通電極に印加する電圧の極性を反転するライン反転駆動時の波形であり、以下同様である。極性反転信号ＰＯＬは高低２レベルの間で切り替わる信号であり、演算増幅器ＯＰ１によって反転増幅を行っている。この場合、極性反転信号ＰＯＬがハイレベルのとき共通電極駆動回路５００は低い電圧Ｖｌｏｗを共通電極に出力し、また極性反転信号ＰＯＬがローレベルのとき共通電極駆動回路５００は高い電圧Ｖｈｉｇｈを共通電極に出力する。したがって、極性反転信号ＰＯＬがハイレベルの時には、絵素電極１０３が正電位となるように絵素が充電されることとなり、極性反転信号ＰＯＬがローレベルのときには絵素電極１０３が正電位となるように、絵素が充電されることになる。
【００２０】
図１５に示す階調電圧発生回路４００の場合は、階調電圧発生回路４００の各階調電圧の出力が、それぞれ映像信号データに対応した振幅及び中心電圧になることと、極性反転信号ＰＯＬに対する位相が、同相の場合と逆相の場合がある事が、前記共通電極駆動回路５００の回路動作との相違である。
【００２１】
ところで、表示装置１１０の共通電極には、液晶層を挟む絵素電極１０３との間の容量性負荷や、信号配線との間の寄生容量などの容量性負荷などが存在する。共通電極の印加電圧が変化した場合や、共通電極への印加電圧の極性反転時に、これらの容量性負荷に充放電電流が流れる。
【００２２】
図１４の駆動波形では、特に、極性反転信号ＰＯＬのレベル切り替わりタイミングである極性反転時に於いて、前記容量性負荷による充放電電流がラッシュ電流として流れ、しかもそのピーク電流が数１００ｍＡから数Ａとなることが知られている。
【００２３】
従来、共通電極駆動回路５００は、このような表示部１０７の容量性負荷による充放電時のラッシュ電流を基本的に充足可能な能力を備える必要があった。このため、例えば図１３の回路においては、演算増幅器ＯＰ１としてできるだけ高速動作が可能でかつ電流容量の大きなものを使用し、更にその後段の相補型トランジスタから構成されるバッファ回路ＢＵＦによる電流増幅機能で、かかる要求が満たされるように、回路を構成することが必要である。
【００２４】
また、階調電圧発生回路４００においても、同様の現象が発生する。このため、例えば図１５の回路においては、演算増幅器ＯＰ２にはできるだけ高速動作が可能でかつ電流容量の大きなものを使用し、更にその後段の片方向性トランジスタから構成される片方向バッファ回路ＢＵＦによる電流増幅機能で、かかる要求が満たされるように、回路を構成する事が必要である。
【００２５】
しかし、このような従来技術の回路構成は価格上昇を招き、更に本来表示部１０７の表示駆動に不必要な消費電力の増加を招いている。
【００２６】
また、回路構成等によっては、このラッシュ電流が流れることにより、図１４の駆動波形が歪み、表示品位の低下を招く場合もある。
【００２７】
本発明は、上記課題を解消するためになされたものであり、その目的の一つは、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う事により、低消費電力の表示装置の駆動回路を提供することにある。本発明の目的の他の一つは、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置の駆動回路を提供することにある。本発明の目的の更に他の一つは、駆動回路内に於いて電流増幅機能を有するバッファ回路を省略することにより駆動回路の低消費電力化を実現し、またこれにより回路構成が従来と較べて、小型化が可能となり、省スペースの表示装置の駆動回路を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の表示装置の駆動回路は、それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００２９】
本発明の表示装置の共通電極駆動回路は、表示媒体を挟んで対向する一対の基板の一方の基板に絵素電極が形成され、他方の基板に該絵素電極との間で容量を形成する共通電極が形成されている表示部の該共通電極を、予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する表示装置の共通電極駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００３０】
本発明の表示装置の駆動回路は、それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する階調を有するデータ信号を出力し、外部から供給された複数レベルの階調電圧のいずれかを選択して出力することにより、表示階調に対応したレベルの電圧をデータ信号として絵素毎の容量に充電して階調表示を実現するデータ処理部と、該複数レベルの階調電圧を発生する階調電圧発生回路とを備える表示装置のデータ駆動回路であって、
該データ駆動回路は、該階調電圧が出力される出力端子と、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該期間で該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００３１】
本発明に於いて、前記電源部は、相互にレベルが異なる２つの電源電圧を出力する場合がある。
【００３２】
本発明に於いて、前記第１スイッチ手段、第２スイッチ手段、及び第３スイッチ手段は、電界効果トランジスタで構成される場合がある。
【００３３】
本発明に於いて、前記周期信号の反転期間は、表示部に於ける１水平走査期間に選ばれる場合がある。
【００３４】
本発明に於いて、前記電源部から出力されるレベルの異なる複数の電源電圧の一つの電源電圧は、接地電位に選ばれる場合がある。
【００３５】
【作用】
本発明によると、ある一定期間に容量性負荷を充放電する駆動回路において、正負の極性が反転する期間で、その駆動回路とその出力に接続された負荷とを、第１スイッチ手段で切り離し、別の電源と負荷とを、第２スイッチ手段及び第３スイッチ手段とを用いて一定期間接続し、極性の切り替わる時に流れるラッシュ電流の一部をこの任意の電源に負担させることにより上記駆動回路の負担を軽くすることができる。
【００３６】
本発明は、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う為、スイッチで電源に一定期間接続し、駆動回路からの電圧を選択する。
【００３７】
これらの駆動回路を用いる事により、表示装置の駆動回路の省電力化を図ることができる。また、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置を実現することができる。さらには、低消費電力化により回路構成素子を、従来と較べて小型にすることができ、駆動回路の省スペース化を図ることができる。
【００３８】
【実施例】
本発明の実施例について以下に説明する。但し、本発明は、以下の実施例に限定されるものではない。
【００３９】
（実施例１）
図１は、本発明の実施例１のアクティブマトリクス型液晶表示装置（以下、表示装置）１１０の駆動回路に備えられる階調電圧発生回路２０のブロック図であり、図２は、本実施例の駆動回路が用いられる表示装置１１０のブロック図であり、図３は本実施例の階調電圧発生回路２０の動作を説明するタイムチャートである。図２に示される表示装置１１０の構成は、従来技術の項で図２を参照して説明されており、以下の実施例ではこの説明を援用する。また、本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。また、図１に示す本実施例の階調電圧発生回路２０の構成、及びその回路動作は、図２に示される共通電極駆動回路５００としても用いることができる。
【００４０】
図１の階調電圧発生回路２０は、本実施例の表示装置１１０の駆動回路１０７に備えられる。階調電圧発生回路２０は、駆動回路２１と、駆動回路２１の出力端と階調電圧発生回路２０の出力端子２４との間に直列に接続されるスイッチＳＷ１とを備える。また、階調電圧発生回路２０は、制御回路２２と、制御回路２２の２つの出力Ｓ２、Ｓ３によってオン／オフ（導通／遮断）状態が制御されるスイッチＳＷ２、ＳＷ３を備える。各スイッチＳＷ２、ＳＷ３は、前記駆動回路２１と出力端子２４との間の出力ライン２５に並列に接続される。スイッチＳＷ２は、電源回路２３から出力される２種の電源電圧Ｖｈ、Ｖｇ（Ｖｈ≧Ｖｇ）の内、電源電圧Ｖｈを前記出力ライン２５に供給／遮断する。スイッチＳＷ３は、電源回路２３から出力される電源電圧Ｖｇを、前記出力ライン２５に供給／遮断する。
【００４１】
図２のコントロール回路６００から出力される極性反転信号ＰＯＬは、例として階調電圧発生回路２０に備えられる信号発生回路２６に入力され、信号発生回路２６は、極性反転信号ＰＯＬを出力すると共に、極性反転信号ＰＯＬに基づいて後述する制御信号ＤＩＳを発生する。信号発生回路２６からの極性反転信号ＰＯＬは、駆動回路２１に入力され、駆動回路２１は、信号ＶＡを出力する。駆動回路２１の出力する信号ＶＡは、スイッチＳＷ１を介して出力端子２４から出力Ｖｏｕｔとして出力され、電源電圧ＶｈはスイッチＳＷ２を介して、また電源電圧ＶｇはスイッチＳＷ３を介して出力Ｖｏｕｔとして、後述するように選択的に出力される。
【００４２】
駆動回路２１には、図２に示す表示部１０７に印加される駆動信号の基準となる波形を有する基準信号ＳＶが与えられるか、もしくは極性反転信号ＰＯＬが与えられる。極性反転信号ＰＯＬは、例として前記表示部１０７に於ける水平走査期間毎に極性が反転する信号である。制御回路２２には、制御信号ＤＩＳが入力され、この制御信号ＤＩＳは、前記スイッチＳＷ１に供給され、スイッチＳＷ１のオン／オフ状態を制御する。制御信号ＤＩＳに基づいて制御回路２２に於いて前記制御信号Ｓ２、Ｓ３が作成される。
【００４３】
前記制御信号ＤＩＳは、図３（２）に示されるように、極性反転信号ＰＯＬと同一周期Ｈを有し、極性反転信号ＰＯＬの図３（１）に示すレベル反転タイミングを含む期間Ｌ１でローレベルとなり、残余の期間Ｌ２でハイレベルとなる。また、前記制御信号Ｓ２、Ｓ３は、図３（３）及び同図（４）に示されるように、極性反転信号ＰＯＬの周期Ｈの２倍の周期２Ｈをそれぞれ有し、極性反転信号ＰＯＬの図３（１）に示すレベル反転タイミングを含む期間Ｌ３、Ｌ５でそれぞれハイレベルとなり、残余の期間Ｌ４、Ｌ６でそれぞれローレベルとなる。又、制御信号Ｓ２、Ｓ３は、極性反転信号ＰＯＬのレベル反転タイミング毎に交互にハイレベルとなる。
【００４４】
即ち、スイッチＳＷ１がオンの時はスイッチＳＷ２、ＳＷ３がオフとなり、スイッチＳＷ１がオフの時はスイッチＳＷ２か、スイッチＳＷ３のどちらかが交互にオンとなる様に制御される。
【００４５】
以下に、本実施例の階調電圧発生回路２０の動作を、図２に基づいて説明する。図２に示すように、前記表示部１０７に印加される駆動電圧の基準電圧ＳＶとして極性反転信号ＰＯＬを入力した場合について説明する。極性反転信号ＰＯＬは、ライン反転駆動動作時には、１水平走査期間Ｈ毎にレベルが反転する信号であり、極性反転信号ＰＯＬがハイレベルの時は、駆動回路２１は電圧ＶＡ１を出力ＶＡとして出力し、極性反転信号ＰＯＬがローレベルの時は、駆動回路２１は電圧ＶＡ２を出力ＶＡとして出力する。これにより、駆動回路２１は、電圧ＶＡ１及び電圧ＶＡ２（ＶＡ１≧ＶＡ２）の間で振動する矩形波を発生している。ここで、出力電圧ＶＡ１、ＶＡ２の位相はそれぞれ反転していても良い。
【００４６】
本実施例の階調電圧発生回路２０の場合、階調電圧発生回路２０の出力端子２４から前記表示部１０７に入力され、表示部１０７の各絵素毎の容量に充電される電圧の極性が負から正に切り替わるタイミングでは、図３（２）に示すように、スイッチＳＷ１がオフして、駆動回路２１と出力端子２４とは相互に遮断される。このとき、スイッチＳＷ２がオンとなり、出力端子２４にはスイッチＳＷ２を介して、電源回路２３の電源電圧Ｖｈが接続される。このとき、スイッチＳＷ３はオフであり、電源回路２３の電源電圧Ｖｇは、出力端子２４と遮断される。
【００４７】
また、表示部１０７の各絵素毎の容量に充電される電圧の極性が正から負に切り替わるタイミングでは、スイッチＳＷ１がオフして、駆動回路２１と出力端子２４とは遮断される。このとき、スイッチＳＷ３がオンされ、電源回路２３からの電源電圧Ｖｇが出力端子２４に接続される。また、このときスイッチＳＷ２はオフされ、電源回路２３の電源電圧Ｖｈは出力端子２４と遮断される。
【００４８】
以上のような構成と動作とを有する本実施例の階調電圧発生回路２０に於いて、極性反転信号ＰＯＬの極性が正と負との間で切り替わるタイミングで、図２及び図９に示される信号駆動回路１０９の信号配線１０４、及びアナログスイッチＳＷを介して流れるラッシュ電流は、電源回路２３から供給される。具体的には、階調電圧発生回路２０からの出力Ｖｏｕｔが、負極性から正極性に変化するとき、スイッチＳＷ２がオンし、スイッチＳＷ３がオフする。これにより、表示部１０７に於ける前記容量に流入するラッシュ電流は、電源回路２３の電源電圧Ｖｈから供給される。一方、階調電圧発生回路２０からの出力Ｖｏｕｔが、正極性から負極性に変化するとき、スイッチＳＷ３がオンし、スイッチＳＷ２がオフする。これにより、表示部１０７に於ける前記容量に流入するラッシュ電流は、電源回路２３の電源電圧Ｖｇから供給される。これにより、ラッシュ電流は電源回路２３から供給され、駆動回路２１を流れるラッシュ電流を低減或は解消できる。
【００４９】
以上の説明から明らかなように、本実施例の階調電圧発生回路２０によれば、前記極性反転信号ＰＯＬの極性が反転するタイミングで信号配線１０４に流れるラッシュ電流や、表示部１０７への印加電圧が変化する事に発生する充放電ラッシュ電流を、電源回路２３が負担するようにした。これにより、駆動回路２１が負担するラッシュ電流を大幅に抑制し、或は解消することが可能となり、低消費電力の駆動回路１０８を実現できる。更に、従来、ラッシュ電流により、信号配線１０４に階調電圧発生回路２０から供給される電圧波形が歪み、表示品位の低下を招いていたが、本実施例はラッシュ電流を駆動回路２１と異なる独立の電源回路２３で負担するようにしたので、前記表示品位の低下を防ぐことができる。更に、従来技術に於いて、相補型トランジスタ等で構成する電流増幅機能を実現できるバッファ回路が必要なくなるのでコスト削減の効果が得られる更に、従来、バッファ回路を構成するトランジスタで消費されていた電力も不要になり、消費電力は更にその分削減される。更に、本実施例の階調電圧発生回路２０自体、従来技術に於いて用いられたバッファ回路を省略することが出来たので、バッファ回路に於ける電力消費を解消でき、階調信号電圧発生回路２０は省電力回路となる。また、前記バッファ回路の省略により回路構成の簡略化が実現され、回路基板の小型化を図ることができる。更に、表示装置の薄型化が可能になる。
【００５０】
（実施例２）
図４は、本発明の実施例２の表示装置１１０の駆動回路１０８に備えられる共通電極駆動回路３０のブロック図である。本実施例は、前記実施例１に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。本実施例の共通電極駆動回路３０の回路動作は、前記図３を参照して説明した実施例１の回路動作と類似し、本実施例の説明に於て図３を併せて参照する。
【００５１】
本実施例では、実施例１の駆動回路２１を、演算増幅器ＯＰ３を用いて実現させている。演算増幅器ＯＰ３の反転入力端子には、抵抗Ｒ１を介して前記基準信号ＳＶ或は極性反転信号ＰＯＬが入力される。演算増幅器ＯＰ３の非反転入力端子には、両端が高電圧の電源電圧Ｖｈｉｇｈと、低電位の電源電圧Ｖｌｏｗとにそれぞれ接続された可変抵抗ＲＶからの電圧Ｖｒが入力される。また、演算増幅器ＯＰ３には、電源電圧Ｖｈｉｇｈ、Ｖｌｏｗがそれぞれ供給される。演算増幅器ＯＰ３の出力は、ＦＥＴ（電界効果トランジスタ）で構成される双方向性のスイッチＳＷ１のソースに接続されると共に、演算増幅器ＯＰ３の反転入力端子に抵抗Ｒ２を介して負帰還接続される。スイッチＳＷ１のドレインは出力Ｖｏｕｔに接続される。スイッチＳＷ１のゲートには、前記制御信号ＤＩＳが入力される。
【００５２】
また、前記実施例１のスイッチＳＷ２、ＳＷ３もＦＥＴから構成される。スイッチＳＷ２、ＳＷ３の各ドレインは、共通に出力Ｖｏｕｔに接続される。スイッチＳＷ２のソースには、電源回路２３から出力される高電位の電源電圧Ｖｈが供給され、スイッチＳＷ３のソースには、電源回路２３から出力される低電位の電源電圧Ｖｇが供給される。
【００５３】
上記構成の共通電極駆動回路３０の回路動作を以下に説明する。共通電極駆動回路３０の演算増幅器ＯＰ３に入力されている極性反転信号ＰＯＬの極性の反転タイミングで、図３（２）に示す制御信号ＤＩＳによって、スイッチＳＷ１はオフされ、スイッチＳＷ１により演算増幅器ＯＰ３の出力ＶＡは、共通電極駆動回路３０の出力Ｖｏｕｔと遮断される。このとき、制御信号ＤＩＳに基づいて制御回路２２で作成される制御信号Ｓ２、Ｓ３によって、図３（３）及び同図（４）に示されるように、スイッチＳＷ２によって電源電圧Ｖｈは出力Ｖｏｕｔとなる。或は、スイッチＳＷ３により電源電圧Ｖｇは出力Ｖｏｕｔとなる。
【００５４】
本実施例に於て、駆動回路２１の出力電圧ＶＡが、極性反転信号ＰＯＬの極性の異なる各期間で充放電され、かつ駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、電源電圧Ｖｇ（例として、接地電位ＧＮＤ）以上の場合は、電源電圧Ｖｈを出力する電源回路２３ａに単純なレギュレータを用い、電源電圧Ｖｇを出力する電源回路２３ｂとして接地電位ＧＮＤを接続することによって、前記電源電位Ｖｈ、Ｖｇを出力する電源回路をそれぞれ用いる必要がなく、駆動回路１０８全体の小型化、及び省電力化を実現できる。
【００５５】
何故なら、前記実施例１の場合、極性反転信号ＰＯＬの極性反転タイミングで、表示部１０７の絵素毎の容量の充放電の際に発生するラッシュ電流を、電源電圧Ｖｈまたは電源電圧Ｖｇを出力する電源回路２３が負担して、駆動回路２１の代わりにラッシュ電流の大半を供給することにより、駆動回路２１が負担するラッシュ電流が低減され、或は解消されるからである。
【００５６】
また駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、前述したように接地電位ＧＮＤ以上の場合、出力Ｖｏｕｔを電源電圧Ｖｇを出力する電源回路２３ｂの代わりに、表示装置１１０に設けられる接地配線等を介して接地電位ＧＮＤに接続する。これにより、前記極性反転信号ＰＯＬの極性の切り替わるタイミングで、前記信号配線１０４等を介して共通電極駆動回路３０を流れるラッシュ電流は、オン状態のスイッチＳＷ３によって出力Ｖｏｕｔに接続されている接地電位ＧＮＤから供給される。
【００５７】
このような構成及び回路動作を有する本実施例の共通電極駆動回路３０によって、前記実施例１で説明した効果と同様な効果を達成することができる。
【００５８】
本実施例に於て、スイッチＳＷ１、ＳＷ２、ＳＷ３にＦＥＴを用いている。ＦＥＴは双方向性であり、且つ、オン抵抗がきわめて小さいので、本実施例の共通電極駆動回路３０の前記スイッチ回路として用いると、共通電極駆動回路３０の消費電力を、更に削減することができる。
【００５９】
本発明のスイッチ回路は、本実施例に於て、ＦＥＴとして説明されたが、本発明はこの実施例に限定されるものではなく、他の種類のスイッチを使用することもできる。また、図４に示される本実施例の回路構成は、共通電極駆動回路３０として説明されたが、図４に示される回路構成は、図１に示される階調電圧発生回路２０として、用いられてもよい。この場合にも、本実施例に於て前述した回路動作を達成することができ、前述した効果と同様な効果を達成することができる。
【００６０】
（実施例３）
図５は、本発明の駆動回路の実施例３に係る階調電圧発生回路４０のブロック図であり、図６は、本実施例の階調電圧発生回路４０の動作を説明するタイミングチャートである。以下の説明では、図５に示される回路構成を、図２に示される階調電圧発生回路として説明するが、図５に示される回路構成は、図２に示される共通電極駆動回路として用いることが出来る。その際の回路動作は、後述する本実施例の回路動作と同一である。
【００６１】
本実施例は、前記実施例２に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。本実施例の階調電圧発生回路４０の回路動作は、図６を参照して説明される。
【００６２】
本実施例では、実施例１の駆動回路２１を、演算増幅器ＯＰ４を用いて実現させている。演算増幅器ＯＰ４の非反転入力端子には、前記基準信号ＳＶ或は極性反転信号ＰＯＬが入力される。演算増幅器ＯＰ４の非反転入力端子には、演算増幅器ＯＰ４の出力が等電位で接続される。また、演算増幅器ＯＰ４には、電源電圧Ｖｈｉｇｈ、Ｖｌｏｗがそれぞれ供給される。演算増幅器ＯＰ４の出力は、ＦＥＴ（電界効果トランジスタ）で構成される双方向性のスイッチＳＷ１のソースに接続される。スイッチＳＷ１のドレインは出力Ｖｏｕｔに接続される。スイッチＳＷ１のゲートには、前記制御信号ＤＩＳが入力される。
【００６３】
また、本実施例のスイッチＳＷ２、ＳＷ３もＦＥＴから構成される。スイッチＳＷ２、ＳＷ３の各ドレインは、共通に出力Ｖｏｕｔに接続される。スイッチＳＷ２のソースには、電源回路２３から出力される高電位の電源電圧Ｖｈが供給され、スイッチＳＷ３のソースには、電源回路２３から出力される低電位の電源電圧Ｖｇが供給される。スイッチＳＷ２、ＳＷ３の各ゲートには、制御回路２２からの制御信号Ｓ２、Ｓ３がそれぞれ入力される。
【００６４】
上記構成の階調電圧発生回路４０の回路動作を以下に説明する。
【００６５】
図５に示す構成の階調電圧発生回路４０に於て、図６（１）に示されるように、水平走査期間毎に極性が反転する極性反転信号ＰＯＬが駆動回路２１の演算増幅器ＯＰ４の非反転入力端子に入力される。演算増幅器ＯＰ４は、その出力が反転入力端子に等電位で接続されているので、演算増幅器ＯＰ４の出力は図６（５）に示されるように定電位ＶＡとなる。図６（１）に示される極性反転信号ＰＯＬの極性反転タイミングで、演算増幅器ＰＯ４の出力ＶＡは、スイッチＳＷ１によって階調電圧発生回路４０の出力Ｖｏｕｔと切り離され、代わりにスイッチＳＷ２によって、階調電圧発生回路４０の出力Ｖｏｕｔは、電源回路２３から出力される高電位の電源電圧Ｖｈに接続される。或は、前記出力Ｖｏｕｔは、電源回路２３から出力される低電位の電源電圧Ｖｇに、スイッチＳＷ３によって接続される。
【００６６】
次に、極性反転信号ＰＯＬの極性反転タイミングで、スイッチＳＷ１がオンし、演算増幅器ＯＰ４の出力ＶＡが階調電圧発生回路４０の出力Ｖｏｕｔとなる。このとき、スイッチＳＷ２、ＳＷ３はオフされ、出力Ｖｏｕｔは、電源回路２３から遮断される。次に、極性反転信号ＰＯＬの極性反転タイミングで、演算増幅器ＰＯ４の出力ＶＡは、スイッチＳＷ１によって階調電圧発生回路４０の出力Ｖｏｕｔと切り離され、代わりにスイッチＳＷ２によって、階調電圧発生回路４０の出力Ｖｏｕｔは、電源回路２３から出力される低電位の電源電圧Ｖｇに接続される。或は、前記出力Ｖｏｕｔは、電源回路２３から出力される高電位の電源電圧Ｖｈに、スイッチＳＷ３によって接続される。
【００６７】
本実施例に於て、駆動回路２１の出力電圧ＶＡが、極性反転信号ＰＯＬの極性の異なる各期間で充放電され、かつ駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、電源電圧Ｖｇ（例として、接地電位ＧＮＤ）以上の場合は、電源電圧Ｖｈを出力する電源回路２３ａに単純なレギュレータを用い、電源電圧Ｖｇを出力する電源回路２３ｂとして接地電位ＧＮＤを接続することによって、前記電源電位Ｖｈ、Ｖｇを出力する電源回路をそれぞれ用いる必要がなく、駆動回路１０８全体の小型化、及び省電力化を実現できる。
【００６８】
何故なら、前記実施例１の場合、極性反転信号ＰＯＬの極性反転タイミングで、表示部１０７の絵素毎の容量の充放電の際に発生するラッシュ電流を、電源電圧Ｖｈまたは電源電圧Ｖｇを出力する電源回路２３が負担して、駆動回路２１の代わりにラッシュ電流の大半を供給することにより、駆動回路２１が負担するラッシュ電流が低減され、或は解消されるからである。
【００６９】
また駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、前述したように接地電位ＧＮＤ以上の場合、出力Ｖｏｕｔを電源電圧Ｖｇを出力する電源回路２３ｂの代わりに、表示装置１１０に設けられる接地配線等を介して接地電位ＧＮＤに接続する。これにより、前記極性反転信号ＰＯＬの極性の切り替わるタイミングで、前記信号配線１０４等を介して階調電圧発生回路４０を流れるラッシュ電流は、オン状態のスイッチＳＷ３によって出力Ｖｏｕｔに接続されている接地電位ＧＮＤから供給される。
【００７０】
このような構成及び回路動作を有する本実施例の階調電圧発生回路４０によって、前記実施例１で説明した効果と同様な効果を達成することができる。
【００７１】
本実施例に於て、スイッチＳＷ１、ＳＷ２、ＳＷ３にＦＥＴを用いている。ＦＥＴは双方向性であり、且つ、オン抵抗がきわめて小さいので、本実施例の階調電圧発生回路４０の前記スイッチ回路として用いると、階調電圧発生回路４０の消費電力を、更に削減することができる。
【００７２】
本発明のスイッチ回路は、本実施例に於て、ＦＥＴとして説明されたが、本発明はこの実施例に限定されるものではなく、他の種類のスイッチを使用することもできる。また、図５に示される本実施例の回路構成は、階調電圧発生回路４０として説明されたが、図５に示される回路構成は、図２に示される共通電圧駆動回路２０として用いられることができる。この場合にも、本実施例に於て前述した回路動作を達成することができ、前述した本実施例の効果と同様な効果を達成することができる。
【００７３】
（実施例４）
図７は、本発明の駆動回路の実施例４に係る図２に示されるデジタルソース駆動回路（以下、ソース駆動回路）５０に各信号配線１０４毎に備えられる信号配線駆動回路６０のブロック図であり、図６は本実施例の信号配線駆動回路６０の動作を説明するタイミングチャートである。本実施例は、前記実施例１に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す階調電圧発生回路４００は、前記実施例１及び実施例３の構成例のいずれかの回路構成を用いてもよく、或は従来技術の項で説明された周知の回路構成であってもよい。図２に示される共通電極駆動回路５００は、前記実施例２の構成例を用いてもよく、或は従来技術の項で説明された周知の回路構成であってもよい。
【００７４】
図７に示される信号配線駆動回路６０の構成は、図２の行方向に沿うｉ番目の信号配線１０４を駆動する構成であり、図２に示されるソース駆動回路５０には、各信号配線１０４毎に図７に示される信号配線駆動回路６０が設けられる。尚、以下に於いて、説明の簡単の為、映像信号データが２ビット（Ｄ0、Ｄ1）で構成されている場合を想定する。
【００７５】
本実施例の特徴は、本発明の駆動回路を図２に示されるデジタルソース駆動回路５０の中に組み込んだことである。信号配線駆動回路６０は、映像信号データの各ビットＤ0、Ｄ1毎に設けられ、サンプリング動作用に用いられる第１段目のＤ型フリップフロップＭSMPと、ホールド動作用に用いられる第２段目のＤ型フ リップフロップＭHと、１個のデコーダＤＥＣと、各信号配線１０４毎に設けら れ、４種の外部電源電圧Ｖ0〜Ｖ3を前記各信号配線１０４に出力または遮断するそれぞれ複数のアナログスイッチＡＳＷ0〜ＡＳＷ3とを含んで構成される。
【００７６】
アナログスイッチＡＳＷ0〜ＡＳＷ3に於いて、４種類の階調電圧Ｖ0〜Ｖ3と、前記デコーダＤＥＣからの制御信号Ｓ0〜Ｓ3とが入力される。尚、デジタル映像信号データのサンプリングは、Ｄフリップフロップ以外にも種々のものを用いることができる。前記階調電圧Ｖ0〜Ｖ3は、階調電圧発生回路４００から出力され、各階調電圧Ｖ0〜Ｖ3毎に、中心電圧Ｖｍ、電源電圧ＶＡ＋及び電源電圧ＶＡ−を有する。中心電圧Ｖｍ、電源電圧ＶＡ＋及び電源電圧ＶＡ−は、各階調電圧Ｖ0〜Ｖ3毎に相互に電圧レベルが異なっている。
【００７７】
本実施例に於て、デジタルソース駆動回路５０の中に、サンプリングパルスＴＳＭＰｉ、出力制御パルスＯＥｉに加え、信号ＤＩＳｈバー、ＤＩＳｌバーを入力する。ここで、信号ＤＩＳｈバーは、階調電圧ＶＡ＋の出力開始時から一定期間だけアクティブと成るローアクティブな信号であり、一方、信号ＤＩＳｌバーは、上記ＶＡ−の階調電圧の出力開始時から、一定期間だけアクティブとなるローアクティブな信号である。
【００７８】
前記デコーダＤＥＣの各出力Ｙ０〜Ｙ３は、ＡＮＤ回路６１、６２、６３、６４の各一方入力端子にそれぞれ接続され、ＡＮＤ回路６１、６２、６３、６４の各他方入力端子には、ＡＮＤ回路６５の出力が共通に接続される。ＡＮＤ回路６５には、信号ＤＩＳｈバー、ＤＩＳｌバーがそれぞれ入力される。信号ＤＩＳｈバー、ＤＩＳｌバーは、反転回路６６、６７でそれぞれレベルが反転されて、アナログスイッチ６８、６９にそれぞれ入力され、アナログスイッチ６８、６９のスイッチング状態をオン状態とオフ状態との間で切り替える。アナログスイッチ６８、６９には、電源回路２３から出力される電源電圧ＶＤＩＳＨ、ＶＤＩＳＬがそれぞれ供給され、アナログスイッチ６８、６９の出力は、共通に信号配線１０４に接続される。
【００７９】
以下に、本実施例の信号配線駆動回路６０の動作を説明する。本実施例の信号配線駆動回路６０の出力Ｓｉは、階調電圧発生回路４００からの電源電圧ＶＡ＋が信号配線１０４に印加される期間Ｔ１の開始時に、一旦、電源回路２３から出力される任意の別の電源電圧ＶＤＩＳＨとなり、次に映像信号データＤ０、Ｄ１の値に応じて、前記実施例１で説明したデコーダＤＥＣ及びアナログスイッチＡＳＷ０〜ＡＳＷ３のスイッチング動作と同様な回路動作によって、階調電圧発生回路４００から出力される電源電圧ＶＡ＋が選択され、信号配線１０への出力Ｓｉとなる。
【００８０】
一方、本実施例の信号配線駆動回路６０の出力Ｓｉは、電圧ＶＡ−が信号配線１０４に印加される期間Ｔ２の開始時に、一旦、電源回路２３から出力される任意の別の電圧ＶＤＩＳＬとなり、次に映像信号データＤ０、Ｄ１の値に応じて、前記実施例１で説明したデコーダＤＥＣ及びアナログスイッチＡＳＷ０〜ＡＳＷ３のスイッチング動作と同様な回路動作によって、階調電圧発生回路４００から出力される電源電圧ＶＡ−となる。
【００８１】
以下、図面を参照して、本実施例を詳述する。図７の信号配線駆動回路６０では、信号の極性の反転タイミング、例として、図８に於いて、制御信号ＤＩＳＨバー、ＤＩＳＬバーのいずれかがハイレベルからローレベルに切り替わってアクティブ（Ｌ）に成ると、ＡＮＤ回路６５は遮断され、ＡＮＤ回路６５のローレベルの出力によって、各ＡＮＤ回路６１〜６４は全て遮断され、全てローレベルの信号を出力する。従って、各アナログスイッチＡＳＷ０〜ＡＳＷ３は全て遮断される。これにより、信号配線１０４への出力Ｓｉは、階調電圧発生回路４００から出力される電源電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３と切り離される。
【００８２】
このとき、それぞれローレベルの制御信号ＤＩＳＨバー、ＤＩＳＬバーは、反転回路６６、６７で反転されてハイレベルとなり、アナログスイッチ６８、６９を導通する。これにより、信号配線１０４への出力Ｓｉは、電源回路２３から出力される電源電圧ＶＤＩＨＳ、ＶＤＩＳＬのいずれかに、かつ水平走査期間毎に電源電圧ＶＤＩＨＳ、ＶＤＩＳＬに交互に接続される。
【００８３】
一方、図８に於いて、制御信号ＤＩＳＨバー、ＤＩＳＬバーの双方がローレベルからハイレベルに切り替わってノンアクティブ（Ｈ）に成ると、ＡＮＤ回路６５は導通され、ＡＮＤ回路６５のハイレベルの出力によって、各ＡＮＤ回路６１〜６４は全て導通され、デコーダＤＥＣからの信号を出力する。従って、各アナログスイッチＡＳＷ０〜ＡＳＷ３は、デコーダＤＥＣからの信号によって駆動される。これにより、信号配線１０４への出力Ｓｉは、階調電圧発生回路４００から出力される電源電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３のいずれかが、映像信号データＤ０、Ｄ１に対応して選択され、出力Ｓｉとして信号配線１０４に供給される。
【００８４】
このとき、それぞれハイレベルの制御信号ＤＩＳＨバー、ＤＩＳＬバーは、反転回路６６、６７で反転されてローレベルとなり、アナログスイッチ６８、６９を全て遮断する。これにより、信号配線１０４への出力Ｓｉは、電源回路２３から出力される電源電圧ＶＤＩＨＳ、ＶＤＩＳＬと切り離される。
【００８５】
これにより、制御信号ＤＩＳＨバー、ＤＩＳＬバーの極性反転タイミングで、図２に示される表示部１０７に於ける容量に起因する充放電のために発生するラッシュ電流を、電源電圧ＶＤＩＳＨまたは電圧電源ＶＤＩＳＬを発生する電源回路２３が、階調電圧発生回路４００の代わりに、その大半を供給することにより、階調電圧発生回路４００が負担するラッシュ電流を低減することができる。また、階調電圧Ｖ０〜Ｖ３の最低電圧値が、接地電位（ＧＮＤ）以上の場合は、電源回路２３からの電源電圧ＶＤＩＳＬの代わりに、図７に示されるアナログスイッチ６９に接地電位（ＧＮＤ）を接続することによって、階調電圧発生回路４００を備える信号配線駆動回路６０の全体の省電力化及び小型化が実現できる。
【００８６】
以上のように、本実施例の信号配線駆動回路６０によって、前記各実施例で述べた効果と同様の効果を達成することができるに加え、図７に示される信号配線駆動回路６０の省電力化及び小型化を図ることが出来る。
【００８７】
【発明の効果】
以上の説明から明らかなように、本発明の駆動回路によれば、ある一定期間に容量性負荷を充放電する駆動回路において、正負の極性が反転する期間で、その駆動回路とその出力に接続された負荷とを、第１スイッチ手段で切り離し、別の電源と負荷とを、第２スイッチ手段及び第３スイッチ手段とを用いて一定期間接続し、極性の切り替わる時に流れるラッシュ電流の一部をこの任意の電源に負担させることにより上記駆動回路の負担を軽くすることができる。
【００８８】
本発明は、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う為、スイッチで電源に一定期間接続し、駆動回路からの電圧を選択する。
【００８９】
これらの駆動回路を用いる事により、表示装置の駆動回路の省電力化を図ることができる。また、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置を実現することができる。さらには、低消費電力化により回路構成素子を、従来と較べて小型にすることができ、駆動回路の省スペース化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施例１の階調電圧発生回路２０のブロック図である。
【図２】本発明の基礎となる構成の表示装置１１０のブロック図である。
【図３】 本実施例の階調電圧発生回路２０のタイミングチャートである。
【図４】 本発明の実施例２に係る表示装置の共通電極回路３０を示すブロック図である。
【図５】 本発明の実施例３に係る表示装置の階調電圧発生回路４０を示すブロック図である。
【図６】 本実施例の階調電圧発生回路４０のタイミングチャートである。
【図７】 本発明の実施例４の信号配線駆動回路６０のブロック図である。
【図８】本実施例の信号配線駆動回路６０のタイミングチャートである。
【図９】従来の表示装置のソース駆動回路２００のブロック図である。
【図１０】従来の信号配線駆動回路１０９のブロック図である。
【図１１】従来の回路におけるタイミングチャートである。
【図１２】共通電極電位から見た各階調電圧波形を示すタイミングチャートである。
【図１３】従来の表示装置の階調電圧発生回路例を示すブロック図である。
【図１４】図１３の回路におけるタイミングチャートである。
【図１５】従来の表示装置の階調電圧駆動回路４００を示すブロック図である。
【図１６】図１５の回路の動作を示すタイミングチャートである。
【図１７】信号配線駆動回路１０９の他の構成例を示すブロック図である。
【符号の説明】
２０ 階調電圧発生回路
２１ 駆動回路
２２ 制御回路
２３ 電源回路
２４ 出力端子
２５ 出力ライン
１０４ 信号配線
１０５ 走査配線
１０７ 表示部
１０８ 駆動回路
１１０ 表示装置
３００ ゲート駆動回路
５００ 共通電極駆動回路
６００ コントロール回路
ＤＩＳ 制御信号
ＰＯＬ 極性反転信号
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＶＡ 信号
Ｖｏｕｔ 出力
Ｖｈ、Ｖｇ 電源電圧
【産業上の利用分野】
本発明は、平面型表示装置に関するもので、特にマトリクス型液晶表示装置の共通電極、並びに信号配線を駆動する表示装置の駆動回路に関する。
【０００２】
【従来の技術】
表示装置の内、特にアクティブマトリクス型液晶表示装置で従来の技術を説明する。
【０００３】
図２は、典型的なアクティブマトリクス型液晶表示装置（以下、表示装置）１１０の１例のブロック図である。図２は、以下の従来技術の項目で参照されると共に、後述される実施例の項目に於いても共通に参照される。表示装置１１０は、表示部１０７と、表示部１０７を表示駆動する駆動回路１０８とを含んで構成される。図２に示される表示装置１１０の表示部１０７に於いて、対向配設された２つの基板１００、１０１の間に表示媒体である液晶が封入され、一方の基板１００の液晶側表面には、複数の絵素電極１０３がマトリクス状に配列されている。基板１００上には、この複数の絵素電極１０３を駆動するためのスイッチング素子として、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１０２が各絵素電極１０３毎に配置され、各ＴＦＴ１０２の信号入力部には、相互に平行な複数の信号配線（データ配線）１０４がそれぞれ接続され、各ＴＦＴ１０２の制御信号入力部には、相互に平行で信号配線１０４と交差する方向に延びる複数の走査配線（ゲート配線）１０５が配設されている。
【０００４】
他方の基板１０１の液晶側表面には、図示しない共通電極が、例として基板１０１の前面に亘って、あるいは、絵素電極１０３の行方向に連なるグループ毎に形成されている。この共通電極１０１と前記絵素電極１０３との間で、液晶を誘電体として、表示に寄与する液晶容量が構成される。
【０００５】
前記駆動回路１０８は、前記各信号配線１０４が接続されるソース駆動回路２００、及び前記各走査配線１０５が接続されるゲート駆動回路３００を含んで構成される。ソース駆動回路２００は、信号配線１０４に表示駆動を行う駆動電圧を供給する。以下の説明では、映像信号がデジタル信号形式で与えられるデジタルソース駆動回路として説明する。
【０００６】
図９は、従来技術のデジタルソース駆動回路２００の構成を示すブロック図であり、図１０は、図９のデジタルソース駆動回路２００に於いて、図２の行方向に沿うｉ番目の信号配線１０４を駆動する信号配線駆動回路１０９の構成を示すブロック図である。デジタルソース駆動回路２００の構成及び動作は、本願出願人によって特開平３−１７７８９０として出願されている。尚、以下に於いて、説明の簡単の為、映像信号データが２ビット（Ｄ0，Ｄ1）で構成されている場合を想定する。従来技術のデジタルソース駆動回路２００としては、図９に示すような構成の駆動回路が用いられている。デジタルソース駆動回路２００は、各信号配線１０４毎に設けられている複数の信号配線駆動回路１０９を含んで構成されている。
【０００７】
信号配線駆動回路１０９は、映像信号データの各ビット（Ｄ0，Ｄ1）毎に設けられ、サンプリング動作用に用いられる第１段目のＤ型フリップフロップＭSMP と、ホールド動作用に用いられる第２段目のＤ型フリップフロップＭHと、１個 のデコーダＤＥＣと、各信号配線１０４毎に設けられ、４種の外部電源電圧Ｖ0 〜Ｖ3を前記各信号配線１０４に出力または遮断するそれぞれ複数のアナログス イッチＡＳＷ0〜ＡＳＷ3とを含んで構成される。アナログスイッチＡＳＷ0〜Ａ ＳＷ3に於いて、４種類の階調電圧Ｖ0〜Ｖ3と、前記デコーダＤＥＣからの制御 信号Ｓ0〜Ｓ3とが入力される。尚、デジタル映像信号データのサンプリングは、Ｄフリップフロップ以外にも種々のものを用いることができる。この信号配線駆動回路１０９に於いて、２ビットの映像信号データは０〜３の４種の値を持ち、各値に対応して、図２の階調電圧発生回路４００から供給される階調電圧Ｖ0〜 Ｖ3のいずれか一つが選択されて、信号配線１０４に駆動電圧として出力される 。
【０００８】
このデジタルソース駆動回路２００は以下のように動作する。映像信号データ（Ｄ0，Ｄ1）は、第ｉ番目の信号配線１０４に対応するサンプリングパルスＴSMPiの立ち上がり時点で、サンプリングフリップフロップＭSMPに取り込まれて、 そこで保持される。表示部１０７の１水平走査期間に対応する映像信号データのサンプリングが終了した時点で、出力パルスＯＥがホールドフリップフロップＭHに与えられ、サンプリングフリップフロップＭSMPに保持されていた映像信号データ（Ｄ0，Ｄ1）は、ホールドフリップフロップＭHに取り込まれると共に、デ コーダＤＥＣに出力される。デコーダＤＥＣは、この２ビットの映像信号データ（Ｄ0，Ｄ1）をデコードし、その値（０〜３）に応じて、アナログスイッチＡＳＷ0〜ＡＳＷ3のいずれか１個を導通状態とし、４種の階調電圧Ｖ0〜Ｖ3のいずれかを、対応する信号配線１０４に駆動電圧として出力する。
【０００９】
図１１に階調電圧Ｖ0〜Ｖ3及び、前記共通電極に加えられる共通電極電圧Ｖcomの電圧波形例を示す。尚、階調電圧Ｖ0〜Ｖ3の値は、この順で絵素に印可され る電圧が高くなるものとする。即ち、階調電圧Ｖ0〜Ｖ3は、
【００１０】
【数１】
｜Ｖ0−Ｖcom｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ2−Ｖcom｜＜｜Ｖ3−Ｖcom｜ …(1)
を満足するように選ばれる。変形例として、この関係が逆の場合がある。図１１に示されるように、各階調電圧Ｖ0〜Ｖ3及び共通電極電圧Ｖcomは、１出力期間 ごとに反転する極性反転信号ＰＯＬと同期して電圧レベルがそれぞれ変化している。
【００１１】
図１２に共通電極電圧Ｖcomが印可される共通電極から見た階調電圧Ｖ0〜Ｖ3 を示す。一つの絵素に注目すると、その絵素が走査配線１０５を介したゲート駆動回路３００によって選択されている場合、図１２に示される電位差｜Ｖ0−Ｖcom｜、｜Ｖ1−Ｖcom｜、｜Ｖ2−Ｖcom｜、及び｜Ｖ3−Ｖcom｜のいずれかで、その絵素が充電されることになる。このようように共通電極を交流駆動することにより、絵素電極１０３と共通電極との間に所定の電圧を得るための信号配線１０４に印可する電圧の水平走査期間毎の振幅を小さくでき、デジタルソース駆動回路の動作電圧を下げることができる。
【００１２】
図６の共通電極駆動回路５００の構成例として、本願出願人によって出願番号３−２１１１４９号として出願されている図１３に示す構成が可能である。この共通電極駆動回路５００は、演算増幅ＯＰ１と相補型ＭＯＳ（金属−酸化層−シリコン）構造のバッファ回路ＢＵＦとを備える。演算増幅器ＯＰ１の各入力端子 には一定電圧Ｖｈｉｇｈと極性反転信号ＰＯＬとが入力され、演算増幅器ＯＰ１ の出力はバッファ回路ＢＵＦに接続されている。演算増幅器ＯＰ１はバッファ回路ＢＵＦの出力Ｖｏｕｔをフィードバックすることにより、図１４に示すように
、極性反転信号ＰＯＬの反転増幅動作を行っている。
【００１３】
尚、図１３の回路を、共通電極駆動回路５００として使う場合と図２の階調電圧発生回路４００の各階調電圧を発生する電圧発生回路として使う場合との違いは本質的にはなく、電圧発生回路の場合は、それぞれデータに対応した振幅及び中心電圧になることと、極性反転信号ＰＯＬに対する位相が、同相の場合と逆相の場合がある事だけである。
【００１４】
図２の階調電圧発生回路４００に、例えば図１５に示す構成の回路を用いる。階調電圧発生回路４００は、演算増幅器ＯＰ２の出力を一方向性のトランジスタからなるバッファ回路ＢＵＦに接続し、片方向電流増幅回路として構成する。この時のタイミング図を図１６に示す。
【００１５】
信号配線駆動回路１０９の他の構成例として、本願出願人によって出願番号４−２９３５２８号として出願されている回路が挙げられる。この構成例として、図２のデジタルソース駆動回路２００で各信号配線１０４に駆動信号を印加する信号配線駆動回路１０９として図１７に示す回路を用いる。この信号配線駆動回路１０９は、図１０に示す信号配線駆動回路１０９の構成と類似しており、映像信号データの各ビットＤ0、Ｄ1毎に設けられるサンプリング用のフリップフロップ１、各フリップフロップ１からのデータ信号をそれぞれ保持して出力する複数の保持用フリップフロップ２、及びデコーダ３を備えている。デコーダ３は、映像信号データの各値に対応して階調の数だけ設けられている複数のＡＮＤ回路６の一つにハイレベルの信号を供給する。
【００１６】
各ＡＮＤ回路６には、切り替え信号ＤＩＳバー（以下、信号を表す記号、例としてＤＩＳ、に続けて表記バーを付す場合、信号ＤＩＳバーは信号ＤＩＳの反転信号と定める）が共通に入力されており、各ＡＮＤ回路６の出力は、複数のアナログスイッチ４に入力される。前記切り替え信号ＤＩＳバーは、反転回路７を介して反転されアナログスイッチ８に入力される。各アナログスイッチ４に４種の階調電圧Ｖ0〜Ｖ3がそれぞれ入力され、アナログスイッチ８に電圧ＶDISが入力 される。各アナログスイッチ４、８の出力は共通に接続されて、対応する信号配線１０４に出力される。
【００１７】
この従来技術の信号配線駆動回路１０９に於いて、複数段階の階調電圧Ｖ0〜 Ｖ3のうち、映像信号データによって指定された階調電圧を、各信号配線１０４ に例として水平走査期間毎に正負交互に印加する場合、正（又は負）の階調電圧を印加する期間の開始時に、一定期間だけ正（又は負）の該階調電圧の最高階調電圧以上（負の場合は最低電圧以下）の電圧を各信号配線に印加する事により、前記指定された階調電圧を得るには、該最高階調電圧以上の電圧（最低電圧以下の電圧）から放電（又は充電）のみを行えばよい。従って、各階調電圧を得るために、前記放電（または充電）のみを行う片方向性の電源によって、表示部１０７を駆動する事が可能となる。
【００１８】
尚、充電手段の電源は、正の階調電圧の最高電圧値のものと兼用する事が可能であり、放電手段の電源は、負の階調電圧の最低電圧値のものと兼用する事が可能である。
【００１９】
【発明が解決しようとする課題】
図１４は、図１３に示す共通電極駆動回路５００の出力波形を示した波形図である。尚、図１４は１水平周期毎に共通電極に印加する電圧の極性を反転するライン反転駆動時の波形であり、以下同様である。極性反転信号ＰＯＬは高低２レベルの間で切り替わる信号であり、演算増幅器ＯＰ１によって反転増幅を行っている。この場合、極性反転信号ＰＯＬがハイレベルのとき共通電極駆動回路５００は低い電圧Ｖｌｏｗを共通電極に出力し、また極性反転信号ＰＯＬがローレベルのとき共通電極駆動回路５００は高い電圧Ｖｈｉｇｈを共通電極に出力する。したがって、極性反転信号ＰＯＬがハイレベルの時には、絵素電極１０３が正電位となるように絵素が充電されることとなり、極性反転信号ＰＯＬがローレベルのときには絵素電極１０３が正電位となるように、絵素が充電されることになる。
【００２０】
図１５に示す階調電圧発生回路４００の場合は、階調電圧発生回路４００の各階調電圧の出力が、それぞれ映像信号データに対応した振幅及び中心電圧になることと、極性反転信号ＰＯＬに対する位相が、同相の場合と逆相の場合がある事が、前記共通電極駆動回路５００の回路動作との相違である。
【００２１】
ところで、表示装置１１０の共通電極には、液晶層を挟む絵素電極１０３との間の容量性負荷や、信号配線との間の寄生容量などの容量性負荷などが存在する。共通電極の印加電圧が変化した場合や、共通電極への印加電圧の極性反転時に、これらの容量性負荷に充放電電流が流れる。
【００２２】
図１４の駆動波形では、特に、極性反転信号ＰＯＬのレベル切り替わりタイミングである極性反転時に於いて、前記容量性負荷による充放電電流がラッシュ電流として流れ、しかもそのピーク電流が数１００ｍＡから数Ａとなることが知られている。
【００２３】
従来、共通電極駆動回路５００は、このような表示部１０７の容量性負荷による充放電時のラッシュ電流を基本的に充足可能な能力を備える必要があった。このため、例えば図１３の回路においては、演算増幅器ＯＰ１としてできるだけ高速動作が可能でかつ電流容量の大きなものを使用し、更にその後段の相補型トランジスタから構成されるバッファ回路ＢＵＦによる電流増幅機能で、かかる要求が満たされるように、回路を構成することが必要である。
【００２４】
また、階調電圧発生回路４００においても、同様の現象が発生する。このため、例えば図１５の回路においては、演算増幅器ＯＰ２にはできるだけ高速動作が可能でかつ電流容量の大きなものを使用し、更にその後段の片方向性トランジスタから構成される片方向バッファ回路ＢＵＦによる電流増幅機能で、かかる要求が満たされるように、回路を構成する事が必要である。
【００２５】
しかし、このような従来技術の回路構成は価格上昇を招き、更に本来表示部１０７の表示駆動に不必要な消費電力の増加を招いている。
【００２６】
また、回路構成等によっては、このラッシュ電流が流れることにより、図１４の駆動波形が歪み、表示品位の低下を招く場合もある。
【００２７】
本発明は、上記課題を解消するためになされたものであり、その目的の一つは、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う事により、低消費電力の表示装置の駆動回路を提供することにある。本発明の目的の他の一つは、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置の駆動回路を提供することにある。本発明の目的の更に他の一つは、駆動回路内に於いて電流増幅機能を有するバッファ回路を省略することにより駆動回路の低消費電力化を実現し、またこれにより回路構成が従来と較べて、小型化が可能となり、省スペースの表示装置の駆動回路を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の表示装置の駆動回路は、それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００２９】
本発明の表示装置の共通電極駆動回路は、表示媒体を挟んで対向する一対の基板の一方の基板に絵素電極が形成され、他方の基板に該絵素電極との間で容量を形成する共通電極が形成されている表示部の該共通電極を、予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する表示装置の共通電極駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００３０】
本発明の表示装置の駆動回路は、それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する階調を有するデータ信号を出力し、外部から供給された複数レベルの階調電圧のいずれかを選択して出力することにより、表示階調に対応したレベルの電圧をデータ信号として絵素毎の容量に充電して階調表示を実現するデータ処理部と、該複数レベルの階調電圧を発生する階調電圧発生回路とを備える表示装置のデータ駆動回路であって、
該データ駆動回路は、該階調電圧が出力される出力端子と、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該期間で該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段とを備え、
該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにしたものであり、そのことによって上記目的が達成される。
【００３１】
本発明に於いて、前記電源部は、相互にレベルが異なる２つの電源電圧を出力する場合がある。
【００３２】
本発明に於いて、前記第１スイッチ手段、第２スイッチ手段、及び第３スイッチ手段は、電界効果トランジスタで構成される場合がある。
【００３３】
本発明に於いて、前記周期信号の反転期間は、表示部に於ける１水平走査期間に選ばれる場合がある。
【００３４】
本発明に於いて、前記電源部から出力されるレベルの異なる複数の電源電圧の一つの電源電圧は、接地電位に選ばれる場合がある。
【００３５】
【作用】
本発明によると、ある一定期間に容量性負荷を充放電する駆動回路において、正負の極性が反転する期間で、その駆動回路とその出力に接続された負荷とを、第１スイッチ手段で切り離し、別の電源と負荷とを、第２スイッチ手段及び第３スイッチ手段とを用いて一定期間接続し、極性の切り替わる時に流れるラッシュ電流の一部をこの任意の電源に負担させることにより上記駆動回路の負担を軽くすることができる。
【００３６】
本発明は、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う為、スイッチで電源に一定期間接続し、駆動回路からの電圧を選択する。
【００３７】
これらの駆動回路を用いる事により、表示装置の駆動回路の省電力化を図ることができる。また、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置を実現することができる。さらには、低消費電力化により回路構成素子を、従来と較べて小型にすることができ、駆動回路の省スペース化を図ることができる。
【００３８】
【実施例】
本発明の実施例について以下に説明する。但し、本発明は、以下の実施例に限定されるものではない。
【００３９】
（実施例１）
図１は、本発明の実施例１のアクティブマトリクス型液晶表示装置（以下、表示装置）１１０の駆動回路に備えられる階調電圧発生回路２０のブロック図であり、図２は、本実施例の駆動回路が用いられる表示装置１１０のブロック図であり、図３は本実施例の階調電圧発生回路２０の動作を説明するタイムチャートである。図２に示される表示装置１１０の構成は、従来技術の項で図２を参照して説明されており、以下の実施例ではこの説明を援用する。また、本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。また、図１に示す本実施例の階調電圧発生回路２０の構成、及びその回路動作は、図２に示される共通電極駆動回路５００としても用いることができる。
【００４０】
図１の階調電圧発生回路２０は、本実施例の表示装置１１０の駆動回路１０７に備えられる。階調電圧発生回路２０は、駆動回路２１と、駆動回路２１の出力端と階調電圧発生回路２０の出力端子２４との間に直列に接続されるスイッチＳＷ１とを備える。また、階調電圧発生回路２０は、制御回路２２と、制御回路２２の２つの出力Ｓ２、Ｓ３によってオン／オフ（導通／遮断）状態が制御されるスイッチＳＷ２、ＳＷ３を備える。各スイッチＳＷ２、ＳＷ３は、前記駆動回路２１と出力端子２４との間の出力ライン２５に並列に接続される。スイッチＳＷ２は、電源回路２３から出力される２種の電源電圧Ｖｈ、Ｖｇ（Ｖｈ≧Ｖｇ）の内、電源電圧Ｖｈを前記出力ライン２５に供給／遮断する。スイッチＳＷ３は、電源回路２３から出力される電源電圧Ｖｇを、前記出力ライン２５に供給／遮断する。
【００４１】
図２のコントロール回路６００から出力される極性反転信号ＰＯＬは、例として階調電圧発生回路２０に備えられる信号発生回路２６に入力され、信号発生回路２６は、極性反転信号ＰＯＬを出力すると共に、極性反転信号ＰＯＬに基づいて後述する制御信号ＤＩＳを発生する。信号発生回路２６からの極性反転信号ＰＯＬは、駆動回路２１に入力され、駆動回路２１は、信号ＶＡを出力する。駆動回路２１の出力する信号ＶＡは、スイッチＳＷ１を介して出力端子２４から出力Ｖｏｕｔとして出力され、電源電圧ＶｈはスイッチＳＷ２を介して、また電源電圧ＶｇはスイッチＳＷ３を介して出力Ｖｏｕｔとして、後述するように選択的に出力される。
【００４２】
駆動回路２１には、図２に示す表示部１０７に印加される駆動信号の基準となる波形を有する基準信号ＳＶが与えられるか、もしくは極性反転信号ＰＯＬが与えられる。極性反転信号ＰＯＬは、例として前記表示部１０７に於ける水平走査期間毎に極性が反転する信号である。制御回路２２には、制御信号ＤＩＳが入力され、この制御信号ＤＩＳは、前記スイッチＳＷ１に供給され、スイッチＳＷ１のオン／オフ状態を制御する。制御信号ＤＩＳに基づいて制御回路２２に於いて前記制御信号Ｓ２、Ｓ３が作成される。
【００４３】
前記制御信号ＤＩＳは、図３（２）に示されるように、極性反転信号ＰＯＬと同一周期Ｈを有し、極性反転信号ＰＯＬの図３（１）に示すレベル反転タイミングを含む期間Ｌ１でローレベルとなり、残余の期間Ｌ２でハイレベルとなる。また、前記制御信号Ｓ２、Ｓ３は、図３（３）及び同図（４）に示されるように、極性反転信号ＰＯＬの周期Ｈの２倍の周期２Ｈをそれぞれ有し、極性反転信号ＰＯＬの図３（１）に示すレベル反転タイミングを含む期間Ｌ３、Ｌ５でそれぞれハイレベルとなり、残余の期間Ｌ４、Ｌ６でそれぞれローレベルとなる。又、制御信号Ｓ２、Ｓ３は、極性反転信号ＰＯＬのレベル反転タイミング毎に交互にハイレベルとなる。
【００４４】
即ち、スイッチＳＷ１がオンの時はスイッチＳＷ２、ＳＷ３がオフとなり、スイッチＳＷ１がオフの時はスイッチＳＷ２か、スイッチＳＷ３のどちらかが交互にオンとなる様に制御される。
【００４５】
以下に、本実施例の階調電圧発生回路２０の動作を、図２に基づいて説明する。図２に示すように、前記表示部１０７に印加される駆動電圧の基準電圧ＳＶとして極性反転信号ＰＯＬを入力した場合について説明する。極性反転信号ＰＯＬは、ライン反転駆動動作時には、１水平走査期間Ｈ毎にレベルが反転する信号であり、極性反転信号ＰＯＬがハイレベルの時は、駆動回路２１は電圧ＶＡ１を出力ＶＡとして出力し、極性反転信号ＰＯＬがローレベルの時は、駆動回路２１は電圧ＶＡ２を出力ＶＡとして出力する。これにより、駆動回路２１は、電圧ＶＡ１及び電圧ＶＡ２（ＶＡ１≧ＶＡ２）の間で振動する矩形波を発生している。ここで、出力電圧ＶＡ１、ＶＡ２の位相はそれぞれ反転していても良い。
【００４６】
本実施例の階調電圧発生回路２０の場合、階調電圧発生回路２０の出力端子２４から前記表示部１０７に入力され、表示部１０７の各絵素毎の容量に充電される電圧の極性が負から正に切り替わるタイミングでは、図３（２）に示すように、スイッチＳＷ１がオフして、駆動回路２１と出力端子２４とは相互に遮断される。このとき、スイッチＳＷ２がオンとなり、出力端子２４にはスイッチＳＷ２を介して、電源回路２３の電源電圧Ｖｈが接続される。このとき、スイッチＳＷ３はオフであり、電源回路２３の電源電圧Ｖｇは、出力端子２４と遮断される。
【００４７】
また、表示部１０７の各絵素毎の容量に充電される電圧の極性が正から負に切り替わるタイミングでは、スイッチＳＷ１がオフして、駆動回路２１と出力端子２４とは遮断される。このとき、スイッチＳＷ３がオンされ、電源回路２３からの電源電圧Ｖｇが出力端子２４に接続される。また、このときスイッチＳＷ２はオフされ、電源回路２３の電源電圧Ｖｈは出力端子２４と遮断される。
【００４８】
以上のような構成と動作とを有する本実施例の階調電圧発生回路２０に於いて、極性反転信号ＰＯＬの極性が正と負との間で切り替わるタイミングで、図２及び図９に示される信号駆動回路１０９の信号配線１０４、及びアナログスイッチＳＷを介して流れるラッシュ電流は、電源回路２３から供給される。具体的には、階調電圧発生回路２０からの出力Ｖｏｕｔが、負極性から正極性に変化するとき、スイッチＳＷ２がオンし、スイッチＳＷ３がオフする。これにより、表示部１０７に於ける前記容量に流入するラッシュ電流は、電源回路２３の電源電圧Ｖｈから供給される。一方、階調電圧発生回路２０からの出力Ｖｏｕｔが、正極性から負極性に変化するとき、スイッチＳＷ３がオンし、スイッチＳＷ２がオフする。これにより、表示部１０７に於ける前記容量に流入するラッシュ電流は、電源回路２３の電源電圧Ｖｇから供給される。これにより、ラッシュ電流は電源回路２３から供給され、駆動回路２１を流れるラッシュ電流を低減或は解消できる。
【００４９】
以上の説明から明らかなように、本実施例の階調電圧発生回路２０によれば、前記極性反転信号ＰＯＬの極性が反転するタイミングで信号配線１０４に流れるラッシュ電流や、表示部１０７への印加電圧が変化する事に発生する充放電ラッシュ電流を、電源回路２３が負担するようにした。これにより、駆動回路２１が負担するラッシュ電流を大幅に抑制し、或は解消することが可能となり、低消費電力の駆動回路１０８を実現できる。更に、従来、ラッシュ電流により、信号配線１０４に階調電圧発生回路２０から供給される電圧波形が歪み、表示品位の低下を招いていたが、本実施例はラッシュ電流を駆動回路２１と異なる独立の電源回路２３で負担するようにしたので、前記表示品位の低下を防ぐことができる。更に、従来技術に於いて、相補型トランジスタ等で構成する電流増幅機能を実現できるバッファ回路が必要なくなるのでコスト削減の効果が得られる更に、従来、バッファ回路を構成するトランジスタで消費されていた電力も不要になり、消費電力は更にその分削減される。更に、本実施例の階調電圧発生回路２０自体、従来技術に於いて用いられたバッファ回路を省略することが出来たので、バッファ回路に於ける電力消費を解消でき、階調信号電圧発生回路２０は省電力回路となる。また、前記バッファ回路の省略により回路構成の簡略化が実現され、回路基板の小型化を図ることができる。更に、表示装置の薄型化が可能になる。
【００５０】
（実施例２）
図４は、本発明の実施例２の表示装置１１０の駆動回路１０８に備えられる共通電極駆動回路３０のブロック図である。本実施例は、前記実施例１に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。本実施例の共通電極駆動回路３０の回路動作は、前記図３を参照して説明した実施例１の回路動作と類似し、本実施例の説明に於て図３を併せて参照する。
【００５１】
本実施例では、実施例１の駆動回路２１を、演算増幅器ＯＰ３を用いて実現させている。演算増幅器ＯＰ３の反転入力端子には、抵抗Ｒ１を介して前記基準信号ＳＶ或は極性反転信号ＰＯＬが入力される。演算増幅器ＯＰ３の非反転入力端子には、両端が高電圧の電源電圧Ｖｈｉｇｈと、低電位の電源電圧Ｖｌｏｗとにそれぞれ接続された可変抵抗ＲＶからの電圧Ｖｒが入力される。また、演算増幅器ＯＰ３には、電源電圧Ｖｈｉｇｈ、Ｖｌｏｗがそれぞれ供給される。演算増幅器ＯＰ３の出力は、ＦＥＴ（電界効果トランジスタ）で構成される双方向性のスイッチＳＷ１のソースに接続されると共に、演算増幅器ＯＰ３の反転入力端子に抵抗Ｒ２を介して負帰還接続される。スイッチＳＷ１のドレインは出力Ｖｏｕｔに接続される。スイッチＳＷ１のゲートには、前記制御信号ＤＩＳが入力される。
【００５２】
また、前記実施例１のスイッチＳＷ２、ＳＷ３もＦＥＴから構成される。スイッチＳＷ２、ＳＷ３の各ドレインは、共通に出力Ｖｏｕｔに接続される。スイッチＳＷ２のソースには、電源回路２３から出力される高電位の電源電圧Ｖｈが供給され、スイッチＳＷ３のソースには、電源回路２３から出力される低電位の電源電圧Ｖｇが供給される。
【００５３】
上記構成の共通電極駆動回路３０の回路動作を以下に説明する。共通電極駆動回路３０の演算増幅器ＯＰ３に入力されている極性反転信号ＰＯＬの極性の反転タイミングで、図３（２）に示す制御信号ＤＩＳによって、スイッチＳＷ１はオフされ、スイッチＳＷ１により演算増幅器ＯＰ３の出力ＶＡは、共通電極駆動回路３０の出力Ｖｏｕｔと遮断される。このとき、制御信号ＤＩＳに基づいて制御回路２２で作成される制御信号Ｓ２、Ｓ３によって、図３（３）及び同図（４）に示されるように、スイッチＳＷ２によって電源電圧Ｖｈは出力Ｖｏｕｔとなる。或は、スイッチＳＷ３により電源電圧Ｖｇは出力Ｖｏｕｔとなる。
【００５４】
本実施例に於て、駆動回路２１の出力電圧ＶＡが、極性反転信号ＰＯＬの極性の異なる各期間で充放電され、かつ駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、電源電圧Ｖｇ（例として、接地電位ＧＮＤ）以上の場合は、電源電圧Ｖｈを出力する電源回路２３ａに単純なレギュレータを用い、電源電圧Ｖｇを出力する電源回路２３ｂとして接地電位ＧＮＤを接続することによって、前記電源電位Ｖｈ、Ｖｇを出力する電源回路をそれぞれ用いる必要がなく、駆動回路１０８全体の小型化、及び省電力化を実現できる。
【００５５】
何故なら、前記実施例１の場合、極性反転信号ＰＯＬの極性反転タイミングで、表示部１０７の絵素毎の容量の充放電の際に発生するラッシュ電流を、電源電圧Ｖｈまたは電源電圧Ｖｇを出力する電源回路２３が負担して、駆動回路２１の代わりにラッシュ電流の大半を供給することにより、駆動回路２１が負担するラッシュ電流が低減され、或は解消されるからである。
【００５６】
また駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、前述したように接地電位ＧＮＤ以上の場合、出力Ｖｏｕｔを電源電圧Ｖｇを出力する電源回路２３ｂの代わりに、表示装置１１０に設けられる接地配線等を介して接地電位ＧＮＤに接続する。これにより、前記極性反転信号ＰＯＬの極性の切り替わるタイミングで、前記信号配線１０４等を介して共通電極駆動回路３０を流れるラッシュ電流は、オン状態のスイッチＳＷ３によって出力Ｖｏｕｔに接続されている接地電位ＧＮＤから供給される。
【００５７】
このような構成及び回路動作を有する本実施例の共通電極駆動回路３０によって、前記実施例１で説明した効果と同様な効果を達成することができる。
【００５８】
本実施例に於て、スイッチＳＷ１、ＳＷ２、ＳＷ３にＦＥＴを用いている。ＦＥＴは双方向性であり、且つ、オン抵抗がきわめて小さいので、本実施例の共通電極駆動回路３０の前記スイッチ回路として用いると、共通電極駆動回路３０の消費電力を、更に削減することができる。
【００５９】
本発明のスイッチ回路は、本実施例に於て、ＦＥＴとして説明されたが、本発明はこの実施例に限定されるものではなく、他の種類のスイッチを使用することもできる。また、図４に示される本実施例の回路構成は、共通電極駆動回路３０として説明されたが、図４に示される回路構成は、図１に示される階調電圧発生回路２０として、用いられてもよい。この場合にも、本実施例に於て前述した回路動作を達成することができ、前述した効果と同様な効果を達成することができる。
【００６０】
（実施例３）
図５は、本発明の駆動回路の実施例３に係る階調電圧発生回路４０のブロック図であり、図６は、本実施例の階調電圧発生回路４０の動作を説明するタイミングチャートである。以下の説明では、図５に示される回路構成を、図２に示される階調電圧発生回路として説明するが、図５に示される回路構成は、図２に示される共通電極駆動回路として用いることが出来る。その際の回路動作は、後述する本実施例の回路動作と同一である。
【００６１】
本実施例は、前記実施例２に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す駆動回路１０８は、図９及び図１０を参照して前記従来技術の項に於いて説明された構成と同一の構成を有し、本実施例に於いて再度の説明は省略する。本実施例の階調電圧発生回路４０の回路動作は、図６を参照して説明される。
【００６２】
本実施例では、実施例１の駆動回路２１を、演算増幅器ＯＰ４を用いて実現させている。演算増幅器ＯＰ４の非反転入力端子には、前記基準信号ＳＶ或は極性反転信号ＰＯＬが入力される。演算増幅器ＯＰ４の非反転入力端子には、演算増幅器ＯＰ４の出力が等電位で接続される。また、演算増幅器ＯＰ４には、電源電圧Ｖｈｉｇｈ、Ｖｌｏｗがそれぞれ供給される。演算増幅器ＯＰ４の出力は、ＦＥＴ（電界効果トランジスタ）で構成される双方向性のスイッチＳＷ１のソースに接続される。スイッチＳＷ１のドレインは出力Ｖｏｕｔに接続される。スイッチＳＷ１のゲートには、前記制御信号ＤＩＳが入力される。
【００６３】
また、本実施例のスイッチＳＷ２、ＳＷ３もＦＥＴから構成される。スイッチＳＷ２、ＳＷ３の各ドレインは、共通に出力Ｖｏｕｔに接続される。スイッチＳＷ２のソースには、電源回路２３から出力される高電位の電源電圧Ｖｈが供給され、スイッチＳＷ３のソースには、電源回路２３から出力される低電位の電源電圧Ｖｇが供給される。スイッチＳＷ２、ＳＷ３の各ゲートには、制御回路２２からの制御信号Ｓ２、Ｓ３がそれぞれ入力される。
【００６４】
上記構成の階調電圧発生回路４０の回路動作を以下に説明する。
【００６５】
図５に示す構成の階調電圧発生回路４０に於て、図６（１）に示されるように、水平走査期間毎に極性が反転する極性反転信号ＰＯＬが駆動回路２１の演算増幅器ＯＰ４の非反転入力端子に入力される。演算増幅器ＯＰ４は、その出力が反転入力端子に等電位で接続されているので、演算増幅器ＯＰ４の出力は図６（５）に示されるように定電位ＶＡとなる。図６（１）に示される極性反転信号ＰＯＬの極性反転タイミングで、演算増幅器ＰＯ４の出力ＶＡは、スイッチＳＷ１によって階調電圧発生回路４０の出力Ｖｏｕｔと切り離され、代わりにスイッチＳＷ２によって、階調電圧発生回路４０の出力Ｖｏｕｔは、電源回路２３から出力される高電位の電源電圧Ｖｈに接続される。或は、前記出力Ｖｏｕｔは、電源回路２３から出力される低電位の電源電圧Ｖｇに、スイッチＳＷ３によって接続される。
【００６６】
次に、極性反転信号ＰＯＬの極性反転タイミングで、スイッチＳＷ１がオンし、演算増幅器ＯＰ４の出力ＶＡが階調電圧発生回路４０の出力Ｖｏｕｔとなる。このとき、スイッチＳＷ２、ＳＷ３はオフされ、出力Ｖｏｕｔは、電源回路２３から遮断される。次に、極性反転信号ＰＯＬの極性反転タイミングで、演算増幅器ＰＯ４の出力ＶＡは、スイッチＳＷ１によって階調電圧発生回路４０の出力Ｖｏｕｔと切り離され、代わりにスイッチＳＷ２によって、階調電圧発生回路４０の出力Ｖｏｕｔは、電源回路２３から出力される低電位の電源電圧Ｖｇに接続される。或は、前記出力Ｖｏｕｔは、電源回路２３から出力される高電位の電源電圧Ｖｈに、スイッチＳＷ３によって接続される。
【００６７】
本実施例に於て、駆動回路２１の出力電圧ＶＡが、極性反転信号ＰＯＬの極性の異なる各期間で充放電され、かつ駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、電源電圧Ｖｇ（例として、接地電位ＧＮＤ）以上の場合は、電源電圧Ｖｈを出力する電源回路２３ａに単純なレギュレータを用い、電源電圧Ｖｇを出力する電源回路２３ｂとして接地電位ＧＮＤを接続することによって、前記電源電位Ｖｈ、Ｖｇを出力する電源回路をそれぞれ用いる必要がなく、駆動回路１０８全体の小型化、及び省電力化を実現できる。
【００６８】
何故なら、前記実施例１の場合、極性反転信号ＰＯＬの極性反転タイミングで、表示部１０７の絵素毎の容量の充放電の際に発生するラッシュ電流を、電源電圧Ｖｈまたは電源電圧Ｖｇを出力する電源回路２３が負担して、駆動回路２１の代わりにラッシュ電流の大半を供給することにより、駆動回路２１が負担するラッシュ電流が低減され、或は解消されるからである。
【００６９】
また駆動回路２１から出力されている電圧ＶＡの電圧レベルの最低電圧値が、前述したように接地電位ＧＮＤ以上の場合、出力Ｖｏｕｔを電源電圧Ｖｇを出力する電源回路２３ｂの代わりに、表示装置１１０に設けられる接地配線等を介して接地電位ＧＮＤに接続する。これにより、前記極性反転信号ＰＯＬの極性の切り替わるタイミングで、前記信号配線１０４等を介して階調電圧発生回路４０を流れるラッシュ電流は、オン状態のスイッチＳＷ３によって出力Ｖｏｕｔに接続されている接地電位ＧＮＤから供給される。
【００７０】
このような構成及び回路動作を有する本実施例の階調電圧発生回路４０によって、前記実施例１で説明した効果と同様な効果を達成することができる。
【００７１】
本実施例に於て、スイッチＳＷ１、ＳＷ２、ＳＷ３にＦＥＴを用いている。ＦＥＴは双方向性であり、且つ、オン抵抗がきわめて小さいので、本実施例の階調電圧発生回路４０の前記スイッチ回路として用いると、階調電圧発生回路４０の消費電力を、更に削減することができる。
【００７２】
本発明のスイッチ回路は、本実施例に於て、ＦＥＴとして説明されたが、本発明はこの実施例に限定されるものではなく、他の種類のスイッチを使用することもできる。また、図５に示される本実施例の回路構成は、階調電圧発生回路４０として説明されたが、図５に示される回路構成は、図２に示される共通電圧駆動回路２０として用いられることができる。この場合にも、本実施例に於て前述した回路動作を達成することができ、前述した本実施例の効果と同様な効果を達成することができる。
【００７３】
（実施例４）
図７は、本発明の駆動回路の実施例４に係る図２に示されるデジタルソース駆動回路（以下、ソース駆動回路）５０に各信号配線１０４毎に備えられる信号配線駆動回路６０のブロック図であり、図６は本実施例の信号配線駆動回路６０の動作を説明するタイミングチャートである。本実施例は、前記実施例１に類似し、対応する部分には同一の参照符号を付す。本実施例に於いて、表示装置１１０の図２に示す階調電圧発生回路４００は、前記実施例１及び実施例３の構成例のいずれかの回路構成を用いてもよく、或は従来技術の項で説明された周知の回路構成であってもよい。図２に示される共通電極駆動回路５００は、前記実施例２の構成例を用いてもよく、或は従来技術の項で説明された周知の回路構成であってもよい。
【００７４】
図７に示される信号配線駆動回路６０の構成は、図２の行方向に沿うｉ番目の信号配線１０４を駆動する構成であり、図２に示されるソース駆動回路５０には、各信号配線１０４毎に図７に示される信号配線駆動回路６０が設けられる。尚、以下に於いて、説明の簡単の為、映像信号データが２ビット（Ｄ0、Ｄ1）で構成されている場合を想定する。
【００７５】
本実施例の特徴は、本発明の駆動回路を図２に示されるデジタルソース駆動回路５０の中に組み込んだことである。信号配線駆動回路６０は、映像信号データの各ビットＤ0、Ｄ1毎に設けられ、サンプリング動作用に用いられる第１段目のＤ型フリップフロップＭSMPと、ホールド動作用に用いられる第２段目のＤ型フ リップフロップＭHと、１個のデコーダＤＥＣと、各信号配線１０４毎に設けら れ、４種の外部電源電圧Ｖ0〜Ｖ3を前記各信号配線１０４に出力または遮断するそれぞれ複数のアナログスイッチＡＳＷ0〜ＡＳＷ3とを含んで構成される。
【００７６】
アナログスイッチＡＳＷ0〜ＡＳＷ3に於いて、４種類の階調電圧Ｖ0〜Ｖ3と、前記デコーダＤＥＣからの制御信号Ｓ0〜Ｓ3とが入力される。尚、デジタル映像信号データのサンプリングは、Ｄフリップフロップ以外にも種々のものを用いることができる。前記階調電圧Ｖ0〜Ｖ3は、階調電圧発生回路４００から出力され、各階調電圧Ｖ0〜Ｖ3毎に、中心電圧Ｖｍ、電源電圧ＶＡ＋及び電源電圧ＶＡ−を有する。中心電圧Ｖｍ、電源電圧ＶＡ＋及び電源電圧ＶＡ−は、各階調電圧Ｖ0〜Ｖ3毎に相互に電圧レベルが異なっている。
【００７７】
本実施例に於て、デジタルソース駆動回路５０の中に、サンプリングパルスＴＳＭＰｉ、出力制御パルスＯＥｉに加え、信号ＤＩＳｈバー、ＤＩＳｌバーを入力する。ここで、信号ＤＩＳｈバーは、階調電圧ＶＡ＋の出力開始時から一定期間だけアクティブと成るローアクティブな信号であり、一方、信号ＤＩＳｌバーは、上記ＶＡ−の階調電圧の出力開始時から、一定期間だけアクティブとなるローアクティブな信号である。
【００７８】
前記デコーダＤＥＣの各出力Ｙ０〜Ｙ３は、ＡＮＤ回路６１、６２、６３、６４の各一方入力端子にそれぞれ接続され、ＡＮＤ回路６１、６２、６３、６４の各他方入力端子には、ＡＮＤ回路６５の出力が共通に接続される。ＡＮＤ回路６５には、信号ＤＩＳｈバー、ＤＩＳｌバーがそれぞれ入力される。信号ＤＩＳｈバー、ＤＩＳｌバーは、反転回路６６、６７でそれぞれレベルが反転されて、アナログスイッチ６８、６９にそれぞれ入力され、アナログスイッチ６８、６９のスイッチング状態をオン状態とオフ状態との間で切り替える。アナログスイッチ６８、６９には、電源回路２３から出力される電源電圧ＶＤＩＳＨ、ＶＤＩＳＬがそれぞれ供給され、アナログスイッチ６８、６９の出力は、共通に信号配線１０４に接続される。
【００７９】
以下に、本実施例の信号配線駆動回路６０の動作を説明する。本実施例の信号配線駆動回路６０の出力Ｓｉは、階調電圧発生回路４００からの電源電圧ＶＡ＋が信号配線１０４に印加される期間Ｔ１の開始時に、一旦、電源回路２３から出力される任意の別の電源電圧ＶＤＩＳＨとなり、次に映像信号データＤ０、Ｄ１の値に応じて、前記実施例１で説明したデコーダＤＥＣ及びアナログスイッチＡＳＷ０〜ＡＳＷ３のスイッチング動作と同様な回路動作によって、階調電圧発生回路４００から出力される電源電圧ＶＡ＋が選択され、信号配線１０への出力Ｓｉとなる。
【００８０】
一方、本実施例の信号配線駆動回路６０の出力Ｓｉは、電圧ＶＡ−が信号配線１０４に印加される期間Ｔ２の開始時に、一旦、電源回路２３から出力される任意の別の電圧ＶＤＩＳＬとなり、次に映像信号データＤ０、Ｄ１の値に応じて、前記実施例１で説明したデコーダＤＥＣ及びアナログスイッチＡＳＷ０〜ＡＳＷ３のスイッチング動作と同様な回路動作によって、階調電圧発生回路４００から出力される電源電圧ＶＡ−となる。
【００８１】
以下、図面を参照して、本実施例を詳述する。図７の信号配線駆動回路６０では、信号の極性の反転タイミング、例として、図８に於いて、制御信号ＤＩＳＨバー、ＤＩＳＬバーのいずれかがハイレベルからローレベルに切り替わってアクティブ（Ｌ）に成ると、ＡＮＤ回路６５は遮断され、ＡＮＤ回路６５のローレベルの出力によって、各ＡＮＤ回路６１〜６４は全て遮断され、全てローレベルの信号を出力する。従って、各アナログスイッチＡＳＷ０〜ＡＳＷ３は全て遮断される。これにより、信号配線１０４への出力Ｓｉは、階調電圧発生回路４００から出力される電源電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３と切り離される。
【００８２】
このとき、それぞれローレベルの制御信号ＤＩＳＨバー、ＤＩＳＬバーは、反転回路６６、６７で反転されてハイレベルとなり、アナログスイッチ６８、６９を導通する。これにより、信号配線１０４への出力Ｓｉは、電源回路２３から出力される電源電圧ＶＤＩＨＳ、ＶＤＩＳＬのいずれかに、かつ水平走査期間毎に電源電圧ＶＤＩＨＳ、ＶＤＩＳＬに交互に接続される。
【００８３】
一方、図８に於いて、制御信号ＤＩＳＨバー、ＤＩＳＬバーの双方がローレベルからハイレベルに切り替わってノンアクティブ（Ｈ）に成ると、ＡＮＤ回路６５は導通され、ＡＮＤ回路６５のハイレベルの出力によって、各ＡＮＤ回路６１〜６４は全て導通され、デコーダＤＥＣからの信号を出力する。従って、各アナログスイッチＡＳＷ０〜ＡＳＷ３は、デコーダＤＥＣからの信号によって駆動される。これにより、信号配線１０４への出力Ｓｉは、階調電圧発生回路４００から出力される電源電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３のいずれかが、映像信号データＤ０、Ｄ１に対応して選択され、出力Ｓｉとして信号配線１０４に供給される。
【００８４】
このとき、それぞれハイレベルの制御信号ＤＩＳＨバー、ＤＩＳＬバーは、反転回路６６、６７で反転されてローレベルとなり、アナログスイッチ６８、６９を全て遮断する。これにより、信号配線１０４への出力Ｓｉは、電源回路２３から出力される電源電圧ＶＤＩＨＳ、ＶＤＩＳＬと切り離される。
【００８５】
これにより、制御信号ＤＩＳＨバー、ＤＩＳＬバーの極性反転タイミングで、図２に示される表示部１０７に於ける容量に起因する充放電のために発生するラッシュ電流を、電源電圧ＶＤＩＳＨまたは電圧電源ＶＤＩＳＬを発生する電源回路２３が、階調電圧発生回路４００の代わりに、その大半を供給することにより、階調電圧発生回路４００が負担するラッシュ電流を低減することができる。また、階調電圧Ｖ０〜Ｖ３の最低電圧値が、接地電位（ＧＮＤ）以上の場合は、電源回路２３からの電源電圧ＶＤＩＳＬの代わりに、図７に示されるアナログスイッチ６９に接地電位（ＧＮＤ）を接続することによって、階調電圧発生回路４００を備える信号配線駆動回路６０の全体の省電力化及び小型化が実現できる。
【００８６】
以上のように、本実施例の信号配線駆動回路６０によって、前記各実施例で述べた効果と同様の効果を達成することができるに加え、図７に示される信号配線駆動回路６０の省電力化及び小型化を図ることが出来る。
【００８７】
【発明の効果】
以上の説明から明らかなように、本発明の駆動回路によれば、ある一定期間に容量性負荷を充放電する駆動回路において、正負の極性が反転する期間で、その駆動回路とその出力に接続された負荷とを、第１スイッチ手段で切り離し、別の電源と負荷とを、第２スイッチ手段及び第３スイッチ手段とを用いて一定期間接続し、極性の切り替わる時に流れるラッシュ電流の一部をこの任意の電源に負担させることにより上記駆動回路の負担を軽くすることができる。
【００８８】
本発明は、表示部を表示駆動する駆動電圧の正負の極性反転時に発生する、または駆動電圧が変化する事により発生する充放電電流であるラッシュ電流を補う為、スイッチで電源に一定期間接続し、駆動回路からの電圧を選択する。
【００８９】
これらの駆動回路を用いる事により、表示装置の駆動回路の省電力化を図ることができる。また、ラッシュ電流による駆動波形の歪みを小さくし高表示品位の表示装置を実現することができる。さらには、低消費電力化により回路構成素子を、従来と較べて小型にすることができ、駆動回路の省スペース化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施例１の階調電圧発生回路２０のブロック図である。
【図２】本発明の基礎となる構成の表示装置１１０のブロック図である。
【図３】 本実施例の階調電圧発生回路２０のタイミングチャートである。
【図４】 本発明の実施例２に係る表示装置の共通電極回路３０を示すブロック図である。
【図５】 本発明の実施例３に係る表示装置の階調電圧発生回路４０を示すブロック図である。
【図６】 本実施例の階調電圧発生回路４０のタイミングチャートである。
【図７】 本発明の実施例４の信号配線駆動回路６０のブロック図である。
【図８】本実施例の信号配線駆動回路６０のタイミングチャートである。
【図９】従来の表示装置のソース駆動回路２００のブロック図である。
【図１０】従来の信号配線駆動回路１０９のブロック図である。
【図１１】従来の回路におけるタイミングチャートである。
【図１２】共通電極電位から見た各階調電圧波形を示すタイミングチャートである。
【図１３】従来の表示装置の階調電圧発生回路例を示すブロック図である。
【図１４】図１３の回路におけるタイミングチャートである。
【図１５】従来の表示装置の階調電圧駆動回路４００を示すブロック図である。
【図１６】図１５の回路の動作を示すタイミングチャートである。
【図１７】信号配線駆動回路１０９の他の構成例を示すブロック図である。
【符号の説明】
２０ 階調電圧発生回路
２１ 駆動回路
２２ 制御回路
２３ 電源回路
２４ 出力端子
２５ 出力ライン
１０４ 信号配線
１０５ 走査配線
１０７ 表示部
１０８ 駆動回路
１１０ 表示装置
３００ ゲート駆動回路
５００ 共通電極駆動回路
６００ コントロール回路
ＤＩＳ 制御信号
ＰＯＬ 極性反転信号
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＶＡ 信号
Ｖｏｕｔ 出力
Ｖｈ、Ｖｇ 電源電圧
Claims (7)
- それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段と
を備え、該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにした表示装置の駆動回路。 - 表示媒体を挟んで対向する一対の基板の一方の基板に絵素電極が形成され、他方の基板に該絵素電極との間で容量を形成する共通電極が形成されている表示部の該共通電極を、予め定める周期で交流表示駆動する駆動信号を出力し、該駆動信号が出力される出力端子を有する表示装置の共通電極駆動回路であって、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり、該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段と
を備え、該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにした表示装置の駆動回路。 - それぞれ容量を有する複数の絵素がマトリクス状に配列された表示部を予め定める周期で交流表示駆動する階調を有するデータ信号を出力し、外部から供給された複数レベルの階調電圧のいずれかを選択して出力することにより、表示階調に対応したレベルの電圧をデータ信号として絵素毎の容量に充電して階調表示を実現するデータ処理部と、該複数レベルの階調電圧を発生する階調電圧発生回路とを備える表示装置のデータ駆動回路であって、
該データ駆動回路は、該階調電圧が出力される出力端子と、
レベルの異なる少なくとも２つの電源電圧を発生すると共にラッシュ電流を供給する電源部と、
該周期を規定する周期信号が入力され、該２つの電源電圧間のレベルを有し、相互にレベルの異なる２つ以上の電圧からなり該周期信号に同期する矩形波の該駆動信号を発生する電圧発生部と、
該電圧発生部と該出力端子との間に接続され、該周期信号のレベル切り替わり時の前後の期間を含む一定期間で該電圧発生部からの該駆動信号を遮断する双方向性の第１スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが正極性に切り替わる時の前後の期間を含む一定期間に、該一対の電源電圧の一方の電源電圧を該出力端子に出力する双方向性の第２スイッチ手段と、
該出力端子に接続され、該期間において該周期信号のレベルが負極性に切り替わる時の前後の期間を含む一定期間に、該期間で該一対の電源電圧の他方の電源電圧を該出力端子に出力する双方向性の第３スイッチ手段と
を備え、該ラッシュ電流を該電圧発生部とは異なる独立の該電源部で負担するようにした表示装置の駆動回路。 - 前記電源部は、相互にレベルが異なる２つの電源電圧を出力する請求項１〜３の何れかに記載の表示装置の駆動回路。
- 前記第１スイッチ手段、第２スイッチ手段、及び第３スイッチ手段は、電界効果トランジスタで構成される請求項１〜３の何れかに記載の表示装置の駆動回路。
- 前記周期信号の反転期間は、表示部に於ける１水平走査期間に選ばれる請求項１〜３の何れかに記載の表示装置の駆動回路。
- 前記電源部から出力されるレベルの異なる複数の電源電圧の一つの電源電圧は、接地電位に選ばれる請求項１〜３の何れかに記載の表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32515193A JP3642343B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32515193A JP3642343B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181924A JPH07181924A (ja) | 1995-07-21 |
| JP3642343B2 true JP3642343B2 (ja) | 2005-04-27 |
Family
ID=18173609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32515193A Expired - Fee Related JP3642343B2 (ja) | 1993-12-22 | 1993-12-22 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642343B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020007051A1 (zh) * | 2018-07-03 | 2020-01-09 | 深圳市华星光电半导体显示技术有限公司 | Amoled的侦测系统及侦测方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312257A (ja) | 2000-05-02 | 2001-11-09 | Sharp Corp | 容量性表示装置の駆動方法 |
| JP3795361B2 (ja) * | 2001-09-14 | 2006-07-12 | シャープ株式会社 | 表示駆動装置およびそれを用いる液晶表示装置 |
| JP3861860B2 (ja) | 2003-07-18 | 2006-12-27 | セイコーエプソン株式会社 | 電源回路、表示ドライバ及び電圧供給方法 |
| WO2008029551A1 (fr) * | 2006-09-08 | 2008-03-13 | Sharp Kabushiki Kaisha | Circuit d'alimentation et appareil d'affichage à cristaux liquides |
-
1993
- 1993-12-22 JP JP32515193A patent/JP3642343B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020007051A1 (zh) * | 2018-07-03 | 2020-01-09 | 深圳市华星光电半导体显示技术有限公司 | Amoled的侦测系统及侦测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07181924A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929847A (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
| US6014122A (en) | Liquid crystal driving circuit for driving a liquid crystal display panel | |
| KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
| KR100516870B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
| JPH11327487A (ja) | デジタル―アナログ変換器、アクティブマトリクス型液晶ディスプレイおよびデジタル信号をアナログ信号に変換する方法 | |
| KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| US7427880B2 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
| US20040246215A1 (en) | Driving circuit for liquid crystal display device and method of driving the same | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| JP3372142B2 (ja) | 液晶表示装置及びその駆動回路 | |
| KR19990007344A (ko) | 단순 스위치 캐패시터 어레이로 구현된 디지털 아날로그 변환기 및 그 제어 방법 | |
| US6297793B1 (en) | Liquid-crystal display device | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| JP2005010697A (ja) | 表示装置 | |
| JP2965822B2 (ja) | 電源回路 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| JP2909357B2 (ja) | 電源回路 | |
| JPH06237162A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路 | |
| JP3059050B2 (ja) | 電源回路 | |
| JPH07191300A (ja) | 表示装置の駆動方式 | |
| JP2000163002A (ja) | 半導体集積回路、液晶表示装置及び逆極性電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |