JP3861860B2 - 電源回路、表示ドライバ及び電圧供給方法 - Google Patents

電源回路、表示ドライバ及び電圧供給方法 Download PDF

Info

Publication number
JP3861860B2
JP3861860B2 JP2003277030A JP2003277030A JP3861860B2 JP 3861860 B2 JP3861860 B2 JP 3861860B2 JP 2003277030 A JP2003277030 A JP 2003277030A JP 2003277030 A JP2003277030 A JP 2003277030A JP 3861860 B2 JP3861860 B2 JP 3861860B2
Authority
JP
Japan
Prior art keywords
voltage
potential side
counter electrode
side voltage
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003277030A
Other languages
English (en)
Other versions
JP2005037834A (ja
Inventor
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003277030A priority Critical patent/JP3861860B2/ja
Priority to US10/891,195 priority patent/US7173614B2/en
Priority to CNA2007101520200A priority patent/CN101136186A/zh
Priority to CNB2004100697676A priority patent/CN100350443C/zh
Publication of JP2005037834A publication Critical patent/JP2005037834A/ja
Application granted granted Critical
Publication of JP3861860B2 publication Critical patent/JP3861860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、電源回路、表示ドライバ及び電圧供給方法に関する。
アクティブマトリックス型の液晶表示装置は、マトリクス状に形成された複数の走査線及び複数のデータ線を有する。そして、各スイッチ素子が各走査線及び各データ線に接続された複数のスイッチ素子と、各画素電極が各スイッチ素子に接続された複数の画素電極とを有する。画素電極は、液晶(広義には電気光学物質)を介して対向電極と対向している。
このような構成の液晶表示装置では、選択された走査線によりオン状態となったスイッチ素子を介して、データ線に供給された電圧が画素電極に印加される。そして、該画素電極と対向電極との間の印加電圧に応じて、画素の透過率が変化するようになっている。
ところで、液晶表示装置では、液晶の劣化を防止するため、該液晶が交流で駆動される必要がある。そのため、液晶表示装置では、1フレーム、或いは1又は複数の水平走査期間ごとに、画素電極と対向電極との間の電圧の極性を反転させる極性反転駆動が行われる。例えば極性反転タイミングに同期して対向電極に供給する電圧を変化させることで、極性反転駆動が実現される。
この極性反転駆動については、例えば特許文献1に開示されている。特許文献1には、対向電極の電圧を変更することで、極性反転駆動を実現する技術が開示されている。より具体的には、特許文献1では、対向電極の電圧と画素電極の電圧を一旦同一の電圧に設定した後、対向電極の電圧及び画素電極の電圧を、同期を取って同電位に変化させる。これにより、画素電極及び対向電極間に流れる余分な消費電流を削減でき、電圧変更時の電荷の充電のため余分な電流を流さずに高速に対向電極の電圧を変更する。
特開2002−149133号公報
特許文献1に記載されているように、極性反転タイミングに同期して高電位側の電圧及び低電位側の電圧が、対向電極に供給される。このような高電位側の電圧及び低電位側の電圧の切り替えを、金属酸化膜半導体(MOS:Metal-Oxide Semiconductor)トランジスタにより構成されるスイッチ回路により行うことが考えられる。
しかしながら、MOSトランジスタのソース・ドレイン間の電圧が低くなるにつれて、ドレインに接続される対向電極の充放電の時間が長くなってしまう。液晶表示装置で表示可能な階調数が多くなり1階調当たりの電圧幅が小さくなる傾向にある現状では、対向電極の充放電が不十分な場合、対向電極の電圧の誤差に起因する画質の劣化という問題を招く。
また、液晶表示装置の表示サイズが大きくなると、1水平走査期間がそれだけ短くなる。そのため、極性反転駆動に伴う対向電極の充放電の時間も短くする必要がある。対向電極の充放電の時間は、対向電極の寄生容量CとMOSトランジスタのオン抵抗Rとの積の時定数で決まる。従って、表示サイズが大きくなるにつれて、寄生容量C及び抵抗Rのうち少なくとも1つの値を小さくする必要がある。対向電極の寄生容量Cはそれほど小さくできないため、MOSトランジスタのオン抵抗Rを小さくすることが考えられる。この場合、MOSトランジスタのチャネル幅Wが大きくすることで、抵抗Rを小さくできるが、スイッチ回路の規模が大きくなってしまう。更に、MOSトランジスタのオン抵抗Rの自己消費電力も増大してしまう。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で、高速に対向電極に電圧を供給する電源回路、表示ドライバ及び電圧供給方法を提供することにある。
上記課題を解決するために本発明は、電気光学物質を挟んで画素電極と対向する対向電極に電圧を供給するための電源回路であって、選択信号に基づいて、第1の高電位側電圧、第1の低電位側電圧、前記第1の高電位側電圧より高電位の第2の高電位側電圧、及び第1の中間電圧のいずれか1つを前記対向電極に供給する対向電極電圧供給回路と、前記電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号を用いて、前記選択信号を生成する切替制御回路とを含み、前記第1の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、前記対向電極電圧供給回路は、前記対向電極の電圧を前記第1の低電位側電圧から前記第1の高電位側電圧に切り替えるとき、第1の期間では前記第1の高電位側電圧又は前記第1の中間電圧を前記対向電極に供給し、前記第1の期間後の第2の期間では前記第2の高電位側電圧を前記対向電極に供給し、前記第2の期間後の第3の期間では前記第1の高電位側電圧を前記対向電極に供給する電源回路に関係する。
本発明においては、対向電極電圧供給回路が、電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号に基づいて、対向電極の電圧を第1の低電位側電圧から第1の高電位側電圧に切り替える。このとき、対向電極電圧供給回路が、極性反転信号に基づいて指定される第2の期間において、第1の高電位側電圧より高電位の第2の高電位側電圧を対向電極に供給した後に、第2の期間後の第3の期間において、第1の高電位側電圧を対向電極に供給する。これにより、対向電極の電圧を高速に設定できる。従って、表示可能な階調数が多くなり1階調当たりの電圧幅が小さくなっても、画質劣化を低減できる。更に、表示サイズが大きくなり、1水平走査期間が短くなる場合にも、極性反転駆動により、画素電極及び対向電極を含む電気光学装置を駆動できる。
更にまた、本発明においては、対向電極電圧供給回路が、第2の期間の前の第1の期間において、第1の高電位側電圧又は第1の中間電圧を対向電極に供給する。これにより、電圧の2乗に比例する自己消費電力を低減でき、低消費電力化を図ることができる。
また本発明に係る電源回路では、前記対向電極電圧供給回路が、前記選択信号に基づいて、前記第1の高電位側電圧、前記第1の低電位側電圧、前記第2の高電位側電圧、前記第1の中間電圧、前記第1の低電位側電圧より低電位の第2の低電位側電圧、及び第2の中間電圧のいずれか1つを前記対向電極に供給し、前記第2の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、前記対向電極電圧供給回路は、前記対向電極の電圧を前記第1の高電位側電圧から前記第1の低電位側電圧に切り替えるとき、第4の期間では前記第1の低電位側電圧又は前記第2の中間電圧を前記対向電極に供給し、前記第4の期間後の第5の期間では前記第2の低電位側電圧を前記対向電極に供給し、前記第5の期間後の第6の期間では前記第1の低電位側電圧を前記対向電極に供給することができる。
本発明においては、更に、対向電極電圧供給回路が、電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号に基づいて、対向電極の電圧を第1の高電位側電圧から第1の低電位側電圧に切り替える場合にも、上記と同様の効果を得ることができる。即ち、対向電極の電圧を高速に設定できる。従って、表示可能な階調数が多くなり1階調当たりの電圧幅が小さくなっても、画質劣化を低減できる。更に、表示サイズが大きくなり、1水平走査期間が短くなる場合にも、極性反転駆動により、画素電極及び対向電極を含む電気光学装置を駆動できる。
更にまた、本発明においては、対向電極電圧供給回路が、第5の期間の前の第4の期間において、第1の低電位側電圧又は第2の中間電圧を対向電極に供給する。これにより、電圧の2乗に比例する自己消費電力を低減でき、低消費電力化を図ることができる。
また本発明は、電気光学物質を挟んで画素電極と対向する対向電極に電圧を供給するための電源回路であって、選択信号に基づいて、第1の高電位側電圧、第1の低電位側電圧、前記第1の低電位側電圧より低電位の第2の低電位側電圧、及び第2の中間電圧のいずれか1つを前記対向電極に供給する対向電極電圧供給回路と、前記電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号を用いて、前記選択信号を生成する切替制御回路とを含み、前記第2の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、前記対向電極電圧供給回路は、前記対向電極の電圧を前記第1の高電位側電圧から前記第1の低電位側電圧に切り替えるとき、第4の期間では前記第1の低電位側電圧又は前記第2の中間電圧を前記対向電極に供給し、前記第4の期間後の第5の期間では前記第2の低電位側電圧を前記対向電極に供給し、前記第5の期間後の第6の期間では前記第1の低電位側電圧を前記対向電極に供給する電源回路に関係する。
本発明においては、対向電極電圧供給回路が、電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号に基づいて、対向電極の電圧を第1の高電位側電圧から第1の低電位側電圧に切り替える。このとき、対向電極電圧供給回路が、極性反転信号に基づいて指定される第5の期間において、第1の低電位側電圧より低電位の第2の低電位側電圧を対向電極に供給した後に、第5の期間後の第6の期間において、第1の低電位側電圧を対向電極に供給する。これにより、対向電極の電圧を高速に設定できる。従って、表示可能な階調数が多くなり1階調当たりの電圧幅が小さくなっても、画質劣化を低減できる。更に、表示サイズが大きくなり、1水平走査期間が短くなる場合にも、極性反転駆動により、画素電極及び対向電極を含む電気光学装置を駆動できる。
更にまた、本発明においては、対向電極電圧供給回路が、第5の期間の前の第4の期間において、第1の低電位側電圧又は第2の中間電圧を対向電極に供給する。これにより、電圧の2乗に比例する自己消費電力を低減でき、低消費電力化を図ることができる。
また本発明に係る電源回路では、前記第1及び第2の期間を設定するための第1及び第2の期間設定レジスタを含み、前記切替制御回路は、前記第1及び第2の期間設定レジスタの設定値に対応した期間のパルス幅を有する前記選択信号により、前記極性反転信号の変化点を基準に前記第1及び第2の期間を指定することができる。
また本発明に係る電源回路では、前記第4及び第5の期間を設定するための第4及び第5の期間設定レジスタを含み、前記切替制御回路は、前記第4及び第5の期間設定レジスタの設定値に対応した期間のパルス幅を有する前記選択信号により、前記極性反転信号の変化点を基準に前記第4及び第5の期間を指定することができる。
本発明によれば、画素電極及び対向電極を含む電気光学装置の表示サイズや特性に応じて、第1及び第2の期間設定レジスタの設定値を変更することで、第1及び第2の期間を最適化できる。即ち、画素電極への電圧供給を最適化し、該電気光学装置の高精度な電圧供給と低消費電力化との両立を容易に実現できるようになる。
本発明によれば、画素電極及び対向電極を含む電気光学装置の表示サイズや特性に応じて、第4及び第5の期間設定レジスタの設定値を変更することで、第4及び第5の期間を最適化できる。即ち、画素電極への電圧供給を最適化し、該電気光学装置の高精度な電圧供給と低消費電力化との両立を容易に実現できるようになる。
また本発明に係る電源回路では、前記対向電極電圧供給回路は、その入力に所与の電圧が供給され前記第1の高電位側電圧を生成するボルテージフォロワ接続された第1の演算増幅器を含み、前記第2の高電位側電圧は、前記第1の演算増幅器の高電位側の電源電圧であってもよい。
また本発明に係る電源回路では、前記対向電極電圧供給回路は、その入力に所与の電圧が供給され前記第2の高電位側電圧を生成するボルテージフォロワ接続された第2の演算増幅器を含み、前記第2の低電位側電圧は、前記第2の演算増幅器の低電位側の電源電圧であってもよい。
本発明によれば、ボルテージフォロワ接続された第1の演算増幅器により第1の高電位側電圧を対向電極に供給し、或いはボルテージフォロワ接続された第2の演算増幅器により第1の低電位側電圧を対向電極に供給するようにしたので、高精度な電圧レベルの調整が不要な他の電圧の供給のための無駄な消費電力を削減できる。また、第1の高電位側電圧と第1の低電位側電圧との間に演算増幅器を用いる場合に比べて、第1及び第2の演算増幅器を設けることで、消費電力をより一層低減できる。
また本発明は、前記対向電極に電圧を供給する上記のいずれか記載の電源回路と、表示データに基づいて、スイッチ素子を介して前記画素電極に接続されるデータ線を駆動する駆動回路とを含む表示ドライバに関係する。
本発明によれば、画素電極及び対向電極を含む電気光学装置の実装面積を削減し、低消費電力で、かつ画質の劣化を防止する表示ドライバを提供できる。
また本発明は、電気光学物質を挟んで画素電極と対向する対向電極の電圧を第1の低電位側電圧から第1の高電位側電圧に切り替えて供給するための電圧供給方法であって、前記第1の低電位側電圧が供給される前記対向電極に、前記第1の低電位側電圧に代えて前記第1の高電位側電圧より高電位の第2の高電位側電圧を供給し、前記第2の高電位側電圧を前記対向電極に供給した後、前記対向電極に前記第1の高電位側電圧を供給する電圧供給方法に関係する。
また本発明に係る電圧供給方法では、前記対向電極に前記第2の高電位側電圧を供給するのに先立って、前記第1の高電位側電圧、及び前記第1の高電位側電圧よりも低電位で前記第1の低電位側電圧よりも高電位の第1の中間電圧のいずれかを前記対向電極に供給することができる。
また本発明は、電気光学物質を挟んで画素電極と対向する対向電極の電圧を第1の高電位側電圧から第1の低電位側電圧に切り替えて供給するための電圧供給方法であって、前記第1の高電位側電圧が供給される前記対向電極に、前記第1の高電位側電圧に代えて前記第1の低電位側電圧より低電位の第2の低電位側電圧を供給し、前記第2の低電位側電圧を前記対向電極に供給した後、前記対向電極に前記第1の低電位側電圧を供給する電圧供給方法に関係する。
また本発明に係る電圧供給方法では、前記対向電極を前記第2の低電位側電圧を供給するのに先立って、前記第1の低電位側電圧、及び前記第1の低電位側電圧よりも高電位で前記第1の高電位側電圧よりも低電位の第2の中間電圧のいずれかを、前記対向電極に供給することができる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1. 液晶表示装置
図1に、本実施形態における電源回路を含むアクティブマトリックス型の液晶表示装置の構成の概要を示す。
液晶表示装置10は、液晶表示パネル(広義には表示パネル)20を含む。
液晶表示パネル20は、例えばガラス基板上に形成される。このガラス基板上には、Y方向に複数配列されそれぞれX方向に伸びる走査線(ゲートライン)GL1〜GLM(Mは2以上の整数)と、X方向に複数配列されそれぞれY方向に伸びるデータ線(ソースライン)DL1〜DLN(Nは2以上の整数)とが配置されている。また、走査線GLm(1≦m≦M、mは整数、以下同様。)とデータ線DLn(1≦n≦N、nは整数、以下同様。)との交差位置に対応して、画素領域(画素)が設けられ、該画素領域に薄膜トランジスタ(Thin Film Transistor:以下、TFTと略す。)22mnが配置されている。
TFT22mnのゲートは、走査線GLnに接続されている。TFT22mnのソースは、データ線DLnに接続されている。TFT22mnのドレインは、画素電極26mnに接続されている。画素電極26mnと、これに対向する対向電極28mnとの間に液晶が封入され、液晶容量(広義には液晶素子)24mnが形成される。画素電極26mnと対向電極28mnとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極28mnには、対向電極電圧Vcomが供給される。
このような液晶表示パネル20は、例えば画素電極及びTFTが形成された第1の基板と、対向電極が形成された第2の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。
液晶表示装置10は、表示ドライバ(狭義にはデータドライバ)30を含む。表示ドライバ30は、表示データに基づいて、液晶表示パネル20のデータ線DL1〜DLNを駆動する。
液晶表示装置10は、ゲートドライバ32を含むことができる。ゲートドライバ32は、一垂直走査期間内に、液晶表示パネル20の走査線GL1〜GLMを走査する。
液晶表示装置10は、電源回路100を含む。電源回路100は、データ線の駆動に必要な電圧を生成し、これらを表示ドライバ30に対して供給する。電源回路100は、例えば表示ドライバ30のデータ線の駆動に必要な電源電圧VDDH、VSSHや、表示ドライバ30のロジック部の電圧を生成する。
また電源回路100は、走査線の走査に必要な電圧を生成し、これをゲートドライバ32に対して供給する。
更に電源回路100は、対向電極電圧Vcomを生成する。電源回路100は、表示ドライバ30によって生成された極性反転信号POLのタイミングに合わせて、第1の高電位側電圧VCOMHと第1の低電位側電圧VCOMLとを周期的に繰り返す対向電極電圧Vcomを、液晶表示パネル20の対向電極に出力する。
液晶表示装置10は、表示コントローラ38を含むことができる。表示コントローラ38は、図示しない中央処理装置(Central Processing Unit:以下、CPUと略す。)等のホストにより設定された内容に従って、表示ドライバ30、ゲートドライバ32、電源回路100を制御する。例えば、表示コントローラ38は、表示ドライバ30及びゲートドライバ32に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
なお図1では、液晶表示装置10に電源回路100又は表示コントローラ38を含めて構成するようにしているが、これらのうち少なくとも1つを液晶表示装置10の外部に設けて構成するようにしてもよい。或いは、液晶表示装置10に、ホストを含めるように構成することも可能である。
また、表示ドライバ30は、ゲートドライバ32及び電源回路100のうち少なくとも1つを内蔵してもよい。
更にまた、表示ドライバ30、ゲートドライバ32、表示コントローラ38及び電源回路100の一部又は全部を液晶表示パネル20上に形成してもよい。例えば図2では、液晶表示パネル20上に、表示ドライバ30及びゲートドライバ32が形成されている。このように液晶表示パネル20は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数のスイッチ素子と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。液晶表示パネル20の画素形成領域80に、複数の画素が形成されている。
2. 電源回路
電源回路は、上述のように電気光学物質としての液晶を挟んで画素電極と対向する対向電極に電圧を供給する。そして、電源回路が、極性反転タイミングに合わせて、高電位側の電圧VCOMH又は低電位側の電圧VCOMLを対向電極に供給する。このような電源回路は、高電位側の電圧VCOMH又は低電位側の電圧VCOMLを切り替えて対向電極に供給するスイッチ回路を含むことが考えられる。スイッチ回路は、MOSトランジスタにより構成される。
図3に、スイッチ回路を構成するMOSトランジスタの例を示す。
例えばMOSトランジスタのドレイン(D)に対向電極が接続され、該MOSトランジスタのソース(S)に高電位側の電圧VCOMHが接続される。そして、該MOSトランジスタのゲート(G)に供給される信号に基づいて、対向電極が、高電位側の電圧VCOMHに設定される。
図4に、対向電極の電位の変化の一例の模式図を示す。
一般的に、MOSトランジスタは、ソース・ドレイン間の電圧が低くなるにつれて、ドレインに接続される対向電極の充放電の時間が長くなってしまう。従って、図4に示すように、対向電極の電圧が、最終的に高電位側の電圧に設定されるまでの時間がかかってしまう。そのため、最終的に設定されるべき高電位側の電圧と対向電極の電圧との差ΔVにより、画質劣化を招く。特に、液晶表示装置で表示可能な階調数が多くなり1階調当たりの電圧幅が小さくなる場合に、画質劣化の現象が顕著に表れる。更に、液晶表示装置の表示サイズが大きくなり、1水平走査期間が短くなる場合に、極性反転駆動が困難になっていく。
なお図4では、対向電極の電圧を低電位側の電圧から高電位側の電圧に変化させる場合を示したが、対向電極の電圧を高電位側の電圧から低電位側の電圧に変化させる場合も同様である。
そこで本実施形態における電源回路は、以下に述べるように対向電極に電圧を供給することで、対向電極の電圧を高精度に設定し、かつ低消費電力化を図る。
図5に、本実施形態における電源回路の構成の概要を示す。但し、図1及び図2に示す液晶表示装置と同一部分には同一符号を付し、適宜説明を省略する。
電源回路100は、対向電極電圧供給回路110、切替制御回路120を含む。対向電極電圧供給回路110は、複数の電圧のいずれか1つを選択信号に基づいて、対向電極に供給する。切替制御回路は、極性反転信号POLを用いて、選択信号を生成する。
電源回路100は、対向電極の電圧を第1の高電位側電圧VCOMH又は第1の低電位側電圧VCOMLに設定する。そのため対向電極電圧供給回路110には、第1の高電位側電圧VCOMHと、第1の低電位側電圧VCOMLとが供給される。
また対向電極の電圧を第1の低電位側電圧VCOMLから第1の高電位側電圧VCOMHに切り替えるとき、対向電極電圧供給回路110は、選択信号に基づいて、対向電極に他の電圧を供給して、最終的に第1の高電位側電圧VCOMHに切り替えることができる。このため、対向電極電圧供給回路110には、第1の高電位側電圧VCOMHよりも高電位の第2の高電位側電圧VCOMH1と、第1の中間電圧VCOMH2とが供給される。
更にまた対向電極の電圧を第1の高電位側電圧VCOMHから第1の低電位側電圧VCOMLに切り替えるとき、対向電極電圧供給回路110は、選択信号に基づいて、対向電極に他の電圧を供給して、最終的に第1の低電位側電圧VCOMLに切り替えることができる。このため、対向電極電圧供給回路110には、第1の低電位側電圧VCOMLよりも低電位の第2の低電位側電圧VCOML1と、第2の中間電圧VCOML2とが供給される。
図6に、対向電極電圧供給回路110に供給される複数の電圧の電位関係の説明図を示す。対向電極には、最終的に第1の高電位側電圧VCOMH又は第1の低電位側電圧VCOMLが供給される。
第2の高電位側電圧VCOMH1は、第1の高電位側電圧VCOMHより高電位の電圧である。
第1の中間電圧VCOMH2は、第1の高電位側電圧VCOMHより低電位で、かつ第1の低電位側電圧VCOMLより高電位の電圧である。
第2の低電位側電圧VCOML1は、第1の低電位側電圧VCOMLより低電位の電圧である。
第2の中間電圧VCOML2は、第1の高電位側電圧VCOMHより低電位で、かつ第1の低電位側電圧VCOMLより高電位の電圧である。なお第2の中間電圧VCOML2は、第1の中間電圧VCOMH2より高電位であってもよいし、低電位であってもよい。
また対向電極電圧供給回路110は、図5に示す6種類の電圧を切り替えるものに限定されるものではなく、これらの一部の電圧のみを切り替えるようにしてもよい。
図7に、対向電極電圧供給回路110の構成の一例を示す。
対向電極電圧供給回路110は、選択信号に基づいて、第1の高電位側電圧VCOMH1、第1の低電位側電圧VCOML、第2の高電位側電圧VCOMH1、及び第1の中間電圧VCOMH2のいずれか1つを対向電極に供給する。選択信号は、切替制御回路120によって生成される。
図8に、図7の対向電極電圧供給回路110による対向電極の電位の変化の一例を示す。
即ち、対向電極の電圧を第1の低電位側電圧VCOMLから第1の高電位側電圧VCOMHに切り替えるとき、対向電極電圧供給回路110は、切替制御回路によって生成された選択信号に基づく第1〜第3の期間T1〜T3の各期間において、対向電極に各電圧を供給する。そのため対向電極電圧供給回路110は、第1の期間T1では、第1の中間電圧VCOMH2を対向電極に供給する。また第1の期間T1後の第2の期間T2では、第2の高電位側電圧VCOMH1を対向電極に供給する。そして、第2の期間T2後の第3の期間T3では、第1の高電位側電圧VCOMHを対向電極に供給する。
このように、第1の高電位側電圧VCOMHに設定されるべき対向電極を、一旦第1の高電位側電圧VCOMHより高電位の第2の高電位側電圧VCOMH1に向けて充放電させることで、図4に示す場合と異なり、対向電極の電圧を高速に第1の高電位側電圧VCOMHに設定できる。
また対向電極に第2の高電位側電圧VCOMH1を供給する前の第1の期間T1では、一旦第1の中間電圧VCOMH2を対向電極に供給する。スイッチ回路を構成するMOSトランジスタの抵抗をR、該MOSトランジスタのソース・ドレイン間電圧をVとすると、該MOSトランジスタの自己消費電力は、おおよそV/Rで表される。即ち、該MOSトランジスタにより構成されるスイッチ回路の自己消費電力は、電圧Vの2乗に比例する。そのため、対向電極の電圧を第1の低電位側電圧VCOMLから第1の高電位側電圧VCOMHに一気に電位を上げるより、第1の期間T1経過後に、一旦第1の中間電圧VCOMH2に近付けることで、スイッチ回路の自己消費電力を低減でき、低消費電力化を図ることができる。
なお図7及び図8では、対向電極電圧供給回路110が、第1の期間T1において第1の中間電圧を対向電極に供給するものとして説明したが、これに限定されるものではない。例えば、対向電極電圧供給回路110が、第1の期間T1において第1の高電位側電圧VCOMHを対向電極に供給するようにしてもよい。この場合、図7において第1の中間電圧VCOMH2を省略する構成を採用できる。
図9に、対向電極電圧供給回路110の構成の他の例を示す。
対向電極電圧供給回路110は、選択信号に基づいて、第1の高電位側電圧VCOMH1、第1の低電位側電圧VCOML、第2の低電位側電圧VCOML1、及び第2の中間電圧VCOML2のいずれか1つを対向電極に供給する。
図10に、図9の対向電極電圧供給回路110によって供給される対向電極の電位の変化の一例を示す。
即ち、対向電極の電圧を第1の高電位側電圧VCOMHから第1の低電位側電圧VCOMLに切り替えるとき、対向電極電圧供給回路110は、切替制御回路によって生成された選択信号に基づく第4〜第6の期間T4〜T6の各期間において、対向電極に各電圧を供給する。そのため対向電極電圧供給回路110は、第4の期間T4では、第2の中間電圧VCOML2を対向電極に供給する。また第4の期間T4後の第5の期間T5では、第2の低電位側電圧VCOML1を対向電極に供給する。そして、第5の期間T5後の第6の期間T6では、第1の低電位側電圧VCOMLを対向電極に供給する。
このように、第1の低電位側電圧VCOMLに設定されるべき対向電極を、一旦第1の低電位側電圧VCOMLより低電位の第2の低電位側電圧VCOML1に向けて充放電させることで、対向電極の電圧を高速に第1の低電位側電圧VCOMLに設定できる。
また対向電極に第2の低電位側電圧VCOML1を供給する前の第4の期間T4では、一旦第2の中間電圧VCOML2を対向電極に供給する。従って、対向電極の電圧を第1の高電位側電圧VCOMHから第1の低電位側電圧VCOMLに一気に電位を下げるより、第4の期間T4経過後に、一旦第2の中間電圧VCOML2に近付けることで、スイッチ回路の自己消費電力を低減でき、低消費電力化を図ることができる。
なお図9及び図10では、対向電極電圧供給回路110が、第4の期間T4において第2の中間電圧を対向電極に供給するものとして説明したが、これに限定されるものではない。例えば、対向電極電圧供給回路110が、第4の期間T4において第1の低電位側電圧VCOMLを対向電極に供給するようにしてもよい。この場合、図9において第2の中間電圧VCOML2を省略する構成を採用できる。
次に、このような対向電極への電圧供給が制御される電源回路100の構成例について説明する。
図11に、本実施形態における電源回路100の構成の概要のブロック図を示す。但し、図5に示す電源回路100と同一部分には同一符号を付して、適宜説明を省略する。
電源回路100は、対向電極電圧供給回路110と、切替制御回路120と、対向電極電圧生成回路130とを含む。
切替制御回路120は、極性反転信号POLを用いて選択信号SC1〜SC6を生成する。極性反転信号POLは、液晶(電気光学物質)の印加電圧の極性の反転タイミングを指定する信号である。この極性反転信号POLは、例えば表示ドライバ30によって生成される。
対向電極電圧供給回路110は、選択信号SC1〜SC6に基づいて、第1〜第6の電源線PL1〜PL6のいずれかの電源線の電圧を用いて、対向電極を駆動する。第1の電源線PL1には、第1の高電位側電圧VCOMHを生成するための高電位側電圧VCOMH0が供給される。第2の電源線PL2には、第2の高電位側電圧VCOMH1が供給される。第3の電源線PL3には、第1の中間電圧VCOMH2が供給される。第4の電源線PL4には、第1の低電位側電圧VCOMLを生成するための低電位側電圧VCOML0が供給される。第5の電源線PL5には、第2の低電位側電圧VCOML1が供給される。第6の電源線PL6には、第2の中間電圧VCOML2が供給される。
第1〜第6の電源線PL1〜PL6は、対向電極電圧生成回路130に接続される。対向電極電圧生成回路130は、高電位側電圧VCOMH0、第2の高電位側電圧VCOMH1、第1の中間電圧VCOMH2、低電位側電圧VCOML0、第2の低電位側電圧VCOML1、及び第2の中間電圧VCOML2を生成する。
図12に、対向電極電圧生成回路130の一部の構成例の回路図を示す。図12では、高電位側電圧VCOMH0、第2の高電位側電圧VCOMH1、及び第1の中間電圧VCOMH2を生成する部分の回路図の例を示しているが、低電位側電圧VCOML0、第2の低電位側電圧VCOML1、及び第2の中間電圧VCOML2を生成する部分の回路も同様に構成できる。
図12に示す対向電極電圧生成回路130の一部は、昇圧回路132と、電圧発生回路134とを含む。
昇圧回路132は、2倍昇圧のいわゆるチャージポンプ回路である。昇圧回路132は、システム電源電圧VDDとシステム接地電源電圧VSSとの間の電圧Vを2倍に昇圧した電圧を、第1の電源線PL2とシステム接地電源電圧VSSとの間に出力する。
このような昇圧回路132は、図13に示すような昇圧クロックCK1〜CK3に基づいてチャージポンプ動作を行う。
即ち、図13に示す第1のチャージポンプ期間CP1では、キャパシタC1の一端がオン状態となったトランジスタTraを介してシステム接地電源電圧VSSになる。そして、キャパシタC1の他端が、オン状態となったトランジスタTrcを介してシステム電源電圧VDDになる。そのため、キャパシタC1には電圧Vが印加される。なお、第1のチャージポンプ期間CP1では、トランジスタTrdは、オフ状態である。
続く第2のチャージポンプ期間CP2では、キャパシタC1の一端がオン状態となったトランジスタTrbを介してシステム電源電圧VDDになる。そして、キャパシタC1の他端が、オン状態となったトランジスタTrdを介して第2の電源線PL2と電気的に接続される。従って、第1のチャージポンプ期間CP1に電荷が蓄積されたキャパシタC1の他端は、システム接地電源電圧VSSを基準に、2Vの電圧となる。
このようなチャージポンプ動作によって昇圧された電圧に基づき保持された電荷は、キャパシタC2に蓄積される。これにより、システム接地電源電圧VSSを基準に、第2の電源線PL2には、昇圧された電圧が、第2の高電位側電圧VCOMH1として出力される。
電圧発生回路134は、第2の電源線PL2と、システム接地電源電圧VSSとの間の電圧が抵抗分割された高電位側電圧VCOMH0を出力する。
また、第3の電源線PL3には、昇圧回路132によって電圧が昇圧される際の中間電位の電圧が出力される。図12では、第3の電源線PL3には、システム電源電圧VDDが出力される。
なお図12では、昇圧回路132が2倍昇圧を行うものとして説明したが、昇圧倍率に限定されるものではなく、3倍又は4倍昇圧等を行う場合も同様である。
図14に、対向電極電圧供給回路110の構成例を示す。
対向電極電圧供給回路110は、トランジスタTr1〜Tr6を含む。トランジスタTr1〜Tr6は、それぞれ例えばp型MOSトランジスタである。トランジスタTr1〜Tr6の一端は、共通に対向電極に接続される。
トランジスタTr1の他端には、第1の演算増幅器OP1の出力が接続される。第1の演算増幅器OP1の出力は、反転入力端子にも接続される(負帰還)。即ち、第1の演算増幅器OP1は、ボルテージフォロワ接続されている。第1の演算増幅器OP1の正転入力端子は、高電位側電圧VCOMH0が供給される第1の電源線PL1に接続される。第1の演算増幅器OP1の高電位側の電源電圧は、第2の電源線PL2に供給される第2の高電位側電圧VCOMH1である。第1の演算増幅器OP1の低電位側の電源電圧は、システム接地電源電圧VSSである。第1の演算増幅器OP1の出力電圧が、第1の高電位側電圧VCOMHになる。トランジスタTr1は、選択信号SC3によりオンオフ制御される。なお第1の演算増幅器OP1の構成は、公知であるため説明を省略する。
トランジスタTr2の他端には、第1の高電位側電圧VCOMH1が供給される第2の電源線PL2が接続される。トランジスタTr2は、選択信号SC2によりオンオフ制御される。
トランジスタTr3の他端には、第1の中間電圧VCOMH2が供給される第3の電源線PL3が接続される。トランジスタTr3は、選択信号SC1によりオンオフ制御される。
トランジスタTr4の他端には、第2の演算増幅器OP2の出力が接続される。第2の演算増幅器OP2の出力は、反転入力端子にも接続される(負帰還)。即ち、第2の演算増幅器OP2は、ボルテージフォロワ接続されている。第2の演算増幅器OP2の正転入力端子は、低電位側電圧VCOML0が供給される第4の電源線PL4に接続される。第2の演算増幅器OP2の高電位側の電源電圧は、システム接地電源電圧VSSである。第1の演算増幅器OP1の低電位側の電源電圧は、第5の電源線PL5に供給される第2の低電位側電圧VCOML1である。第2の演算増幅器OP2の出力電圧が、第1の低電位側電圧VCOMLになる。トランジスタTr4は、選択信号SC6によりオンオフ制御される。なお第1の演算増幅器OP1の構成は、公知であるため説明を省略する。
トランジスタTr5の他端には、第1の低電位側電圧VCOML1が供給される第5の電源線PL5が接続される。トランジスタTr5は、選択信号SC5によりオンオフ制御される。
トランジスタTr6の他端には、第2の中間電圧VCOML2が供給される第6の電源線PL6が接続される。トランジスタTr6は、選択信号SC4によりオンオフ制御される。
トランジスタTr1〜Tr3は、極性反転信号POLにより指定される極性が第1の極性のとき、選択信号SC1〜SC3に基づいて、排他的にオン状態となるように制御される。そして、インピーダンス変換手段としてボルテージフォロワ接続された演算増幅器を用いて第1の高電位側電圧VCOMHを出力させることで、対向電極電圧Vcomを精度よく第1の高電位側電圧VCOMHに設定できる。
トランジスタTr4〜Tr6は、極性反転信号POLにより指定される極性が第2の極性のとき、選択信号SC4〜SC6に基づいて、排他的にオン状態となるように制御される。そして、インピーダンス変換手段としてボルテージフォロワ接続された演算増幅器を用いて第1の低電位側電圧VCOMLを出力させることで、対向電極電圧Vcomを精度よく第1の低電位側電圧VCOMLに設定できる。
更に、高精度な電圧レベルの調整が不要な第2の高電位側電圧VCOMH1、第1の中間電圧VCOMH2、第2の低電位側電圧VCOML1、及び第2の中間電圧VCOML2を、演算増幅器を用いて出力しないことで、消費電力を削減できる。また、第1の高電位側電圧VCOMHと第1の低電位側電圧VCOMLとの間に演算増幅器を用いる場合に比べて、第1及び第2の演算増幅器OP1、OP2を設けることで消費電力を低減できる。
図15〜図17に、切替制御回路120の構成例を示す。
切替制御回路120は、第1、第2、第4及び第5の期間設定レジスタ122−1、122−2、122−4、122−5を含む。
切替制御回路120は、第1の期間設定レジスタ122−1の設定値に対応したパルス幅を有する選択信号SC1を生成する。切替制御回路120は、第2の期間設定レジスタ122−2の設定値に対応したパルス幅を有する選択信号SC2を生成する。切替制御回路120は、第4の期間設定レジスタ122−4の設定値に対応したパルス幅を有する選択信号SC4を生成する。切替制御回路120は、第5の期間設定レジスタ122−5の設定値に対応したパルス幅を有する選択信号SC5を生成する。
第1、第2、第4及び第5の期間設定レジスタ122−1、122−2、122−4、122−5の各設定値は、表示コントローラ38によって設定される。
切替制御回路120は、カウンタ124、コンパレータ126−1、126−2、126−4、126−5、RSフリップフロップ(Flip-Flop:以下FFと略す。)128−1、128−2、128−4、128−5を含む。
カウンタ124は、極性反転信号POLの変化点を基準に、所与のクロックに同期してカウントアップを行う。
コンパレータ126−1は、カウンタ124のカウント値と、第1の期間設定レジスタ122−1の設定値とを比較し、一致したときパルスを出力する。RSFF128−1は、極性反転信号POLがHレベルに変化したときにセットされ、コンパレータ126−1によってカウンタ124のカウント値と第1の期間設定レジスタ122−1の設定値とが一致したことが検出されたときにリセットされる。選択信号SC1は、RSFF128−1の反転出力端子XQの信号である。このような構成により、極性反転信号POLがHレベルに変化したときに開始され、第1の期間設定レジスタ122−1の設定値に対応した期間の第1の期間T1を指定できる。
コンパレータ126−2は、カウンタ124のカウント値と、第2の期間設定レジスタ122−2の設定値とを比較し、一致したときパルスを出力する。RSFF128−2は、RSFF128−1がリセットされるときにセットされ、コンパレータ126−2によってカウンタ124のカウント値と第2の期間設定レジスタ122−2の設定値とが一致したことが検出されたときにリセットされる。選択信号SC2は、RSFF128−2の反転出力端子XQの信号である。このような構成により、第1の期間T1以降に開始され、第2の期間設定レジスタ122−2の設定値に対応した期間の第2の期間T2を指定できる。
コンパレータ126−4は、カウンタ124のカウント値と、第4の期間設定レジスタ122−4の設定値とを比較し、一致したときパルスを出力する。RSFF128−4は、極性反転信号POLがLレベルに変化したときにセットされ、コンパレータ126−4によってカウンタ124のカウント値と第4の期間設定レジスタ122−4の設定値とが一致したことが検出されたときにリセットされる。選択信号SC4は、RSFF128−4の反転出力端子XQの信号である。このような構成により、極性反転信号POLがLレベルに変化したときに開始され、第4の期間設定レジスタ122−4の設定値に対応した期間の第4の期間T4を指定できる。
コンパレータ126−5は、カウンタ124のカウント値と、第5の期間設定レジスタ122−5の設定値とを比較し、一致したときパルスを出力する。RSFF128−5は、RSFF128−4がリセットされるときにセットされ、コンパレータ126−5によってカウンタ124のカウント値と第5の期間設定レジスタ122−5の設定値とが一致したことが検出されたときにリセットされる。選択信号SC5は、RSFF128−5の反転出力端子XQの信号である。このような構成により、第4の期間T4以降に開始され、第5の期間設定レジスタ122−5の設定値に対応した期間の第5の期間T5を指定できる。
以上のように、切替制御回路120は、選択信号SC1、SC2、SC4、SC5により、極性反転信号POLの変化点を基準に第1、第2、第4、第5の期間T1、T2、T4、T5を指定することができる。
第3の期間T3を指定する選択信号SC3は、図16に示すように、極性反転信号POL及び選択信号SC1、SC2に基づいて生成される。
同様に、第6の期間T6を指定する選択信号SC6は、図17に示すように、極性反転信号及び選択信号SC4、SC5に基づいて生成される。
図18に、選択信号SC1〜SC3に基づく対向電極の電位の変化の一例を示す。
極性反転信号POLがLレベルからHレベルに変化すると、対向電極に、第1の低電位側電圧VCOMLから第1の高電位側電圧VCOMHに切り替えて電圧が供給される。そして、図15及び図16に示した回路によって選択信号SC1〜SC3が生成される。
従って、第1の期間T1では、第1の中間電圧VCOMH2が供給される第3の電源線PL3が、対向電極に電気的に接続される。そのため、第1の期間T1において、対向電極に第1の中間電圧VCOMH2が供給される。
次に、第2の期間T2では、第2の高電位側電圧VCOMH1が供給される第2の電源線PL2が、対向電極に電気的に接続される。そのため、第2の期間T2において、対向電極に第2の高電位側電圧VCOMH1が供給される。
そして、第3の期間T3では、第1の演算増幅器OP1の出力が、対向電極に電気的に接続される。そのため、第3の期間T3において、対向電極の電圧が第1の演算増幅器OP1によって駆動され、対向電極が第1の高電位側電圧VCOMHに設定される。
図19に、選択信号SC4〜SC6に基づく対向電極の電位の変化の一例を示す。
極性反転信号POLがHレベルからLレベルに変化すると、対向電極に、第1の高電位側電圧VCOMHから第1の低電位側電圧VCOMLに切り替えて電圧が供給される。そして、図15及び図17に示した回路によって選択信号SC4〜SC6が生成される。
従って、第4の期間T4では、第2の中間電圧VCOML2が供給される第6の電源線PL6が、対向電極に電気的に接続される。そのため、第4の期間T4において、対向電極に第2の中間電圧VCOML2が供給される。
次に、第5の期間T5では、第2の低電位側電圧VCOML1が供給される第5の電源線PL5が、対向電極に電気的に接続される。そのため、第5の期間T5において、対向電極に第2の低電位側電圧VCOML1が供給される。
そして、第6の期間T6では、第2の演算増幅器OP2の出力が、対向電極に電気的に接続される。そのため、第6の期間T6において、対向電極の電圧が第2の演算増幅器OP2によって駆動され、対向電極が第1の低電位側電圧VCOMLに設定される。
このように、第2又は第5の期間T2、T5において、より高電位又はより低電位の電圧が供給された後に、第3又は第6の期間T3、T6において、本来設定すべき第1の高電位側電圧VCOMH又は第1の低電位側電圧VCOMLを供給することで、対向電極を高速に充放電できる。また、第2又は第5の期間の各期間の前の第1又は第4の期間T1、T4において、第1又は第2の中間電圧VCOMH2、VCOML2を対向電極に供給することで、対向電極電圧供給回路110のスイッチ回路としてのトランジスタの自己消費電力を低減し、低消費電力化を図ることができる。
なお図16では、極性反転信号POL、選択信号SC1、SC2に基づいて選択信号SC3を生成していたが、これに限定されるものではない。例えば図15に示す回路に、第3の期間設定レジスタを設け、選択信号SC2と同様に選択信号SC3を生成することも可能である。
また図17では、極性反転信号POL、選択信号SC4、SC5に基づいて選択信号SC6を生成していたが、これに限定されるものではない。例えば図15に示す回路に、第6の期間設定レジスタを設け、選択信号SC5と同様に選択信号SC6を生成することも可能である。
また図18では、第1の期間に、対向電極に第1の中間電圧VCOMH2を供給するものとして説明したが、該第1の期間に、第1の高電位側電圧VCOMHを出力する第1の演算増幅器OP1の出力に対向電極を接続するようにしてもよい。こうすることで、対向電極電圧生成回路130が生成する電圧レベル数を削減し、回路規模の増大を防ぐと共に、電圧供給のための制御の簡素化を図ることができる。
また図19では、第4の期間に、対向電極に第2の中間電圧VCOML2を供給するものとして説明したが、該第4の期間に、第1の低電位側電圧VCOMLを出力する第2の演算増幅器OP2の出力に対向電極を接続するようにしてもよい。こうすることで、対向電極電圧生成回路130が生成する電圧レベル数を削減し、回路規模の増大を防ぐことができる。
また本実施形態における電源回路100は、極性反転信号POLがLレベルからHレベルに変化するときと、HレベルからLレベルに変化するときに、上述の選択信号により対向電極に電圧を供給するものとして説明したが、これに限定されるものではない。電源回路100が、極性反転信号POLがLレベルからHレベルに変化するときのみ、又は極性反転信号POLがHレベルからLレベルに変化するときのみ、上述の選択信号により対向電極に電圧を供給してもよい。
更に本実施形態における電源回路100は、対向電極の電圧を変化させるとき、3段階で電圧を供給するものとして説明したが、これに限定されるものではない。例えば、電源回路100は、2段階で電圧を供給して、対向電極の電圧を変化させてもよい。例えば選択信号SC2、SC3のみを用いて対向電極の電圧を変化させてもよい。或いは選択信号SC5、SC6のみを用いて対向電極の電圧を変化させてもよい。
図20に、選択信号SC2、SC3に基づく対向電極の電位の変化の一例を示す
極性反転信号POLがLレベルからHレベルに変化すると、対向電極に、第1の低電位側電圧VCOMLから第1の高電位側電圧VCOMHに切り替えて電圧が供給される。そして、図15及び図16に示した回路によって選択信号SC2、SC3が生成される。なお、図15に、第3の期間設定レジスタを設け、選択信号SC2と同様に選択信号SC3を生成するようにしてもよい。
この場合、第2の期間T2では、第2の高電位側電圧VCOMH1が供給される第2の電源線PL2が、対向電極に電気的に接続される。そのため、第2の期間T2において、対向電極に第2の高電位側電圧VCOMH1が供給される。
そして、第3の期間T3では、第1の演算増幅器OP1の出力が、対向電極に電気的に接続される。そのため、第3の期間T3において、対向電極の電圧が第1の演算増幅器OP1によって駆動され、対向電極に第1の高電位側電圧VCOMHが供給される。
図21に、選択信号SC5、SC6に基づく対向電極の電位の変化の一例を示す
極性反転信号POLがHレベルからLレベルに変化すると、対向電極に、第1の高電位側電圧VCOMHから第1の低電位側電圧VCOMLに切り替えて電圧が供給される。そして、図15及び図17に示した回路によって選択信号SC5、SC6が生成される。なお、図15に、第6の期間設定レジスタを設け、選択信号SC5と同様に選択信号SC6を生成するようにしてもよい。
この場合、第5の期間T5では、第2の低電位側電圧VCOML1が供給される第5の電源線PL5が、対向電極に電気的に接続される。そのため、第5の期間T5において、対向電極に第2の低電位側電圧VCOML1が供給される。
そして、第6の期間T6では、第2の演算増幅器OP2の出力が、対向電極に電気的に接続される。そのため、第6の期間T6において、対向電極の電圧が第2の演算増幅器OP2によって駆動され、対向電極が第1の低電位側電圧VCOMLに設定される。
図20又は図21に示したような対向電極への電圧供給は、トランジスタの自己消費電力と第1及び第2の演算増幅器の消費電力とを低減できないが、対向電極に高精度な電圧を設定できる。
3. 表示ドライバ
本実施形態における電源回路100は、表示ドライバ30に内蔵されてもよい。
図22に、本実施形態における表示ドライバ30の構成例のブロック図を示す。
表示ドライバ30は、シフトレジスタ200、ラインラッチ210、基準電圧発生回路220、DAC(Digital/Analog Converter)(広義には、電圧選択回路)230、駆動回路240、電源回路100を含む。
シフトレジスタ200は、画素単位でシリアルに入力される表示データを、クロックCLKに同期してシフトすることで、例えば一水平走査分の表示データを取り込む。クロックCLKは、表示コントローラ38から供給される。
1画素が、それぞれ6ビットのR信号、G信号及びB信号により構成される場合、1画素は18ビットで構成される。
シフトレジスタ200に取り込まれた表示データは、ラッチパルス信号LPのタイミングでラインラッチ210にラッチされる。ラッチパルス信号LPは、水平走査周期タイミングで入力される。
基準電圧発生回路220は、各基準電圧が各表示データに対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路220は、高電位側の電源電圧VDDHと、低電位側の電源電圧VSSHとに基づいて、各基準電圧が、6ビット構成の各表示データに対応する複数の基準電圧V0〜V63を生成する。
DAC230は、ラインラッチ210から出力される表示データに対応した駆動電圧を、出力線ごとに生成する。より具体的には、DAC230は、基準電圧発生回路220によって生成された複数の基準電圧V0〜V63の中から、ラインラッチ210から出力された1出力線分の表示データに対応した基準電圧を選択し、選択した基準電圧を駆動電圧として出力する。
駆動回路240は、各出力線が液晶表示パネル20の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路240は、DAC230によって出力線ごとに生成された駆動電圧に基づいて、各出力線を駆動する。駆動回路240は、各データ線駆動回路が各出力線に対応した複数のデータ線駆動回路DRV−1〜DRV−Nを含む。データ線駆動回路DRV−1〜DRV−Nのそれぞれは、ボルテージフォロワ接続された演算増幅器により構成される。
電源回路100は、上述したように液晶表示パネル20の対向電極に電圧を供給するのに加えて、システム電源電圧VDDとシステム接地電源電圧VSSとの間の電圧に基づいて、高電位側の電源電圧VDDHと、低電位側の電源電圧VSSHを生成する。高電位側の電源電圧VDDHと、低電位側の電源電圧VSSHとは、基準電圧発生回路220と、駆動回路240とに供給される。
このような構成の表示ドライバ30は、シフトレジスタ200で取り込まれた例えば一水平走査分の表示データが、ラインラッチ210でラッチされる。ラインラッチ210でラッチされた表示データを用いて、1出力線ごとに、駆動電圧が生成される。そして、駆動回路240が、DAC230によって生成された駆動電圧に基づいて各出力線を駆動する。
図23に、基準電圧発生回路220、DAC230、駆動回路240の構成の概要を示す。ここでは、駆動回路240のデータ線駆動回路DRV−1のみを示すが、他の駆動回路についても同様である。
基準電圧発生回路220は、高電位側の電源電圧VDDHと、低電位側の電源電圧VSSHとの間に、抵抗回路が接続される。そして、基準電圧発生回路220は、高電位側の電源電圧VDDH及び低電位側の電源電圧VSSHの間の電圧を抵抗回路により分割した複数の分割電圧を、基準電圧V0〜V63として生成する。なお、極性反転駆動の場合、実際には極性が正の場合と負の場合とで電圧が対称とならないため、正極性用の基準電圧と、負極性用の基準電圧とが生成される。図23では、その一方を示している。
DAC230は、ROMデコーダ回路により実現することができる。DAC230は、6ビットの表示データに基づいて、基準電圧V0〜V63のうちいずれか1つを選択して選択電圧Vsとしてデータ線駆動回路DRV−1に出力する。なお、他のデータ線駆動回路DRV−2〜DRV−Nについても、同様に、対応する6ビットの表示データに基づいて選択された電圧が出力される。
DAC230は、反転回路232を含む。反転回路232は、極性反転信号POLに基づいて表示データを反転する。そして、DAC230には、6ビットの表示データD0〜D5と、6ビットの反転表示データXD0〜XD5とが入力される。反転表示データXD0〜XD5は、表示データD0〜D5をそれぞれビット反転したものである。そして、DAC230において、基準電圧発生回路220により生成された多値の基準電圧V0〜V63のうちのいずれか1つが表示データに基づいて選択される。
例えば極性反転信号POLの論理レベルがHのとき、6ビットの表示データD0〜D5「000010」(=2)に対応して、基準電圧V2が選択される。また例えば極性反転信号POLの論理レベルがLのとき、表示データD0〜D5を反転した反転表示データXD0〜XD5を用いて基準電圧を選択する。即ち、反転表示データXD0〜XD5が「111101」(=61)となり、基準電圧V61が選択される。
このようにしてDAC230により選択された選択電圧Vsは、データ線駆動回路DRV−1に供給される。
そして、データ線駆動回路DRV−1は、選択電圧Vsに基づいて出力線OL−1を駆動する。また、電源回路100は、上述したように、極性反転信号POLに同期して対向電極の電圧を変化させる。こうして、液晶に印加される電圧の極性を反転させて駆動する。
このように電源回路100を表示ドライバ30に内蔵させることで、液晶表示装置10の実装面積を削減し、低消費電力で、かつ画質の劣化を防止する表示ドライバを提供できる。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
本実施形態における電源回路を含むアクティブマトリックス型の液晶表示装置の構成例の構成図。 本実施形態における電源回路を含むアクティブマトリックス型の液晶表示装置の他の構成例の構成図。 スイッチ回路を構成するMOSトランジスタの例を示す説明図。 MOSトランジスタに接続された対向電極の電位の変化例の模式図。 本実施形態における電源回路の構成の概要を示す構成図。 対向電極電圧供給回路に供給される複数の電圧の電位関係の説明図。 対向電極電圧供給回路の構成の一例の構成図。 図7の対向電極電圧供給回路による対向電極の電位の変化例の説明図。 対向電極電圧供給回路の構成の他の例の構成図。 図9の対向電極電圧供給回路による対向電極の電位の変化例の説明図。 本実施形態における電源回路の構成の概要のブロック図。 対向電極電圧生成回路の一部の構成例の回路図。 昇圧クロックのタイミングの一例を示すタイミング図。 対向電極電圧供給回路の構成例を示す回路図。 切替制御回路の構成例の構成図。 切替制御回路の構成例の他の構成図。 切替制御回路の構成例の更に他の構成図。 選択信号に基づく対向電極の電位の変化の一例の説明図。 選択信号に基づく対向電極の電位の変化の他の例の説明図。 選択信号に基づき2段階で対向電極の電位の変化例を示す説明図。 選択信号に基づき2段階で対向電極の電位の他の変化例を示す説明図。 本実施形態における表示ドライバの構成例のブロック図。 基準電圧発生回路、DAC、駆動回路の構成の概要を示す構成図。
符号の説明
10 液晶表示装置、20 液晶表示パネル、30 表示ドライバ、100 電源回路、
110 対向電極電圧供給回路、120 切替制御回路、
130 対向電極電圧生成回路、DLn データ線、GLm 走査線、
PL1〜PL6 第1〜第6の電源線、POL 極性反転信号、
SC1〜SC6 選択信号、T1〜T6 第1〜第6の期間、
VCOMH 第1の高電位側電圧、VCOMH1 第2の高電位側電圧、
VCOMH2 第1の中間電圧、VCOML 第1の低電位側電圧、
VCOML1 第2の低電位側電圧、VCOML2 第2の中間電圧

Claims (8)

  1. 電気光学物質を挟んで画素電極と対向する対向電極に電圧を供給するための電源回路であって、
    選択信号に基づいて、第1の高電位側電圧、第1の低電位側電圧、前記第1の高電位側電圧より高電位の第2の高電位側電圧、及び第1の中間電圧のいずれか1つを前記対向電極に供給する対向電極電圧供給回路と、
    前記電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号を用いて、前記選択信号を生成する切替制御回路と、
    を含み、
    前記第1の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、
    前記対向電極電圧供給回路は、
    前記対向電極の電圧を前記第1の低電位側電圧から前記第1の高電位側電圧に切り替えるとき、
    第1の期間では前記第1の高電位側電圧又は前記第1の中間電圧を前記対向電極に供給し、前記第1の期間後の第2の期間では前記第2の高電位側電圧を前記対向電極に供給し、前記第2の期間後の第3の期間では前記第1の高電位側電圧を前記対向電極に供給し、
    前記第1の期間は、
    前記対向電極の電圧が、前記対向電極電圧供給回路により供給された前記第1の高電位側電圧又は前記第1の中間電圧に達しないように設定された期間であり、
    前記第2の期間は、
    前記対向電極の電圧が、前記第2の高電位側電圧に達しないように設定された期間であり、
    前記第1の高電位側電圧が供給される電源線、前記第1の低電位側電圧が供給される電源線、前記第1の中間電圧が供給される電源線及び前記第2の高電位側電圧が供給される電源線のうち、前記第1の高電位側電圧が供給される電源線及び前記第1の低電位側電源線のみがインピーダンス変換手段によって駆動されると共に、
    前記第1の中間電圧が供給される電源線に、インピーダンス変換されることなく該第1の中間電圧が供給されることを特徴とする電源回路。
  2. 請求項1において、
    前記対向電極電圧供給回路が、
    前記選択信号に基づいて、前記第1の高電位側電圧、前記第1の低電位側電圧、前記第2の高電位側電圧、前記第1の中間電圧、前記第1の低電位側電圧より低電位の第2の低電位側電圧、及び第2の中間電圧のいずれか1つを前記対向電極に供給し、
    前記第2の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、
    前記対向電極電圧供給回路は、
    前記対向電極の電圧を前記第1の高電位側電圧から前記第1の低電位側電圧に切り替えるとき、
    第4の期間では前記第1の低電位側電圧又は前記第2の中間電圧を前記対向電極に供給し、前記第4の期間後の第5の期間では前記第2の低電位側電圧を前記対向電極に供給し、前記第5の期間後の第6の期間では前記第1の低電位側電圧を前記対向電極に供給することを特徴とする電源回路。
  3. 電気光学物質を挟んで画素電極と対向する対向電極に電圧を供給するための電源回路であって、
    選択信号に基づいて、第1の高電位側電圧、第1の低電位側電圧、前記第1の低電位側電圧より低電位の第2の低電位側電圧、及び第2の中間電圧のいずれか1つを前記対向電極に供給する対向電極電圧供給回路と、
    前記電気光学物質の印加電圧の極性の反転タイミングを指定する極性反転信号を用いて、前記選択信号を生成する切替制御回路と、
    を含み、
    前記第2の中間電圧が、前記第1の低電位側電圧よりも高電位で、かつ前記第1の高電位側電圧よりも低電位であり、
    前記対向電極電圧供給回路は、
    前記対向電極の電圧を前記第1の高電位側電圧から前記第1の低電位側電圧に切り替えるとき、
    第4の期間では前記第1の低電位側電圧又は前記第2の中間電圧を前記対向電極に供給し、前記第4の期間後の第5の期間では前記第2の低電位側電圧を前記対向電極に供給し、前記第5の期間後の第6の期間では前記第1の低電位側電圧を前記対向電極に供給し、
    前記第4の期間は、
    前記対向電極の電圧が、前記対向電極電圧供給回路により供給された前記第1の低電位側電圧又は前記第2の中間電圧に達しないように設定された期間であり、
    前記第5の期間は、
    前記対向電極の電圧が、前記第2の低電位側電圧に達しないように設定された期間であり、
    前記第1の高電位側電圧が供給される電源線、前記第1の低電位側電圧が供給される電源線、前記第2の中間電圧が供給される電源線及び前記第2の低電位側電圧が供給される電源線のうち、前記第1の高電位側電圧が供給される電源線及び前記第1の低電位側電圧が供給される電源線のみがインピーダンス変換手段によって駆動されると共に、
    前記第2の中間電圧が供給される電源線に、インピーダンス変換されることなく該第2の中間電圧が供給されることを特徴とする電源回路。
  4. 請求項1又は2において、
    前記第1及び第2の期間を設定するための第1及び第2の期間設定レジスタを含み、
    前記切替制御回路は、
    前記第1及び第2の期間設定レジスタの設定値に対応した期間のパルス幅を有する前記選択信号により、前記極性反転信号の変化点を基準に前記第1及び第2の期間を指定することを特徴とする電源回路。
  5. 請求項2又は3において、
    前記第4及び第5の期間を設定するための第4及び第5の期間設定レジスタを含み、
    前記切替制御回路は、
    前記第4及び第5の期間設定レジスタの設定値に対応した期間のパルス幅を有する前記選択信号により、前記極性反転信号の変化点を基準に前記第4及び第5の期間を指定することを特徴とする電源回路。
  6. 請求項1、2、4又は5において、
    前記対向電極電圧供給回路は、
    その入力に所与の電圧が供給され前記第1の高電位側電圧を生成するボルテージフォロワ接続された第1の演算増幅器を含み、
    前記第2の高電位側電圧は、
    前記第1の演算増幅器の高電位側の電源電圧であることを特徴とする電源回路。
  7. 請求項2乃至6のいずれかにおいて、
    前記対向電極電圧供給回路は、
    その入力に所与の電圧が供給され前記第1の低電位側電圧を生成するボルテージフォロワ接続された第2の演算増幅器を含み、
    前記第2の低電位側電圧は、
    前記第2の演算増幅器の低電位側の電源電圧であることを特徴とする電源回路。
  8. 前記対向電極に電圧を供給する請求項1乃至7のいずれか記載の電源回路と、
    表示データに基づいて、スイッチ素子を介して前記画素電極に接続されるデータ線を駆動する駆動回路と、
    を含むことを特徴とする表示ドライバ。
JP2003277030A 2003-07-18 2003-07-18 電源回路、表示ドライバ及び電圧供給方法 Expired - Fee Related JP3861860B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003277030A JP3861860B2 (ja) 2003-07-18 2003-07-18 電源回路、表示ドライバ及び電圧供給方法
US10/891,195 US7173614B2 (en) 2003-07-18 2004-07-15 Power supply circuit, display driver, and voltage supply method
CNA2007101520200A CN101136186A (zh) 2003-07-18 2004-07-19 电源电路、显示驱动器及电压供给方法
CNB2004100697676A CN100350443C (zh) 2003-07-18 2004-07-19 电源电路、显示驱动器及电压供给方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277030A JP3861860B2 (ja) 2003-07-18 2003-07-18 電源回路、表示ドライバ及び電圧供給方法

Publications (2)

Publication Number Publication Date
JP2005037834A JP2005037834A (ja) 2005-02-10
JP3861860B2 true JP3861860B2 (ja) 2006-12-27

Family

ID=34213156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277030A Expired - Fee Related JP3861860B2 (ja) 2003-07-18 2003-07-18 電源回路、表示ドライバ及び電圧供給方法

Country Status (3)

Country Link
US (1) US7173614B2 (ja)
JP (1) JP3861860B2 (ja)
CN (2) CN101136186A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671973B2 (ja) * 2003-07-18 2005-07-13 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP2005295256A (ja) * 2004-03-31 2005-10-20 Toshiba Corp テレビジョン受像機
JP2006078789A (ja) * 2004-09-09 2006-03-23 Sharp Corp 半透過型液晶表示装置
JP4039414B2 (ja) * 2004-09-27 2008-01-30 セイコーエプソン株式会社 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP4093231B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP2006276114A (ja) * 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR100774946B1 (ko) * 2006-01-16 2007-11-09 엘지전자 주식회사 액정표시패널용 공통전압 구동회로 및 구동방법.
JP2007219155A (ja) * 2006-02-16 2007-08-30 Seiko Epson Corp 半導体集積回路
KR101189278B1 (ko) * 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP5020944B2 (ja) * 2006-04-28 2012-09-05 シャープ株式会社 液晶表示装置及びその駆動方法
KR100806122B1 (ko) 2006-05-02 2008-02-22 삼성전자주식회사 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치
US8031142B1 (en) * 2006-09-14 2011-10-04 National Semiconductor Corporation DC offset correction for an electroluminescent panel
US8558852B2 (en) * 2006-11-30 2013-10-15 Seiko Epson Corporation Source driver, electro-optical device, and electronic instrument
US20080174285A1 (en) * 2007-01-22 2008-07-24 Seiko Epson Corporation Common electrode voltage generation circuit, display driver and electronic instrument
JP5092731B2 (ja) * 2007-01-22 2012-12-05 セイコーエプソン株式会社 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP5186913B2 (ja) 2007-01-22 2013-04-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
KR101274703B1 (ko) * 2007-07-25 2013-06-12 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101432715B1 (ko) * 2008-01-21 2014-08-21 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
JP2009229922A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 液晶表示装置及びその駆動方法、並びに、電子機器
CN101593056A (zh) * 2008-05-30 2009-12-02 康准电子科技(昆山)有限公司 输入/输出装置
US20110298773A1 (en) * 2009-02-18 2011-12-08 Sharp Kabushiki Kaisha Display device and method for driving same
US8072409B2 (en) * 2009-02-25 2011-12-06 Au Optronics Corporation LCD with common voltage driving circuits
WO2010113359A1 (ja) * 2009-04-03 2010-10-07 シャープ株式会社 液晶表示装置ならびにその駆動回路および駆動方法
CN101968950B (zh) * 2009-07-27 2013-01-02 瑞鼎科技股份有限公司 驱动电路及包含该驱动电路的液晶显示系统
US9927891B2 (en) * 2012-03-29 2018-03-27 Synaptics Incorporated System and method for reducing transmitter power consumption
CN102890922B (zh) * 2012-10-11 2014-12-03 深圳市华星光电技术有限公司 一种加压驱动系统及其加压方法
TW201627977A (zh) * 2015-01-21 2016-08-01 中華映管股份有限公司 顯示器及觸控顯示器
CN108198540B (zh) * 2018-02-26 2019-12-13 惠科股份有限公司 一种显示装置的驱动方法及系统
TWI781796B (zh) * 2021-10-19 2022-10-21 大陸商常州欣盛半導體技術股份有限公司 使用脈衝寬度調變的時序控制方法、時序控制器及顯示器
TWI790780B (zh) * 2021-10-19 2023-01-21 大陸商常州欣盛半導體技術股份有限公司 使用脈衝頻率調變的時序控制方法、時序控制器及顯示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872511B2 (ja) * 1992-12-28 1999-03-17 シャープ株式会社 表示装置の共通電極駆動回路
JP3642343B2 (ja) 1993-12-22 2005-04-27 シャープ株式会社 表示装置の駆動回路
JP3096836B2 (ja) * 1994-03-03 2000-10-10 セイコーインスツルメンツ株式会社 表示装置
TW490580B (en) * 1998-11-13 2002-06-11 Hitachi Ltd Liquid crystal display apparatus and its drive method
JP3264270B2 (ja) * 1999-07-26 2002-03-11 日本電気株式会社 液晶表示装置
JP2001312257A (ja) 2000-05-02 2001-11-09 Sharp Corp 容量性表示装置の駆動方法
JP4746735B2 (ja) * 2000-07-14 2011-08-10 パナソニック株式会社 液晶表示装置の駆動方法
JP3818050B2 (ja) 2000-11-13 2006-09-06 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法
JP2003058118A (ja) 2001-08-09 2003-02-28 Seiko Epson Corp 液晶パネルのプリチャージ駆動方法、および電子機器
JP3879716B2 (ja) 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP3671973B2 (ja) 2003-07-18 2005-07-13 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法

Also Published As

Publication number Publication date
JP2005037834A (ja) 2005-02-10
CN101136186A (zh) 2008-03-05
CN1577433A (zh) 2005-02-09
US7173614B2 (en) 2007-02-06
CN100350443C (zh) 2007-11-21
US20050057231A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP3861860B2 (ja) 電源回路、表示ドライバ及び電圧供給方法
US8125432B2 (en) Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage
JP4847702B2 (ja) 表示装置の駆動回路
US8085263B2 (en) Power supply circuit, driver circuit, electro-optical device, electronic instrument, and common electrode drive method
CN100377197C (zh) 显示驱动器、显示装置及驱动方法
US8035593B2 (en) Display device
CN100403390C (zh) 显示驱动器、显示装置及驱动方法
US8164560B2 (en) Display device
JP3368819B2 (ja) 液晶駆動回路
US8144090B2 (en) Driver circuit, electro-optical device, and electronic instrument
JP4826383B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US9129579B2 (en) Display drive circuit, display device and method for driving display drive circuit
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP4400403B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US20080198150A1 (en) Display device
JP4543964B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及び表示装置
JP5236434B2 (ja) 表示パネルの駆動電圧出力回路
JP5236435B2 (ja) 表示パネルの駆動電圧出力回路
US6628274B1 (en) Display drive device, display device, hand-carry electronic device, and display driving method
JP2008083286A (ja) 負荷測定装置、駆動回路、電気光学装置及び電子機器
JP4858250B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP4039414B2 (ja) 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP3573055B2 (ja) 表示体駆動装置、表示装置及び携帯電子機器
JP2011085801A (ja) Tft液晶駆動回路、及びそれを用いたtft液晶駆動方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050119

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees