WO2010113359A1 - 液晶表示装置ならびにその駆動回路および駆動方法 - Google Patents

液晶表示装置ならびにその駆動回路および駆動方法 Download PDF

Info

Publication number
WO2010113359A1
WO2010113359A1 PCT/JP2009/070644 JP2009070644W WO2010113359A1 WO 2010113359 A1 WO2010113359 A1 WO 2010113359A1 JP 2009070644 W JP2009070644 W JP 2009070644W WO 2010113359 A1 WO2010113359 A1 WO 2010113359A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
period
common electrode
instruction signal
signal
Prior art date
Application number
PCT/JP2009/070644
Other languages
English (en)
French (fr)
Inventor
達彦 須山
則夫 大村
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/138,737 priority Critical patent/US8872809B2/en
Priority to CN2009801584089A priority patent/CN102365675A/zh
Publication of WO2010113359A1 publication Critical patent/WO2010113359A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • the present invention relates to a liquid crystal display device, and more particularly, to a technique for preventing noise caused by vibration in a small liquid crystal display device employed in a mobile phone or the like.
  • an active matrix liquid crystal display device having a TFT (Thin FilmTransistor) as a switching element is known.
  • This liquid crystal display device includes a liquid crystal panel composed of two insulating glass substrates facing each other. On one glass substrate of the liquid crystal panel, gate bus lines (scanning signal lines) and source bus lines (video signal lines) are provided in a lattice pattern, and TFTs are provided in the vicinity of the intersection of the gate bus lines and the source bus lines. It has been.
  • the TFT includes a gate electrode connected to the gate bus line, a source electrode connected to the source bus line, and a drain electrode.
  • the drain electrode is connected to pixel electrodes arranged in a matrix on a glass substrate in order to form an image.
  • the other glass substrate of the liquid crystal panel is an electrode for applying a voltage to the pixel electrode through the liquid crystal layer (this electrode is called “common electrode”, “counter electrode”, etc. Are referred to as “common electrodes”.
  • this electrode is called “common electrode”, “counter electrode”, etc.
  • common electrodes are referred to as “common electrodes”.
  • the gate electrode of each TFT receives an active scanning signal from the gate bus line
  • the potential of the video signal is applied to the common electrode based on the video signal that the source electrode of the TFT receives from the source bus line.
  • a voltage that is a difference from the potential is applied to the liquid crystal layer.
  • the liquid crystal is driven and a desired image is displayed on the screen.
  • FIG. 12 is a diagram schematically showing a cross section of a liquid crystal panel of an active matrix liquid crystal display device.
  • the liquid crystal panel includes a TFT array substrate 15 and a color filter substrate 16 that face each other so as to sandwich the liquid crystal layer 13.
  • the pixel electrode 12 and the like are formed on the TFT array substrate 15, and the common electrode 14 and the like are formed on the color filter substrate 16.
  • the application of the alternating voltage to the liquid crystal layer 13 is to invert the polarity of the applied voltage (to the liquid crystal layer 13) in a portion where each pixel is formed (hereinafter referred to as “pixel formation portion”) every frame period. It is realized by. Specifically, the liquid crystal display device is driven so that the polarity of the voltage between the common electrode and the source electrode is inverted every frame period.
  • One frame period is a period for displaying an image for one screen on the screen.
  • FIG. 13 is a signal waveform diagram in a liquid crystal display device adopting line inversion driving as a driving method.
  • reference symbol THk (TH1, TH2, TH3,...) Denotes a period for selecting the k-th gate bus line (horizontal scanning period including the horizontal baseline period), and reference numeral TF denotes one frame period. Is shown.
  • the polarity of the video signal VS is inverted every horizontal scanning period (positive and negative polarity with reference to the potential indicated by reference numeral 90), and the polarity is also inverted every frame period. Yes.
  • the polarity (positive / negative polarity with reference to the potential indicated by reference numeral 90) is inverted every one horizontal scanning period, and further, one frame period The polarity is reversed every time.
  • the video signal VS and the common electrode signal VCOM are out of phase by 180 degrees (one horizontal scanning period).
  • the polarity of the voltage applied to the liquid crystal layer 13 is reversed every horizontal scanning period, and AC driving of the liquid crystal display device is realized.
  • liquid crystal display devices such as those described above have been adopted as main screens for electronic devices such as mobile phones.
  • One of such liquid crystal display devices is a so-called QVGA (Quarter Video Graphics) Array type having a resolution of 320 ⁇ 240.
  • QVGA Quadrater Video Graphics
  • the glass substrate constituting the liquid crystal panel vibrates due to the AC driving as described above, and the vibration is felt as an annoying sound.
  • sounding for example, a vibration damping material is attached to a liquid crystal panel to attenuate the vibration. Yes.
  • the sounding is the reversal of the potential of the common electrode 14 (here, “inversion” means that the potential changes from a potential lower than a certain predetermined potential to a higher potential, or is higher than a certain predetermined potential. It is known that this occurs when a frequency (hereinafter referred to as “common electrode potential reversal frequency”) representing the frequency of fluctuation from a potential to a lower potential is in the human audible frequency band.
  • the common electrode potential inversion frequency is about 10 kHz, which is a human audible frequency band, the above-described sounding is noticeable. Therefore, Japanese Patent Application Laid-Open No.
  • 2008-40195 discloses a common electrode potential inversion frequency by inverting the common electrode signal VCOM during a predetermined period in one horizontal scanning period as shown in FIG. A technique for suppressing noise generation outside is disclosed.
  • a period during which the common electrode signal VCOM is maintained at a constant level in each horizontal scanning period is referred to as an “active period”, and the common electrode signal VCOM is output at a predetermined interval in each horizontal scanning period.
  • the period in which the inversion is performed is called “inactive period”.
  • the amplitude of the common electrode signal VCOM in the inactive period is equal to the amplitude of the common electrode signal VCOM in the active period. It is the same. For this reason, during the inactive period, the potential of the common electrode signal VCOM fluctuates greatly in a short cycle. As a result, power consumption has increased.
  • an object of the present invention is to provide a liquid crystal display device capable of suppressing sound generation caused by AC driving of liquid crystal while suppressing increase in power consumption.
  • a first aspect of the present invention is a liquid crystal display device, A plurality of video signal lines for transmitting a video signal representing an image to be displayed; A plurality of scanning signal lines intersecting with the plurality of video signal lines; A video signal line driving circuit for applying the video signal to the plurality of video signal lines; A scanning signal line driving circuit for selectively driving the plurality of scanning signal lines every horizontal scanning period; A plurality of pixel electrodes arranged in a matrix corresponding to intersections of the plurality of video signal lines and the plurality of scanning signal lines; A common electrode disposed to face the plurality of pixel electrodes in order to apply a voltage between the plurality of pixel electrodes; A first potential that is a low-level potential to be applied to the common electrode, a second potential that is a high-level potential to be applied to the common electrode, and a low-level potential to be applied to the common electrode.
  • a third potential group composed of one or more potentials higher than the first potential, and one or more potentials on the higher level side to be applied to the common electrode and lower than the second potential.
  • a common electrode potential generation unit that generates a fourth potential group consisting of the potential of the common electrode, and a common electrode drive circuit that drives the common electrode,
  • the common electrode driving circuit includes: In the first period of the horizontal scanning period consisting of the first period and the second period, the first potential and the second potential are alternately applied to the common electrode every horizontal scanning period, In the second period, the potential included in the third potential group and the potential included in the fourth potential group are alternately supplied to the common electrode in each horizontal scanning period.
  • the frequency of the second period potential instruction signal indicating whether the potential to be applied to the common electrode at a given time point in the second period of each horizontal scanning period is a low level side potential or a high level side potential.
  • the common electrode driving circuit supplies a potential included in the third potential group and a potential included in the fourth potential group to the common electrode based on the second period potential instruction signal. It is characterized by giving.
  • a third potential selection unit that selects one of the potentials included in the third potential group based on first setting information that can be set from the outside;
  • a fourth potential selection unit that selects any potential from potentials included in the fourth potential group based on second setting information that can be set from the outside;
  • the common electrode driving circuit applies the potential selected by the third potential selection unit and the potential selected by the fourth potential selection unit to the common electrode.
  • the frequency of the second period potential instruction signal indicating whether the potential to be applied to the common electrode at a given time point in the second period of each horizontal scanning period is a low level side potential or a high level side potential.
  • a frequency control unit for controlling the externally A third potential selection unit that selects one of the potentials included in the third potential group in synchronization with a change in the second period potential instruction signal based on first setting information that can be set from the outside; A fourth potential selection unit that selects one of the potentials included in the fourth potential group in synchronization with a change in the second period potential instruction signal based on second setting information that can be set from the outside;
  • the common electrode driving circuit In the second period, the common electrode driving circuit generates a potential selected by the third potential selection unit and a potential selected by the fourth potential selection unit based on the second period potential instruction signal. It is provided to the common electrode.
  • the common electrode driving circuit includes: A period instruction signal indicating whether the current period is the first period or the second period at an arbitrary time point in each horizontal scanning period, and a potential to be applied to the common electrode through the first period in each horizontal scanning period.
  • a first period potential instruction signal indicating whether the potential is a low level side potential or a high level side potential, and a potential to be applied to the common electrode at an arbitrary time point in the second period of each horizontal scanning period.
  • the first period potential A potential selection signal generator that outputs an instruction signal as a potential selection signal, and outputs the second period potential instruction signal as the potential selection signal when the period instruction signal indicates the second period; Receiving the period instruction signal; selecting the first potential when the period instruction signal indicates the first period; and selecting the first potential when the period instruction signal indicates the second period.
  • a low-level-side potential selector that selects a potential included in the third potential group; Receiving the period instruction signal, selecting the second potential when the period instruction signal indicates the first period, and selecting the second potential when the period instruction signal indicates the second period; A high-level-side potential selection unit that selects a potential included in the fourth potential group; A potential applying unit that applies to the common electrode either the potential selected by the low level side potential selecting unit or the potential selected by the high level side potential selecting unit based on the potential selection signal. It is characterized by.
  • a sixth aspect of the present invention is the fifth aspect of the present invention, A frequency control unit for controlling the frequency of the second period potential instruction signal from the outside is further provided.
  • a third potential selection unit that selects one of the potentials included in the third potential group based on first setting information that can be set from the outside;
  • a fourth potential selection unit that selects any potential from potentials included in the fourth potential group based on second setting information that can be set from the outside;
  • the common electrode driving circuit applies the potential selected by the third potential selection unit and the potential selected by the fourth potential selection unit to the common electrode.
  • a frequency control unit for externally controlling the frequency of the second period potential instruction signal for externally controlling the frequency of the second period potential instruction signal;
  • a third potential selection unit that selects one of the potentials included in the third potential group in synchronization with a change in the second period potential instruction signal based on first setting information that can be set from the outside;
  • a fourth potential selection unit that selects one of the potentials included in the fourth potential group in synchronization with a change in the second period potential instruction signal based on second setting information that can be set from the outside;
  • the common electrode driving circuit In the second period, the common electrode driving circuit generates a potential selected by the third potential selection unit and a potential selected by the fourth potential selection unit based on the second period potential instruction signal. It is provided to the common electrode.
  • the period during which any one of the plurality of scanning signal lines is selected by the scanning signal line driving circuit is the first period, and any of the plurality of scanning signal lines is selected by the scanning signal line driving circuit.
  • the period that is not performed is the second period.
  • a plurality of video signal lines for transmitting a video signal representing an image to be displayed, a plurality of scanning signal lines intersecting with the plurality of video signal lines, and the plurality of video signals
  • a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the lines and the plurality of scanning signal lines, and the plurality of pixel electrodes for applying a voltage between the plurality of pixel electrodes,
  • a scanning signal line driving circuit for selectively driving the plurality of scanning signal lines every horizontal scanning period;
  • a third potential group composed of one or more potentials higher than the first potential, and one or more potentials on the higher level side to be applied to the common electrode and lower than the second potential.
  • a common electrode potential generation unit that generates a fourth potential group consisting of the potential of the common electrode, and a common electrode drive circuit that drives the common electrode,
  • the common electrode driving circuit includes: In the first period of the horizontal scanning period consisting of the first period and the second period, the first potential and the second potential are alternately applied to the common electrode every horizontal scanning period, In the second period, the potential included in the third potential group and the potential included in the fourth potential group are alternately supplied to the common electrode in each horizontal scanning period.
  • a plurality of video signal lines for transmitting a video signal representing an image to be displayed, a plurality of scanning signal lines crossing the plurality of video signal lines, and the plurality of video signals
  • a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the lines and the plurality of scanning signal lines, and the plurality of pixel electrodes for applying a voltage between the plurality of pixel electrodes,
  • a third potential group composed of one or more potentials higher than the first potential, and one or more potentials on the higher level side to be applied to the common electrode and lower than the second potential.
  • a common electrode potential generation step for generating a fourth potential group consisting of a plurality of potentials;
  • a common electrode driving step for driving the common electrode In the common electrode driving step, In the first period of the horizontal scanning period composed of the first period and the second period, the first potential and the second potential are alternately applied to the common electrode every horizontal scanning period, In the second period, a potential included in the third potential group and a potential included in the fourth potential group are alternately applied to the common electrode in each horizontal scanning period.
  • a high level potential and a low level potential are alternately applied to the common electrode in the second period of each horizontal scanning period, so that the driving frequency of the common electrode is audible to humans. It can be out of the frequency band.
  • two or more potentials are prepared as high-level potentials of the common electrode, and two or more potentials are prepared as low-level potentials of the common electrode.
  • the high-level potential applied to the common electrode during the second period of each horizontal scanning period is set to a level lower than the high-level potential applied to the common electrode during the first period of each horizontal scanning period. Yes.
  • the low-level potential applied to the common electrode in the second period of each horizontal scanning period is set to a level higher than the low-level potential applied to the common electrode in the first period of each horizontal scanning period. Yes. That is, the amplitude of the signal for driving the common electrode (common electrode signal) is smaller in the second period than in the first period. For this reason, an increase in current consumption due to charging / discharging of the liquid crystal capacitance during the second period is suppressed. As described above, a liquid crystal display device that can suppress the noise caused by the AC drive of the liquid crystal while suppressing the increase in power consumption is realized.
  • the second period potential indicating whether the potential to be applied to the common electrode in the second period in the horizontal scanning period is a low level side potential or a high level side potential.
  • the frequency of the instruction signal can be changed from the outside.
  • the frequency of the common electrode signal in the second period can be set to a desired frequency by adjusting the frequency of the second period potential instruction signal from the outside. Therefore, it becomes possible to set the frequency of the common electrode signal in the second period according to the driving conditions of the common electrode for each device, and to suppress the noise caused by the AC drive of the liquid crystal for various devices. it can.
  • the increase in power consumption is suppressed by making the frequency of the common electrode signal in the second period as low as possible within a range where no sound is generated.
  • the high-level potential and the low-level potential of the common electrode in the second period in the horizontal scanning period can be set from the outside. For this reason, the amplitude of the common electrode signal in the second period in the horizontal scanning period can be set to a desired magnitude. Accordingly, the amplitude of the common electrode signal can be reduced as much as possible within a range in which no noise is generated, and the noise caused by the AC drive of the liquid crystal can be suppressed while effectively suppressing the increase in power consumption. .
  • the frequency and amplitude of the common electrode signal in the second period in the horizontal scanning period can be set according to the device. For this reason, it is possible to suppress the noise caused by the AC drive of the liquid crystal while suppressing the increase in power consumption more effectively.
  • a low level side potential selection unit that selects a low level side potential to be applied to the common electrode, and a high level side that selects a high level side potential to be applied to the common electrode.
  • a potential selection unit, a potential applying unit that applies a potential selected by the low level side potential selection unit or the high level side potential selection unit to the common electrode, and a potential to be applied to the common electrode is a low level side potential or a high level potential
  • a liquid crystal display device including a common electrode driving circuit including a potential selection signal applying unit that supplies a potential selection signal indicating whether the potential is a level side potential to the potential applying unit, the same effect as that of the first aspect of the present invention is obtained. can get.
  • a liquid crystal display device including a common electrode drive circuit including a low level side potential selection unit, a high level side potential selection unit, a potential application unit, and a potential selection signal application unit, The same effect as in the second aspect of the invention can be obtained.
  • a seventh aspect of the present invention in a liquid crystal display device including a common electrode driving circuit including a low level side potential selection unit, a high level side potential selection unit, a potential application unit, and a potential selection signal application unit, The same effect as in the third aspect of the invention can be obtained.
  • a liquid crystal display device including a common electrode driving circuit including a low level side potential selection unit, a high level side potential selection unit, a potential application unit, and a potential selection signal application unit, The same effect as in the fourth aspect of the invention can be obtained.
  • the ninth aspect of the present invention in a liquid crystal display device having a configuration in which a high level potential and a low level potential are alternately applied to a common electrode during a horizontal blanking period, the same as in the first aspect of the present invention. The effect is obtained.
  • FIG. 3 is a diagram illustrating a configuration example of a switching signal generation circuit in the first embodiment.
  • FIG. 3 is a circuit diagram showing a configuration of a common electrode drive circuit in the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a selection circuit in the first embodiment.
  • It is a circuit diagram which shows the structure of the common electrode drive circuit in the 2nd Embodiment of this invention.
  • a to F are timing charts for explaining a driving method of the common electrode in the second embodiment.
  • AE is a timing chart for explaining a driving method of the common electrode in the third embodiment. It is a circuit diagram which shows the structure of the common electrode drive circuit in the 4th Embodiment of this invention.
  • AD is a timing chart for explaining a driving method of the common electrode in the fourth embodiment. It is the figure which showed typically the cross section of the liquid crystal panel of an active matrix type liquid crystal display device. In the conventional example, it is a signal waveform diagram in the liquid crystal display device which employ
  • FIG. 10 is a signal waveform diagram in the electronic device disclosed in Japanese Patent Laid-Open No. 2008-40195.
  • FIG. 2 is a block diagram showing the overall configuration of the liquid crystal display device according to the first embodiment of the present invention.
  • This liquid crystal display device includes a display unit 10, a display control circuit 20, a source driver (video signal line driving circuit) 30, a gate driver (scanning signal line driving circuit) 40, a common electrode driving circuit 50, and a switching signal generation. Circuit 60.
  • the display unit 10 includes a plurality (n) of source bus lines (video signal lines) SL1 to SLn, a plurality (m) of gate bus lines (scanning signal lines) GL1 to GLm, and a plurality of these.
  • a plurality of (n ⁇ m) pixel forming portions provided corresponding to the intersections of the source bus lines SL1 to SLn and the plurality of gate bus lines GL1 to GLm are included. These pixel forming portions are arranged in a matrix to constitute a pixel array.
  • Each pixel forming portion includes a TFT 11 which is a switching element having a gate terminal connected to a gate bus line passing through a corresponding intersection and a source terminal connected to a source bus line passing through the intersection, and a drain terminal of the TFT 11
  • a common electrode 14 that is a counter electrode provided in common to the plurality of pixel formation portions, and a pixel electrode and common electrode 14 that are provided in common to the plurality of pixel formation portions. And a liquid crystal layer sandwiched therebetween.
  • a pixel capacitor Cp is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode 14.
  • the display control circuit 20 receives an image signal DAT and a timing signal group TG sent from the outside, and controls a digital video signal DV, a source start pulse signal SSP and a source clock signal for controlling the timing of image display on the display unit 10 and the like.
  • SCK, latch strobe signal LS, gate start pulse signal GSP, gate clock signal GCK, polarity instruction signal POL, and inversion timing control signal CTRL are output.
  • the polarity instruction signal POL is a signal indicating the polarity (positive / negative polarity with respect to a predetermined potential) of the common electrode signal VCOM in the active period of each horizontal scanning period.
  • the inversion timing control signal CTRL is a signal that indicates the timing at which the polarity of the common electrode signal VCOM is inverted in the inactive period of each horizontal scanning period.
  • the inversion timing control signal CTRL is a signal indicating the polarity (positive / negative polarity with respect to a predetermined potential) of the common electrode signal VCOM in the inactive period of each horizontal scanning period.
  • the first period potential instruction signal is realized by the polarity instruction signal POL
  • the second period potential instruction signal is realized by the inversion timing control signal CTRL.
  • the source driver 30 receives the digital video signal DV, the source start pulse signal SSP, the source clock signal SCK, and the latch strobe signal LS output from the display control circuit 20, and drives the video signals for driving to the source bus lines SL1 to SLn. Is applied. Based on the gate start pulse signal GSP and the gate clock signal GCK output from the display control circuit 20, the gate driver 40 applies vertical scanning to the gate bus lines GL1 to GLm by applying the active scanning signals G1 to Gm. The period is repeated as a cycle.
  • the switching signal generation circuit 60 receives the scanning signals G1 to Gm output from the gate driver 40, and outputs a switching signal GLEN for switching between the active period and the inactive period.
  • FIG. 3 is a diagram illustrating a configuration example of the switching signal generation circuit 60.
  • the switching signal generation circuit 60 is realized by an OR circuit 610 having m input terminals equal to the number of gate bus lines and one output terminal. Scan signals G1 to Gm output from the gate driver 40 are applied to the m input terminals, respectively. A signal indicating the logical sum of the scanning signals G1 to Gm is output from the output terminal as the switching signal GLEN.
  • the switching signal GLEN when any of the gate bus lines GL1 to GLm is in a selected state, the switching signal GLEN is at a high level, and when any of the gate bus lines GL1 to GLm is in a non-selected state, the switching signal is GLEN goes low.
  • a period instruction signal is realized by the switching signal GLEN.
  • the common electrode driving circuit 50 receives the switching signal GLEN output from the switching signal generation circuit 60, the polarity instruction signal POL and the inversion timing control signal CTRL output from the display control circuit 20, and sets the potential according to these signals.
  • a common electrode signal VCOM to be supplied to the common electrode 14 is output. A detailed description of the common electrode driving circuit 50 will be described later.
  • the driving video signals are applied to the source bus lines SL1 to SLn, the scanning signals G1 to Gm are applied to the gate bus lines GL1 to GLm, and the common electrode signal VCOM is applied to the common electrode 14.
  • the common electrode signal VCOM is applied to the common electrode 14.
  • FIG. 4 is a circuit diagram showing a configuration of the common electrode driving circuit 50 in the present embodiment.
  • the common electrode drive circuit 50 includes a common electrode potential generation unit 51 including first to fourth power sources 511 to 514 that generate four potentials LV1 to LV4, four MOS transistors 521 to 524, 2 AND circuits 531 and 532, an OR circuit 533, and a selection circuit 540 are included.
  • the MOS transistors 521 and 522 are N channel MOS transistors
  • the MOS transistors 523 and 524 are P channel MOS transistors.
  • the potential LV1 is the same level as the potential on the low level side of the conventional common electrode 14, and the potential LV3 is higher than the potential LV1. Further, the potential LV2 is the same level as the potential on the high level side of the conventional common electrode 14, and the potential LV4 is set to a level lower than the potential LV2.
  • Each of the MOS transistors 521 to 524 has two conduction terminals and one control terminal.
  • a switching signal GLEN is supplied to the control terminals of the MOS transistors 521 to 524.
  • Potentials LV1 to LV4 are applied to one conduction terminals of the MOS transistors 521 to 524, respectively.
  • the other conduction terminals of the MOS transistors 521 to 524 are connected to the selection circuit 540. Note that at an arbitrary timing, the potential LV1 is supplied to the selection circuit 540 through the MOS transistor 521 or the potential LV3 through the MOS transistor 523 as the low level side potential COML. Similarly, at an arbitrary timing, the potential LV2 is supplied to the selection circuit 540 through the MOS transistor 522 or the potential LV4 through the MOS transistor 524 as the high level side potential COMH.
  • the polarity instruction signal POL is given to one input terminal of the AND circuit 531 and the switching signal GLEN is given to the other input terminal. Then, a signal indicating a logical product of the polarity instruction signal POL and the switching signal GLEN is output from the AND circuit 531. A logically inverted signal of the switching signal GLEN is given to one input terminal of the AND circuit 532, and an inverted timing control signal CTRL is given to the other input terminal. Then, a signal indicating a logical product of the logical inversion signal of the switching signal GLEN and the inversion timing control signal CTRL is output from the AND circuit 532.
  • An output signal from the AND circuit 531 is given to one input terminal of the OR circuit 533, and an output signal from the AND circuit 532 is given to the other input terminal.
  • a signal indicating a logical sum of the output signal from the AND circuit 531 and the output signal from the AND circuit 532 is output from the OR circuit 533 as the potential selection signal VSEL.
  • the selection circuit 540 receives the low level side potential COML, the high level side potential COMH, and the potential selection signal VSEL, and uses either the low level side potential COML or the high level side potential COMH as a common electrode according to the potential selection signal VSEL.
  • the signal VCOM is supplied to the common electrode 14. That is, the potential selected by the selection circuit 540 is applied to the common electrode 14.
  • FIG. 5 is a circuit diagram illustrating a configuration example of the selection circuit 540.
  • the selection circuit 540 includes an N channel MOS transistor 541 and a P channel MOS transistor 542.
  • the N-channel MOS transistor 541 and the P-channel MOS transistor 542 are connected in series and both have two conduction terminals and one control terminal.
  • the potential selection signal VSEL is applied to the control terminals of the N channel MOS transistor 541 and the P channel MOS transistor 542.
  • One conduction terminal of the N channel MOS transistor 541 is supplied with the high level side potential COMH, and one conduction terminal of the P channel MOS transistor 542 is supplied with the low level side potential COML.
  • the other conduction terminal of the N-channel MOS transistor 541 and the other conduction terminal of the P-channel MOS transistor 542 are connected to each other, and the potential at the connection point is applied to the common electrode 14 as the common electrode signal VCOM.
  • the N-channel MOS transistor 541 is turned on and the P-channel MOS transistor 542 is turned off, so that the high-level side potential COMH is common as the common electrode signal VCOM. Applied to the electrode 14.
  • the potential selection signal VSEL is at a low level, the N-channel MOS transistor 541 is turned off and the P-channel MOS transistor 542 is turned on, so that the low-level potential COML is applied to the common electrode 14 as the common electrode signal VCOM. It is done.
  • the MOS transistor 521 and 523 realize a low level side potential selection unit
  • the MOS transistors 522 and 524 realize a high level side potential selection unit
  • AND circuits 531 and 532 an OR circuit 533
  • a potential selection signal generating unit is realized
  • a potential applying unit is realized by the selection circuit 540.
  • FIG. 1 is a timing chart for explaining a driving method of the common electrode 14 in the present embodiment.
  • 1A to 1D show waveforms of the switching signal GLEN, the polarity instruction signal POL, the inversion timing control signal CTRL, and the common electrode signal VCOM, respectively.
  • the switching signal GLEN when any of the gate bus lines GL1 to GLm is in a selected state, the switching signal GLEN is at a high level, and when any of the gate bus lines GL1 to GLm is in a non-selected state, the switching signal GLEN is set. Becomes low level. Accordingly, the switching signal GELN having a waveform as shown in FIG. 1A is given from the switching signal generation circuit 60 to the common electrode driving circuit 50. Further, the polarity control signal POL having a waveform as shown in FIG. 1B and the inversion timing control signal CTRL having a waveform as shown in FIG. 1C are given from the display control circuit 20 to the common electrode driving circuit 50. It is done.
  • the active period corresponds to the first period
  • the inactive period corresponds to the second period.
  • the switching signal GLEN is at the high level during the active period, the MOS transistors 521 and 522 are turned on, the potential LV1 is supplied to the selection circuit 540 as the low level side potential COML, and the potential LV2 is set to the high level side potential.
  • the selection circuit 540 is supplied as COMH. At this time, if the polarity instruction signal POL is high level, the output signal from the AND circuit 531 becomes high level, and if the polarity instruction signal POL is low level, the output signal becomes low level.
  • the output signal from the AND circuit 532 is at a low level regardless of the logic level of the inversion timing control signal CTRL.
  • the potential selection signal VSEL output from the OR circuit 533 is high level. If the polarity instruction signal POL is low level, the potential selection signal VSEL is low level. Become. As described above, in the selection circuit 540, the high-level side potential COMH is selected if the potential selection signal VSEL is high level, and the low-level side potential COML is selected if the potential selection signal VSEL is low level. As described above, if the polarity instruction signal POL is at a high level, the potential of the common electrode signal VCOM becomes the potential LV2 of the second power supply 512.
  • the potential of the common electrode signal VCOM becomes the potential LV1 of the first power supply 511. Therefore, as shown in FIG. 1D, the potential of the common electrode 14 in the active period is either LV1 or LV2.
  • the inversion timing control signal CTRL is at a high level, the potential selection signal VSEL output from the OR circuit 533 is at a high level. If the inversion timing control signal CTRL is at a low level, the potential selection signal VSEL is at a low level. Become a level. As described above, in the selection circuit 540, the high-level side potential COMH is selected if the potential selection signal VSEL is high level, and the low-level side potential COML is selected if the potential selection signal VSEL is low level. As described above, if the inversion timing control signal CTRL is at a high level, the potential of the common electrode signal VCOM becomes the potential LV4 of the fourth power source 514.
  • the potential of the common electrode signal VCOM becomes the potential LV3 of the third power supply 513. Therefore, as shown in FIG. 1D, the potential of the common electrode 14 in the inactive period is either LV3 or LV4.
  • the common electrode potential inversion frequency is outside the human audible frequency band.
  • the sounding is suppressed.
  • two potentials LV2 and LV4 are prepared as the high-level potential of the common electrode 14, and two potentials LV1 and LV3 are prepared as the low-level potential of the common electrode 14. ing.
  • one of the two potentials is selected during the active period during the horizontal scanning period, and during the inactive period during the horizontal scanning period. Is selected as the other of the two potentials.
  • the same potential as the conventional potential is selected as the potential to be applied to the common electrode 14 for both the high-level potential and the low-level potential.
  • the difference between the high-level side potential and the low-level side potential is smaller than the active period, that is, the amplitude of the common electrode signal VCOM is smaller than the active period.
  • a potential to be applied to the common electrode 14 is selected.
  • the consumption current I resulting from the charging / discharging of the liquid crystal capacitor is expressed by the following equation (C) where the capacitance value of the liquid crystal capacitor is C, the amplitude of the common electrode signal VCOM is V, and the common electrode potential inversion frequency is F. 1).
  • I C ⁇ V ⁇ F (1)
  • the amplitude of the common electrode signal VCOM is made smaller in the inactive period than in the active period. For this reason, even during the inactive period, the consumption current I due to charging / discharging of the liquid crystal capacitance is reduced as compared with the conventional configuration in which the potential of the same amplitude as that in the active period is applied to the common electrode 14. That is, power consumption is reduced as compared with the conventional configuration.
  • a liquid crystal display device that can suppress the noise caused by the AC drive of the liquid crystal while suppressing an increase in power consumption is realized.
  • FIG. 6 is a circuit diagram showing a configuration of the common electrode drive circuit 50 according to the second embodiment of the present invention.
  • a frequency control circuit 550 is provided so that the frequency of the inversion timing control signal CTRL can be controlled (changed) from outside, and the inversion timing control signal CTRL output from the frequency control circuit 550 is provided. Is provided to the input terminal of the AND circuit 532. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • the frequency control circuit 550 may be provided inside the common electrode drive circuit 50 or may be provided outside the common electrode drive circuit 50.
  • FIG. 7 is a timing chart for explaining a driving method of the common electrode 14 in the present embodiment. Also in the present embodiment, as in the first embodiment, during the active period in the horizontal scanning period, if the polarity instruction signal POL is at a high level, the potential of the common electrode signal VCOM is the potential of the second power supply 512. If the polarity indication signal POL is low level, the potential of the common electrode signal VCOM becomes the potential LV1 of the first power supply 511.
  • the inversion timing control signal CTRL In the inactive period in the horizontal scanning period, if the inversion timing control signal CTRL is at a high level, the potential of the common electrode signal VCOM becomes the potential LV4 of the fourth power supply 514, and the inversion timing control signal CTRL is at a low level. If so, the potential of the common electrode signal VCOM becomes the potential LV3 of the third power supply 513.
  • the frequency control circuit 550 is provided, so that the frequency of the inversion timing control signal CTRL can be changed from the outside.
  • the waveform of the inversion timing control signal CTRL can be a waveform as shown in, for example, FIG. 7C, or a waveform as shown in FIG.
  • the waveform of the common electrode signal VCOM during the inactive period can be changed to a waveform as shown in FIG. 7D or a waveform as shown in FIG.
  • the frequency of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to an arbitrary frequency from the outside.
  • the frequency of the inversion timing control signal CTRL indicating the timing of polarity inversion of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be changed from the outside. Therefore, by adjusting the frequency of the inversion timing control signal CTRL from the outside, the frequency of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to a desired frequency.
  • the frequency of the common electrode signal VCOM varies depending on the device, and the manner in which sound is generated varies depending on the driving conditions of the common electrode 14.
  • the frequency of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to a desired frequency, the sound caused by the AC drive of the liquid crystal for various devices It is possible to suppress the occurrence of ringing. Further, by increasing the frequency of the common electrode signal VCOM as much as possible within a range where no sound is generated, an increase in power consumption can be suppressed.
  • FIG. 8 is a circuit diagram showing a configuration of the common electrode driving circuit 50 according to the third embodiment of the present invention.
  • the fourth potential selection unit 564 for selecting the potential LV4 generated by the fourth power source 514 from any level within a predetermined range and the potential LV3 generated by the third power source 513 are predetermined.
  • a third potential selection unit 563 for selecting from any level within the range is provided.
  • the fourth potential selection unit 564 includes a register that can be set from the outside. The fourth potential selection unit 564 selects the level of the potential LV4 based on the data (second setting information) stored in the register. I do.
  • the third potential selection unit 563 includes a register that can be set from the outside, and the third potential selection unit 563 is configured to store the potential LV3 based on the data (first setting information) stored in the register. Make a level selection. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • FIG. 9 is a timing chart for explaining a driving method of the common electrode 14 in the present embodiment. Also in the present embodiment, as in the first embodiment, during the active period in the horizontal scanning period, if the polarity instruction signal POL is at a high level, the potential of the common electrode signal VCOM is the potential of the second power supply 512. If the polarity indication signal POL is low level, the potential of the common electrode signal VCOM becomes the potential LV1 of the first power supply 511.
  • the inversion timing control signal CTRL In the inactive period in the horizontal scanning period, if the inversion timing control signal CTRL is at a high level, the potential of the common electrode signal VCOM becomes the potential LV4 of the fourth power supply 514, and the inversion timing control signal CTRL is at a low level. If so, the potential of the common electrode signal VCOM becomes the potential LV3 of the third power supply 513.
  • the fourth potential selection unit 564 by providing the fourth potential selection unit 564, the level of the potential LV4 generated by the fourth power source 514 can be changed from the outside.
  • the third potential selection unit 563 by providing the third potential selection unit 563, the level of the potential LV3 generated by the third power supply 513 can be changed from the outside.
  • the potential of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be varied between Va and Vb as shown in FIG. 9D, for example, or as shown in FIG.
  • Vc and Vd Va> Vc, Vb ⁇ Vd.
  • the high-level and low-level potentials of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set from the outside.
  • the amplitude of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to a desired magnitude.
  • the consumption current I resulting from charging / discharging of the liquid crystal capacitance is proportional to the amplitude of the common electrode signal VCOM.
  • the amplitude of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to a desired magnitude, so that the amplitude of the common electrode signal VCOM does not generate sound. Can be made as small as possible. As a result, it is possible to suppress the noise caused by the AC drive of the liquid crystal while effectively suppressing the increase in power consumption.
  • FIG. 10 is a circuit diagram showing a configuration of the common electrode driving circuit 50 according to the fourth embodiment of the present invention. Similar to the second embodiment, a frequency control circuit 550 is provided so that the frequency of the inversion timing control signal CTRL can be changed from the outside. Similarly to the third embodiment, the fourth potential selection unit 564 for selecting the potential LV4 generated by the fourth power supply 514 from any level within a predetermined range and the third power supply 513 are generated. And a third potential selection unit 563 for selecting the potential LV3 to be selected from an arbitrary level within a predetermined range.
  • an inversion timing control signal CTRL output from the frequency control circuit 550 is provided to the fourth potential selection unit 564 and the third potential selection unit 563.
  • the fourth potential selection unit 564 and the third potential selection unit 563 select the potential level in synchronization with the change in the potential of the inversion timing control signal CTRL. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • FIG. 11 is a timing chart for explaining a driving method of the common electrode 14 in the present embodiment. Also in this embodiment, as in the first to third embodiments, during the active period in the horizontal scanning period, if the polarity instruction signal POL is at a high level, the potential of the common electrode signal VCOM is the second power supply. If the polarity indication signal POL is at a low level, the potential of the common electrode signal VCOM becomes the potential LV1 of the first power supply 511.
  • the inversion timing control signal CTRL In the inactive period in the horizontal scanning period, if the inversion timing control signal CTRL is at a high level, the potential of the common electrode signal VCOM becomes the potential LV4 of the fourth power supply 514, and the inversion timing control signal CTRL is at a low level. If so, the potential of the common electrode signal VCOM becomes the potential LV3 of the third power supply 513.
  • the level of the potential LV4 generated by the fourth power supply 514 and the generation by the third power supply 513 are provided.
  • the level of the potential LV3 can be changed from the outside.
  • the inversion timing control signal CTRL output from the frequency control circuit 550 is provided to the fourth potential selection unit 564 and the third potential selection unit 563.
  • the fourth potential selection unit 564 and the third potential selection unit 563 select the potential level in synchronization with the inversion timing control signal CTRL. Therefore, the potential of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be varied between four different levels as shown in FIG. 11D, for example.
  • the level of the potential LV4 generated by the fourth power supply 514 and the level of the potential LV3 generated by the third power supply 513 are the potential of the inversion timing control signal CTRL output from the frequency control circuit 550. It can be changed in sync with changes in Further, by adjusting the frequency of the inversion timing control signal CTRL from the outside, the frequency of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set to a desired frequency. Thereby, the frequency and amplitude of the common electrode signal VCOM in the inactive period in the horizontal scanning period can be set according to the device. As a result, it is possible to suppress the noise caused by the AC drive of the liquid crystal while suppressing the increase in power consumption more effectively.
  • the inactive period is provided immediately before the end of each horizontal scanning period.
  • the present invention is not limited to this, and the inactive period is provided immediately after the start of each horizontal scanning period. It is also good.
  • an inactive period is provided immediately before the end of the horizontal scanning period for a certain horizontal scanning period, and an inactive period is set immediately after the start of the horizontal scanning period for another certain horizontal scanning period. May be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することのできる液晶表示装置を提供する。　共通電極信号（ＶＣＯＭ）の極性反転が所定の間隔で繰り返される非アクティブ期間が各水平走査期間内に設けられる。アクティブ期間においては、共通電極駆動回路は、極性指示信号（ＰＯＬ）に基づいて、ＬＶ１またはＬＶ２のいずれか一方の電位を示す共通電極信号（ＶＣＯＭ）を共通電極に与える。非アクティブ期間においては、共通電極駆動回路は、反転タイミング制御信号（ＣＴＲＬ）に基づいて、ＬＶ３とＬＶ４との間で電位の変動が行われる共通電極信号（ＶＣＯＭ）を共通電極に与える。ここで、非アクティブ期間における共通電極信号（ＶＣＯＭ）の振幅は、アクティブ期間における共通電極信号（ＶＣＯＭ）の振幅よりも小さくされる。

Description

液晶表示装置ならびにその駆動回路および駆動方法
　本発明は、液晶表示装置に関し、特に、携帯電話等に採用されている小型の液晶表示装置において振動による音鳴りを防止するための技術に関する。
　従来より、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型液晶表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性のガラス基板から構成される液晶パネルを備えている。液晶パネルの一方のガラス基板には、ゲートバスライン（走査信号線）とソースバスライン（映像信号線）とが格子状に設けられ、ゲートバスラインとソースバスラインとの交差点近傍にＴＦＴが設けられている。ＴＦＴは、ゲートバスラインに接続されたゲート電極、ソースバスラインに接続されたソース電極、およびドレイン電極とから構成される。ドレイン電極は、画像を形成するためにガラス基板上にマトリクス状に配置された画素電極と接続されている。液晶パネルの他方のガラス基板には、液晶層を介して画素電極との間に電圧を印加するための電極（この電極は「共通電極」，「対向電極」などと呼ばれているが、以下においては「共通電極」という）が設けられている。そして、各ＴＦＴのゲート電極がゲートバスラインからアクティブな走査信号を受けたときに当該ＴＦＴのソース電極がソースバスラインから受ける映像信号に基づいて、当該映像信号の電位と共通電極に与えられている電位との差である電圧が液晶層に印加される。これにより液晶が駆動され、画面上に所望の画像が表示される。
　ところで、液晶には、直流電圧が加わり続けると劣化するという性質がある。このため、液晶表示装置では、液晶層には交流電圧が印加される。これについて、図１２および図１３を参照しつつ説明する。図１２は、アクティブマトリクス型液晶表示装置の液晶パネルの断面を模式的に示した図である。図１２に示すように、液晶パネルは、液晶層１３を挟持するように互いに対向するＴＦＴアレイ基板１５とカラーフィルタ基板１６とによって構成されている。ＴＦＴアレイ基板１５には画素電極１２などが形成されており、カラーフィルタ基板１６には共通電極１４などが形成されている。液晶層１３への交流電圧の印加は、個々の画素を形成する部分（以下、「画素形成部」という。）における（液晶層１３への）印加電圧の極性を１フレーム期間毎に反転させることにより実現されている。具体的には、共通電極－ソース電極間の電圧の極性が１フレーム期間毎に反転するように、液晶表示装置の駆動が行われている。なお、１フレーム期間とは、１画面分の画像を画面上に表示するための期間である。
　上述のような液晶表示装置の駆動を実現する技術として、例えば、ライン反転駆動と呼ばれる駆動方式が知られている。図１３は、駆動方式にライン反転駆動を採用している液晶表示装置における信号波形図である。図１３において、符号ＴＨｋ（ＴＨ１、ＴＨ２、ＴＨ３、・・・）はｋ行目のゲートバスラインを選択するための期間（水平基線期間を含む水平走査期間）を示し、符号ＴＦは１フレーム期間を示している。映像信号ＶＳについては、図１３に示すように、１水平走査期間毎に極性（符号９０で示す電位を基準とする正負極性）が反転し、さらに、１フレーム期間毎にも極性が反転している。同様に、共通電極１４に所望の電位を与えるための共通電極信号ＶＣＯＭについても、１水平走査期間毎に極性（符号９０で示す電位を基準とする正負極性）が反転し、さらに、１フレーム期間毎にも極性が反転している。また、映像信号ＶＳと共通電極信号ＶＣＯＭとは、位相が１８０度（１水平走査期間）ずれている。これにより、液晶層１３に印加される電圧の極性が１水平走査期間毎に反転し、液晶表示装置の交流駆動が実現されている。
　ところで、近年、上述のような液晶表示装置が携帯電話等の電子機器のメイン画面として採用されている。このような液晶表示装置の１つに、３２０×２４０の解像度をもつＱＶＧＡ（Ｑｕａｒｔｅｒ　Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）型と呼ばれるものがある。このような液晶表示装置において、上述のような交流駆動に起因して、液晶パネルを構成するガラス基板が振動し、その振動が耳障りな音として感じられることが指摘されている。このような、振動による耳障りな音の発生（以下、「音鳴り」という。）を防止するために、例えば、液晶パネル上に制振材を貼付することにより振動を減衰させることが行われている。
　また、音鳴りは、共通電極１４の電位の反転（ここでの「反転」とは、或る所定の電位よりも低い電位から高い電位に変動すること、あるいは、或る所定の電位よりも高い電位から低い電位に変動することをいう。）する頻度を表す周波数（以下、「共通電極電位反転周波数」という。）が人の可聴周波数帯域にある時に発生することが知られている。ＱＶＧＡ型の液晶表示装置では、共通電極電位反転周波数が人の可聴周波数帯域である１０ｋＨｚ程度とされているので、上述した音鳴りが顕著に現れる。そこで、日本の特開２００８－４０１９５号公報には、図１４に示すように１水平走査期間中の所定の期間に共通電極信号ＶＣＯＭを反転させることにより共通電極電位反転周波数を人の可聴周波数帯域外にして音鳴りを抑制する技術が開示されている。なお、以下においては、各水平走査期間のうち共通電極信号ＶＣＯＭが一定のレベルで維持される期間のことを「アクティブ期間」といい、各水平走査期間のうち所定の間隔で共通電極信号ＶＣＯＭの反転が行われる期間のことを「非アクティブ期間」という。
日本の特開２００８－４０１９５号公報
　ところが、上記日本の特開２００８－４０１９５号公報に開示された電子機器によると、図１４に示すように、非アクティブ期間における共通電極信号ＶＣＯＭの振幅は、アクティブ期間における共通電極信号ＶＣＯＭの振幅と同じになっている。このため、非アクティブ期間には、短い周期でかつ大きく共通電極信号ＶＣＯＭの電位が変動する。その結果、消費電力が増大している。
　そこで本発明は、消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することのできる液晶表示装置を提供することを目的とする。
　本発明の第１の局面は、液晶表示装置であって、
　表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、
　前記複数の映像信号線と交差する複数の走査信号線と、
　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動回路と、
　前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、
　前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極と、
　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成部を含み、前記共通電極を駆動する共通電極駆動回路と
を備え、
　前記共通電極駆動回路は、
　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とを１水平走査期間毎に交互に前記共通電極に与え、
　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを各水平走査期間内において交互に前記共通電極に与えることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備え、
　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを前記共通電極に与えることを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
を更に備え、
　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
を更に備え、
　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする。
　本発明の第５の局面は、本発明の第１の局面において、
　前記共通電極駆動回路は、
　　各水平走査期間内の任意の時点について前記第１期間であるか前記第２期間であるかを示す期間指示信号と、各水平走査期間の前記第１期間を通じて前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第１期間電位指示信号と、各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号とを受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１期間電位指示信号を電位選択信号として出力し、前記期間指示信号が前記第２期間であることを示している時には前記第２期間電位指示信号を前記電位選択信号として出力する電位選択信号生成部と、
　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第３電位群に含まれている電位を選択する低レベル側電位選択部と、
　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第２電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第４電位群に含まれている電位を選択する高レベル側電位選択部と、
　　前記電位選択信号に基づいて、前記低レベル側電位選択部によって選択された電位または前記高レベル側電位選択部によって選択された電位のいずれか一方を前記共通電極に与える電位付与部と
を含むことを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備えることを特徴とする。
　本発明の第７の局面は、本発明の第５の局面において、
　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
を更に備え、
　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする。
　本発明の第８の局面は、本発明の第５の局面において、
　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
を更に備え、
　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする。
　本発明の第９の局面は、本発明の第１の局面において、
　前記複数の走査信号線のうちのいずれかが前記走査信号線駆動回路によって選択されている期間は前記第１期間とされ、前記複数の走査信号線のいずれもが前記走査信号線駆動回路によって選択されていない期間は前記第２期間とされることを特徴とする。
　本発明の第１０の局面は、表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極とを有する液晶表示装置の駆動回路であって、
　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動回路と、
　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成部を含み、前記共通電極を駆動する共通電極駆動回路と
を備え、
　前記共通電極駆動回路は、
　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とを１水平走査期間毎に交互に前記共通電極に与え、
　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを各水平走査期間内において交互に前記共通電極に与えることを特徴とする。
　また、本発明の第１０の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
　本発明の第１９の局面は、表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極とを有する液晶表示装置の駆動方法であって、
　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップと、
　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動ステップと、
　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成ステップと、
　前記共通電極を駆動する共通電極駆動ステップと
を含み、
　前記共通電極駆動ステップでは、
　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とが１水平走査期間毎に交互に前記共通電極に与えられ、
　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とが各水平走査期間内において交互に前記共通電極に与えられることを特徴とする。
　また、本発明の第１９の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
　本発明の第１の局面によれば、各水平走査期間の第２期間に高レベルの電位と低レベルの電位とが交互に共通電極に与えられることにより、共通電極の駆動周波数が人の可聴周波数帯域外とされ得る。また、共通電極の高レベル側の電位として２つの以上の電位が用意されるとともに、共通電極の低レベル側の電位として２つの以上の電位が用意されている。そして、各水平走査期間の第２期間に共通電極に与えられる高レベル側の電位は、当該各水平走査期間の第１期間に共通電極に与えられる高レベル側の電位よりも低いレベルにされている。また、各水平走査期間の第２期間に共通電極に与えられる低レベル側の電位は、当該各水平走査期間の第１期間に共通電極に与えられる低レベル側の電位よりも高いレベルにされている。すなわち、共通電極を駆動する信号（共通電極信号）の振幅が、第２期間においては第１期間よりも小さくなっている。このため、第２期間中における液晶容量への充放電に起因する消費電流の増大が抑制される。以上より、消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することのできる液晶表示装置が実現される。
　本発明の第２の局面によれば、水平走査期間中の第２期間に共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から変更することができる。このため、第２期間電位指示信号の周波数を外部から調節することにより、第２期間における共通電極信号の周波数を所望の周波数に設定することができる。従って、第２期間における共通電極信号の周波数を機器毎の共通電極の駆動条件に応じて設定することが可能となり、種々の機器に対して液晶の交流駆動に起因する音鳴りを抑制することができる。また、第２期間における共通電極信号の周波数を音鳴りが生じない範囲でできるだけ低くすることにより、消費電力の増大が抑制される。
　本発明の第３の局面によれば、水平走査期間中の第２期間における共通電極の高レベル側の電位および低レベル側の電位を外部から設定することができる。このため、水平走査期間中の第２期間における共通電極信号の振幅を所望の大きさに設定することができる。従って、共通電極信号の振幅を音鳴りが生じない範囲でできるだけ小さくすることができ、消費電力の増大を効果的に抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することが可能となる。
　本発明の第４の局面によれば、水平走査期間中の第２期間における共通電極信号の周波数や振幅を機器に応じて設定することができる。このため、より効果的に消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することが可能となる。
　本発明の第５の局面によれば、共通電極に与えられるべき低レベル側の電位を選択する低レベル側電位選択部と、共通電極に与えられるべき高レベル側の電位を選択する高レベル側電位選択部と、低レベル側電位選択部または高レベル側電位選択部によって選択された電位を共通電極に与える電位付与部と、共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す電位選択信号を電位付与部に与える電位選択信号付与部とを含む共通電極駆動回路を備えた液晶表示装置において、本発明の第１の局面と同様の効果が得られる。
　本発明の第６の局面によれば、低レベル側電位選択部，高レベル側電位選択部，電位付与部，および電位選択信号付与部を含む共通電極駆動回路を備えた液晶表示装置において、本発明の第２の局面と同様の効果が得られる。
　本発明の第７の局面によれば、低レベル側電位選択部，高レベル側電位選択部，電位付与部，および電位選択信号付与部を含む共通電極駆動回路を備えた液晶表示装置において、本発明の第３の局面と同様の効果が得られる。
　本発明の第８の局面によれば、低レベル側電位選択部，高レベル側電位選択部，電位付与部，および電位選択信号付与部を含む共通電極駆動回路を備えた液晶表示装置において、本発明の第４の局面と同様の効果が得られる。
　本発明の第９の局面によれば、水平帰線期間に高レベルの電位と低レベルの電位とが交互に共通電極に与えられる構成の液晶表示装置において、本発明の第１の局面と同様の効果が得られる。
Ａ－Ｄは、本発明の第１の実施形態に係る液晶表示装置における共通電極の駆動方法について説明するためのタイミングチャートである。 上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、切替信号生成回路の構成例を示す図である。 上記第１の実施形態において、共通電極駆動回路の構成を示す回路図である。 上記第１の実施形態において、選択回路の構成例を示す回路図である。 本発明の第２の実施形態における共通電極駆動回路の構成を示す回路図である。 Ａ－Ｆは、上記第２の実施形態において、共通電極の駆動方法について説明するためのタイミングチャートである。 本発明の第３の実施形態における共通電極駆動回路の構成を示す回路図である。 Ａ－Ｅは、上記第３の実施形態において、共通電極の駆動方法について説明するためのタイミングチャートである。 本発明の第４の実施形態における共通電極駆動回路の構成を示す回路図である。 Ａ－Ｄは、上記第４の実施形態において、共通電極の駆動方法について説明するためのタイミングチャートである。 アクティブマトリクス型液晶表示装置の液晶パネルの断面を模式的に示した図である。 従来例において、駆動方式にライン反転駆動を採用している液晶表示装置における信号波形図である。 特開２００８－４０１９５号公報に開示された電子機器における信号波形図である。
　以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１　全体構成および動作＞
　図２は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１０と、表示制御回路２０と、ソースドライバ（映像信号線駆動回路）３０と、ゲートドライバ（走査信号線駆動回路）４０、共通電極駆動回路５０と、切替信号生成回路６０とを備えている。
　表示部１０には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１～ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１～ＧＬｍと、それら複数本のソースバスラインＳＬ１～ＳＬｎと複数本のゲートバスラインＧＬ１～ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されると共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ１１と、そのＴＦＴ１１のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた対向電極である共通電極１４と、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極１４との間に挟持された液晶層とからなる。そして、画素電極と共通電極１４とにより形成される液晶容量により、画素容量Ｃｐが構成される。
　表示制御回路２０は、外部から送られる画像信号ＤＡＴおよびタイミング信号群ＴＧを受け取り、デジタル映像信号ＤＶと、表示部１０における画像表示のタイミング等を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，ラッチストローブ信号ＬＳ，ゲートスタートパルス信号ＧＳＰ，ゲートクロック信号ＧＣＫ，極性指示信号ＰＯＬ，および反転タイミング制御信号ＣＴＲＬとを出力する。なお、極性指示信号ＰＯＬは、各水平走査期間のうちのアクティブ期間における共通電極信号ＶＣＯＭの極性（所定の電位を基準とする正負極性）を示す信号である。また、反転タイミング制御信号ＣＴＲＬは、各水平走査期間のうちの非アクティブ期間において共通電極信号ＶＣＯＭの極性を反転させるタイミングを示す信号である。換言すれば、反転タイミング制御信号ＣＴＲＬは、各水平走査期間のうちの非アクティブ期間における共通電極信号ＶＣＯＭの極性（所定の電位を基準とする正負極性）を示す信号である。本実施形態においては、極性指示信号ＰＯＬによって第１期間電位指示信号が実現され、反転タイミング制御信号ＣＴＲＬによって第２期間電位指示信号が実現されている。
　ソースドライバ３０は、表示制御回路２０から出力されるデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬ１～ＳＬｎに駆動用の映像信号を印加する。ゲートドライバ４０は、表示制御回路２０から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号Ｇ１～Ｇｍの各ゲートバスラインＧＬ１～ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。
　切替信号生成回路６０は、ゲートドライバ４０から出力される走査信号Ｇ１～Ｇｍを受け取り、アクティブ期間と非アクティブ期間とを切り替えるための切替信号ＧＬＥＮを出力する。図３は、切替信号生成回路６０の構成例を示す図である。この切替信号生成回路６０は、ゲートバスラインの本数に等しいｍ個の入力端子と１個の出力端子とを有するＯＲ回路６１０によって実現されている。ｍ個の入力端子には、それぞれゲートドライバ４０から出力される走査信号Ｇ１～Ｇｍが与えられる。そして、走査信号Ｇ１～Ｇｍの論理和を示す信号が切替信号ＧＬＥＮとして出力端子から出力される。このような構成により、いずれかのゲートバスラインＧＬ１～ＧＬｍが選択状態になっている時には切替信号ＧＬＥＮはハイレベルとなり、いずれのゲートバスラインＧＬ１～ＧＬｍも非選択状態になっている時には切替信号ＧＬＥＮはローレベルとなる。なお、本実施形態においては、この切替信号ＧＬＥＮによって期間指示信号が実現されている。
　共通電極駆動回路５０は、切替信号生成回路６０から出力される切替信号ＧＬＥＮと表示制御回路２０から出力される極性指示信号ＰＯＬおよび反転タイミング制御信号ＣＴＲＬとを受け取り、それらの信号に応じた電位を共通電極１４に与えるための共通電極信号ＶＣＯＭを出力する。なお、共通電極駆動回路５０についての詳しい説明は後述する。
　以上のようにして、各ソースバスラインＳＬ１～ＳＬｎに駆動用の映像信号が印加され、各ゲートバスラインＧＬ１～ＧＬｍに走査信号Ｇ１～Ｇｍが印加され、共通電極１４に共通電極信号ＶＣＯＭが印加されることにより、外部から送られた画像信号ＤＡＴに基づく画像が表示部１０に表示される。
＜１．２　共通電極駆動回路の構成および動作＞
　図４は、本実施形態における共通電極駆動回路５０の構成を示す回路図である。この共通電極駆動回路５０には、４つの電位ＬＶ１～ＬＶ４をそれぞれ生成する第１～第４の電源５１１～５１４からなる共通電極電位生成部５１と、４個のＭＯＳトランジスタ５２１～５２４と、２個のＡＮＤ回路５３１および５３２と、ＯＲ回路５３３と、選択回路５４０とが含まれている。本実施形態においては、ＭＯＳトランジスタ５２１および５２２はＮチャンネルＭＯＳトランジスタであって、ＭＯＳトランジスタ５２３および５２４はＰチャンネルＭＯＳトランジスタである。なお、電位ＬＶ１は従来における共通電極１４のローレベル側の電位と同レベルの電位であって、電位ＬＶ３はその電位ＬＶ１よりも高いレベルにされている。また、電位ＬＶ２は従来における共通電極１４のハイレベル側の電位と同レベルの電位であって、電位ＬＶ４はその電位ＬＶ２よりも低いレベルにされている。
　ＭＯＳトランジスタ５２１～５２４は、いずれも２個の導通端子と１個の制御端子とを有している。ＭＯＳトランジスタ５２１～５２４の制御端子には、切替信号ＧＬＥＮが与えられる。ＭＯＳトランジスタ５２１～５２４の一方の導通端子には、それぞれ電位ＬＶ１～ＬＶ４が与えられる。また、ＭＯＳトランジスタ５２１～５２４の他方の導通端子は、選択回路５４０と接続されている。なお、任意のタイミングにおいて、ＭＯＳトランジスタ５２１を介して電位ＬＶ１が、もしくは、ＭＯＳトランジスタ５２３を介して電位ＬＶ３が、ローレベル側電位ＣＯＭＬとして選択回路５４０に与えられる。同様に、任意のタイミングにおいて、ＭＯＳトランジスタ５２２を介して電位ＬＶ２が、もしくは、ＭＯＳトランジスタ５２４を介して電位ＬＶ４が、ハイレベル側電位ＣＯＭＨとして選択回路５４０に与えられる。
　ＡＮＤ回路５３１の一方の入力端子には極性指示信号ＰＯＬが与えられ、他方の入力端子には切替信号ＧＬＥＮが与えられる。そして、極性指示信号ＰＯＬと切替信号ＧＬＥＮとの論理積を示す信号がＡＮＤ回路５３１から出力される。ＡＮＤ回路５３２の一方の入力端子には切替信号ＧＬＥＮの論理反転信号が与えられ、他方の入力端子には反転タイミング制御信号ＣＴＲＬが与えられる。そして、切替信号ＧＬＥＮの論理反転信号と反転タイミング制御信号ＣＴＲＬとの論理積を示す信号がＡＮＤ回路５３２から出力される。ＯＲ回路５３３の一方の入力端子にはＡＮＤ回路５３１からの出力信号が与えられ、他方の入力端子にはＡＮＤ回路５３２からの出力信号が与えられる。そして、ＡＮＤ回路５３１からの出力信号とＡＮＤ回路５３２からの出力信号との論理和を示す信号が電位選択信号ＶＳＥＬとしてＯＲ回路５３３から出力される。
　選択回路５４０は、ローレベル側電位ＣＯＭＬとハイレベル側電位ＣＯＭＨと電位選択信号ＶＳＥＬとを受け取り、電位選択信号ＶＳＥＬに応じてローレベル側電位ＣＯＭＬもしくはハイレベル側電位ＣＯＭＨのいずれか一方を共通電極信号ＶＣＯＭとして共通電極１４に与える。すなわち、この選択回路５４０で選択された電位が共通電極１４に与えられる。ここで、選択回路５４０の具体的な構成について説明する。図５は、選択回路５４０の構成例を示す回路図である。この選択回路５４０は、ＮチャンネルＭＯＳトランジスタ５４１とＰチャンネルＭＯＳトランジスタ５４２とによって構成されている。ＮチャンネルＭＯＳトランジスタ５４１とＰチャンネルＭＯＳトランジスタ５４２とは、直列に接続され、いずれも２個の導通端子と１個の制御端子とを有している。ＮチャンネルＭＯＳトランジスタ５４１およびＰチャンネルＭＯＳトランジスタ５４２の制御端子には、電位選択信号ＶＳＥＬが与えられる。ＮチャンネルＭＯＳトランジスタ５４１の一方の導通端子にはハイレベル側電位ＣＯＭＨが与えられ、ＰチャンネルＭＯＳトランジスタ５４２の一方の導通端子にはローレベル側電位ＣＯＭＬが与えられる。また、ＮチャンネルＭＯＳトランジスタ５４１の他方の導通端子とＰチャンネルＭＯＳトランジスタ５４２の他方の導通端子とは互いに接続されており、接続点の電位が共通電極信号ＶＣＯＭとして共通電極１４に与えられる。このような構成において、電位選択信号ＶＳＥＬがハイレベルであれば、ＮチャンネルＭＯＳトランジスタ５４１はオン状態かつＰチャンネルＭＯＳトランジスタ５４２はオフ状態となるので、ハイレベル側電位ＣＯＭＨが共通電極信号ＶＣＯＭとして共通電極１４に与えられる。一方、電位選択信号ＶＳＥＬがローレベルであれば、ＮチャンネルＭＯＳトランジスタ５４１はオフ状態かつＰチャンネルＭＯＳトランジスタ５４２はオン状態となるので、ローレベル側電位ＣＯＭＬが共通電極信号ＶＣＯＭとして共通電極１４に与えられる。
　なお、本実施形態においては、ＭＯＳトランジスタ５２１および５２３によって低レベル側電位選択部が実現され、ＭＯＳトランジスタ５２２および５２４によって高レベル側電位選択部が実現され、ＡＮＤ回路５３１および５３２とＯＲ回路５３３とによって電位選択信号生成部が実現され、選択回路５４０によって電位付与部が実現されている。
＜１．３　共通電極の駆動方法＞
　図１は、本実施形態における共通電極１４の駆動方法について説明するためのタイミングチャートである。なお、図１（Ａ）～（Ｄ）は、切替信号ＧＬＥＮ，極性指示信号ＰＯＬ，反転タイミング制御信号ＣＴＲＬ，共通電極信号ＶＣＯＭの波形をそれぞれ示している。
　上述したように、いずれかのゲートバスラインＧＬ１～ＧＬｍが選択状態になっている時には切替信号ＧＬＥＮはハイレベルとなり、いずれのゲートバスラインＧＬ１～ＧＬｍも非選択状態になっている時には切替信号ＧＬＥＮはローレベルとなる。これにより、切替信号生成回路６０から共通電極駆動回路５０には、図１（Ａ）に示すような波形の切替信号ＧＥＬＮが与えられる。また、表示制御回路２０から共通電極駆動回路５０には、図１（Ｂ）に示すような波形の極性指示信号ＰＯＬと図１（Ｃ）に示すような波形の反転タイミング制御信号ＣＴＲＬとが与えられる。以下、図１および図４を参照しつつ、アクティブ期間と非アクティブ期間とに分けて、共通電極１４の電位がどのように定められるかについて説明する。なお、本実施形態においては、アクティブ期間が第１期間に相当し、非アクティブ期間が第２期間に相当する。
＜１．３．１　アクティブ期間について＞
　アクティブ期間には切替信号ＧＬＥＮがハイレベルとなっているので、ＭＯＳトランジスタ５２１および５２２がオン状態となり、電位ＬＶ１がローレベル側電位ＣＯＭＬとして選択回路５４０に与えられるとともに、電位ＬＶ２がハイレベル側電位ＣＯＭＨとして選択回路５４０に与えられる。このとき、極性指示信号ＰＯＬがハイレベルであれば、ＡＮＤ回路５３１からの出力信号はハイレベルとなり、極性指示信号ＰＯＬがローレベルであれば、当該出力信号はローレベルとなる。ＡＮＤ回路５３２からの出力信号については、反転タイミング制御信号ＣＴＲＬの論理レベルにかかわらず、ローレベルとなる。これにより、極性指示信号ＰＯＬがハイレベルであれば、ＯＲ回路５３３から出力される電位選択信号ＶＳＥＬはハイレベルとなり、極性指示信号ＰＯＬがローレベルであれば、当該電位選択信号ＶＳＥＬはローレベルとなる。選択回路５４０では、上述したように、電位選択信号ＶＳＥＬがハイレベルであればハイレベル側電位ＣＯＭＨが選択され、電位選択信号ＶＳＥＬがローレベルであればローレベル側電位ＣＯＭＬが選択される。以上より、極性指示信号ＰＯＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第２の電源５１２の電位ＬＶ２となる。一方、極性指示信号ＰＯＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第１の電源５１１の電位ＬＶ１となる。従って、図１（Ｄ）に示すように、アクティブ期間における共通電極１４の電位は、ＬＶ１またはＬＶ２のいずれかとなる。
＜１．３．２　非アクティブ期間について＞
　非アクティブ期間には切替信号ＧＬＥＮがローレベルとなっているので、ＭＯＳトランジスタ５２３および５２４がオン状態となり、電位ＬＶ３がローレベル側電位ＣＯＭＬとして選択回路５４０に与えられるとともに、電位ＬＶ４がハイレベル側電位ＣＯＭＨとして選択回路５４０に与えられる。このとき、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、ＡＮＤ回路５３２からの出力信号はハイレベルとなり、反転タイミング制御信号ＣＴＲＬがローレベルであれば、当該出力信号はローレベルとなる。ＡＮＤ回路５３１からの出力信号については、極性指示信号ＰＯＬの論理レベルにかかわらず、ローレベルとなる。これにより、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、ＯＲ回路５３３から出力される電位選択信号ＶＳＥＬはハイレベルとなり、反転タイミング制御信号ＣＴＲＬがローレベルであれば、当該電位選択信号ＶＳＥＬはローレベルとなる。選択回路５４０では、上述したように、電位選択信号ＶＳＥＬがハイレベルであればハイレベル側電位ＣＯＭＨが選択され、電位選択信号ＶＳＥＬがローレベルであればローレベル側電位ＣＯＭＬが選択される。以上より、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第４の電源５１４の電位ＬＶ４となる。一方、反転タイミング制御信号ＣＴＲＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第３の電源５１３の電位ＬＶ３となる。従って、図１（Ｄ）に示すように、非アクティブ期間における共通電極１４の電位は、ＬＶ３またはＬＶ４のいずれかとなる。
＜１．４　効果＞
　本実施形態によれば、共通電極信号ＶＣＯＭの極性反転が所定の間隔で繰り返される非アクティブ期間が各水平走査期間内に設けられているので、共通電極電位反転周波数が人の可聴周波数帯域外となり、音鳴りが抑制されている。また、本実施形態によれば、共通電極１４のハイレベル側の電位として２つの電位ＬＶ２，ＬＶ４が用意され、また、共通電極１４のローレベル側の電位として２つの電位ＬＶ１，ＬＶ３が用意されている。そして、共通電極１４のハイレベル側およびローレベル側の双方の電位に関し、水平走査期間中のアクティブ期間には２つの電位のうちの一方の電位が選択され、水平走査期間中の非アクティブ期間には２つの電位のうちの他方の電位が選択される。詳しくは、アクティブ期間には、ハイレベル側の電位についてもローレベル側の電位についても、共通電極１４に与えられるべき電位として従来と同レベルの電位が選択される。一方、非アクティブ期間には、ハイレベル側の電位とローレベル側の電位との差がアクティブ期間よりも小さくなるように、すなわち、共通電極信号ＶＣＯＭの振幅がアクティブ期間よりも小さくなるように、共通電極１４に与えられるべき電位の選択が行われる。
　ところで、液晶容量への充放電に起因する消費電流Ｉは、液晶容量の静電容量値をＣとし、共通電極信号ＶＣＯＭの振幅をＶとし、共通電極電位反転周波数をＦとすると、次式（１）で表される。
　Ｉ＝Ｃ×Ｖ×Ｆ　　　・・・（１）
本実施形態によると、共通電極信号ＶＣＯＭの振幅が、非アクティブ期間においてはアクティブ期間よりも小さくされる。このため、非アクティブ期間においてもアクティブ期間と同様の振幅の電位を共通電極１４に与えていた従来の構成と比較して、液晶容量への充放電に起因する消費電流Ｉが小さくなる。すなわち、従来の構成よりも消費電力が低減される。
　以上のように、本実施形態によれば、消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することのできる液晶表示装置が実現される。
＜２．第２の実施形態＞
＜２．１　構成＞
　図６は、本発明の第２の実施形態における共通電極駆動回路５０の構成を示す回路図である。本実施形態においては、反転タイミング制御信号ＣＴＲＬの周波数を外部から制御（変更）することができるように周波数制御回路５５０が設けられており、当該周波数制御回路５５０から出力される反転タイミング制御信号ＣＴＲＬがＡＮＤ回路５３２の入力端子に与えられる構成となっている。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。なお、周波数制御回路５５０については、共通電極駆動回路５０の内部に設けられていても良いし、共通電極駆動回路５０の外部に設けられていても良い。
＜２．２　共通電極の駆動方法＞
　図７は、本実施形態における共通電極１４の駆動方法について説明するためのタイミングチャートである。本実施形態においても、上記第１の実施形態と同様、水平走査期間中のアクティブ期間には、極性指示信号ＰＯＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第２の電源５１２の電位ＬＶ２となり、極性指示信号ＰＯＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第１の電源５１１の電位ＬＶ１となる。また、水平走査期間中の非アクティブ期間には、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第４の電源５１４の電位ＬＶ４となり、反転タイミング制御信号ＣＴＲＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第３の電源５１３の電位ＬＶ３となる。
　ところで、本実施形態においては、周波数制御回路５５０が設けられていることにより、反転タイミング制御信号ＣＴＲＬの周波数を外部から変更することが可能となっている。このため、反転タイミング制御信号ＣＴＲＬの波形を例えば図７（Ｃ）に示すような波形にすることもできるし、図７（Ｅ）に示すような波形にすることもできる。これにより、非アクティブ期間における共通電極信号ＶＣＯＭの波形を図７（Ｄ）に示すような波形にすることもできるし、図７（Ｆ）に示すような波形にすることもできる。このように、本実施形態においては、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの周波数を外部から任意の周波数に設定することが可能となっている。
＜２．３　効果＞
　本実施形態によれば、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの極性反転のタイミングを示す反転タイミング制御信号ＣＴＲＬの周波数を外部から変更することが可能となっている。このため、反転タイミング制御信号ＣＴＲＬの周波数を外部から調節することによって、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの周波数を所望の周波数に設定することができる。ところで、共通電極信号ＶＣＯＭの周波数は機器によって異なっており、また、共通電極１４の駆動条件に応じて音鳴り（ノイズ）の生じ方も異なっている。この点、本実施形態によれば水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの周波数を所望の周波数に設定することができるので、種々の機器に対して液晶の交流駆動に起因する音鳴りの発生を抑制することが可能となる。また、共通電極信号ＶＣＯＭの周波数を音鳴りが生じない範囲でできるだけ低くすることによって、消費電力の増大を抑制することができる。
＜３．第３の実施形態＞
＜３．１　構成＞
　図８は、本発明の第３の実施形態における共通電極駆動回路５０の構成を示す回路図である。本実施形態においては、第４の電源５１４で生成される電位ＬＶ４を所定範囲内の任意のレベルから選択するための第４電位選択部５６４と第３の電源５１３で生成される電位ＬＶ３を所定範囲内の任意のレベルから選択するための第３電位選択部５６３とが設けられている。第４電位選択部５６４には外部から設定可能なレジスタが含まれており、第４電位選択部５６４は当該レジスタに格納されているデータ（第２設定情報）に基づいて電位ＬＶ４のレベルの選択を行う。同様に、第３電位選択部５６３にも外部から設定可能なレジスタが含まれており、第３電位選択部５６３は当該レジスタに格納されているデータ（第１設定情報）に基づいて電位ＬＶ３のレベルの選択を行う。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
＜３．２　共通電極の駆動方法＞
　図９は、本実施形態における共通電極１４の駆動方法について説明するためのタイミングチャートである。本実施形態においても、上記第１の実施形態と同様、水平走査期間中のアクティブ期間には、極性指示信号ＰＯＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第２の電源５１２の電位ＬＶ２となり、極性指示信号ＰＯＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第１の電源５１１の電位ＬＶ１となる。また、水平走査期間中の非アクティブ期間には、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第４の電源５１４の電位ＬＶ４となり、反転タイミング制御信号ＣＴＲＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第３の電源５１３の電位ＬＶ３となる。
　ところで、本実施形態においては、第４電位選択部５６４が設けられていることにより、第４の電源５１４で生成される電位ＬＶ４のレベルを外部から変更することが可能となっている。同様に、第３電位選択部５６３が設けられていることにより、第３の電源５１３で生成される電位ＬＶ３のレベルを外部から変更することが可能となっている。これにより、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの電位を例えば図９（Ｄ）に示すようにＶａとＶｂとの間で変動させることもできるし、図９（Ｅ）に示すようにＶｃとＶｄとの間で変動させることもできる（Ｖａ＞Ｖｃ，Ｖｂ＜Ｖｄ）。このように、本実施形態においては、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭのハイレベル側およびローレベル側の電位を外部から設定することが可能となっている。
＜３．３　効果＞
　本実施形態によれば、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭのハイレベル側およびローレベル側の電位を外部から設定することが可能となっている。このため、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの振幅を所望の大きさに設定することができる。ところで、上式（１）で示したように、液晶容量への充放電に起因する消費電流Ｉは、共通電極信号ＶＣＯＭの振幅に比例している。この点、本実施形態によれば水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの振幅を所望の大きさに設定することができるので、共通電極信号ＶＣＯＭの振幅を音鳴りが生じない範囲でできるだけ小さくすることができる。これにより、消費電力の増大を効果的に抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することが可能となる。
＜４．第４の実施形態＞
＜４．１　構成＞
　図１０は、本発明の第４の実施形態における共通電極駆動回路５０の構成を示す回路図である。上記第２の実施形態と同様、反転タイミング制御信号ＣＴＲＬの周波数を外部から変更することができるように周波数制御回路５５０が設けられている。また、上記第３の実施形態と同様、第４の電源５１４で生成される電位ＬＶ４を所定範囲内の任意のレベルから選択するための第４電位選択部５６４と第３の電源５１３で生成される電位ＬＶ３を所定範囲内の任意のレベルから選択するための第３電位選択部５６３とが設けられている。さらに、本実施形態においては、周波数制御回路５５０から出力される反転タイミング制御信号ＣＴＲＬが第４電位選択部５６４および第３電位選択部５６３に与えられる構成となっている。そして、第４電位選択部５６４および第３電位選択部５６３では、反転タイミング制御信号ＣＴＲＬの電位の変化に同期して電位レベルの選択が行われる。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
＜４．２　共通電極の駆動方法＞
　図１１は、本実施形態における共通電極１４の駆動方法について説明するためのタイミングチャートである。本実施形態においても、上記第１～第３の実施形態と同様、水平走査期間中のアクティブ期間には、極性指示信号ＰＯＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第２の電源５１２の電位ＬＶ２となり、極性指示信号ＰＯＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第１の電源５１１の電位ＬＶ１となる。また、水平走査期間中の非アクティブ期間には、反転タイミング制御信号ＣＴＲＬがハイレベルであれば、共通電極信号ＶＣＯＭの電位は第４の電源５１４の電位ＬＶ４となり、反転タイミング制御信号ＣＴＲＬがローレベルであれば、共通電極信号ＶＣＯＭの電位は第３の電源５１３の電位ＬＶ３となる。
　ところで、本実施形態においては、第４電位選択部５６４および第３電位選択部５６３が設けられていることにより、第４の電源５１４で生成される電位ＬＶ４のレベルおよび第３の電源５１３で生成される電位ＬＶ３のレベルを外部から変更することが可能となっている。また、周波数制御回路５５０が設けられているところ、その周波数制御回路５５０から出力される反転タイミング制御信号ＣＴＲＬは第４電位選択部５６４および第３電位選択部５６３に与えられるように構成されている。そして、第４電位選択部５６４および第３電位選択部５６３では、反転タイミング制御信号ＣＴＲＬに同期して電位レベルの選択が行われる。このため、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの電位を、例えば図１１（Ｄ）に示すように異なる４つのレベル間で変動させることができる。
＜４．３　効果＞
　本実施形態によれば、第４の電源５１４で生成される電位ＬＶ４のレベルおよび第３の電源５１３で生成される電位ＬＶ３のレベルを周波数制御回路５５０から出力される反転タイミング制御信号ＣＴＲＬの電位の変化に同期して変更することができる。また、反転タイミング制御信号ＣＴＲＬの周波数を外部から調節することによって、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの周波数を所望の周波数に設定することができる。これにより、水平走査期間中の非アクティブ期間における共通電極信号ＶＣＯＭの周波数や振幅を機器に応じて設定することが可能となる。その結果、より効果的に消費電力の増大を抑制しつつ液晶の交流駆動に起因する音鳴りを抑制することが可能となる。
＜５．その他＞
　上記各実施形態においては、各水平走査期間の終了直前に非アクティブ期間が設けられる構成としているが、本発明はこれに限定されず、各水平走査期間の開始直後に非アクティブ期間が設けられる構成としても良い。また、１フレーム期間内において、或る水平走査期間については当該水平走査期間の終了直前に非アクティブ期間が設けられ、別の或る水平走査期間については当該水平走査期間の開始直後に非アクティブ期間が設けられるようにしても良い。
　１１…ＴＦＴ
　１４…共通電極
　２０…表示制御回路
　３０…ソースドライバ（映像信号線駆動回路）
　４０…ゲートドライバ（走査信号線駆動回路）
　５０…共通電極駆動回路
　５１…共通電極電位生成部
　６０…切替信号生成回路
　５１１～５１４…第１～第４の電源
　５２１～５２４…ＭＯＳトランジスタ
　５３１，５３２…ＡＮＤ回路
　５３３…ＯＲ回路
　５４０…選択回路
　５５０…周波数制御回路
　５６３…第３電位選択部
　５６４…第４電位選択部
　ＣＴＲＬ…反転タイミング制御信号
　ＧＬＥＮ…切替信号
　ＰＯＬ…極性指示信号
　ＶＣＯＭ…共通電極信号

Claims (27)

  1. 　液晶表示装置であって、
    　表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、
    　前記複数の映像信号線と交差する複数の走査信号線と、
    　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
    　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動回路と、
    　前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、
    　前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極と、
    　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成部を含み、前記共通電極を駆動する共通電極駆動回路と
    を備え、
    　前記共通電極駆動回路は、
    　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とを１水平走査期間毎に交互に前記共通電極に与え、
    　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを各水平走査期間内において交互に前記共通電極に与えることを特徴とする、液晶表示装置。
  2. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを前記共通電極に与えることを特徴とする、請求項１に記載の液晶表示装置。
  3. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１に記載の液晶表示装置。
  4. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１に記載の液晶表示装置。
  5. 　前記共通電極駆動回路は、
    　　各水平走査期間内の任意の時点について前記第１期間であるか前記第２期間であるかを示す期間指示信号と、各水平走査期間の前記第１期間を通じて前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第１期間電位指示信号と、各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号とを受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１期間電位指示信号を電位選択信号として出力し、前記期間指示信号が前記第２期間であることを示している時には前記第２期間電位指示信号を前記電位選択信号として出力する電位選択信号生成部と、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第３電位群に含まれている電位を選択する低レベル側電位選択部と、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第２電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第４電位群に含まれている電位を選択する高レベル側電位選択部と、
    　　前記電位選択信号に基づいて、前記低レベル側電位選択部によって選択された電位または前記高レベル側電位選択部によって選択された電位のいずれか一方を前記共通電極に与える電位付与部と
    を含むことを特徴とする、請求項１に記載の液晶表示装置。
  6. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備えることを特徴とする、請求項５に記載の液晶表示装置。
  7. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項５に記載の液晶表示装置。
  8. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項５に記載の液晶表示装置。
  9. 　前記複数の走査信号線のうちのいずれかが前記走査信号線駆動回路によって選択されている期間は前記第１期間とされ、前記複数の走査信号線のいずれもが前記走査信号線駆動回路によって選択されていない期間は前記第２期間とされることを特徴とする、請求項１に記載の液晶表示装置。
  10. 　表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極とを有する液晶表示装置の駆動回路であって、
    　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
    　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動回路と、
    　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成部を含み、前記共通電極を駆動する共通電極駆動回路と
    を備え、
    　前記共通電極駆動回路は、
    　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とを１水平走査期間毎に交互に前記共通電極に与え、
    　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを各水平走査期間内において交互に前記共通電極に与えることを特徴とする、駆動回路。
  11. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とを前記共通電極に与えることを特徴とする、請求項１０に記載の駆動回路。
  12. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１０に記載の駆動回路。
  13. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１０に記載の駆動回路。
  14. 　前記共通電極駆動回路は、
    　　各水平走査期間内の任意の時点について前記第１期間であるか前記第２期間であるかを示す期間指示信号と、各水平走査期間の前記第１期間を通じて前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第１期間電位指示信号と、各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号とを受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１期間電位指示信号を電位選択信号として出力し、前記期間指示信号が前記第２期間であることを示している時には前記第２期間電位指示信号を前記電位選択信号として出力する電位選択信号生成部と、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第３電位群に含まれている電位を選択する低レベル側電位選択部と、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第２電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第４電位群に含まれている電位を選択する高レベル側電位選択部と、
    　　前記電位選択信号に基づいて、前記低レベル側電位選択部によって選択された電位または前記高レベル側電位選択部によって選択された電位のいずれか一方を前記共通電極に与える電位付与部と
    を含むことを特徴とする、請求項１０に記載の駆動回路。
  15. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部を更に備えることを特徴とする、請求項１４に記載の駆動回路。
  16. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１４に記載の駆動回路。
  17. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御部と、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択部と、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択部と
    を更に備え、
    　前記共通電極駆動回路は、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択部によって選択された電位と前記第４電位選択部によって選択された電位とを前記共通電極に与えることを特徴とする、請求項１４に記載の駆動回路。
  18. 　前記複数の走査信号線のうちのいずれかが前記走査信号線駆動回路によって選択されている期間は前記第１期間とされ、前記複数の走査信号線のいずれもが前記走査信号線駆動回路によって選択されていない期間は前記第２期間とされることを特徴とする、請求項１０に記載の駆動回路。
  19. 　表示すべき画像を表す映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極との間に電圧を印加するために前記複数の画素電極と対向するように配置された共通電極とを有する液晶表示装置の駆動方法であって、
    　前記映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップと、
    　前記複数の走査信号線を１水平走査期間毎に選択的に駆動する走査信号線駆動ステップと、
    　前記共通電極に与えるための低レベル側の電位である第１電位、前記共通電極に与えるための高レベル側の電位である第２電位、前記共通電極に与えるための低レベル側の電位であって前記第１電位よりも高レベルの１つ以上の電位からなる第３電位群、および前記共通電極に与えるための高レベル側の電位であって前記第２電位よりも低レベルの１つ以上の電位からなる第４電位群を生成する共通電極電位生成ステップと、
    　前記共通電極を駆動する共通電極駆動ステップと
    を含み、
    　前記共通電極駆動ステップでは、
    　　第１期間と第２期間とからなる水平走査期間のうちの前記第１期間には、前記第１電位と前記第２電位とが１水平走査期間毎に交互に前記共通電極に与えられ、
    　　前記第２期間には、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とが各水平走査期間内において交互に前記共通電極に与えられることを特徴とする、駆動方法。
  20. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御ステップを更に含み、
    　前記共通電極駆動ステップでは、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位群に含まれる電位と前記第４電位群に含まれる電位とが前記共通電極に与えられることを特徴とする、請求項１９に記載の駆動方法。
  21. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択ステップと、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択ステップと
    を更に含み、
    　前記共通電極駆動ステップでは、前記第２期間には、前記第３電位選択ステップで選択された電位と前記第４電位選択ステップで選択された電位とが前記共通電極に与えられることを特徴とする、請求項１９に記載の駆動方法。
  22. 　各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号の周波数を外部から制御するための周波数制御ステップと、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択ステップと、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択ステップと
    を更に含み、
    　前記共通電極駆動ステップでは、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択ステップで選択された電位と前記第４電位選択ステップで選択された電位とが前記共通電極に与えられることを特徴とする、請求項１９に記載の駆動方法。
  23. 　前記共通電極駆動ステップは、
    　　各水平走査期間内の任意の時点について前記第１期間であるか前記第２期間であるかを示す期間指示信号と、各水平走査期間の前記第１期間を通じて前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第１期間電位指示信号と、各水平走査期間の前記第２期間内の任意の時点に前記共通電極に与えられるべき電位が低レベル側の電位であるか高レベル側の電位であるかを示す第２期間電位指示信号とを受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１期間電位指示信号を電位選択信号として出力し、前記期間指示信号が前記第２期間であることを示している時には前記第２期間電位指示信号を前記電位選択信号として出力する電位選択信号生成ステップと、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第１電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第３電位群に含まれている電位を選択する低レベル側電位選択ステップと、
    　　前記期間指示信号を受け取り、前記期間指示信号が前記第１期間であることを示している時には前記第２電位を選択し、前記期間指示信号が前記第２期間であることを示している時には前記第４電位群に含まれている電位を選択する高レベル側電位選択ステップと、
    　　前記電位選択信号に基づいて、前記低レベル側電位選択ステップで選択された電位または前記高レベル側電位選択ステップで選択された電位のいずれか一方を前記共通電極に与える電位付与ステップと
    を含むことを特徴とする、請求項１９に記載の駆動方法。
  24. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御ステップを更に含むことを特徴とする、請求項２３に記載の駆動方法。
  25. 　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を選択する第３電位選択ステップと、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を選択する第４電位選択ステップと
    を更に含み、
    　前記共通電極駆動ステップでは、前記第２期間には、前記第３電位選択ステップで選択された電位と前記第４電位選択ステップで選択された電位とが前記共通電極に与えられることを特徴とする、請求項２３に記載の駆動方法。
  26. 　前記第２期間電位指示信号の周波数を外部から制御するための周波数制御ステップと、
    　外部から設定可能な第１設定情報に基づいて、前記第３電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第３電位選択ステップと、
    　外部から設定可能な第２設定情報に基づいて、前記第４電位群に含まれる電位からいずれかの電位を前記第２期間電位指示信号の変化に同期して選択する第４電位選択ステップと
    を更に含み、
    　前記共通電極駆動ステップでは、前記第２期間には、前記第２期間電位指示信号に基づいて、前記第３電位選択ステップで選択された電位と前記第４電位選択ステップで選択された電位とが前記共通電極に与えられることを特徴とする、請求項２３に記載の駆動方法。
  27. 　前記複数の走査信号線のうちのいずれかが前記走査信号線駆動ステップで選択されている期間は前記第１期間とされ、前記複数の走査信号線のいずれもが前記走査信号線駆動ステップで選択されていない期間は前記第２期間とされることを特徴とする、請求項１９に記載の駆動方法。
PCT/JP2009/070644 2009-04-03 2009-12-10 液晶表示装置ならびにその駆動回路および駆動方法 WO2010113359A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/138,737 US8872809B2 (en) 2009-04-03 2009-12-10 Liquid crystal display apparatus, drive circuit therefor, and drive method therefor
CN2009801584089A CN102365675A (zh) 2009-04-03 2009-12-10 液晶显示装置及其驱动电路和驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-090822 2009-04-03
JP2009090822 2009-04-03

Publications (1)

Publication Number Publication Date
WO2010113359A1 true WO2010113359A1 (ja) 2010-10-07

Family

ID=42827681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/070644 WO2010113359A1 (ja) 2009-04-03 2009-12-10 液晶表示装置ならびにその駆動回路および駆動方法

Country Status (3)

Country Link
US (1) US8872809B2 (ja)
CN (1) CN102365675A (ja)
WO (1) WO2010113359A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295540B (zh) * 2012-06-07 2015-06-10 上海天马微电子有限公司 有源矩阵显示面板的驱动方法及驱动装置、显示器
CN105027189B (zh) * 2013-03-08 2017-07-11 夏普株式会社 液晶显示装置及其驱动方法
KR102050850B1 (ko) 2013-04-02 2019-12-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN110310608B (zh) * 2018-03-27 2021-01-05 京东方科技集团股份有限公司 液晶显示面板的控制电路、测试设备和测试方法
CN114495850A (zh) * 2020-10-23 2022-05-13 群创光电股份有限公司 电子装置及电子装置驱动方法
CN113112961A (zh) * 2021-04-12 2021-07-13 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示驱动电路的驱动方法
CN113112962B (zh) * 2021-04-14 2023-08-22 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示驱动电路的驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234139A (ja) * 2004-02-18 2005-09-02 Sharp Corp 液晶表示装置及びその駆動方法
JP2008040195A (ja) * 2006-08-08 2008-02-21 Seiko Epson Corp 対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861860B2 (ja) * 2003-07-18 2006-12-27 セイコーエプソン株式会社 電源回路、表示ドライバ及び電圧供給方法
JP4093231B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
KR100759697B1 (ko) * 2006-09-18 2007-09-17 삼성에스디아이 주식회사 액정표시장치 및 그 구동방법
US8300037B2 (en) * 2007-08-02 2012-10-30 Sharp Kabushiki Kaisha Liquid crystal display device and method and circuit for driving the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234139A (ja) * 2004-02-18 2005-09-02 Sharp Corp 液晶表示装置及びその駆動方法
JP2008040195A (ja) * 2006-08-08 2008-02-21 Seiko Epson Corp 対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器

Also Published As

Publication number Publication date
CN102365675A (zh) 2012-02-29
US20120062543A1 (en) 2012-03-15
US8872809B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
US8674976B2 (en) Liquid crystal display capable of reducing power consumption and method for driving the same
US8242990B2 (en) Liquid crystal display having function of suppressing stain and method of driving the same
WO2010113359A1 (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JP2006079092A (ja) 表示装置及びその駆動方法
KR20070002544A (ko) 모바일용 액정 표시 장치 및 그 구동 방법
JPWO2007015347A1 (ja) 表示装置ならびにその駆動回路および駆動方法
KR101902562B1 (ko) 액정표시장치 및 그 구동방법
US8786542B2 (en) Display device including first and second scanning signal line groups
JPH09152847A (ja) 液晶表示パネルの駆動方法及びその駆動回路
WO2010032526A1 (ja) 表示駆動回路、表示装置及び表示駆動方法
WO2013024776A1 (ja) 表示装置およびその駆動方法
JP4198027B2 (ja) 液晶表示装置の駆動方法
JP2010102151A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
JP2009008869A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
WO2011125459A1 (ja) 表示装置およびその駆動方法
KR101151286B1 (ko) 액정표시장치의 구동방법
JP2006065231A (ja) 表示装置およびその駆動方法
JP2005156633A (ja) 液晶表示装置
JP2005315925A (ja) 表示装置およびそれを備える電子機器
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
KR100604272B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP2010044294A (ja) 電気光学装置、その駆動方法および電子機器
JP2009169111A (ja) 表示駆動回路、表示装置及び表示駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980158408.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09842710

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13138737

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09842710

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP