JP3671973B2 - 表示ドライバ、表示装置及び駆動方法 - Google Patents

Description

本発明は、表示ドライバ、表示装置及び駆動方法に関する。

アクティブマトリクス型の液晶表示装置（広義には表示装置）において、液晶の駆動を高速化するプリチャージ技術が知られている。このプリチャージ技術では、表示データに基づくデータ線の駆動に先立って、当該データ線を所定の電位にプリチャージしておき、表示データに基づく駆動電圧の供給に伴うデータ線の充放電量を少なくする。

このプリチャージ技術については、例えば特許文献１及び特許文献２に開示されている。特許文献１には、予め異なる直流電位を用意し、各直流電位とデータ線との間にスイッチを設ける。そして、液晶の反転駆動の極性に対応させたスイッチの制御により、用意した直流電位とデータ線との間の接続を制御するプリチャージ技術が開示されている。このプリチャージ技術によれば、プリチャージの周期が短くなった場合であっても、駆動に伴うデータ線の充放電量が少なく済み、消費電力の増大を抑え、正確な電圧をデータ線に供給できる。

特許文献２には、１水平走査期間前後の表示データの比較結果に応じてプリチャージ電圧の供給を制御する技術について開示されている。これにより、プリチャージ前の水平走査期間の駆動電圧に応じてプリチャージを省略できる。そのため、プリチャージ前の水平走査期間の駆動電圧に関わらずプリチャージを行うことがなくなり、データ線の電位変動に伴う消費電力を削減できる。
特開平１０−１１０３２号公報 特開２００２−２２９５２５号公報

直流電位とデータ線との間に接続されるスイッチをＭＯＳ（Metal-Oxide Semiconductor）トランジスタで構成することが考えられる。しかしながら、ＭＯＳトランジスタのソース・ドレイン間の電圧が低くなるにつれて、データ線の充放電の時間が長くなってしまう。従って、特許文献１及び特許文献２に記載されたプリチャージ技術では、液晶の反転駆動の極性に対応させて、予め用意した直流電位とデータ線との間を接続するため、データ線に蓄積された電荷を完全に放電することができない場合がある。この場合、データ線を所望の電位にすることができないことがあり、表示品位の劣化を招く。

また特許文献１では、データ線の電位とプリチャージ電位との差を大きくすることでデータ線の充放電を高速化する点が開示されている。しかしながら、液晶の駆動に多くの電位が必要とされる上に、新たにプリチャージ電位を用意するのは回路規模を増大させる。しかも、データ線を、単にプリチャージ電位に接続すると、消費電力の増加が著しい。

更に特許文献２に記載された技術では、データ線ごとに、現在の水平走査期間より１水平走査期間前の表示データと、当該水平走査期間の表示データとを比較する回路が必要となるため、回路規模の増大を招く。特に、将来の表示パネルのサイズの拡大に伴うデータ線の増加に対応できなくなる可能性が高い。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、回路規模の増大を抑え、低消費電力で、表示品位の劣化を防止してプリチャージ技術によるデータ線の駆動を実現する表示ドライバ、表示装置及び駆動方法を提供することにある。

上記課題を解決するために本発明は、表示パネルのデータ線を駆動する表示ドライバであって、表示データに対応した駆動電圧に基づいて、前記データ線に接続される出力線を駆動するデータ線駆動回路と、第１の電源電圧が供給される第１の電源線と前記出力線との間に接続された第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記出力線との間に接続された第２のスイッチ素子と、前記第１及び第２のスイッチ素子のスイッチ制御を行うスイッチ制御回路とを含み、第１の期間及び該第１の期間後の第２の期間の各期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、前記スイッチ制御回路が、前記第１の期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定して前記出力線と前記第１の電源線とを電気的に接続し、前記第２の期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定して前記出力線と前記第２の電源線とを電気的に接続し、前記第２の期間後では、前記第１及び第２のスイッチ素子をオフ状態に設定し、前記データ線駆動回路が、前記第２の期間後に、前記出力線を駆動する表示ドライバに関係する。

本発明においては、データ線駆動回路によるデータ線の駆動に先立って、第１及び第２の期間の各期間でデータ線がプリチャージされる。このため、いわゆるプリチャージ技術によって、データ線の充放電の時間を短縮し、表示品位の劣化を防止できる。

そして、２段階でデータ線のプリチャージを行う構成を採用したため、データ線の充放電時に、例えばデータ線の電荷が第２の電源線に流れ込む量を最小限に抑えることができる。特に、第２の電源線の第２の電源電圧がシステム接地電源電圧である場合には、正の電荷がそのままシステム接地側に流れ込むことになるので、消費電力を増大させてしまう。単に、予め用意した電位にデータ線を接続するプリチャージでは、データ線の充放電時に電荷が第２の電源線に流れ込んでしまい、消費電力を増大させてしまうが、本発明によれば、一旦第１の電源電圧にプリチャージすることで、電荷が流れ込む量を最小限に抑えることができるので、低消費電力化を図ることができる。

更に、プリチャージの第１及び第２の期間の各期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定めるようにしている。こうすることで、極性反転駆動によりデータ線の電位を小さく変化させるときには、第１の期間Ｔ１を長くすることで、例えば消費電力を削減できる。また、極性反転駆動によりデータ線の電位を大きく変化させるときには、第２の期間を長くして所望の電位に速やかに到達させて表示品位を劣化させないようにできる。そして、このようなきめ細かいプリチャージ制御を行うことで、表示品位の向上と低消費電力化とを両立させる表示ドライバを提供できる。

また本発明は、複数の走査線と、複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルのデータ線を駆動する表示ドライバであって、時分割された各色成分データに対応した各駆動電圧に基づいて、前記データ信号供給線に接続される出力線を駆動するデータ線駆動回路と、第１の電源電圧が供給される第１の電源線と前記出力線との間に接続された第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記出力線との間に接続された第２のスイッチ素子と、前記第１及び第２のスイッチ素子のスイッチ制御を行うスイッチ制御回路とを含み、第１の期間及び該第１の期間後の第２の期間の各期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、前記スイッチ制御回路が、前記第１の期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定して前記出力線と前記第１の電源線とを電気的に接続し、前記第２の期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定して前記出力線と前記第２の電源線とを電気的に接続し、前記第２の期間後では、前記第１及び第２のスイッチ素子をオフ状態に設定し、前記データ線駆動回路が、前記第２の期間後に、前記出力線を駆動する表示ドライバに関係する。

本発明によれば、いわゆる低温ポリシリコンプロセスで形成される表示パネルのデータ線のプリチャージについても、きめ細かい制御を可能とし、表示品位の向上と低消費電力化とを両立させる表示ドライバを提供できる。

また本発明に係る表示ドライバでは、前記第１の期間の開始時点のデータ線の電圧と前記第１の電源電圧との差の絶対値は、前記第１の期間の開始時点のデータ線の電圧と前記第２の電源電圧との差の絶対値より小さくてもよい。

本発明においては、データ線を低電位に駆動する場合、一旦より高い電位に向けてプリチャージされた後、より低い電位に向けてプリチャージされる。従って、正の電荷が、より低い電位に流れ込む期間を短くできるので、より高い電位に向けたプリチャージによる電荷の再利用によって消費電力を削減できる。そして、表示データに基づく駆動に先立ち、より低い電位に向けてプリチャージを行うため、プリチャージの周期が短くなった場合でも、正確な電圧をデータ線に供給でき、表示サイズの増大に対応し、かつ表示品位の劣化を防止できる。

更に、データ線を高電位に駆動する場合、一旦より低い電位に向けてプリチャージされた後、より高い電位に向けてプリチャージする。従って、負の電荷が、より高い電位に流れ込む期間を短くできるので、より低い電位に向けたプリチャージによる電荷の再利用によって消費電力を削減できる。そして、表示データに基づく駆動に先立ち、より高い電位に向けてプリチャージを行うため、プリチャージの周期が短くなった場合でも、正確な電圧をデータ線に供給できる。

また本発明に係る表示ドライバでは、前記スイッチ制御回路は、前記第１の期間が前記第２の期間より長くなるように、前記第１及び第２のスイッチ素子をスイッチ制御することができる。

本発明によれば、データ線の充放電により消費される電荷の量を少なくできるので、消費電力を更に削減できることができるようになる。

また本発明に係る表示ドライバでは、前記第１の電源電圧は、前記第２の電源電圧より高く、所与の基準電位に対して前記駆動電圧の極性が負の駆動期間の前に、第１のプリチャージ期間が設けられ、前記極性が正の駆動期間の前に、第２のプリチャージ期間が設けられ、前記スイッチ制御回路が、前記第１プリチャージ期間内の第１の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記第１の分割期間後の第２の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第２のプリチャージ期間内の第３の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定することができる。

本発明によれば、いわゆる極性反転駆動によるデータ線の充放電に伴う低消費電力化と、表示品位の劣化の防止とを両立できる。

また本発明に係る表示ドライバでは、前記スイッチ制御回路は、各セットが第１〜第４の分割期間設定レジスタを有する２^Ｋ（Ｋは自然数）セットのレジスタ群を含み、前記２^Ｋセットのレジスタ群の中から現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて１セットを選択し、選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した前記第１〜第４の分割期間の各分割期間に、前記第１及び第２のスイッチ素子のスイッチ制御を行うことができる。

本発明によれば、現在の水平走査期間より１水平走査期間前の表示データにより表される階調値に応じて選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した第１〜第４の分割期間を設定できるので、きめ細かいプリチャージ制御と、プリチャージ制御の簡素化を図ることができる。

また本発明に係る表示ドライバでは、前記スイッチ制御回路は、前記第１の分割期間が前記第２の分割期間より長くなるように、かつ前記第３の分割期間が前記第４の分割期間より長くなるように前記第１及び第２のスイッチ素子をスイッチ制御することができる。

本発明によれば、データ線の充放電により消費される電荷の量を少なくできるので、消費電力を更に削減できることができるようになる。

また本発明に係る表示ドライバでは、前記第１の電源電圧が、前記データ線駆動回路の高電位側の電源電圧であり、前記第２の電源電圧が、前記データ線駆動回路の低電位側の電源電圧であってもよい。

また本発明に係る表示ドライバでは、前記第１の電源電圧が、前記駆動電圧の最大値であり、前記第２の電源電圧が、前記駆動電圧の最小値であってもよい。

本発明によれば、新たなプリチャージ電位を設ける必要がないため、表示ドライバの回路規模の増大を回避できる。

また本発明に係る表示ドライバでは、前記第１の電源電圧は、前記第２の電源電圧より高く、所与の基準電位に対して前記駆動電圧の極性が負の駆動期間の前に、第１のプリチャージ期間が設けられ、前記極性が正の駆動期間の前に、第２のプリチャージ期間が設けられ、前記第１及び第２のプリチャージ期間は、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含み、前記スイッチ制御回路が、前記第１プリチャージ期間内の第１の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記第１の分割期間後の第２の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第２のプリチャージ期間内の第３の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定することができる。

本発明によれば、低温ポリシリコンプロセスで、パネル基板上にスイッチ素子等が形成された表示パネルを駆動する表示ドライバにおいて、いわゆる極性反転駆動によるデータ線の充放電に伴う低消費電力化と、表示品位の劣化の防止とを両立できる。

また本発明に係る表示ドライバでは、前記スイッチ制御回路は、各セットが第１〜第４の分割期間設定レジスタを有する２^Ｋ（Ｋは自然数）セットのレジスタ群を含み、前記２^Ｋセットのレジスタ群の中から現在の水平走査期間より１水平走査期間前の表示データに時分割された第１〜第３の各色成分データの各色成分データの上位Ｋビットに基づいて１セットを選択し、選択されたセットの第１〜第４の分割期間設定レジスタの各分割期間設定レジスタの設定値に対応した前記第１〜第４の分割期間の各分割期間に、前記第１及び第２のスイッチ素子のスイッチ制御を行うことができる。

本発明によれば、低温ポリシリコンプロセスで形成された表示パネルのデータ線に対し、きめ細かいプリチャージ制御と、プリチャージ制御の簡素化を図ることができる。

また本発明に係る表示ドライバでは、前記スイッチ制御回路は、前記第１の分割期間が前記第２の分割期間より長くなるように、かつ前記第３の分割期間が前記第４の分割期間よりも長くなるように前記第１及び第２のスイッチ素子をスイッチ制御することができる。

本発明によれば、データ線の充放電により消費される電荷の量を少なくできるので、消費電力を更に削減できることができるようになる。

また本発明は、複数の走査線と、複数のデータ線と、前記複数の走査線の各走査線と、前記複数のデータ線の各データ線とに接続された複数の画素と、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む表示装置に関係する。

また本発明は、複数の走査線と、複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む表示装置に関係する。

本発明によれば、最適な表示品位の維持を低消費電力で実現できる表示装置を提供できる。

また本発明は、表示パネルのデータ線を駆動するための駆動方法であって、第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、所与の基準電位に対して表示データに対応した駆動電圧の極性が負の駆動期間の前に設けられた第１のプリチャージ期間内の第１及び第２の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、前記第１の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記記第１の分割期間後の第２の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に、前記第２のスイッチ素子をオン状態に設定し、前記第１のプリチャージ期間の後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動する駆動方法に関係する。

また本発明は、複数の走査線と、複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルのデータ線を駆動するための駆動方法であって、第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、所与の基準電位に対して表示データに対応した駆動電圧の極性が負の駆動期間の前に、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含む第１のプリチャージ期間内の第１及び第２の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、前記第１の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記記第１の分割期間後の第２の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に、前記第２のスイッチ素子をオン状態に設定し、前記第１のプリチャージ期間の後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動する駆動方法に関係する。

また本発明に係る駆動方法では、前記第１の分割期間は、前記第２の分割期間よりも長くてもよい。

また本発明は、表示パネルのデータ線を駆動するための駆動方法であって、第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、前記第１の電源電圧より低電位の第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、所与の基準電位に対して表示データに対応した駆動電圧の極性が正の駆動期間の前に設けられた第２のプリチャージ期間内の第３及び第４の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、前記第３の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記第２のプリチャージ期間後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動する駆動方法に関係する。

また本発明は、複数の走査線と、複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルのデータ線を駆動するための駆動方法であって、第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、所与の基準電位に対して表示データに対応した駆動電圧の極性が正の駆動期間の前に、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含む第２のプリチャージ期間内の第３及び第４の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、前記第３の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記第２のプリチャージ期間後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動する駆動方法に関係する。

また本発明に係る駆動方法では、前記第３の分割期間は、前記第４の分割期間よりも長くてもよい。

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１． 表示装置
図１に、本実施形態における表示ドライバを含む表示装置の構成の概要を示す。

表示装置（狭義には、電気光学装置、液晶装置）１０は、表示パネル（狭義には、液晶パネル）２０を含むことができる。

表示パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲートライン）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソースライン）ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。また、走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。

ＴＦＴ２２ｍｎのゲート電極は、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソース電極は、データ線ＤＬｎに接続されている。ＴＦＴ２２ｍｎのドレイン電極は、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎとの間に液晶が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。

表示装置１０は、表示ドライバ（狭義にはデータドライバ）３０を含むことができる。表示ドライバ３０は、表示データに基づいて、表示パネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。

表示装置１０は、ゲートドライバ３２を含むことができる。ゲートドライバ３２は、一垂直走査期間内に、表示パネル２０の走査線ＧＬ１〜ＧＬＭを走査する。

表示装置１０は、電源回路３４を含むことができる。電源回路３４は、データ線の駆動に必要な電圧を生成し、これらを表示ドライバ３０に対して供給する。本実施形態では、電源回路３４は、表示ドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤＨ、ＶＳＳＨや、表示ドライバ３０のロジック部の電圧を生成する。

また電源回路３４は、走査線の走査に必要な電圧を生成し、これをゲートドライバ３２に対して供給する。本実施形態では、電源回路３４は、走査線を走査するための駆動電圧を生成する。

更に電源回路３４は、対向電極電圧Ｖｃｏｍを生成することができる。電源回路３４は、表示ドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側の電圧ＶｃｏｍＨと低電位側の電圧ＶｃｏｍＬとを繰り返す対向電極電圧Ｖｃｏｍを、表示パネル２０の対向電極に出力する。

表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、表示ドライバ３０、ゲートドライバ３２、電源回路３４を制御する。例えば、表示コントローラ３８は、表示ドライバ３０及びゲートドライバ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。

なお図１では、表示装置１０に電源回路３４又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを表示装置１０の外部に設けて構成するようにしてもよい。或いは、表示装置１０に、ホストを含めるように構成することも可能である。

また、表示ドライバ３０は、ゲートドライバ３２及び電源回路３４のうち少なくとも１つを内蔵してもよい。

更にまた、表示ドライバ３０、ゲートドライバ３２、表示コントローラ３８及び電源回路３４の一部又は全部を表示パネル２０上に形成してもよい。例えば図２では、表示パネル２０上に、表示ドライバ３０及びゲートドライバ３２が形成されている。このように表示パネル２０は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数の画素と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。表示パネル２０の画素形成領域８０に、複数の画素が形成されている。

２． 表示ドライバの概要
図３に、本実施形態における表示ドライバの構成要部を示す。但し、図１又は図２に示す部分と同一部分には同一符号を付し、適宜説明を省略する。

表示ドライバ３０は、表示データに基づいてデータ線ＤＬ１〜ＤＬＮを駆動する。各表示データは、各データ線に対応している。

表示ドライバ３０は、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎと、第１のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎと、第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎと、スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎとを含む。第１及び第２のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎと、第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎは、ＭＯＳトランジスタにより構成される。

図３では、データ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）を駆動するデータ線駆動回路ＤＲＶ−ｎに関係する構成要部のみを図示している。

データ線駆動回路ＤＲＶ−ｎの出力は、出力線ＯＬ−ｎに接続される。出力線ＯＬ−ｎは、表示パネル２０のデータ線ＤＬｎに接続される。データ線駆動回路ＤＲＶ−ｎは、表示データに対応した駆動電圧ＤＶｎを出力線ＯＬ−ｎに出力する。

駆動電圧ＤＶｎは、駆動電圧生成回路ＧＥＮ−ｎによって生成される。駆動電圧生成回路ＧＥＮ−ｎは、データ線ＤＬｎに対応する表示データに基づいて、駆動電圧ＤＶｎを生成する。

第１のスイッチ素子ＳＷ１−ｎは、第１の電源電圧ＰＶ１が供給される第１の電源線ＰＬ１と出力線ＯＬ−ｎとの間に接続される。第１のスイッチ素子ＳＷ１−ｎは、第１のスイッチ制御信号ＳＣ１により、オンオフ制御される。第１のスイッチ素子ＳＷ１−ｎがオン状態のとき、第１の電源線ＰＬ１と出力線ＯＬ−ｎとが電気的に接続される。第１のスイッチ素子ＳＷ１−ｎがオフ状態のとき、第１の電源線ＰＬ１と出力線ＯＬ−ｎとが電気的に切断される。

第２のスイッチ素子ＳＷ２−ｎは、第２の電源電圧ＰＶ２が供給される第２の電源線ＰＬ２と出力線ＯＬ−ｎとの間に接続される。第２のスイッチ素子ＳＷ２−ｎは、第２のスイッチ制御信号ＳＣ２により、オンオフ制御される。第２のスイッチ素子ＳＷ２−ｎがオン状態のとき、第２の電源線ＰＬ２と出力線ＯＬ−ｎとが電気的に接続される。第２のスイッチ素子ＳＷ２−ｎがオフ状態のとき、第２の電源線ＰＬ２と出力線ＯＬ−ｎとが電気的に切断される。

スイッチ制御回路ＳＷＣ−ｎは、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎのスイッチ制御を行う。即ち、スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎの各スイッチ制御回路は、各データ線に対応して設けられる。

スイッチ制御回路ＳＷＣ−ｎは、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。より具体的には、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。更に具体的には、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間より１水平走査期間前にデータ線ＤＬｎに対応して供給された表示データの一部又は全部に基づいて、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。

ここで、現在の水平走査期間とは、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎによるプリチャージされたデータ線を、データ線駆動回路ＤＲＶ−ｎが駆動する期間である。また現在の水平走査期間より１水平走査期間前の表示データとは、現在の水平走査期間で使用された表示データより１水平走査期間前に供給される表示データである。

そして、スイッチ制御回路ＳＷＣ−ｎは、第１のスイッチ制御信号ＳＣ１−ｎを用いて第１のスイッチ素子ＳＷ１−ｎのスイッチ制御を行い、第２のスイッチ制御信号ＳＣ２−ｎを用いて第２のスイッチ素子ＳＷ２−ｎのスイッチ制御を行う。

図３では、表示ドライバ３０は、表示データ保持回路ＨＬＤ−ｎを含む。表示データ保持回路ＨＬＤ−ｎは、現在の水平走査期間より１水平走査期間前にデータ線ＤＬｎに対応して供給された表示データの一部又は全部を保持する。そして、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間（当該水平走査期間）に用いるために、表示データ保持回路ＨＬＤ−ｎに保持された表示データの一部又は全部に基づいて、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。

なお、表示ドライバ３０は、表示データ保持回路ＨＬＤ−ｎを省略する構成でもよい。この場合、表示ドライバ３０は、現在の水平走査期間より１水平走査期間前のデータ線ＤＬｎに対応して供給された表示データの一部又は全部に基づいて、現在の水平走査期間における第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成するためのデータを保持するようにしてもよい。こうすることで、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間において、現在の水平走査期間より１水平走査期間前のデータ線ＤＬｎに対応して供給された表示データの一部又は全部に基づいて生成された第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを用いることができる。

図４に、本実施形態における表示ドライバ３０によって駆動されるデータ線の電位の変化例を模式的に示す。図４では、データ線ＤＬｎの電位の変化例を示すが、他のデータ線も同様である。

即ち、表示ドライバ３０（より具体的にはスイッチ制御回路ＳＷＣ−ｎ）は、第１の期間Ｔ１では、第１のスイッチ素子ＳＷ１−ｎをオン状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオフ状態に設定して出力線ＯＬ−ｎと第１の電源線ＰＬ１とを電気的に接続する。従って、出力線ＯＬ−ｎ（出力線ＯＬ−１〜ＯＬ−Ｎ）と第２の電源線ＰＬ２とは電気的に切断されている。これにより、第１の期間Ｔ１では、データ線ＤＬｎの電位は、第１の電源線ＰＬ１の第１の電源電圧ＰＶ１に近付いていく。

そして、第１の期間Ｔ１後の第２の期間Ｔ２では、第１のスイッチ素子ＳＷ１−ｎをオフ状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオン状態に設定して出力線ＯＬ−ｎと第２の電源線ＰＬ２とを電気的に接続する。従って、出力線ＯＬ−ｎ（出力線ＯＬ−１〜ＯＬ−Ｎ）と第１の電源線ＰＬ１とは電気的に切断されている。これにより、第２の期間Ｔ２では、データ線ＤＬｎの電位は、第２の電源線ＰＬ２の第２の電源電圧ＰＶ２に近付いていく。

更に第２の期間Ｔ２後では、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎをオフ状態に設定して、データ線駆動回路ＤＲＶ−ｎにより出力線ＯＬ−ｎを駆動する。従って、出力線ＯＬ−ｎ（出力線ＯＬ−１〜ＯＬ−Ｎ）と第１及び第２の電源線ＰＬ１、ＰＬ２とは電気的に切断されている。これにより、第２の期間Ｔ２以降では、データ線ＤＬｎに、表示データに対応した電圧が供給されることになる。

なお図４では、第１の期間Ｔ１の直後に第２の期間Ｔ２が設けられているが、第１の期間Ｔ１の後に所与の期間が経過した後に第２の期間Ｔ２が設けられていてもよい。

このように、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎに基づくデータ線ＤＬ１〜ＤＬＮの駆動に先立って、第１及び第２の期間Ｔ１、Ｔ２の各期間でデータ線ＤＬ１〜ＤＬＮをプリチャージする。そして、第２の期間Ｔ２以降で、表示データに対応した電圧をデータ線ＤＬ１〜ＤＬＮに供給する。

こうすることで、いわゆるプリチャージ技術によって、データ線の充放電の時間を短縮し、表示品位の劣化を防止できる。そして、本実施形態では、２段階でデータ線のプリチャージを行う構成を採用したため、第２の電源電圧がシステム接地電源電圧である場合に、正の電荷に着目すると、データ線の充放電時に例えばデータ線の電荷がシステム接地電源線に流れ込む量を最小限に抑えることができる。即ち、単に、予め用意した電位にデータ線を接続するプリチャージでは、データ線の充放電時に電荷がシステム接地電源線に流れ込んでしまい、消費電力が増大してしまう。ところが、本実施形態によれば、電荷が流れ込む量を最小限に抑えることができるので、低消費電力化を図ることができる。

そのため、本実施形態では、図４に示すように、第１の期間Ｔ１の開始時点のデータ線の電圧ＤＬＶと第１の電源電圧ＰＶ１との差の絶対値ＡＶ１は、第１の期間Ｔ１の開始時点のデータ線の電圧ＤＬＶと第２の電源電圧ＰＶ２との差の絶対値ＡＶ２より小さいことが望ましい。

即ち、データ線を低電位側に駆動する場合、一旦より高い電位に向けてプリチャージされた後、より低い電位に向けてプリチャージする。従って、正の電荷が、より低い電位に流れ込む期間を短くできるので、より高い電位に向けたプリチャージによる電荷の再利用によって消費電力を削減できる。そして、表示データに基づく駆動に先立ち、より低い電位に向けてプリチャージを行うため、プリチャージの周期が短くなった場合でも、正確な電圧をデータ線に供給でき、表示サイズの増大に対応し、かつ表示品位の劣化を防止できる。

更に、データ線を高電位に駆動する場合、一旦より低い電位に向けてプリチャージされた後、より高い電位に向けてプリチャージする。従って、負の電荷が、より高い電位に流れ込む期間を短くできるので、より低い電位に向けたプリチャージによる電荷の再利用によって消費電力を削減できる。そして、表示データに基づく駆動に先立ち、より高い電位に向けてプリチャージを行うため、プリチャージの周期が短くなった場合でも、正確な電圧をデータ線に供給できる。

また、スイッチ制御回路ＳＷＣ−ｎは、第１の期間Ｔ１が第２の期間Ｔ２より長くなるようにスイッチ制御を行うことが望ましい。上述のように、データ線の充放電により消費される電荷の量を少なくできるので、消費電力を更に削減できることができるようになる。

そして、表示ドライバ３０は、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて、第１及び第２の期間Ｔ１、Ｔ２の各期間の長さを定めることができる。

図５（Ａ）、（Ｂ）に、表示ドライバ３０による現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づく第１及び第２のスイッチ素子のスイッチ制御の一例の説明図を示す。

表示ドライバ３０は、液晶の劣化を防止するため、液晶に印加される電圧の極性を反転する極性反転駆動を行う。極性反転駆動は、極性反転信号ＰＯＬにより規定されるタイミングで、液晶に印加される電圧を反転させる。極性反転信号ＰＯＬは、フレーム反転駆動又はライン反転駆動の周期に応じて周期的に変化する。図５（Ａ）、（Ｂ）では、極性反転信号ＰＯＬの論理レベルがＬからＨに変化する期間のみを模式的に示している。

対向電極電圧Ｖｃｏｍは、極性反転信号ＰＯＬに同期して変化する。極性反転信号ＰＯＬが高電位側の電圧ＰＯＬＨのとき、対向電極電圧Ｖｃｏｍは高電位側の電圧ＶｃｏｍＨとなる。極性反転信号ＰＯＬが低電位側の電圧ＰＯＬＬのとき、対向電極電圧Ｖｃｏｍは低電位側の電圧ＶｃｏｍＬとなる。

このような極性反転駆動を行う表示ドライバ３０は、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定められた第１及び第２の期間Ｔ１、Ｔ２に、それぞれ上述した第１及び第２のスイッチ素子のスイッチ制御を行う。

より具体的には、図５（Ａ）に示すように、現在の水平走査期間より１水平走査期間前の表示データに基づき駆動されたデータ線ＤＬｎの電圧が電圧ＤＬＶ−ａのとき、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間において、第１及び第２の期間Ｔ１１、Ｔ２１となるように第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎをスイッチ制御する。第１の期間Ｔ１１では、上述の第１の期間Ｔ１と同様にプリチャージされる。第２の期間Ｔ２１では、上述のように第２の期間Ｔ２と同様にプリチャージされる。

一方、図５（Ｂ）に示すように、現在の水平走査期間より１水平走査期間前の表示データに基づいて駆動されたデータ線ＤＬｎの電圧ＤＬＶ−ｂのとき、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間において、第１及び第２の期間Ｔ１２、Ｔ２２となるように第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎをスイッチ制御する。第１の期間Ｔ１２では、上述の第１の期間Ｔ１と同様にプリチャージされる。第２の期間Ｔ２２では、上述のように第２の期間Ｔ２と同様にプリチャージされる。

このように、スイッチ制御回路ＳＷＣ−ｎ（表示ドライバ３０）は、現在の水平走査期間より１水平走査期間前の表示データに応じて、現在の水平走査期間における第１及び第２の期間の各期間の長さを変更する。

例えば表示パネル２０がノーマリホワイト（Normally White）モードのとき、スイッチ制御回路ＳＷＣ−ｎ（表示ドライバ３０）は、現在の水平走査期間より１水平走査期間前の表示データにより表される階調値が大きいほど、現在の水平走査期間において、第１の期間の長さを短く、第２の期間の長さを長くする。現在の水平走査期間より１水平走査期間前の表示データにより表される階調値が大きいほど、極性が反転される現在の水平走査期間では、電位をより大きく変化させる必要がある。また、現在の水平走査期間より１水平走査期間前の表示データにより表される階調値が小さいほど、現在の水平走査期間において、第１の期間の長さを長く、第２の期間の長さを短くする。図５（Ａ）、（Ｂ）では、表示パネル２０がノーマリホワイトモードの場合を示している。

また例えば表示パネル２０がノーマリブラック（Normally Black）モードのとき、スイッチ制御回路ＳＷＣ−ｎ（表示ドライバ３０）は、現在の水平走査期間より１水平走査期間前の表示データにより表される階調値が大きいほど、現在の水平走査期間において、第１の期間の長さを長く、第２の期間の長さを短くする。また、現在の水平走査期間より１水平走査期間前の表示データにより表される階調値が小さいほど、現在の水平走査期間において、第１の期間の長さを短く、第２の期間の長さを長くする。

次に、このように第１及び第２の期間の長さを制御することによる利点について、極性反転駆動を実現した場合を例に説明する。

図６に、本実施形態における表示ドライバ３０により極性反転駆動を実現した場合のデータ線の電位の変化例を模式的に示す。図６では、データ線ＤＬｎの電位の変化例を示すが、他のデータ線も同様である。

図６では、極性反転信号ＰＯＬが高電位側の電圧ＰＯＬＨのとき、図３に示すデータ線駆動回路ＤＲＶ−ｎによって駆動される駆動電圧が、対向電極電圧Ｖｃｏｍの電位（所与の基準電位）に対して極性が負となる。また、図６では、極性反転信号ＰＯＬが低電位側の電圧ＰＯＬＬのとき、図３に示すデータ線駆動回路ＤＲＶ−ｎによって駆動される駆動電圧が、対向電極電圧Ｖｃｏｍの電位（所与の基準電位）に対して極性が正となる。

駆動期間において、図６に示すゲート電圧Ｖｇが走査線ＧＬｍに供給される。複数の走査線ＧＬ１〜ＧＬＭを走査して走査線ＧＬｍが選択されたとき、ゲート電圧Ｖｇは、低電位側のゲート電圧ＶｇＬから高電位側のゲート電圧ＶｇＨに変化する。ゲート電圧Ｖｇが高電位側のゲート電圧ＶｇＨのとき、走査線ＧＬｍに接続されるＴＦＴ２２ｍｎを介して、データ線ＤＬｎと画素電極２６ｍｎとが電気的に接続される。即ち、データ線ＤＬｎと画素電極２６ｍｎとがほぼ同電位となる。そして、画素電極２６ｍｎと対向電極２８ｍｎとの間の電圧に応じて、画素の透過率が変化する。図６では、駆動期間ＤＲ１の電圧ＶＰＥｐと、駆動期間ＤＲ２の電圧ＶＰＥｎとが、画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に相当する。

また第１の電源電圧ＰＶ１の電位は、第２の電源電圧ＰＶ２の電位より高いことが望ましい。第１の電源電圧ＰＶ１としては、例えばデータ線駆動回路ＤＲＶ−ｎ（データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎ）の高電位側の電源電圧を用いることができる。第２の電源電圧ＰＶ２としては、例えばデータ線駆動回路ＤＲＶ−ｎ（データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎ）の低電位側の電源電圧を用いることができる。

本実施形態における表示ドライバ３０は、極性が負の駆動期間の前に設けられた第１のプリチャージ期間ＰＣ１と、極性が正の駆動期間の前に設けられた第２のプリチャージ期間ＰＣ２とにおいて、各プリチャージ期間を分割した分割期間に、上述のプリチャージ動作を行う。

即ち、第１のプリチャージ期間ＰＣ１は、第１及び第２の分割期間ＤＴ１、ＤＴ２を含む。第１の分割期間ＤＴ１後に、所与の期間を置いて第２の分割期間ＤＴ２が設けられてもよい。第１のプリチャージ期間ＰＣ１は、第１及び第２の分割期間ＤＴ１、ＤＴ２の和より長くてもよい。

図７に、第１のプリチャージ期間ＰＣ１における第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎのタイミング図の一例を示す。

スイッチ制御回路ＳＷＣ−ｎによって生成された第１のスイッチ制御信号ＳＣ１−ｎは、第１のスイッチ素子ＳＷ１−ｎに入力される。第１のスイッチ素子ＳＷ１−ｎは、第１のスイッチ制御信号ＳＣ１−ｎに基づいてオンオフ制御される。第１のスイッチ制御信号ＳＣ１−ｎが論理レベルＨのとき、第１のスイッチ素子ＳＷ１−ｎはオン状態になる。第１のスイッチ制御信号ＳＣ１−ｎが論理レベルＬのとき、第１のスイッチ素子ＳＷ１−ｎはオフ状態となる。従って、第１のスイッチ制御信号ＳＣ１−ｎの論理レベルがＨの期間が、第１の分割期間ＤＴ１に相当する。

スイッチ制御回路ＳＷＣ−ｎによって生成された第２のスイッチ制御信号ＳＣ２−ｎは、第２のスイッチ素子ＳＷ２−ｎに入力される。第２のスイッチ素子ＳＷ２−ｎは、第２のスイッチ制御信号ＳＣ２−ｎに基づいてオンオフ制御される。第２のスイッチ制御信号ＳＣ２−ｎが論理レベルＨのとき、第２のスイッチ素子ＳＷ２−ｎはオン状態になる。第２のスイッチ制御信号ＳＣ２−ｎが論理レベルＬのとき、第２のスイッチ素子ＳＷ２−ｎはオフ状態となる。従って、第２のスイッチ制御信号ＳＣ２−ｎの論理レベルがＨの期間が、第２の分割期間ＤＴ２に相当する。

本実施形態では、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎにより、第１のプリチャージ期間ＰＣ１内に、第１の分割期間ＤＴ１と、該第１の分割期間ＤＴ１の後の第２の分割期間ＤＴ２とが設定される。

スイッチ制御回路ＳＷＣ−ｎは、第１のプリチャージ期間ＰＣ１内の第１の分割期間ＤＴ１では、第１のスイッチ素子ＳＷ１−ｎをオン状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオフ状態に設定する。即ち、図４に示す第１の期間Ｔ１と同様の状態に設定される。

液晶の反転駆動の極性が負の駆動期間になると、対向電極電圧Ｖｃｏｍが、高電位側の対向電極電圧ＶｃｏｍＨになる。これにより、対向電極電圧Ｖｃｏｍを基準とするデータ線ＤＬｎの電圧が、相対的に上昇する。このため、液晶の反転駆動の極性が負の駆動期間においてデータ線ＤＬｎに供給すべき電圧との差が大きくなってしまい、データ線ＤＬｎに供給すべき電圧に達するまでの時間が長くなる。そこで、第１の分割期間ＤＴ１において、まず高電位の第１の電源電圧ＰＶ１にデータ線ＤＬｎを接続してプリチャージを行う。このため、データ線からの電荷（正の電荷）が、第１の電源電圧ＰＶ１が供給される第１の電源線ＰＬ１に流れ込む。これにより、電荷を再利用することができ、低消費電力化を図ることができる。

スイッチ制御回路ＳＷＣ−ｎは、第１の分割期間ＤＴ１後の第２の分割期間ＤＴ２では、第１のスイッチ素子ＳＷ１−ｎをオフ状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオン状態に設定する。即ち、図４に示す第２の期間Ｔ２と同様の状態に設定される。

第２の分割期間ＤＴ２において、より低電位の第２の電源電圧ＰＶ２にデータ線ＤＬｎを接続してプリチャージを行う。このため、データ線からの電荷が、第２の電源電圧ＰＶ２が供給される第２の電源線ＰＬ２に流れ込んで消費電力を増大させるが、データ線ＤＬｎの電圧を速やかに所望の電圧付近にまで設定できる。

そして、第２の分割期間ＤＴ２後（第１のプリチャージ期間ＰＣ１後）の第１の駆動期間ＤＲ１では、データ線駆動回路ＤＲＶ−ｎにより、表示データに対応した駆動電圧に基づいてデータ線ＤＬｎが駆動される。このとき、既に第２の分割期間ＤＴ２において設定された電圧からの充放電で済むため、表示データに基づく駆動電圧の供給に伴うデータ線の充放電量を少なくすることができる。

本実施形態において、第１の分割期間ＤＴ１は、第２の分割期間ＤＴ２よりも長いことが望ましい。こうすることで、データ線からの電荷が、第２の電源電圧ＰＶ２が供給される第２の電源線ＰＬ２に流れ込む期間を短くできるので、低消費電力化を図ることができる。

また、第２のプリチャージ期間ＰＣ２は、第３及び第４の分割期間ＤＴ３、ＤＴ４を含む。第３の分割期間ＤＴ３後に、所与の期間を置いて第４の分割期間ＤＴ４が設けられてもよい。第２のプリチャージ期間ＰＣ２は、第３及び第４の分割期間ＤＴ３、ＤＴ４の和より長くてもよい。

図８に、第２のプリチャージ期間ＰＣ２における第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎのタイミング図の一例を示す。

第２のプリチャージ期間ＰＣ２では、第２のスイッチ制御信号ＳＣ２−ｎの論理レベルがＨの期間が、第３の分割期間ＤＴ３に相当する。また、第２のプリチャージ期間ＰＣ２では、第１のスイッチ制御信号ＳＣ１−ｎの論理レベルがＨの期間が、第４の分割期間ＤＴ４に相当する。

本実施形態では、第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎにより、第２のプリチャージ期間ＰＣ２内に、第３の分割期間ＤＴ３と、該第３の分割期間ＤＴ３の後の第４の分割期間ＤＴ４とが設定される。

スイッチ制御回路ＳＷＣ−ｎは、第２のプリチャージ期間ＰＣ２内の第３の分割期間ＤＴ３では、第１のスイッチ素子ＳＷ１−ｎをオフ状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオン状態に設定する。即ち、図４に示す第１の期間Ｔ１と同様の状態に設定される。

液晶の反転駆動の極性が正の駆動期間になると、対向電極電圧Ｖｃｏｍが、低電位側の対向電極電圧ＶｃｏｍＬになる。これにより、対向電極電圧Ｖｃｏｍを基準とするデータ線ＤＬｎの電圧が、相対的に下降する。このため、液晶の反転駆動の極性が正の駆動期間においてデータ線ＤＬｎに供給すべき電圧との差が大きくなってしまい、データ線ＤＬｎに供給すべき電圧に達するまでの時間が長くなる。そこで、第３の分割期間ＤＴ３において、まず低電位の第２の電源電圧ＰＶ２にデータ線ＤＬｎを接続してプリチャージを行う。このため、データ線からの電荷（負の電荷）が、第２の電源電圧ＰＶ２が供給される第２の電源線ＰＬ２に流れ込む。これにより、電荷を再利用することができ、低消費電力化を図ることができる。

第３の分割期間ＤＴ３後の第４の分割期間ＤＴ４では、第１のスイッチ素子ＳＷ１−ｎをオン状態に設定すると共に第２のスイッチ素子ＳＷ２−ｎをオフ状態に設定する。即ち、図４に示す第２の期間Ｔ２と同様の状態に設定される。

第４の分割期間ＤＴ４において、より高電位の第１の電源電圧ＰＶ１にデータ線ＤＬｎを接続してプリチャージを行う。このため、データ線からの電荷が、第２の電源電圧ＰＶ２が供給される第２の電源線ＰＬ２に流れ込んで消費電力を増大させるが、データ線ＤＬｎの電圧を速やかに所望の電圧付近にまで設定できる。これにより、表示データに基づく駆動電圧の供給に伴うデータ線の充放電量を少なくすることができる。

そして、第４の分割期間ＤＴ４後（第２のプリチャージ期間ＰＣ２後）の第２の駆動期間ＤＲ２では、データ線駆動回路ＤＲＶ−ｎにより、表示データに対応した駆動電圧に基づいてデータ線ＤＬｎが駆動される。このとき、既に第４の分割期間ＤＴ４において設定された電圧からの充放電で済むため、表示データに基づく駆動電圧の供給に伴うデータ線の充放電量を少なくすることができる。

本実施形態において、第３の分割期間ＤＴ３は、第４の分割期間ＤＴ４よりも長いことが望ましい。こうすることで、データ線からの電荷が、第１の電源電圧ＰＶ１が供給される第１の電源線ＰＬ１に流れ込む期間を短くできるので、低消費電力化を図ることができる。

そして、本実施形態では、図５で説明した場合と同様に、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて第１〜第４の分割期間ＤＴ１〜ＤＴ４の各期間の長さを変更する。こうすることで、極性反転駆動によりデータ線ＤＬｎの電位を小さく変化させるときには、第１及び第３の分割期間ＤＴ１、ＤＴ３（第１の期間Ｔ１）を長くして消費電力を削減できる。また、極性反転駆動によりデータ線ＤＬｎの電位を大きく変化させるときには、第２及び第４の分割期間ＤＴ２、ＤＴ４（第２の期間Ｔ２）を長くして所望の電位に速やかに到達させて表示品位を劣化させない。そして、このようなきめ細かいプリチャージ制御を行うことで、表示品位の向上と低消費電力化とを両立させる表示ドライバを提供できる。

なお図６では、第１及び第２のプリチャージ期間ＰＣ１、ＰＣ２が、対向電極電圧Ｖｃｏｍの変化点から開始されているが、これに限定されるものではない。第１及び第２のプリチャージ期間ＰＣ１、ＰＣ２が、対向電極電圧Ｖｃｏｍの変化点より前から開始されてもよい。

図９に、本実施形態における表示ドライバ３０により極性反転駆動を実現した場合のデータ線の電位の変化の他の例を模式的に示す。図９では、データ線ＤＬｎの電位の変化例を示すが、他のデータ線も同様である。

この場合、図６の場合に比べて、第１のプリチャージ期間ＰＣ１における第１の分割期間ＤＴ１と、第２のプリチャージ期間ＰＣ２における第３の分割期間ＤＴ３とをそれぞれ長くすることができる。従って、その分だけ第１のプリチャージ期間ＰＣ１における第２の分割期間ＤＴ２と、第２のプリチャージ期間ＰＣ２における第４の分割期間ＤＴ４とを短くできる。これにより、電荷の再利用期間を長くし、かつ電荷の非再利用期間を短くできるので、より一層の低消費電力化を図ることができる。

３． 表示ドライバの構成例
図１０に、表示ドライバ３０の構成例のブロック図を示す。

表示ドライバ３０は、シフトレジスタ１００、ラインラッチ１１０、基準電圧発生回路１２０、ＤＡＣ（Digital/Analog Converter）（広義には、電圧選択回路）１３０、スイッチ制御回路１４０、駆動回路１５０を含む。

ＤＡＣ１３０は、図３に示す駆動電圧生成回路ＧＥＮ−ｎの機能を有する。

シフトレジスタ１００は、画素単位でシリアルに入力される表示データを、クロックＣＬＫに同期してシフトすることで、例えば一水平走査分の表示データを取り込む。クロックＣＬＫは、表示コントローラ３８から供給される。

１画素が、それぞれ６ビットのＲ信号、Ｇ信号及びＢ信号により構成される場合、１画素は１８ビットで構成される。

シフトレジスタ１００に取り込まれた表示データは、ラッチパルス信号ＬＰのタイミングでラインラッチ１１０にラッチされる。ラッチパルス信号ＬＰは、水平走査周期タイミングで入力される。

基準電圧発生回路１２０は、各基準電圧が各表示データに対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路１２０は、高電位側のシステム電源電圧ＶＤＤＨと、低電位側のシステム接地電源電圧ＶＳＳＨとに基づいて、各基準電圧が、６ビット構成の各表示データに対応する複数の基準電圧Ｖ０〜Ｖ６３を生成する。

ＤＡＣ１３０は、ラインラッチ１１０から出力される表示データに対応した駆動電圧を、出力線ごとに生成する。より具体的には、ＤＡＣ１３０は、基準電圧発生回路１２０によって生成された複数の基準電圧Ｖ０〜Ｖ６３の中から、ラインラッチ１１０から出力された１出力線分の表示データに対応した基準電圧を選択し、選択した基準電圧を駆動電圧として出力する。

駆動回路１５０は、各出力線が表示パネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路１５０は、ＤＡＣ１３０によって出力線ごとに生成された駆動電圧に基づいて、各出力線を駆動する。そして、駆動回路１５０は、図３に示すデータ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎにより、各出力線を駆動する。データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎのそれぞれは、ボルテージフォロワ接続された演算増幅器により構成される。更に、各出力線には、図３に示すように第１及び第２のスイッチ素子が設けられる。図１０では、第１の電源電圧ＰＶ１として、高電位側のシステム電源電圧ＶＤＤＨが用いられる。また、第２の電源電圧ＰＶ２として、低電位側のシステム接地電源電圧ＶＳＳＨが用いられる。この場合、第１の電源電圧ＰＶ１が、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの高電位側の電源電圧であり、第２の電源電圧ＰＶ２が、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの低電位側の電源電圧ということができる。

スイッチ制御回路１４０は、図３に示すスイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎを含み、第１及び第２のスイッチ制御信号ＳＣ１−１〜ＳＣ１−Ｎ、ＳＣ２−１〜ＳＣ２−Ｎを生成する。第１のスイッチ制御信号ＳＣ１−１〜ＳＣ１−Ｎは、駆動回路１５０に設けられた第１のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎのスイッチ制御に用いられる。第２のスイッチ制御信号ＳＣ２−１〜ＳＣ２−Ｎは、駆動回路１５０に設けられた第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎのスイッチ制御に用いられる。

スイッチ制御回路は、データ線ごとに、第１及び第３の分割期間設定レジスタを含み、図７及び図８に示すように、第１及び第３の分割期間設定レジスタの設定値に対応した期間だけ論理レベルがＨとなる第１のスイッチ制御信号ＳＣ１−１〜ＳＣ１−Ｎを生成する。またスイッチ制御回路１４０は、データ線ごとに、第２及び第４の分割期間設定レジスタを含み、図７及び図８に示すように、第２及び第４の分割期間設定レジスタの設定値に対応した期間だけ論理レベルがＨとなる第２のスイッチ制御信号ＳＣ２−１〜ＳＣ２−Ｎを生成する。

このような構成の表示ドライバ３０は、シフトレジスタ１００で取り込まれた例えば一水平走査分の表示データが、ラインラッチ１１０でラッチされる。ラインラッチ１１０でラッチされた表示データを用いて、１出力線ごとに、駆動電圧が生成される。そして、駆動回路１５０が、ＤＡＣ１３０によって生成された駆動電圧に基づいて各出力線を駆動するのに先立って、スイッチ制御回路１４０によって出力線ＯＬ−１〜ＯＬ−Ｎに接続されるデータ線ＤＬ１〜ＤＬＮがプリチャージされる。

スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎの各スイッチ制御回路は、プリチャージ期間において、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づき、２段階でプリチャージを行う。そのため、スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎの各スイッチ制御回路は、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づき、第１〜第４の分割期間ＤＴ１〜ＤＴ４を定める。即ち、スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎの各スイッチ制御回路は、各セットが第１〜第４の分割期間設定レジスタを含む複数セットのレジスタ群を含む。そして、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいていずれか１つのセットを選択し、選択したセットの第１〜第４の分割期間設定レジスタに基づいて第１〜第４の分割期間ＤＴ１〜ＤＴ４を定める。

スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎの各スイッチ制御回路は、例えば表示データ保持回路ＨＬＤ−１〜ＨＬＤ−Ｎを含むことができる。表示データ保持回路ＨＬＤ−１〜ＨＬＤ−Ｎは、それぞれデータ線ＤＬ１〜ＤＬＮに対応する表示データＤ−１〜Ｄ−Ｎの一部又は全部を保持する。各表示データが、例えば６ビット（Ｄ５〜Ｄ０）であるものとすると、表示データの一部は、最上位ビットであるＭＳＢ（Most Significant Bit）側のＤ５から１〜５ビットのいずれかである。また、表示データの全部は、Ｄ５〜Ｄ０である。

データ線ＤＬｎのプリチャージ制御を行うスイッチ制御回路ＳＷＣ−ｎに着目すると、図１１に示すように、例えば現在の水平走査期間より１水平走査期間前の表示データＤ−ｎの上位１ビットである最上位ビットＤ５が表示データ保持回路ＨＬＤ−ｎに保持される。

図１２に、表示データの６ビットで表される階調値を示す。このように、表示データ保持回路ＨＬＤ−ｎの最上位ビットＤ５を参照することで、当該表示データにより表される階調値が、０〜３１の範囲に属するか、３２〜６３の範囲に属するかを判別できる。

そこで、現在の水平走査期間より１水平走査期間前の表示データの最上位ビットＤ５が「１」のとき、階調値が大きい値であると判断できる。例えば表示パネル２０がノーマリホワイトモードのとき、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間において、第１及び第３の分割期間ＤＴ１、ＤＴ３（第１の期間Ｔ１）の長さを短く、第２及び第４の分割期間ＤＴ２、ＤＴ４（第２の期間Ｔ２）の長さを長くするように第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。

一方、現在の水平走査期間より水平走査期間前の表示データの最上位ビットＤ５が「０」のとき、階調値が小さい値であると判断できる。例えば表示パネル２０がノーマリホワイトモードのとき、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間において、第１及び第３の分割期間ＤＴ１、ＤＴ３（第１の期間Ｔ１）の長さを長く、第２及び第４の分割期間ＤＴ２、ＤＴ４（第２の期間Ｔ２）の長さを短くするように第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成する。

こうしてスイッチ制御回路ＳＷＣ−ｎによって生成された第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎによってプリチャージされると、第１又は第２のプリチャージ期間以降において、駆動回路１５０が、ＤＡＣ１３０によって生成された駆動電圧に基づいて各出力線を駆動する。

なお図１１では、表示データ保持回路ＨＬＤ−ｎを省略することも可能である。この場合、現在の水平走査期間より１水平走査期間前の表示データの最上位ビットＤ５に基づき、現在の水平走査期間で用いる第１〜第４の分割期間設定レジスタを含むセットを特定する情報を記憶しておいてもよい。

また図１１及び図１２では、現在の水平走査期間より１水平走査期間前の表示データの上位１ビットに基づいて現在の水平走査期間の第１〜第４の分割期間を定める場合について説明したが、表示データの上位ビット数に限定されるものではない。

スイッチ制御回路ＳＷＣ−ｎは、各セットが第１〜第４の分割期間設定レジスタを有する２^Ｋ（Ｋは自然数）セットのレジスタ群を含み、２^Ｋセットのレジスタ群の中から現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて１セットを選択する。そして、選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した第１〜第４の分割期間の各分割期間に、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎのスイッチ制御を行うことができる。

図１３（Ａ）〜（Ｃ）に、現在の水平走査期間より１水平走査期間前の表示データの上位１〜３ビットに基づいて現在の水平走査期間の第１〜第４の分割期間を定める場合の説明図を示す。図１３（Ａ）〜（Ｃ）では、第１〜第４の分割期間設定レジスタを含む各セットをＲＥＧとして表している。

図１３（Ａ）では、Ｋが２の場合を示す。即ち、スイッチ制御回路ＳＷＣ−ｎは、各セットが第１〜第４の分割期間設定レジスタを有する２セットのレジスタ群ＲＥＧ１、ＲＥＧ２を含む。そして、セレクタＳＥＬにより、現在の水平走査期間より１水平走査期間前の表示データの上位１ビットに基づいて、２セットのレジスタ群ＲＥＧ１、ＲＥＧ２のうち、１セットを選択する。選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した第１〜第４の分割期間の各分割期間に、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎのスイッチ制御が行われる。

図１３（Ｂ）では、Ｋが２の場合を示す。即ち、スイッチ制御回路ＳＷＣ−ｎは、各セットが第１〜第４の分割期間設定レジスタを有する４セットのレジスタ群ＲＥＧ１〜ＲＥＧ４を含む。そして、セレクタＳＥＬにより、現在の水平走査期間より１水平走査期間前の表示データの上位２ビットに基づいて、４セットのレジスタ群ＲＥＧ１〜ＲＥＧ４のうち、１セットを選択する。選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した第１〜第４の分割期間の各分割期間に、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎのスイッチ制御が行われる。

図１３（Ｃ）では、Ｋが３の場合を示す。即ち、スイッチ制御回路ＳＷＣ−ｎは、各セットが第１〜第４の分割期間設定レジスタを有する８セットのレジスタ群ＲＥＧ１〜ＲＥＧ８を含み、上述と同様に１セットが選択される。

図１４に、階調値とレジスタ群との関係を模式的に示す。

階調値と、駆動電圧とは、１対１に対応付けられる。従って、現在の水平走査期間より１水平走査期間前の階調値を表す表示データの上位Ｋビットに基づいて、レジスタ群を選択することは、現在の水平走査期間より１水平走査期間前の駆動電圧に応じてレジスタ群を選択することを意味する。

そのため、各レジスタ群の第１〜第４の分割期間設定レジスタに、それぞれ駆動対象に応じて設定すべき第１〜第４の分割期間を設定するための値を設定することで、最適なプリチャージを実現できる。

図１５に、スイッチ制御回路１４０に含まれるスイッチ制御回路ＳＷＣ−ｎの構成例を示す。スイッチ制御回路１４０に含まれる他のスイッチ制御回路も、スイッチ制御回路ＳＷＣ−ｎと同様の構成をなしている。

スイッチ制御回路ＳＷＣ−ｎは、各セットが第１〜第４の分割期間設定レジスタ１４２−１〜１４２−４を含む複数セットのレジスタＲＥＧ１〜ＲＥＧ２^Ｋを有する。図１５では、第１〜第４の分割期間設定レジスタ１４２−１〜１４２−４のそれぞれに、セットを特定する符号を付している。

複数セットのレジスタＲＥＧ１〜ＲＥＧ２^Ｋのうちのいずれかのセットが、セレクタ１４４−１〜１４４−４により選択される。セレクタ１４４−１〜１４４−４は、現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて、いずれか１つのセットの第１〜第４の分割期間設定レジスタの設定値を選択出力する。そして、現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて選択されたセットの第１の分割期間設定レジスタ１４２−１又は第４の分割期間設定レジスタ１４２−４の設定値に対応したパルス幅を有する第１のスイッチ制御信号ＳＣ１−ｎが、図７又は図８に示すように生成される。同様に、現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて選択されたセットの第２の分割期間設定レジスタ１４２−２又は第３の分割期間設定レジスタ１４２−３の設定値に対応したパルス幅を有する第２のスイッチ制御信号ＳＣ２−ｎが、図７又は図８に示すように生成される。各セットの第１〜第４の分割期間設定レジスタ１４２−１〜１４２−４の各設定値は、表示コントローラ３８によって設定される。

スイッチ制御回路ＳＷＣ−ｎは、カウンタ１４６、スイッチ制御信号生成回路１４７−１〜１４７−４を含む。カウンタ１４６は、所与のクロックに同期してカウントアップを行う。スイッチ制御信号生成回路１４７−１は、第１の分割期間ＤＴ１を規定する第１のスイッチ制御信号ＳＣ１−ｎを生成する。スイッチ制御信号生成回路１４７−２は、第２の分割期間ＤＴ２を規定する第２のスイッチ制御信号ＳＣ２−ｎを生成する。スイッチ制御信号生成回路１４７−３は、第３の分割期間ＤＴ３を規定する第２のスイッチ制御信号ＳＣ２−ｎを生成する。スイッチ制御信号生成回路１４７−４は、第４の分割期間ＤＴ４を規定する第１のスイッチ制御信号ＳＣ１−ｎを生成する。

スイッチ制御信号生成回路１４７−１は、例えばコンパレータ１４８−１、Ｒ−Ｓフリップフロップ１４９−１を含む。コンパレータ１４８−１は、カウンタ１４６のカウント値と、セレクタ１４４−１によって選択されたセットの第１の分割期間設定レジスタ１４２−１の設定値とを比較し、一致したときパルスを出力する。ＲＳ−フリップフロップ１４９−１は、第１のスタート信号ＳＴ１によりセットされ、コンパレータ１４８−１によってカウンタ１４６のカウント値と第１の分割期間設定レジスタ１４２−１の設定値とが一致したことが検出されたときにリセットされる。このような構成により、第１のスタート信号ＳＴ１により第１の分割期間ＤＴ１の開始が指定され、第１の分割期間設定レジスタ１４２−１の設定値により第１の分割期間ＤＴ１の長さが指定される。

なお、スイッチ制御信号生成回路１４７−１〜１４７−４は、それぞれ同一の構成をなす。そのため、スイッチ制御信号生成回路１４７−２〜１４７−４の説明は省略する。

第１及び第３のスタート信号ＳＴ１、ＳＴ３は、駆動対象となる表示パネル２０等に依存したタイミングとして予め決められたタイミングで出力されてもよいし、表示コントローラ３８によって設定されたタイミングで出力されてもよい。第１及び第３のスタート信号ＳＴ１、ＳＴ３により、図６又は図９に示すプリチャージ期間の開始時点を指定できる。

また第２及び第４のスタート信号ＳＴ２、ＳＴ４は、駆動対象となる表示パネル２０等に依存して決められる。第２及び第４の分割期間ＤＴ２、ＤＴ４を短くすると、消費電力を削減できる。第２及び第４の分割期間ＤＴ２、ＤＴ４を長くすると、データ線の電圧の設定が間に合わなくなる場合もある。

図１６に、基準電圧発生回路１２０、ＤＡＣ１３０、駆動回路１５０の構成の概要を示す。ここでは、駆動回路１５０のデータ線駆動回路ＤＲＶ−１のみを示すが、他の駆動回路についても同様である。

基準電圧発生回路１２０は、システム電源電圧ＶＤＤＨと、システム接地電源電圧ＶＳＳＨとの間に、抵抗回路が接続される。そして、基準電圧発生回路１２０は、システム電源電圧ＶＤＤＨ及びシステム接地電源電圧ＶＳＳＨの間の電圧を抵抗回路により分割した複数の分割電圧を、基準電圧Ｖ０〜Ｖ６３として生成する。なお、極性反転駆動の場合、実際には極性が正の場合と負の場合とで電圧が対称とならないため、正極性用の基準電圧と、負極性用の基準電圧とが生成される。図１６では、その一方を示している。

ＤＡＣ１３０は、ＲＯＭデコーダ回路により実現することができる。ＤＡＣ１３０は、６ビットの表示データに基づいて、基準電圧Ｖ０〜Ｖ６３のうちいずれか１つを選択して選択電圧Ｖｓとしてデータ線駆動回路ＤＲＶ−１に出力する。なお、他のデータ線駆動回路ＤＲＶ−２〜ＤＲＶ−Ｎについても、同様に、対応する６ビットの表示データに基づいて選択された電圧が出力される。

ＤＡＣ１３０は、反転回路１３２を含む。反転回路１３２は、極性反転信号ＰＯＬに基づいて表示データを反転する。そして、ＤＡＣ１３０には、６ビットの表示データＤ０〜Ｄ５と、６ビットの反転表示データＸＤ０〜ＸＤ５とが入力される。反転表示データＸＤ０〜ＸＤ５は、表示データＤ０〜Ｄ５をそれぞれビット反転したものである。そして、ＤＡＣ１３０において、基準電圧発生回路により生成された多値の基準電圧Ｖ０〜Ｖ６３のうちのいずれか１つが表示データに基づいて選択される。

例えば極性反転信号ＰＯＬの論理レベルがＨのとき、６ビットの表示データＤ０〜Ｄ５「００００１０」（＝２）に対応して、基準電圧Ｖ２が選択される。また例えば極性反転信号ＰＯＬの論理レベルがＬのとき、表示データＤ０〜Ｄ５を反転した反転表示データＸＤ０〜ＸＤ５を用いて基準電圧を選択する。即ち、反転表示データＸＤ０〜ＸＤ５が「１１１１０１」（＝６１）となり、基準電圧Ｖ６１が選択される。

このようにしてＤＡＣ１３０により選択された選択電圧Ｖｓは、データ線駆動回路ＤＲＶ−１に供給される。

そして、第１及び第２のスイッチ制御信号ＳＣ１−１、ＳＣ２−２により指定される分割期間でプリチャージを行った後、データ線駆動回路ＤＲＶ−１は、選択電圧Ｖｓに基づいて出力線ＯＬ−１を駆動する。

図１７に、本実施形態における電圧の関係例を模式的に示す。このように、本実施形態では、高電位側のシステム電源電圧ＶＤＤＨ、低電位側のシステム接地電源電圧ＶＳＳＨに対し、対向電極電圧Ｖｃｏｍの高電位側の電圧ＶｃｏｍＨは、高電位側のシステム電源電圧ＶＤＤＨより０．５ボルト〜１．５ボルト程度低い電位である。対向電極電圧Ｖｃｏｍの低電位側の電圧ＶｃｏｍＬは、低電位側のシステム接地電源電圧ＶＳＳＨより０．５ボルト〜１．５ボルト程度低い電位である。

そして、高電位側のシステム電源電圧ＶＤＤＨ、低電位側のシステム接地電源電圧ＶＳＳＨを、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの高電位側の電源電圧、低電位側の電源電圧とする。図１６では、第１のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎに接続される第１の電源電圧ＰＶ１が、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの高電位側の電源電圧となる。そして、第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎに接続される第２の電源電圧ＰＶ２がデータ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの低電位側の電源電圧となる。

なお、第１のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎに接続される第１の電源電圧ＰＶ１は、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの高電位側の電源電圧に限定されない。

同様に、第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎに接続される第２の電源電圧ＰＶ２は、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎの低電位側の電源電圧に限定されない。

図１８に、表示ドライバ３０の他の構成例のブロック図を示す。
但し、図１０に示す表示ドライバと同一部分には同一符号を付し、適宜説明を省略する。図１８に示す表示ドライバが、図１０に示す表示ドライバと異なる点は、駆動回路１５０の第１及び第２のスイッチ素子に接続される第１及び第２の電源電圧が異なる。

図１９に、図１８に示す基準電圧発生回路１２０、ＤＡＣ１３０、駆動回路１５０の構成の概要を示す。但し、図１６と同一部分には同一符号を付し、適宜説明を省略する。

このように、第１の電源電圧ＰＶ１は、複数の基準電圧Ｖ０〜Ｖ６３のうち最も高電位の電圧である基準電圧Ｖ０（駆動電圧の最大値）である。また、第２の電源電圧ＰＶ２は、複数の基準電圧Ｖ０〜Ｖ６３のうち最も低電位の電圧である基準電圧Ｖ６３（駆動電圧の最小値）である。

なお、この場合、データ線駆動回路ＤＲＶ−１の高電位側の電源電圧はシステム電源電圧ＶＤＤＨのままであり、データ線駆動回路ＤＲＶ−１の低電位側の電源電圧はシステム接地電源電圧ＶＳＳＨのままである。基準電圧発生回路１２０によって生成される基準電圧Ｖ０、Ｖ６３に基づいて出力線を駆動する場合、マージンが必要となるからである。

４． 他の表示装置
次に、本実施形態における表示ドライバを、低温ポリシリコン（Low Temperature Poly-Silicon：以下ＬＴＰＳと略す。）プロセスにより形成された表示パネルに適所する場合について説明する。

ＬＴＰＳプロセスによれば、例えばＴＦＴ等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（amorphous silicon：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。従って、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。

図２０に、ＬＴＰＳプロセスにより形成される表示パネルの構成の概要を示す。表示パネル（広義には電気光学装置）２００は、複数の走査線と、複数の色成分用データ線（広義にはデータ線）と、複数の画素とを含む。複数の走査線と複数の色成分用データ線とは、互いに交差するように配置される。画素は、走査線と色成分用データ線とにより特定される。

表示パネル２００では、各走査線（ＧＬ）及び各データ信号供給線（ＤＰＬ）により３画素単位で選択される。選択された各画素には、データ信号供給線に対応する３本の色成分用データ線（Ｒ、Ｇ、Ｂ）（広義にはデータ線）のいずれかを伝送する各色成分用信号（広義には色成分データ）が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。データ信号供給線が、表示ドライバの出力線に接続される。

表示パネル２００では、パネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭと、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ信号供給線ＤＰＬ１〜ＤＰＬＮとが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用データ線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用データ線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。

走査線ＧＬ１〜ＧＬＭと、第１の色成分用データ線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用データ線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用データ線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。

またパネル基板上には、各データ信号供給線に対応して設けられたデマルチプレクサ（demultiplexer）ＤＭＵＸ１〜ＤＭＵＸＮが設けられている。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮは、デマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌによりスイッチ制御される。

図２１に、デマルチプレクサＤＭＵＸｎの構成の概要を示す。

デマルチプレクサＤＭＵＸｎは、第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。

デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、データ信号供給線ＤＰＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌに応じて、データ信号供給線ＤＰＬｎと、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。

デマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌは、例えば表示パネル２００の外部に設けられた表示ドライバから供給される。この場合、表示ドライバは、図２２に示すように、色成分用画素ごとに時分割され各色成分の表示データに対応した電圧（データ信号、色成分データ）を、データ信号供給線ＤＰＬｎに出力する。そして表示ドライバは、時分割のタイミングに合わせて、各色成分データに対応した電圧を各色成分用データ線に選択出力するためのデマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌを生成し、表示パネル２００に対して出力する。

このような表示パネル２００に対しても、本実施形態におけるプリチャージ技術を適用するができる。

図２３に、表示パネル２００に、表示ドライバ３０を適用した場合の構成要部のブロック図を示す。但し、図３及び図２０に示した部分と同一部分には同一符号を付し、適宜説明を省略する。

表示パネル２００は、複数の走査線ＧＬ１〜ＧＬＭと、複数のデータ線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素（ＰＲ１１、ＰＧ１１、ＰＢ１１）〜（ＰＲＭＮ、ＰＧＭＮ、ＰＢＭＮ）とを含む。更に表示パネル２００は、各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む複数のデマルチプレクサＤＭＵＸ１〜ＤＭＵＮＸＮを含む。

表示ドライバ３０は、データ線駆動回路ＤＲＶ−１〜ＤＲＶ−Ｎと、第１のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎと、第２のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎと、スイッチ制御回路ＳＷＣ−１〜ＳＷＣ−Ｎとを含む。

データ信号供給線ＤＰＬｎに着目すると、データ線駆動回路ＤＲＶ−ｎは、時分割された各色成分データに対応した各駆動電圧に基づいて、データ信号供給線ＤＰＬｎに接続される出力線ＯＬ−ｎを駆動する。スイッチ制御回路ＳＷＣ−ｎは、第１及び第２のスイッチ素子ＳＷ１−ｎ、ＳＷ２−ｎのスイッチ制御を行う。

図２３では、図４に示す第１及び第２の期間の各期間の長さが、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定められる。

即ち、図２２に示すようにＲ用画素書込信号、Ｇ用画素書込信号及びＢ用画素書込信号が時分割される場合、各画素書込信号は、表示データに時分割により含まれる各色成分データに基づいて生成される。そして、図２３に示す表示データ保持回路ＨＬＤ−ｎは、図２４に示すように、現在の水平走査期間より１水平走査期間前の表示データに時分割される第１〜第３の色成分データの最上位ビットを保持する。図２４では、各色成分データが６ビットの場合、各色成分データの上位１ビット（ＲＤ５、ＧＤ５、ＢＤ５）のみが、表示データ保持回路ＨＬＤ−ｎに保持される。

スイッチ制御回路ＳＷＣ−ｎは、上述と同様に各セットが第１〜第４の分割期間設定レジスタを含む複数のレジスタを有する。そして、スイッチ制御回路ＳＷＣ−ｎは、予め表示データ保持回路ＨＬＤ−ｎに保持される各色成分データの上位１ビットの組み合わせに対応した１つのセットを選択するデコーダ回路を含む。

図２５に、スイッチ制御回路ＳＷＣ−ｎが含むデコーダ回路の真理値表の一例を示す。このようなデコーダ回路により、第１〜第３の色成分データの上位１ビット（ＲＤ５、ＧＤ５、ＢＤ５）からレジスタ群ＲＥＧ１、ＲＥＧ２のいずれかのセットを選択できる。即ち、図１３（Ａ）と同様にＫが１のときに相当する。

なお、表示ドライバ３０は、表示データ保持回路ＨＬＤ−ｎを省略する構成でもよい。この場合、表示ドライバ３０は、現在の水平走査期間より１水平走査期間前のデータ信号供給線ＤＰＬｎに対応して供給された表示データの各色成分データの一部又は全部に基づいて、現在の水平走査期間における第１及び第２のスイッチ制御信号ＳＣ１−ｎ、ＳＣ２−ｎを生成するためのデータを保持するようにしてもよい。

また、図２４及び図２５では、各色成分データの上位１ビットの場合を説明したが、各色成分データの上位２ビット以上の場合も同様である。

図２６に、図２３に示す構成でプリチャージを行う場合のタイミングの一例を示す。図２６では、色成分データ線Ｒｎの電位の変化のみを示しているが、色成分データ線Ｇｎ、Ｂｎも同様である。また、その他の色成分データ線も同様である。

まずプリチャージを行うために、デマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌにより、第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を一斉にオン状態として、データ信号供給船ＤＰＬｎと、第１〜第３の色成分用データ線Ｒｎ、Ｇｎ、Ｂｎとを電気的に接続する。そして、この期間内に、第１及び第２のプリチャージ期間ＰＣ１、ＰＣ２が設定される。

このとき、スイッチ制御回路ＳＷＣ−ｎは、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定められた第１及び第３の分割期間ＤＴ１、ＤＴ３（第１の期間）と、第２及び第４の分割期間ＤＴ２、ＤＴ４（第２の期間）とを定める。

そして、第１のプリチャージ期間ＰＣ１経過後の駆動期間ＤＲ１と、第２のプリチャージ期間ＰＣ２経過後の駆動期間ＤＲ２では、表示パネル２００を、各画素の書込信号が時分割された表示データに基づいて駆動が行われる。

上述した実施形態では、Ｒ、Ｇ、Ｂの各色成分に対応する３画素単位で選択されるものとして説明したが、これに限定されるものではない。例えば１、２又は４以上の画素数単位で選択される場合についても同様に適用することが可能である。

また、上述した実施の形態では、第１及び第２の期間の各期間の長さが、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定められるものとしたが、これに限定されるものではない。第１及び第２の期間の各期間の長さを、該１水平走査期間前の表示データの各色成分データのうち１又は２種類の色成分データの一部又は全部に基づいて定めてもよい。

更にまた、図２２において、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）がアクティブとなる順序は、上述の実施形態に限定されるものではない。

更にまた、上記の実施の形態では、現在の水平走査期間より１水平走査期間前の表示データを用いるものとして説明したが、これに限定されるものではない。現在の水平走査期間より２水平走査期間以上前の表示データを用いてもよい。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における表示ドライバを含む表示装置の構成の概要を示すブロック図。 本実施形態における表示装置の他の構成例の構成の概要を示すブロック図。 本実施形態における表示ドライバの構成要部の構成図。 本実施形態における表示ドライバによって駆動されるデータ線の電位の変化例の模式図。 図５（Ａ）、（Ｂ）は現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づく第１及び第２のスイッチ素子のスイッチ制御の一例の説明図。 本実施形態における表示ドライバにより極性反転駆動を実現した場合のデータ線の電位の変化例の模式図。 第１のプリチャージ期間における第１及び第２のスイッチ制御信号のタイミング図の一例。 第２のプリチャージ期間における第１及び第２のスイッチ制御信号のタイミング図の一例。 本実施形態における表示ドライバにより極性反転駆動を実現した場合のデータ線の電位の変化の他の例の模式図。 本実施形態における表示ドライバの構成例のブロック図。 表示データの上位１ビットが表示データ保持回路に保持される例の説明図。 表示データの６ビットで表される階調値の説明図。 図１３（Ａ）〜（Ｃ）は、現在の水平走査期間より１水平走査期間前の表示データの上位１〜３ビットに基づいて現在の水平走査期間の第１〜第４の分割期間を定める場合の説明図。 階調値とレジスタ群との関係の模式図。 スイッチ制御回路の構成例のブロック図。 基準電圧発生回路、ＤＡＣ及び駆動回路の接続関係を示す回路図。 本実施形態における電圧の関係例の模式図。 表示ドライバの他の構成例のブロック図。 基準電圧発生回路、ＤＡＣ及び駆動回路の他の接続例を示す回路図。 ＬＴＰＳプロセスにより形成された表示パネルの構成の概要を示す図。 デマルチプレクサの構成の概要を示す図。 色成分用画素ごとに時分割され各色成分の表示データに対応した書込信号と、デマルチプレクス制御信号との関係の説明図。 図２０に示す表示パネルに、本実施形態における表示ドライバを適用した場合の構成要部のブロック図。 現在の水平走査期間より１水平走査期間前の表示データに時分割される第１〜第３の色成分データの最上位ビットの説明図。 スイッチ制御回路が含むデコーダ回路の真理値表の一例を示す図。 図２３に示す構成でプリチャージを行う場合のタイミングの一例を示す図。

符号の説明

２０ 表示パネル、２２ｍｎ ＴＦＴ、２４ｍｎ 液晶容量、
２６ｍｎ 画素電極、２８ｍｎ 対向電極、
３０ 表示ドライバ（データドライバ）、
ＤＬ１〜ＤＬＮ、ＤＬｎ データ線、ＤＬＶ データ線の電圧、
ＤＲＶ−１〜ＤＲＶ−Ｎ、ＤＲＶ−ｎ データ線駆動回路、
ＤＴ１〜ＤＴ４ 第１の分割期間〜第４の分割期間、
ＧＥＮ−ｎ 駆動電圧生成回路、ＧＬ１〜ＧＬＭ、ＧＬｍ 走査線、
ＨＬＤ−ｎ 表示データ保持回路、ＯＬ−１〜ＯＬ−Ｎ、ＯＬ−ｎ 出力線、
ＰＬ１ 第１の電源線、ＰＬ２ 第２の電源線、ＰＶ１ 第１の電源電圧、
ＰＶ２ 第２の電源電圧、
ＳＣ１−１〜ＳＣ１−Ｎ、ＳＣ１−ｎ 第１のスイッチ制御信号、
ＳＣ２−１〜ＳＣ２−Ｎ、ＳＣ２−ｎ 第２のスイッチ制御信号、
ＳＷ１−１〜ＳＷ１−Ｎ、ＳＷ１−ｎ 第１のスイッチ素子、
ＳＷ２−１〜ＳＷ２−Ｎ、ＳＷ２−ｎ 第２のスイッチ素子、
ＳＷＣ−１〜ＳＷＣ−Ｎ、ＳＷＣ−ｎ スイッチ制御回路、
Ｔ１ 第１の期間、Ｔ２ 第２の期間、Ｖｃｏｍ 対向電極電圧

Claims (20)

1. 表示パネルのデータ線を駆動する表示ドライバであって、
   表示データに対応した駆動電圧に基づいて、前記データ線に接続される出力線を駆動するデータ線駆動回路と、
   第１の電源電圧が供給される第１の電源線と前記出力線との間に接続された第１のスイッチ素子と、
   第２の電源電圧が供給される第２の電源線と前記出力線との間に接続された第２のスイッチ素子と、
   前記第１及び第２のスイッチ素子のスイッチ制御を行うスイッチ制御回路と、
   を含み、
   第１の期間及び該第１の期間後の第２の期間の各期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、
   前記スイッチ制御回路が、
   前記第１の期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定して前記出力線と前記第１の電源線とを電気的に接続し、
   前記第２の期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定して前記出力線と前記第２の電源線とを電気的に接続し、
   前記第２の期間後では、前記第１及び第２のスイッチ素子をオフ状態に設定し、
   前記データ線駆動回路が、
   前記第２の期間後に、前記出力線を駆動することを特徴とする表示ドライバ。
2. 複数の走査線と、
   複数のデータ線と、
   各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
   各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
   を有する表示パネルのデータ線を駆動する表示ドライバであって、
   時分割された各色成分データに対応した各駆動電圧に基づいて、前記データ信号供給線に接続される出力線を駆動するデータ線駆動回路と、
   第１の電源電圧が供給される第１の電源線と前記出力線との間に接続された第１のスイッチ素子と、
   第２の電源電圧が供給される第２の電源線と前記出力線との間に接続された第２のスイッチ素子と、
   前記第１及び第２のスイッチ素子のスイッチ制御を行うスイッチ制御回路と、
   を含み、
   第１の期間及び該第１の期間後の第２の期間の各期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、
   前記スイッチ制御回路が、
   前記第１の期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定して前記出力線と前記第１の電源線とを電気的に接続し、
   前記第２の期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定して前記出力線と前記第２の電源線とを電気的に接続し、
   前記第２の期間後では、前記第１及び第２のスイッチ素子をオフ状態に設定し、
   前記データ線駆動回路が、
   前記第２の期間後に、前記出力線を駆動することを特徴とする表示ドライバ。
3. 請求項１又は２において、
   前記第１の期間の開始時点のデータ線の電圧と前記第１の電源電圧との差の絶対値は、
   前記第１の期間の開始時点のデータ線の電圧と前記第２の電源電圧との差の絶対値より小さいことを特徴とする表示ドライバ。
4. 請求項３において、
   前記スイッチ制御回路は、
   前記第１の期間が前記第２の期間より長くなるように、前記第１及び第２のスイッチ素子をスイッチ制御することを特徴とする表示ドライバ。
5. 請求項１において、
   前記第１の電源電圧は、前記第２の電源電圧より高く、
   所与の基準電位に対して前記駆動電圧の極性が負の駆動期間の前に、第１のプリチャージ期間が設けられ、
   前記極性が正の駆動期間の前に、第２のプリチャージ期間が設けられ、
   前記スイッチ制御回路が、
   前記第１プリチャージ期間内の第１の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、
   前記第１の分割期間後の第２の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、
   前記第２のプリチャージ期間内の第３の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、
   前記第３の分割期間後の第４の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定することを特徴とする表示ドライバ。
6. 請求項５において、
   前記スイッチ制御回路は、
   各セットが第１〜第４の分割期間設定レジスタを有する２^Ｋ（Ｋは自然数）セットのレジスタ群を含み、
   前記２^Ｋセットのレジスタ群の中から現在の水平走査期間より１水平走査期間前の表示データの上位Ｋビットに基づいて１セットを選択し、選択されたセットの第１〜第４の分割期間設定レジスタの設定値に対応した前記第１〜第４の分割期間の各分割期間に、前記第１及び第２のスイッチ素子のスイッチ制御を行うことを特徴とする表示ドライバ。
7. 請求項５又は６において、
   前記スイッチ制御回路は、
   前記第１の分割期間が前記第２の分割期間より長くなるように、かつ前記第３の分割期間が前記第４の分割期間より長くなるように前記第１及び第２のスイッチ素子をスイッチ制御することを特徴とする表示ドライバ。
8. 請求項１乃至７のいずれかにおいて、
   前記第１の電源電圧が、
   前記データ線駆動回路の高電位側の電源電圧であり、
   前記第２の電源電圧が、
   前記データ線駆動回路の低電位側の電源電圧であることを特徴とする表示ドライバ。
9. 請求項１乃至７のいずれかにおいて、
   前記第１の電源電圧が、
   前記駆動電圧の最大値であり、
   前記第２の電源電圧が、
   前記駆動電圧の最小値であることを特徴とする表示ドライバ。
10. 請求項２において、
    前記第１の電源電圧は、前記第２の電源電圧より高く、
    所与の基準電位に対して前記駆動電圧の極性が負の駆動期間の前に、第１のプリチャージ期間が設けられ、
    前記極性が正の駆動期間の前に、第２のプリチャージ期間が設けられ、
    前記第１及び第２のプリチャージ期間は、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含み、
    前記スイッチ制御回路が、
    前記第１プリチャージ期間内の第１の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、
    前記第１の分割期間後の第２の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、
    前記第２のプリチャージ期間内の第３の分割期間では、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、
    前記第３の分割期間後の第４の分割期間では、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定することを特徴とする表示ドライバ。
11. 請求項１０において、
    前記スイッチ制御回路は、
    各セットが第１〜第４の分割期間設定レジスタを有する２^Ｋ（Ｋは自然数）セットのレジスタ群を含み、
    前記２^Ｋセットのレジスタ群の中から現在の水平走査期間より１水平走査期間前の表示データに時分割された第１〜第３の各色成分データの各色成分データの上位Ｋビットに基づいて１セットを選択し、選択されたセットの第１〜第４の分割期間設定レジスタの各分割期間設定レジスタの設定値に対応した前記第１〜第４の分割期間の各分割期間に、前記第１及び第２のスイッチ素子のスイッチ制御を行うことを特徴とする表示ドライバ。
12. 請求項１０又は１１において、
    前記スイッチ制御回路は、
    前記第１の分割期間が前記第２の分割期間より長くなるように、かつ前記第３の分割期間が前記第４の分割期間よりも長くなるように前記第１及び第２のスイッチ素子をスイッチ制御することを特徴とする表示ドライバ。
13. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線の各走査線と、前記複数のデータ線の各データ線とに接続された複数の画素と、
    前記複数のデータ線を駆動する請求項１、５乃至９のいずれか記載の表示ドライバと、
    を含むことを特徴とする表示装置。
14. 複数の走査線と、
    複数のデータ線と、
    各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
    各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
    前記複数のデータ線を駆動する請求項１０乃至１２のいずれか記載の表示ドライバと、
    を含むことを特徴とする表示装置。
15. 表示パネルのデータ線を駆動するための駆動方法であって、
    第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、
    所与の基準電位に対して表示データに対応した駆動電圧の極性が負の駆動期間の前に設けられた第１のプリチャージ期間内の第１及び第２の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、
    前記第１の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記記第１の分割期間後の第２の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に、前記第２のスイッチ素子をオン状態に設定し、
    前記第１のプリチャージ期間の後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動することを特徴とする駆動方法。
16. 複数の走査線と、
    複数のデータ線と、
    各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
    各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
    を有する表示パネルのデータ線を駆動するための駆動方法であって、
    第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、
    所与の基準電位に対して表示データに対応した駆動電圧の極性が負の駆動期間の前に、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含む第１のプリチャージ期間内の第１及び第２の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、
    前記第１の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、前記記第１の分割期間後の第２の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に、前記第２のスイッチ素子をオン状態に設定し、
    前記第１のプリチャージ期間の後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動することを特徴とする駆動方法。
17. 請求項１５又は１６において、
    前記第１の分割期間は、前記第２の分割期間よりも長いことを特徴とする駆動方法。
18. 表示パネルのデータ線を駆動するための駆動方法であって、
    第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、前記第１の電源電圧より低電位の第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、
    所与の基準電位に対して表示データに対応した駆動電圧の極性が正の駆動期間の前に設けられた第２のプリチャージ期間内の第３及び第４の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの一部又は全部に基づいて定め、
    前記第３の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、
    前記第２のプリチャージ期間後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動することを特徴とする駆動方法。
19. 複数の走査線と、
    複数のデータ線と、
    各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
    各デマルチプレクス用スイッチ素子が、その一端が第１〜第３の色成分データの各色成分データに対応した駆動電圧が時分割されて供給される各データ信号供給線に接続され、その他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
    を有する表示パネルのデータ線を駆動するための駆動方法であって、
    第１の電源電圧が供給される第１の電源線と前記データ線との間に接続される第１のスイッチ素子と、第２の電源電圧が供給される第２の電源線と前記データ線との間に接続される第２のスイッチ素子とを用意し、
    所与の基準電位に対して表示データに対応した駆動電圧の極性が正の駆動期間の前に、前記第１〜第３のデマルチプレクス用スイッチ素子により前記第１〜第３の色成分用の画素に接続されるデータ線と前記データ信号供給線とが電気的に接続される期間を含む第２のプリチャージ期間内の第３及び第４の分割期間の長さを、現在の水平走査期間より１水平走査期間前の表示データの各色成分データの一部又は全部に基づいて定め、
    前記第３の分割期間に、前記第１のスイッチ素子をオフ状態に設定すると共に前記第２のスイッチ素子をオン状態に設定し、前記第３の分割期間後の第４の分割期間に、前記第１のスイッチ素子をオン状態に設定すると共に前記第２のスイッチ素子をオフ状態に設定し、
    前記第２のプリチャージ期間後に、前記第１及び第２のスイッチ素子をオフ状態に設定して、前記駆動電圧に基づいて前記データ線を駆動することを特徴とする駆動方法。
20. 請求項１８又は１９において、
    前記第３の分割期間は、前記第４の分割期間よりも長いことを特徴とする駆動方法。

Images