JP3633151B2 - アクティブマトリクス表示装置およびその駆動方法 - Google Patents

アクティブマトリクス表示装置およびその駆動方法 Download PDF

Info

Publication number
JP3633151B2
JP3633151B2 JP29834196A JP29834196A JP3633151B2 JP 3633151 B2 JP3633151 B2 JP 3633151B2 JP 29834196 A JP29834196 A JP 29834196A JP 29834196 A JP29834196 A JP 29834196A JP 3633151 B2 JP3633151 B2 JP 3633151B2
Authority
JP
Japan
Prior art keywords
signal
precharge
display device
matrix display
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29834196A
Other languages
English (en)
Other versions
JPH10143113A (ja
Inventor
勝秀 内野
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29834196A priority Critical patent/JP3633151B2/ja
Publication of JPH10143113A publication Critical patent/JPH10143113A/ja
Application granted granted Critical
Publication of JP3633151B2 publication Critical patent/JP3633151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス表示装置およびその駆動方法に関する。
【0002】
【従来の技術】
従来、アクティブマトリクス表示装置では、映像信号のサンプリング時におけるビデオラインの電位揺れを防止するために、映像信号をサンプリングする信号線にプリチャージ信号を供給して予め信号線を所定電圧に充放電していた。
このようにプリチャージ信号を信号線に供給するアクティブマトリクス表示装置として、水平ブランキング期間にプリチャージ信号を全ての信号線に一括で供給する一括プリチャージ方式のもの(特開平7−295521号公報)、あるいは映像信号のサンプリングに先行して各信号線にプリチャージ信号を点順次で供給する点順次プリチャージ方式のもの(特開平7−295520号公報)が知られている。
【0003】
近年のように、表示画素数が増大してサンプリングレートが高速化してくると、水平ブランキング期間が極端に短くなるので、一括プリチャージ方式では十分にプリチャージ信号を供給することができず、点順次プリチャージ方式が用いられるようになる。
【0004】
図3は従来の点順次プリチャージ方式のアクティブマトリクス表示装置の構成を示す回路図である。アクティブマトリクス表示装置は、行状のゲート線X、列状の信号線Y、および両者の交差部に配された行列状の液晶画素LCからなるマトリクス回路を有し、個々の液晶画素LCは薄膜トランジスタTrにより駆動される。
マトリクス回路の左右には垂直走査回路(Vスキャナ)101、102が設けられており、Vスキャナ101、102は各ゲート線Xを順次走査し、1水平期間(1H)毎に1行分の液晶画素LCを選択する。
【0005】
また、マトリクス回路の上部には水平走査回路(Hスキャナ)103が設けられており、Hスキャナ103は1水平期間に亘って映像信号Vsigを各信号線Yに順次サンプリングし、Vスキャナ101、102によって選択された1行分の液晶画素LCに点順次で映像信号Vsigを書き込む。
さらに、マトリクス回路の下部にはプリチャージ回路(Pスキャナ)104が設けられており、映像信号Vsigのサンプリングに先行して灰レベルのプリチャージ信号Psigを各信号線Yに順次供給し、各信号線Yを灰レベルの一定電圧に充放電する。
【0006】
図4は図3のアクティブマトリクス表示装置における各部の信号波形を示すタイミングチャートである。Pスキャナ104は水平クロック信号HCK1,HCK2より1クロック先行した水平クロック信号PCK1,PCK2に同期して水平スタート信号PSTを順次転送し、サンプリングパルス¢P1,¢P2,¢P3,……,¢Pnを出力する。このサンプリングパルスにより水平スイッチング素子PSWが順次開閉され、信号線Yは灰レベルの電圧(映像信号Vsigのセンタ電圧Vsigc±2.0〜3.0V)にプリチャージされる(図中期間d)。
【0007】
また、Hスキャナ103は水平クロック信号HCK1,HCK2に同期して水平スタート信号HSTを順次転送し、サンプリングパルス¢H1,¢H2,¢H3,……,¢Hnを出力する。このサンプリングパルスにより水平スイッチング素子HSWが順次開閉され、信号線Yに映像信号Vsigをサンプリングする(図中期間e)。
【0008】
このように映像信号Vsigをサンプリングする前に信号線Yを灰レベルの電圧に充放電することにより、ビデオライン105の電位揺れを大幅に低減し、表示画像から縦筋の固定パターンを除くことができる。
【0009】
また一方、本願出願人は、縦クロストークの発生を防止するために、画像の書き込みに影響を与えない期間に黒レベルの一定電圧を各信号線に供給する技術を提案しており、これについて以下に説明する。
例えば、黒ウィンドウパターンを液晶パネルに入力した場合、通常、黒ウィンドウパターンCの上下の領域Aに縦クロストークが発生してしまう。図5は黒ウィンドウパターンが入力された液晶パネルの表示状態を示す図である。また、図6は縦クロストークが発生した領域Aおよび縦クロストークが発生していない領域Bの画素電位を示すタイミングチャートである。
【0010】
薄膜トランジスタがオフしている期間のうち区間T2、T4では、領域Aの信号線に黒レベルの電圧が供給されているが、領域Bの信号線には黒レベルの電圧が供給されていない。これにより、この区間T2、T4で領域Aおよび領域Bの薄膜トランジスタのリーク電流が異なり、領域Bに比べて領域Aの薄膜トランジスタの画素電位は小さくなる。特に、薄膜トランジスタのドレイン−ソース間のリーク電流の非対称性により、区間T4の低電圧側ではその差が大きく、縦クロストークが顕著に発生してしまう。
【0011】
この対策として、薄膜トランジスタがオフされている期間、全ての画素領域の各信号線に黒レベルの電圧(映像信号の最大振幅より大きな電圧)を供給して全ての薄膜トランジスタのリーク電流を区間T2、T4の場合に揃えることにより領域間で薄膜トランジスタのリーク電流の差をなくし、縦クロストークを除去することが検討されている。
【0012】
【発明が解決しようとする課題】
しかしながら、上記プリチャージ回路では、縦筋の固定パターンを除くため、映像信号Vsigに先行して信号線Yに灰レベルの電圧を供給するが、この灰レベルの電圧では上記縦クロストークを除去することができない。すなわち、縦ストロークを除去するためには黒レベルの電圧を信号線Yに供給しなければならず、このように電圧レベルが違うので、縦筋と縦クロストークを同時に除去することができなかった。
【0013】
そこで、本発明は点順次プリチャージ方式で縦筋および縦クロストークを同時に除去できるアクティブマトリクス表示装置およびその駆動方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1に記載のアクティブマトリクス表示装置は、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部に配された画素と、各ゲート線を順次走査し、一水平期間毎に一行分の画素を選択する垂直走査回路と、前記一水平期間内で各信号線を順次選択して映像信号を供給し、前記選択された一行分の画素に点順次で前記映像信号を書き込む水平走査回路とを備えたアクティブマトリクス表示装置において、前記信号線を選択し、該選択された信号線に前記映像信号の供給に先行して黒レベルの第1プリチャージ信号および灰レベルの第2プリチャージ信号を時系列に供給するプリチャージ回路を備えたことを特徴とする。
【0015】
前記プリチャージ回路は第1プリチャージ回路および第2プリチャージ回路を有し、該第1プリチャージ回路および第2プリチャージ回路はそれぞれ前記信号線を選択して前記第1プリチャージ信号および第2プリチャージ信号を供給することが好ましい。
さらに、前記第1プリチャージ信号は前記映像信号の最大振幅より大きな黒レベルの信号であることが好ましい。
また、前記第1プリチャージ回路、第2プリチャージ回路および水平走査回路は、それぞれ各信号線の端部にスイッチング素子を設け、該スイッチング素子を開閉することにより前記信号線に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を時系列に供給することが好ましい。
さらに、前記一水平期間毎に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を反転させることが好ましい。
【0016】
請求項6に記載のアクティブマトリクス表示装置の駆動方法は、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部に配された画素と、各ゲート線を順次走査し、一水平期間毎に一行分の画素を選択する垂直走査回路と、前記一水平期間内で各信号線を順次選択して映像信号をサンプリングし、前記選択された一行分の画素に点順次で前記映像信号を書き込む水平走査回路とを備えたアクティブマトリクス表示装置の駆動方法において、前記映像信号のサンプリングに先行して前記信号線を選択し、該選択された信号線に黒レベルの第1プリチャージ信号を供給し、該第1プリチャージ信号を供給した後、灰レベルの第2プリチャージ信号を前記信号線に供給することを特徴とする。
【0017】
【発明の実施の形態】
本発明のアクティブマトリクス表示装置およびその駆動方法の実施の形態について説明する。
図1は実施の形態における点順次プリチャージ方式のアクティブマトリクス表示装置の構成を示す回路図である。アクティブマトリクス表示装置1は行状のゲート線X、列状の信号線Y、および両者の交差部に配された行列状の液晶画素LCからなるマトリクス回路5を有する。個々の液晶画素LCは薄膜トランジスタTrにより駆動される。薄膜トランジスタTrのソース電極は対応する信号線Yに接続され、ゲート電極は対応する信号線Xに接続され、ドレイン電極は対応する液晶画素LCに接続されている。
【0018】
マトリクス回路5の左右には垂直走査回路(Vスキャナ)11、12が設けられており、Vスキャナ11、12は各ゲート線Xを順次走査し、1水平期間(1H)毎に1行分の液晶画素LCを選択する。垂直走査回路(Vスキャナ)11、12が左右に設けられたことにより、薄膜トランジスタTrのゲート線Xの端部が開放されず、そのインピーダンスを半分にすることができる。Vスキャナ11、12は垂直クロック信号VCKに同期して垂直スタート信号VSTを順次転送し、選択パルス¢V1,¢V2,¢V3,……,¢Vmを各ゲート線Xに出力する。これにより、薄膜トランジスタTrが開閉される。
【0019】
また、マトリクス回路5の上部には水平走査回路(Hスキャナ)13が設けられている。各信号線Yの一端には水平スイッチング素子HSW1,HSW2,HSW3,……,HSWnが設けられており、各水平スイッチング素子HSW1,HSW2,HSW3,……,HSWnの一方の接点はビデオライン23に接続され、映像信号Vsigの供給を受ける。また、Hスキャナ13は所定の水平クロック信号HCK1、HCK2に同期して水平スタート信号HSTを順次転送し、サンプリングパルス¢H1,¢H2,¢H3,……,¢Hnを出力する。サンプリングパルス¢H1,¢H2,¢H3,……,¢Hnにより水平スイッチング素子は開閉され、それぞれの信号線Yに映像信号Vsigをサンプルホールドする。サンプルホールドされた映像信号VsigはVスキャナ11、12により選択されたゲート線Xに対応する液晶画素LCに書き込まれる。このように、Hスキャナ13は1H内で映像信号Vsigを各信号線Yに順次サンプリングし、Vスキャナ11、12によって選択された1行分の液晶画素LCに点順次で映像信号Vsigを書き込む。
【0020】
さらに、マトリクス回路5の下部には2つのプリチャージ回路(P1スキャナ,P2スキャナ)14、15が設けられている。P1スキャナ14は、各信号線Yの端部に接続されたプリチャージスイッチング素子P1SW1,P1SW2,P1SW3,……,P1SWnを順次開閉して各信号線Yにプリチャージ信号Psig1を供給する。本実施形態では、プリチャージ信号Psig1は映像信号Vsigのセンタ電圧Vsigc±4.5V以上の電圧、つまり映像信号Vsigの最大振幅より大きな黒レベルの電圧に設定されている。プリチャージ信号Psig1の供給に際し、P1スキャナ14は水平クロック信号PCK1,PCK2に同期して水平スタート信号PSTを1H期間毎に順次転送し、サンプリングパルス¢P11,¢P12 ,¢P13 ,……,¢P1n を出力する。これらのサンプリングパルスによりプリチャージスイッチング素子は順次開閉される。
【0021】
このように、P1スキャナ14は各信号線Yにプリチャージ信号Psig1を点順次で供給することにより、薄膜トランジスタTrのリーク電流を全て画素領域で均一にする。
【0022】
一方、P2スキャナ15は各信号線Yの端部に接続されたプリチャージスイッチング素子P2SW1,P2SW2,P2SW3,……,P2SWnを順次開閉して各信号線Yにプリチャージ信号Psig2を供給する。本実施形態では、プリチャージ信号Psig2は映像信号Vsigのセンタ電圧Vsigc±2.0〜3.0Vの灰レベルの電圧に設定されている。プリチャージ信号Psig2の供給に際し、P2スキャナ15はP1スキャナ14と同様に水平クロック信号PCK1,PCK2に同期して1H期間毎に水平スタート信号PSTを順次転送し、サンプリングパルス¢P21 ,¢P22 ,¢P23 ,……,¢P2n を出力する。これらのサンプリングパルスによりプリチャージスイッチング素子は順次開閉される。
【0023】
このように、P2スキャナ15は、映像信号Vsigの順次サンプリングに先行して各信号線Yにプリチャージ信号Psig2を点順次で供給することにより、各信号線Yを灰レベルの電圧に充放電して映像信号Vsigをサンプリングする時のビデオライン23の電位揺れを大幅に低減する。
【0024】
図2はアクティブマトリクス表示装置における1H反転駆動時の各部の信号波形を示すタイミングチャートである。P1スキャナ14は水平クロック信号HCK1,HCK2より1クロック先行した水平クロック信号PCK1,PCK2に同期して水平スタート信号P1STを1H期間毎に順次転送し、サンプリングパルス¢P11 ,¢P12 ,¢P13 ,……,¢P1n を出力する。このサンプリングパルスによりプリチャージスイッチング素子P1SWが順次開閉され、対応する信号線Yはプリチャージ信号Psig1により黒レベルの一定電圧にプリチャージされる(図中期間a)。
【0025】
また、P2スキャナ15は水平クロック信号PCK1,PCK2に同期してP1スキャナ14より1クロック遅れた水平スタート信号P2STを1H期間毎に順次転送し、サンプリングパルス¢P21 ,¢P22 ,¢P23 ,……,¢P2n を出力する。このサンプリングパルスにより水平スイッチング素子P2SWが順次開閉され、対応する信号線Yはプリチャージ信号Psig2により灰レベルの一定電圧にプリチャージされる(図中期間b)。
【0026】
さらに、Hスキャナ102は水平クロック信号HCK1,HCK2に同期して水平スタート信号HSTを1H期間毎に順次転送し、サンプリングパルス¢H1,¢H2,¢H3,……,¢Hnを出力する。このサンプリングパルスにより水平スイッチング素子HSWが順次開閉され、対応する信号線Yに映像信号Vsigがサンプルホールドされる(図中期間c)。映像信号Vsigは白レベルと黒レベルの間で変化する電圧波形である。
したがって、各信号線Yには始めに黒レベルの一定電圧がプリチャージされ、続いて灰レベルの一定電圧がプリチャージされ、その後、映像信号Vsigがサンプルホールドされる。1H期間に亘って2番目以降の信号線Yにこの動作が繰り返されると、反転したプリチャージ信号Psig1,Psig2および映像信号Vsigが次の1H期間に亘って各信号線Yにプリチャージされる。
【0027】
このように、プリチャージ信号Psig2により映像信号Vsigのサンプリング時、各信号線Yは灰レベルに充放電されているので、ビデオライン23の電位揺れによる縦筋を除去することができる。また同時に、プリチャージ信号Psig1により薄膜トランジスタTrがオフしている時のリーク電流は全ての画素領域で均一化されるので、縦クロストークを除去することができる。
尚、上記実施の形態では、P1スキャナ14、P2スキャナ15をHスキャナ13と反対側の信号線Y端部に設けた場合を示したが、Hスキャナ13と同一側の信号線Y端部に設けてもよい。
【0028】
【発明の効果】
本発明の請求項1に記載のアクティブマトリクス表示装置によれば、プリチャージ回路により前記信号線を選択し、該選択された信号線に前記映像信号の供給に先行して黒レベルの第1プリチャージ信号および灰レベルの第2プリチャージ信号を時系列に供給するので、点順次プリチャージ方式により縦筋および縦クロストークを同時に除去できる。この結果、高品位な画像表示を行うことができる。
【0029】
請求項2に記載のアクティブマトリクス表示装置によれば、第1プリチャージ回路および第2プリチャージ回路はそれぞれ前記信号線を選択して前記第1プリチャージ信号および第2プリチャージ信号を供給するので、第1プリチャージに続く第2プリチャージ信号を映像信号に先行した任意のタイミングで信号線に供給することができる。
【0030】
請求項3に記載のアクティブマトリクス表示装置によれば、前記第1プリチャージ信号は前記映像信号の最大振幅より大きな黒レベルの信号であるので、確実に縦クロストークを除去できる。
【0031】
請求項4に記載のアクティブマトリクス表示装置によれば、スイッチング素子を開閉することにより前記信号線に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を時系列に供給するので、NMOS,PMOS,CMOSによりスイッチング素子を容易に形成することができる。
【0032】
請求項5に記載のアクティブマトリクス表示装置によれば、一水平期間毎に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を反転させるので、一水平期間毎の反転駆動表示に適用できる。
【0033】
請求項6に記載のアクティブマトリクス表示装置の駆動方法によれば、前記映像信号のサンプリングに先行して前記信号線を選択し、該選択された信号線に黒レベルの第1プリチャージ信号を供給し、該第1プリチャージ信号を供給した後、灰レベルの第2プリチャージ信号を前記信号線に供給するので、点順次プリチャージ方式により縦筋および縦クロストークを同時に除去できる。
【図面の簡単な説明】
【図1】実施の形態における点順次プリチャージ方式のアクティブマトリクス表示装置の構成を示す回路図である。
【図2】アクティブマトリクス表示装置における1H反転駆動時の各部の信号波形を示すタイミングチャートである。
【図3】従来の点順次プリチャージ方式のアクティブマトリクス表示装置の構成を示す回路図である。
【図4】図3のアクティブマトリクス表示装置における各部の信号波形を示すタイミングチャートである。
【図5】黒ウィンドウパターンが入力された液晶パネルの表示状態を示す図である。
【図6】縦クロストークが発生した領域Aおよび縦クロストークが発生していない領域Bの画素電位を示すタイミングチャートである。
【符号の説明】
1……アクティブマトリクス表示装置、5……マトリスク回路、11、12……Vスキャナ、13……Hスキャナ、14……P1スキャナ、15……P2スキャナ。

Claims (6)

  1. 行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部に配された画素と、各ゲート線を順次走査し、一水平期間毎に一行分の画素を選択する垂直走査回路と、前記一水平期間内で各信号線を順次選択して映像信号を供給し、前記選択された一行分の画素に点順次で前記映像信号を書き込む水平走査回路とを備えたアクティブマトリクス表示装置において、
    前記信号線を選択し、該選択された信号線に前記映像信号の供給に先行して黒レベルの第1プリチャージ信号および灰レベルの第2プリチャージ信号を時系列に供給するプリチャージ回路を備えたことを特徴とするアクティブマトリクス表示装置。
  2. 前記プリチャージ回路は第1プリチャージ回路および第2プリチャージ回路を有し、
    該第1プリチャージ回路および第2プリチャージ回路はそれぞれ前記信号線を選択して前記第1プリチャージ信号および第2プリチャージ信号を供給することを特徴とする請求項1記載のアクティブマトリクス表示装置。
  3. 前記第1プリチャージ信号は前記映像信号の最大振幅より大きな黒レベルの信号であることを特徴とする請求項1記載のアクティブマトリクス表示装置。
  4. 前記第1プリチャージ回路、第2プリチャージ回路および水平走査回路は、それぞれ各信号線の端部にスイッチング素子を設け、該スイッチング素子を開閉することにより前記信号線に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を時系列に供給することを特徴とする請求項1記載のアクティブマトリクス表示装置。
  5. 前記一水平期間毎に前記第1プリチャージ信号、第2プリチャージ信号および映像信号を反転させることを特徴とする請求項1記載のアクティブマトリクス表示装置。
  6. 行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部に配された画素と、各ゲート線を順次走査し、一水平期間毎に一行分の画素を選択する垂直走査回路と、前記一水平期間内で各信号線を順次選択して映像信号をサンプリングし、前記選択された一行分の画素に点順次で前記映像信号を書き込む水平走査回路とを備えたアクティブマトリクス表示装置の駆動方法において、
    前記映像信号のサンプリングに先行して前記信号線を選択し、
    該選択された信号線に黒レベルの第1プリチャージ信号を供給し、
    該第1プリチャージ信号を供給した後、灰レベルの第2プリチャージ信号を前記信号線に供給することを特徴とするアクティブマトリクス表示装置の駆動方法。
JP29834196A 1996-11-11 1996-11-11 アクティブマトリクス表示装置およびその駆動方法 Expired - Fee Related JP3633151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29834196A JP3633151B2 (ja) 1996-11-11 1996-11-11 アクティブマトリクス表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29834196A JP3633151B2 (ja) 1996-11-11 1996-11-11 アクティブマトリクス表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPH10143113A JPH10143113A (ja) 1998-05-29
JP3633151B2 true JP3633151B2 (ja) 2005-03-30

Family

ID=17858425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29834196A Expired - Fee Related JP3633151B2 (ja) 1996-11-11 1996-11-11 アクティブマトリクス表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP3633151B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521241B (en) 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
KR100759967B1 (ko) * 2000-12-16 2007-09-18 삼성전자주식회사 플랫 패널 표시 장치
JP3642042B2 (ja) 2001-10-17 2005-04-27 ソニー株式会社 表示装置
JP3671973B2 (ja) * 2003-07-18 2005-07-13 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP3879716B2 (ja) * 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP4385730B2 (ja) * 2003-11-13 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置および電子機器
JP4894151B2 (ja) * 2005-03-17 2012-03-14 ソニー株式会社 アクティブマトリックス表示装置
JP4720276B2 (ja) * 2005-04-27 2011-07-13 ソニー株式会社 表示装置および表示装置のプリチャージ方法
JP5818722B2 (ja) 2012-03-06 2015-11-18 株式会社ジャパンディスプレイ 液晶表示装置、表示駆動方法、電子機器
KR102158533B1 (ko) 2014-04-28 2020-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104810001B (zh) * 2015-05-14 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及驱动方法

Also Published As

Publication number Publication date
JPH10143113A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
US6744417B2 (en) Display device and method for driving the same
KR100428698B1 (ko) 액티브매트릭스표시장치
US5764207A (en) Active matrix display device and its driving method
JP3482683B2 (ja) アクティブマトリクス表示装置及びその駆動方法
US6356253B2 (en) Active-matrix display device and method for driving the display device to reduce cross talk
US5648793A (en) Driving system for active matrix liquid crystal display
JP3870933B2 (ja) 表示装置及びその駆動方法
KR100803707B1 (ko) 액정표시장치
US7119778B2 (en) Display apparatus
US20020044127A1 (en) Display apparatus and driving method therefor
JP3633151B2 (ja) アクティブマトリクス表示装置およびその駆動方法
US20040041772A1 (en) Display device and its driving method, and projection-type display device
JP4007239B2 (ja) 表示装置
JP4135250B2 (ja) 液晶表示装置およびその駆動方法
JP3666147B2 (ja) アクティブマトリクス表示装置
JP3341530B2 (ja) アクティブマトリクス表示装置
JP2000020028A (ja) アクティブマトリクス表示装置
JP3666161B2 (ja) アクティブマトリクス表示装置
JPH0950263A (ja) アクティブマトリクス表示装置及びその駆動方法
JP3666148B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JP3633152B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JPH0854604A (ja) マトリクス表示パネル

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees