JP3666148B2 - アクティブマトリクス表示装置およびその駆動方法 - Google Patents
アクティブマトリクス表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3666148B2 JP3666148B2 JP31324596A JP31324596A JP3666148B2 JP 3666148 B2 JP3666148 B2 JP 3666148B2 JP 31324596 A JP31324596 A JP 31324596A JP 31324596 A JP31324596 A JP 31324596A JP 3666148 B2 JP3666148 B2 JP 3666148B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- precharge
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス表示装置およびその駆動方法に関する。
【0002】
【従来の技術】
従来、アクティブマトリクス表示装置では、映像信号のサンプリング時におけるビデオ線の電位揺れを防止するために、映像信号をサンプリングする信号線にプリチャージ信号を供給して予め信号線を所定電圧に充放電していた。
このようにプリチャージ信号を信号線に供給するアクティブマトリクス表示装置として、例えば、水平ブランキング期間にプリチャージ信号を全ての信号線に一括で供給する一括プリチャージ方式のものが知られている(特開平7−295521号公報)。
【0003】
このアクティブマトリクス表示装置は、映像信号が入力されるビデオ線と、行状のゲート線と、列状の信号線と、ゲート線および信号線の交差部にそれぞれゲートおよびソースが接続された薄膜トランジスタと、薄膜トランジスタのドレインに一方の端子が接続された画素と、画素の他方の端子が一行分共通に接続された対向電極線とからなるマトリクス回路を有し、個々の液晶画素は薄膜トランジスタにより駆動される。
【0004】
マトリクス回路の左右には垂直走査回路(Vスキャナ)が設けられており、Vスキャナは各ゲート線を順次走査し、1水平期間(1H)毎に1行分の液晶画素を選択する。また、マトリクス回路の上部には水平走査回路(Hスキャナ)が設けられており、Hスキャナは1水平期間に亘って映像信号を各信号線に順次サンプリングし、Vスキャナによって選択された1行分の液晶画素に点順次で映像信号を書き込む。さらに、マトリクス回路の下部にはプリチャージ回路(Pスキャナ)が設けられており、映像信号のサンプリングに先行して灰レベルのプリチャージ信号をプリチャージスイッチング素子を介して各信号線に供給し、各信号線Yを灰レベルの一定電圧に充放電する。
【0005】
また一方、いわゆるワイド画面(横縦比16:9)に通常の画面(横縦比4:3)を映し出すためにその両側を黒く表示する画面アスペクト機能が一般的に知られているが、このような画面アスペクト機能などに対応するプリチャージ回路では、黒く表示された両側の境界部分の信号線と他の領域の信号線とでプリチャージ信号を別々にしておき、境界部分の信号線にはプリチャージ信号の供給あるいは停止を切り替えることができるようにされている。このため、プリチャージスイッチング素子を駆動するプリチャージパルスはプリチャージ回路から別々に出力されている(図1参照)。
【0006】
【発明が解決しようとする課題】
しかしながら、プリチャージパルスを別々に出力するアクティブマトリクス表示装置では、プリチャージ信号の位相がずれた場合、信号線に充放電される電圧が均一でなくなってしまう場合がある。図4は従来のアクティブマトリクス表示装置におけるプリチャージ信号、信号線の電圧波形を示すタイミングチャートである。
【0007】
すなわち、プリチャージパルスPCG,PCG’によりプリチャージスイッチング素子を開閉してプリチャージ信号Psigを各信号線に供給する際、プリチャージスイッチング素子がオンになると信号線の電圧Vsig,Vsig’と同時に対向電極線の電圧Cs、ゲート線の電圧Gateは一旦上昇しその後徐々に減衰する。これは信号線および対向電極線間のクロス容量、信号線およびゲート線間のクロス容量によりプリチャージ信号Psigの交流成分が対向電極線およびゲート線に供給されてしまうためである。
【0008】
このように対向電極線、ゲート線の電圧が減衰している途中でプリチャージパルスPCG,PCG’の位相のずれによりプリチャージスイッチング素子を閉じるタイミングがずれたとき、各信号線の電圧Vsig,Vsig’はそれぞれ異なる電圧(図中△V、△V’減じた電圧)に充放電されてしまう。
そこで、本発明はプリチャージ信号の位相がずれた場合でも各信号線に充放電されるプリチャージ信号の電圧を均一にすることができるアクティブマトリクス表示装置およびその駆動方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
記目的を達成するために、本発明の請求項1に記載のアクティブマトリクス表示装置は、映像信号が入力されるビデオ線と、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部にそれぞれゲート電極およびソース電極が接続された画素トランジスタと、該画素トランジスタのドレイン電極に一方の端子が接続された画素と、該画素の他方の端子が一行分共通に接続された対向電極線と、各ゲート線を順次走査し、一水平期間毎に一行分の前記画素トランジスタを選択する垂直走査回路と、前記一水平期間内で前記信号線を順次選択し、該選択された信号線に前記映像信号を供給する水平走査回路とを備え、前記選択された画素トランジスタにより駆動された画素に前記信号線に供給された映像信号を書き込むアクティブマトリクス表示装置において、前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定するプリチャージ回路を備えており、前記所定時間は前記信号線に供給されたプリチャージ信号に起因する前記対向電極線または前記ゲート線の電圧変動が減衰して確実におさまるまでに要する時間であることを特徴とする。
【0010】
また、前記プリチャージ回路は、一部の前記信号線に対して前記プリチャージ信号の供給あるいは停止を切り替える切替回路を備えることが好ましい。
また、前記プリチャージ回路は、前記各信号線の端部にスイッチング素子を設け、該スイッチング素子を開閉することにより前記信号線に前記プリチャージ信号を供給することが好ましい。
【0011】
請求項4に記載のアクティブマトリクス表示装置の駆動方法は、映像信号が入力されるビデオ線と、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部にそれぞれゲート電極およびソース電極が接続された画素トランジスタと、該画素トランジスタのドレイン電極に一方の端子が接続された画素と、該画素の他方の端子が一行分共通に接続された対向電極線と、各ゲート線を順次走査し、一水平期間毎に一行分の前記画素トランジスタを選択する垂直走査回路と、前記一水平期間内で前記信号線を順次選択し、該選択された信号線に前記映像信号を供給する水平走査回路とを備え、前記選択された画素トランジスタにより駆動された画素に前記信号線に供給された映像信号を書き込むアクティブマトリクス表示装置の駆動方法において、前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定し、前記所定時間を前記信号線に供給されたプリチャージ信号に起因する前記対向電極線または前記ゲート線の電圧変動が減衰して確実におさまるまでに要する時間とすることを特徴とする。
【0012】
本発明では、前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定する。
【0013】
【発明の実施の形態】
本発明のアクティブマトリクス表示装置およびその駆動方法の実施の形態について説明する。
図1は実施の形態におけるアクティブマトリクス表示装置の構成を示す回路図である。アクティブマトリクス表示装置1は、映像信号Videoが入力されるビデオ線23、行状のゲート線X、列状の信号線Y、ゲート線Xおよび信号線Yの交差部に配された薄膜トランジスタTr、行列状の液晶画素LCからなるマトリクス回路5を有する。個々の液晶画素LCは薄膜トランジスタTrにより駆動される。薄膜トランジスタTrのソース電極は対応する信号線Yに接続され、ゲート電極は対応する信号線Xに接続され、ドレイン電極は対応する液晶画素LCの一方の端子に接続されている。液晶画素LCの他方の端子は対向電極線25に接続され、各対向電極線25には一行分の液晶画素LCが共通に接続されている。
【0014】
マトリクス回路5の左右には垂直走査回路(Vスキャナ)11、12が設けられており、Vスキャナ11、12は各ゲート線Xを順次走査し、1水平(1H)期間毎に1行分の液晶画素LCを選択する。垂直走査回路(Vスキャナ)11、12が左右に設けられたことにより、薄膜トランジスタTrのゲート線Xの端部は開放されず、そのインピーダンスを半分にすることができる。Vスキャナ11、12は垂直クロック信号VCKに同期した垂直スタート信号VSTにしたがって選択パルス¢V1,¢V2,¢V3,……,¢Vmを各ゲート線Xに出力する。これにより、対応するゲート線Xに接続された薄膜トランジスタTrが開閉される。
【0015】
また、マトリクス回路5の上部には水平走査回路(Hスキャナ)13が設けられている。各信号線Yの一端には水平スイッチング素子HSW1,HSW2,HSW3,……,HSWnが設けられており、各水平スイッチング素子HSW1,HSW2,HSW3,……,HSWnの一方の接点はビデオ線23に接続され、映像信号Videoの供給を受ける。また、Hスキャナ13は所定の水平クロック信号HCK1、HCK2に同期した水平スタート信号HSTにしたがってサンプリングパルス¢H1,¢H2,¢H3,……,¢Hnを出力する。サンプリングパルス¢H1,¢H2,¢H3,……,¢Hnにより水平スイッチング素子は開閉され、それぞれの信号線Yに映像信号Videoをサンプルホールドする。サンプルホールドされた映像信号VideoはVスキャナ11、12により選択されたゲート線Xに対応する液晶画素LCに書き込まれる。このように、Hスキャナ13は1H期間内で映像信号Videoを各信号線Yに順次サンプリングし、Vスキャナ11、12によって選択された1行分の液晶画素LCに点順次で映像信号Videoを書き込む。
【0016】
さらに、マトリクス回路5の下部にはプリチャージ回路(Pスキャナ)14が設けられている。Pスキャナ14は、各信号線Yの端部に接続されたプリチャージスイッチング素子PSW1,PSW2,PSW3,……,PSWnを同時に開閉するプリチャージパルスPCG,PCG’を出力し、HレベルのプリチャージパルスPCG,PCG’が出力されている間、各信号線Yにプリチャージ信号Psigを所定期間供給する。本実施形態では、プリチャージ信号Psigは映像信号Videoのセンタ電圧Vsigc±2〜3V、つまり灰レベルの一定電圧に設定されている。
【0017】
図2はプリチャージ回路14の構成を示す図である。プリチャージ回路14は、3つのインバータおよび1つのNAND回路からなり、アスペクト切替信号Aに応じて基本プリチャージパルスPCG.から2つのプリチャージパルスPCG、PCG’を生成する。例えば、いわゆるワイド画面表示の場合にアスペクト切替信号AをHレベルにすると、プリチャージパルスPCG、PCG’が共にプリチャージ回路14から出力され、全てのプリチャージスイッチング素子PSWがオンとなり信号線Yにプリチャージ信号Psigを所定期間供給する。一方、ワイド画面に通常の画面を映し出す場合、アスペクト切替信号をLレベルにすると、プリチャージパルスPCG’は生成されず、プリチャージパルスPCG’に対応する信号線Yにはプリチャージ信号Psigが供給されない。
【0018】
プリチャージパルスPCG、PCG’が共に出力され、全てのプリチャージスイッチング素子PSWがオンとなり各信号線Yにプリチャージ信号Psigの供給が開始されたとき、信号線Yおよびゲート線X間のクロス容量、あるいは信号線Yおよび対向電極線25間のクロス容量によりゲート線Xあるいは対向電極線25にもプリチャージ信号Psigの交流成分が供給されてしまい、ゲート線Xの電圧Gateおよび対向電極線25の電圧Csが一旦上昇しその後に徐々に減衰するいわゆる「ゆれ」現象が生ずる。この減衰時間は約2〜3μsecである。
【0019】
図3はアクティブマトリクス表示装置におけるプリチャージ信号、信号線の電圧波形を示すタイミングチャートである。本実施の形態では、プリチャージパルスPCG,PCG’のパルス幅は「ゆれ」現象の減衰時間より十分に長く設定されている。具体的には「ゆれ」の波形や画質を見てパルス幅が決定される。したがって、同図に示すようにプリチャージパルスPCG,PCG’に位相のずれが生じた場合でも、プリチャージパルスPCG,PCG’がHレベルからLレベルに下がるときにゲート線Xの電圧Gateおよび対向電極線25の電圧Csは十分に減衰しているので、プリチャージされる信号線Yの電圧Vsig,Vsig’はプリチャージ信号Psigの電圧と等しくなり、信号線Y間のプリチャージ電圧を均一にすることができる。
このように各信号線Yを灰レベルの電圧にプリチャージしておくことにより、映像信号Videoを信号線Yにサンプリングする時のビデオ線23の電位揺れは低減される。
【0020】
尚、上記実施の形態では、各プリチャージ信号の供給時間、つまりプリチャージパルスPCG,PCG’のパルス幅を同一に揃えた場合を示したが、異なるパルス幅にしてもよい。
また、Pスキャナ14をHスキャナ13と反対側の信号線Y端部に設けた場合を示したが、Hスキャナ13と同一側の信号線Y端部に設けてもよい。
さらに、プリチャージパルスPCG、PCG’が2つである場合を示したが、3つ以上であっても同様に適用でき、同一の効果を得ることができる。
【0021】
【発明の効果】
本発明の請求項1に記載のアクティブマトリクス表示装置によれば、前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、プリチャージ回路により該プリチャージ信号の供給時間を所定時間以上に設定するので、プリチャージ信号の位相がずれた場合でも各信号線に充放電されるプリチャージ信号の電圧を均一にすることができる。これにより、画質を向上できる。前記所定時間は前記信号線に供給されたプリチャージ信号に起因する前記対向電極線または前記ゲート線の電圧変動が減衰するまでに要する時間であるので、対向電極線または前記ゲート線の電圧が減衰するまでのいわゆる「ゆれ」が確実におさまった状態でプリチャージ信号の供給を解放することができる。
【0022】
請求項2に記載のアクティブマトリクス表示装置によれば、前記プリチャージ回路は、一部の前記信号線に対して前記プリチャージ信号の供給あるいは停止を切り替える切替回路を備えるので、ワイド画面に通常の画面を映し出す画面アスペクト機能などに適用できる。
【0024】
請求項3に記載のアクティブマトリクス表示装置によれば、前記プリチャージ回路は、前記各信号線の端部にスイッチング素子を設け、該スイッチング素子を開閉することにより前記信号線に前記プリチャージ信号を供給するので、NMOS,PMOS,CMOSによりスイッチング素子を容易に形成することができる。
【0025】
請求項4に記載のアクティブマトリクス表示装置の駆動方法によれば、前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定するので、プリチャージ信号の位相がずれた場合でも各信号線に充放電されるプリチャージ信号の電圧を均一にすることができる。
【図面の簡単な説明】
【図1】実施の形態におけるアクティブマトリクス表示装置の構成を示す回路図である。
【図2】プリチャージ回路14の構成を示す図である。
【図3】アクティブマトリクス表示装置におけるプリチャージ信号、信号線の電圧波形を示すタイミングチャートである。
【図4】従来のアクティブマトリクス表示装置におけるプリチャージ信号、信号線の電圧波形を示すタイミングチャートである。
【符号の説明】
1……アクティブマトリクス表示装置、14……プリチャージ回路、25……対向電極線、X……ゲート線、Y……信号線。
Claims (4)
- 像信号が入力されるビデオ線と、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部にそれぞれゲート電極およびソース電極が接続された画素トランジスタと、該画素トランジスタのドレイン電極に一方の端子が接続された画素と、該画素の他方の端子が一行分共通に接続された対向電極線と、各ゲート線を順次走査し、一水平期間毎に一行分の前記画素トランジスタを選択する垂直走査回路と、前記一水平期間内で前記信号線を順次選択し、該選択された信号線に前記映像信号を供給する水平走査回路とを備え、
前記選択された画素トランジスタにより駆動された画素に前記信号線に供給された映像信号を書き込むアクティブマトリクス表示装置において、
前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定するプリチャージ回路を備えており、
前記所定時間は前記信号線に供給されたプリチャージ信号に起因する前記対向電極線または前記ゲート線の電圧変動が減衰して確実におさまるまでに要する時間であることを特徴とするアクティブマトリクス表示装置。 - 前記プリチャージ回路は、一部の前記信号線に対して前記プリチャージ信号の供給あるいは停止を切り替える切替回路を備えたことを特徴とする請求項1記載のアクティブマトリクス表示装置。
- 前記プリチャージ回路は、前記各信号線の端部にスイッチング素子を設け、該スイッチング素子を開閉することにより前記信号線に前記プリチャージ信号を供給することを特徴とする請求項1記載のアクティブマトリクス表示装置。
- 映像信号が入力されるビデオ線と、行状のゲート線と、列状の信号線と、該ゲート線および該信号線の交差部にそれぞれゲート電極およびソース電極が接続された画素トランジスタと、該画素トランジスタのドレイン電極に一方の端子が接続された画素と、該画素の他方の端子が一行分共通に接続された対向電極線と、各ゲート線を順次走査し、一水平期間毎に一行分の前記画素トランジスタを選択する垂直走査回路と、前記一水平期間内で前記信号線を順次選択し、該選択された信号線に前記映像信号を供給する水平走査回路とを備え、
前記選択された画素トランジスタにより駆動された画素に前記信号線に供給された映像信号を書き込むアクティブマトリクス表示装置の駆動方法において、
前記映像信号の供給に先行してプリチャージ信号を前記信号線間で別々に供給する際、該プリチャージ信号の供給時間を所定時間以上に設定し、
前記所定時間を前記信号線に供給されたプリチャージ信号に起因する前記対向電極線または前記ゲート線の電圧変動が減衰して確実におさまるまでに要する時間とすることを特徴とするアクティブマトリクス表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324596A JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324596A JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10153984A JPH10153984A (ja) | 1998-06-09 |
JP3666148B2 true JP3666148B2 (ja) | 2005-06-29 |
Family
ID=18038874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31324596A Expired - Fee Related JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666148B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006506680A (ja) | 2002-11-15 | 2006-02-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 予備充電装置を備える表示装置 |
CN110767153B (zh) * | 2019-11-08 | 2020-11-27 | 四川遂宁市利普芯微电子有限公司 | 一种led显示屏的预充电方法 |
-
1996
- 1996-11-25 JP JP31324596A patent/JP3666148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10153984A (ja) | 1998-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
US6744417B2 (en) | Display device and method for driving the same | |
JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
JP2505864B2 (ja) | デイスプレ―のクロスト―ク減少方法と装置 | |
US7432905B2 (en) | Driver circuit for display device | |
EP0848368B1 (en) | Crosstalk reduction in active-matrix display | |
KR100289977B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
JP4271414B2 (ja) | 画像表示装置および表示駆動方法 | |
JP3870933B2 (ja) | 表示装置及びその駆動方法 | |
TWI278804B (en) | Image display device, image display panel, panel drive device, and image display panel drive method | |
JP3633151B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP3666147B2 (ja) | アクティブマトリクス表示装置 | |
KR100559224B1 (ko) | 액정 표시 장치의 비순차 스캐닝 구동 방법 | |
JP3666148B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
US6593905B1 (en) | Liquid crystal display panel and the control method thereof | |
JPH07199152A (ja) | 液晶表示装置 | |
JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
JPH0950263A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
JP2002132227A (ja) | 表示装置およびその駆動方法 | |
JPH1173171A (ja) | 液晶表示装置の駆動回路 | |
JPH10143112A (ja) | アクティブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |