JPH10143112A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置

Info

Publication number
JPH10143112A
JPH10143112A JP29604496A JP29604496A JPH10143112A JP H10143112 A JPH10143112 A JP H10143112A JP 29604496 A JP29604496 A JP 29604496A JP 29604496 A JP29604496 A JP 29604496A JP H10143112 A JPH10143112 A JP H10143112A
Authority
JP
Japan
Prior art keywords
sampling pulse
primary
potential
active matrix
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29604496A
Other languages
English (en)
Other versions
JP3329211B2 (ja
Inventor
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29604496A priority Critical patent/JP3329211B2/ja
Publication of JPH10143112A publication Critical patent/JPH10143112A/ja
Application granted granted Critical
Publication of JP3329211B2 publication Critical patent/JP3329211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 水平スイッチHSWをドライブするサンプリ
ングパルスの電位確定を行うアクティブマトリクス表示
装置を提供することを目的とする。 【解決手段】 シフトレジスタ2aは、外部から入力さ
れた一次クロック信号に応じて動作し、順次一次サンプ
リングパルスを出力する。一次スイッチ群3は、シフト
レジスタ2aの各出力段に接続され一次サンプリングパ
ルスに応じて開閉動作し、一次クロック信号または二次
クロック信号をサンプリングして順次二次サンプリング
パルスを生成する。電位確定部4は、一次スイッチ群3
がオフの場合に二次サンプリングパルスの電位を確定す
る。二次スイッチ群5は、信号線Sの一端に接続された
二次サンプリングパルスに応じて開閉動作をし、外部入
力された映像信号を信号線Sに供給する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置に関し、特に行状のゲート線と、列状の信号
線と、両者の各交差部に配された行列状の画素と、ゲー
ト線を線順次走査して一水平期間毎に一行分の画素を選
択する垂直走査回路と、一水平期間内で映像信号を信号
線に供給して選択された一行分の画素に点順次で映像信
号の書き込みを行う水平走査回路と、を備えたアクティ
ブマトリクス表示装置に関する。
【0002】
【従来の技術】液晶ディスプレイは、薄型化が容易で消
費電力が小さく、カラー化しやすいといった特徴を持
ち、OA機器等の表示画面に幅広く用いられている。ま
た、近年はアクティブマトリクス液晶ディスプレイ(A
M−LCD:Active Matrix-Liquid Crystal Display)
が主流になっている。これは表示のドット1つひとつに
トランジスタやダイオードなど、電圧を加えるためのス
イッチが配置してあるもので、コントラストや応答速
度、色純度などが優れている。
【0003】図6は、アクティブマトリクス液晶ディス
プレイの構成図である。アクティブマトリクス液晶ディ
スプレイは、行状のゲート線Gと、列状の信号線S1、
S2、S3、…と両者の各交差部に配された行列状の画
素PXLとを備えている。
【0004】個々の画素PXLは、薄膜トランジスタT
r等からなるスイッチング素子により駆動される。薄膜
トランジスタTrのゲート電極は対応するゲート線Gに
接続され、ソース電極は対応する信号線Sに接続され、
ドレイン電極は対応する画素PXLに接続されている。
【0005】アクティブマトリクス液晶ディスプレイ
は、画素PXL等に加え、垂直走査回路10及び水平走
査回路20を内蔵している。垂直走査回路10は各ゲー
ト線Gを線順次走査し、一水平期間毎に1行分の画素P
XLを選択する。すなわち垂直走査回路10は、一水平
期間毎に選択パルスを各ゲート線Gに出力し、同一ライ
ン上の薄膜トランジスタTrを導通状態にする。
【0006】また、水平走査回路20は一水平期間内で
ビデオラインから映像信号を各信号線S1、S2、S
3、…に順次サンプリングし、選択された一行分の画素
PXLに点順次で映像信号の書き込みを行う。この水平
走査回路20は、フリップフロップFFを多段接続した
シフトレジスタ20aを有している。
【0007】シフトレジスタ20aは外部から供給され
る一対の互いに逆相な水平クロックHCK、HCKXに
応じて動作し、同じく外部から供給される水平スタート
信号HSTを順次転送して、各段毎にサンプリングパル
スA1、A2、A3、…を出力する。サンプリングパル
スA1、A2、A3、…は、波形整形用の論路回路70
a、70b、70c、…を介して最終的なサンプリング
パルスB1、B2、B3…、が得られる。
【0008】各信号線S1、S2、S3、…には水平ス
イッチHSW1、HSW2、HSW3、…が各々接続さ
れており、共通のビデオラインを介して外部から映像信
号の供給を受ける。そして、各水平スイッチHSW1、
HSW2、HSW3、…は各々対応するサンプリングパ
ルスB1、B2、B3、…により順次開閉動作し、映像
信号を対応する信号線S1、S2、S3、…に順次サン
プリングする。
【0009】図7は、アクティブマトリクス液晶ディス
プレイの動作を説明するタイミングチャートである。水
平スタート信号HSTは単発のパルスである。これに対
し水平クロック信号HCK、HCKXは互いに逆相の矩
形波であり、シフトレジスタ20aはこれに応じて動作
し、HSTを順次転送してサンプリングパルスA1、A
2、A3、…を順次出力する。
【0010】これらのサンプリングパルスA1、A2、
A3、…は、シフトレジスタ20aの各段毎に設けた論
理回路70a、70b、70c、…により波形整形さ
れ、互いに時間的に分離した最終的なサンプリングパル
スB1、B2、B3、…が得られる。
【0011】そして、水平スイッチHSW1、HSW
2、HSW3、…は、サンプリングパルスB1、B2、
B3、…に応じて順次開閉し、映像信号を対応する信号
線にサンプリングする。
【0012】したがって、画素PXLに映像信号の電圧
レベルを設定するためには、サンプリングパルスB1、
B2、B3、…とビデオラインからの映像信号とのそれ
ぞれの位相が整合する必要がある。
【0013】ところが、アクティブマトリクス液晶ディ
スプレイには製造プロセス上で素子間にばらつきがあ
り、また、サンプリングパルスB1、B2、B3、…が
生成する過程では、HCKとHCKXの立ち上がり及び
立ち下がりのエッジからシフトレジスタ20aがサンプ
リングパルスA1、A2、A3、…を出力するまでの間
と、さらに論理回路70a、70b、70c、…を通過
するまでの間とに遅延が生じる。したがって、サンプリ
ングパルスB1、B2、B3…の位相がそれぞればらつ
いてしまう。
【0014】このためサンプリングしなければならない
本来の時間からずれた時間でサンプリングしてしまい、
解像度劣化やゴースト等を引き起こしてしまう。よっ
て、サンプリングパルスの位相ばらつきを抑制する必要
がある。
【0015】図8は、従来のサンプリングパルスの位相
ばらつきを除去するアクティブマトリクス液晶ディスプ
レイの簡略構成図である。基本的な構成は図6で説明し
たアクティブマトリクス液晶ディスプレイと同じであ
り、行状のゲート線Gと列状の信号線Sと、両者の各交
差部に配された行列状の画素PXLと、を備えている。
また、垂直走査回路10を内蔵しており、各ゲート線G
を線順次走査し、1水平期間毎に1行分の画素PXLを
選択する。さらに、水平走査回路20を内蔵しており1
水平期間内で映像信号を各信号線に供給し、選択された
1行分の画素PXLに点順次で映像信号の書き込みを行
う。
【0016】また、特徴的な構成としてシフトレジスタ
20aの出力にCKSWを設けている。CKSWは、シ
フトレジスタ20aに接続されサンプリングパルスAに
応じて開閉動作し、HCK、HCKXと同一または別の
クロックであるCK、CKXをサンプリングしてサンプ
リングパルスBを生成する。
【0017】水平スイッチHSWは信号線Sの一端に接
続され、サンプリングパルスBに応じて開閉動作し、外
部入力された映像信号を信号線に順次サンプリングす
る。図9は、サンプリングパルスの位相ばらつきを除去
するアクティブマトリクス液晶ディスプレイの動作を説
明するタイミングチャートである。水平スタート信号H
STは単発のパルスである。これに対し水平クロック信
号HCK、HCKXは互いに逆相の矩形波であり、シフ
トレジスタ20aはこれに応じて動作し、HSTを順次
転送してサンプリングパルスAを出力する。
【0018】CKとCKXは、互いに逆相の矩形波から
なる。なお、HCKとCK及びHCKXとCKXは、そ
れぞれ同一の波形を有しており共用してもよい。CKS
WはサンプリングパルスAに応じて開閉動作し、サンプ
リングパルスA内に含まれる1個または複数個のCKX
パルスまたはCKパルスを取り出す。図では、サンプリ
ングパルスA内に含まれる1個のCKXパルスを取り出
してサンプリングパルスBを生成している。
【0019】このようにHSWをドライブするためのサ
ンプリングパルスBは、もとのクロック信号CKまたは
CKXから取り出すため、サンプリングパルスAに比べ
てばらつきは少なくなる。
【0020】
【発明が解決しようとする課題】しかし、上記のような
従来技術では、CKSWがオフするとサンプリングパル
スBの電位が確定されず、画質品位を損なうことにな
る。
【0021】図10は、サンプリングパルスBの電位が
確定していない状態を説明するタイミングチャートであ
る。CKSWがオン(サンプリングパルスAがHの期
間)にCKから1クロック取り出すので、この期間では
サンプリングパルスBの電位は確定するが、CKSWが
オフ(サンプリングパルスAがLの期間)では電位が確
定しない。したがって、この電位が確定していない期間
にノイズ等が乗ると、本来オフしていなければならない
GNDレベル期間にオンしてしまう場合があり、画質品
位を損なう原因となる。
【0022】本発明はこのような点に鑑みてなされたも
のであり、水平スイッチをドライブするサンプリングパ
ルスの電位を確定するアクティブマトリクス表示装置を
提供することを目的とする。
【0023】
【課題を解決するための手段】本発明では上記課題を解
決するために、行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、前記水平
走査回路内部にあって、外部から入力された一次クロッ
ク信号に応じて動作し、順次一次サンプリングパルスを
出力するシフトレジスタと、前記シフトレジスタの各出
力段に接続され前記一次サンプリングパルスに応じて開
閉動作をし、前記一次クロック信号または別の二次クロ
ック信号をサンプリングして順次二次サンプリングパル
スを生成する一次スイッチ群と、前記一次スイッチ群が
オフの場合に前記二次サンプリングパルスの電位を確定
する電位確定部と、前記信号線の一端に接続された前記
二次サンプリングパルスに応じて開閉動作をし、外部入
力された前記映像信号を前記信号線に供給する二次スイ
ッチ群と、を有することを特徴とするアクティブマトリ
クス表示装置が提供される。
【0024】ここで、シフトレジスタは、外部から入力
された一次クロック信号に応じて動作し、順次一次サン
プリングパルスを出力する。一次スイッチ群は、シフト
レジスタの各出力段に接続され前記一次サンプリングパ
ルスに応じて開閉動作をし、前記一次クロック信号また
は別の二次クロック信号をサンプリングして順次二次サ
ンプリングパルスを生成する。電位確定部は、一次スイ
ッチ群がオフの場合に二次サンプリングパルスの電位を
確定する。二次スイッチ群は、信号線の一端に接続され
た二次サンプリングパルスに応じて開閉動作をし、外部
入力された映像信号を信号線に供給する。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明のアクティブマト
リクス表示装置の原理図である。アクティブマトリクス
表示装置は、行状のゲート線Gと、列状の信号線Sと、
両者の各交差部に配された行列状の画素6a、6b、…
と、を有している。また、垂直走査回路1は、ゲート線
Gを線順次走査して一水平期間毎に一行分の画素6a、
6b、…を選択する。水平走査回路2は、一水平期間内
で映像信号を信号線Sに供給し、選択された一行分の画
素6a、6b、…に点順次で映像信号の書き込みを行
う。
【0026】シフトレジスタ2aは、水平走査回路2内
部にあって、外部から入力された一次クロック信号に応
じて動作し、順次一次サンプリングパルスを出力する。
一次スイッチ群3は、シフトレジスタ2aの各出力段に
接続され、一次サンプリングパルスに応じて開閉動作を
し、一次クロック信号または二次クロック信号をサンプ
リングして順次二次サンプリングパルスを生成する。図
では二次クロック信号をサンプリングして二次サンプリ
ングパルスを生成している。
【0027】電位確定部4は、一次スイッチ群3がオフ
の場合に、二次サンプリングパルスの電位を確定する。
二次スイッチ群5は、信号線Sの一端に接続された二次
サンプリングパルスに応じて開閉動作をし、外部入力さ
れた映像信号を信号線Sに供給する。
【0028】次に、動作について説明する。図2は、ア
クティブマトリクス表示装置の動作手順を示すフローチ
ャートである。 〔S1〕シフトレジスタ2aは、外部から入力された一
次クロック信号に応じて動作し、一次サンプリングパル
スを順次出力する。 〔S2〕一次スイッチ群3は、シフトレジスタ2aの各
出力段に接続され、一次サンプリングパルスに応じて、
開閉動作し、一次クロック信号と同一または別の二次ク
ロック信号をサンプリングして順次二次サンプリングパ
ルスを生成する。 〔S3〕電位確定部4は、一次スイッチ群3がオフの場
合に、二次サンプリングパルスの電位を確定する。 〔S4〕二次スイッチ群5は、各信号線Sの一端に接続
され二次サンプリングパルスに応じて開閉動作し、外部
入力された映像信号を各信号線に順次サンプリングす
る。
【0029】次に、本発明のアクティブマトリクス表示
装置の詳細構成について説明する。図3は、アクティブ
マトリクス表示装置の構成図である。アクティブマトリ
クス表示装置は、行状のゲート線Gと、列状の信号線S
1、S2、S3…、と両者の各交差部に配された行列状
の画素PXL6a、6b、6c、…とを備えている。ま
た、各交差部にはスイッチング素子として薄膜トランジ
スタTr1、Tr2、Tr3、…が形成されている。
【0030】各薄膜トランジスタTr1、Tr2、Tr
3、…のゲート電極は対応するゲート線Gに接続され、
ソース電極は対応する信号線S1、S2、S3…に接続
され、ドレイン電極は対応する画素PXL6a、6b、
6c、…に接続されている。また、画素PXL6a、6
b、6c、…は微細な液晶セルからなり、この液晶セル
は画素電極と対向電極と両電極の間に保持された液晶と
からなる。
【0031】さらに、アクティブマトリクス表示装置
は、垂直走査回路1及び水平走査回路2を含んでいる。
垂直走査回路1は各ゲート線Gを線順次走査し、一水平
期間毎に一行分の画素PXL6a、6b、6c、…を選
択する。具体的には垂直走査回路1は外部から入力され
る互いに逆相の垂直クロック信号VCK、VCKXに応
じて動作し、同じく外部から供給される垂直スタート信
号VSTを順次転送して、一水平期間毎に選択パルスを
各ゲート線Gに出力し、同一ライン上の薄膜トランジス
タTr1、Tr2、Tr3、…を導通状態にする。
【0032】水平走査回路2は、一水平期間内でビデオ
ラインからの映像信号を各信号線S1、S2、S3、…
に順次サンプリングし、選択された一行分の画素PXL
に点順次で映像信号の書き込みを行う。この水平走査回
路2はフリップフロップFFを多段接続したシフトレジ
スタ2aを有している。
【0033】シフトレジスタ2aは、外部から供給され
る一対の互いに逆相な水平クロックHCK、HCKX
(一次クロック信号)に応じて動作し、同じく外部から
供給される水平スタート信号HSTを順次転送して、各
段毎に一次サンプリングパルスA1、A2、A3、…を
順次出力する。
【0034】複数のクロックスイッチCKSW3a、3
b、3c、…(一次スイッチ群)は、シフトレジスタ2
aの各出力段に接続され、一次サンプリングパルスA
1、A2、A3、…に応じて開閉動作し、HCK、HC
KXと同一または別のCK、CKXをサンプリングし
て、順次二次サンプリングパルスB1、B2、B3、…
を生成する。電位確定部4a、4b、4c、…は、一次
スイッチ群3がオフの場合に、二次サンプリングパルス
の電位を確定する。
【0035】複数の水平スイッチHSW5a、5b、5
c、…(二次スイッチ群)は、各信号線S1、S2、S
3、…の一端に接続され、二次サンプリングパルスB
1、B2、B3、…に応じて開閉動作し、外部入力され
た映像信号を各信号線に順次サンプリングする。
【0036】次に、電位確定部4について詳しく説明す
る。図4は、電位確定部4の内部構成図である。電位確
定部4は、インバータIC41と、SW42と、から構
成される。
【0037】インバータIC41の入力端子はシフトレ
ジスタ2aの出力と接続する。インバータIC41の出
力端子はSW42の一方のスイッチ接点aに接続し、S
W42の他方のスイッチ接点bは、HSW5に接続す
る。SW42のスイッチはGNDと接続する。
【0038】次に、動作について説明する。図5は、電
位確定部4の動作を説明するタイミングチャートであ
る。CKに対してサンプリングパルスAが図のような位
相であるとする。サンプリングパルスAがLの場合は、
IC41の出力はHとなる。したがって、SW42のス
イッチは接点bに接する(オフ)のでサンプリングパル
スBはLとなり、電位が確定する。
【0039】サンプリングパルスAの立ち上がりから立
ち下がりまでは、IC41の出力はLとなる。したがっ
て、SW42のスイッチは接点aに接する(オン)ので
サンプリングパルスBとしてこの期間でCKの1クロッ
クが取り出される。
【0040】サンプリングパルスAの立ち下がり以降
は、IC41の出力はHとなる。したがって、SW42
のスイッチは接点bに接する(オフ)のでサンプリング
パルスBはLとなり、電位が確定する。
【0041】以上説明したように、本発明のアクティブ
マトリクス表示装置は、一次スイッチ群3に電位確定を
行う電位確定部4を設けて、二次サンプリングパルスを
生成する構成とした。これにより、一次スイッチ群3が
オフの場合でも二次サンプリングパルスの電位を確定で
き、ノイズ等によって二次スイッチ群5がオンすること
がなくなるので高品位な画質が可能になる。
【0042】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス表示装置は、一次スイッチ群に電位確定を
行う電位確定部を設けて、二次サンプリングパルスを生
成する構成とした。これにより、一次スイッチ群がオフ
の場合でも二次サンプリングパルスの電位を確定できる
ので高品位な画質の表示が可能になる。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス表示装置の原理
図である。
【図2】アクティブマトリクス表示装置の動作手順を示
すフローチャートである。
【図3】アクティブマトリクス表示装置の構成図であ
る。
【図4】電位確定部の内部構成図である。
【図5】電位確定部の動作を説明するタイミングチャー
トである。
【図6】アクティブマトリクス液晶ディスプレイの構成
図である。
【図7】アクティブマトリクス液晶ディスプレイの動作
を説明するタイミングチャートである。
【図8】従来のサンプリングパルスの位相ばらつきを除
去するアクティブマトリクス液晶ディスプレイの簡略構
成図である。
【図9】サンプリングパルスの位相ばらつきを除去する
アクティブマトリクス液晶ディスプレイの動作を説明す
るタイミングチャートである。
【図10】サンプリングパルスBの電位が確定していな
い状態を説明するタイミングチャートである。
【符号の説明】
1……垂直走査回路、2……水平走査回路、2a……シ
フトレジスタ、3……一次スイッチ群、4……電位確定
部、5……二次スイッチ群、6a、6b……画素。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 行状のゲート線と、列状の信号線と、両
    者の各交差部に配された行列状の画素と、前記ゲート線
    を線順次走査して一水平期間毎に一行分の前記画素を選
    択する垂直走査回路と、一水平期間内で映像信号を前記
    信号線に供給し、選択された一行分の前記画素に点順次
    で前記映像信号の書き込みを行う水平走査回路と、を備
    えたアクティブマトリクス表示装置において、 前記水平走査回路内部にあって、外部から入力された一
    次クロック信号に応じて動作し、順次一次サンプリング
    パルスを出力するシフトレジスタと、 前記シフトレジスタの各出力段に接続され前記一次サン
    プリングパルスに応じて開閉動作をし、前記一次クロッ
    ク信号または別の二次クロック信号をサンプリングして
    順次二次サンプリングパルスを生成する一次スイッチ群
    と、 前記一次スイッチ群がオフの場合に前記二次サンプリン
    グパルスの電位を確定する電位確定部と、 前記信号線の一端に接続された前記二次サンプリングパ
    ルスに応じて開閉動作をし、外部入力された前記映像信
    号を前記信号線に供給する二次スイッチ群と、 を有することを特徴とするアクティブマトリクス表示装
    置。
JP29604496A 1996-11-08 1996-11-08 アクティブマトリクス表示装置 Expired - Fee Related JP3329211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29604496A JP3329211B2 (ja) 1996-11-08 1996-11-08 アクティブマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29604496A JP3329211B2 (ja) 1996-11-08 1996-11-08 アクティブマトリクス表示装置

Publications (2)

Publication Number Publication Date
JPH10143112A true JPH10143112A (ja) 1998-05-29
JP3329211B2 JP3329211B2 (ja) 2002-09-30

Family

ID=17828383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29604496A Expired - Fee Related JP3329211B2 (ja) 1996-11-08 1996-11-08 アクティブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JP3329211B2 (ja)

Also Published As

Publication number Publication date
JP3329211B2 (ja) 2002-09-30

Similar Documents

Publication Publication Date Title
JP3451717B2 (ja) アクティブマトリクス表示装置及びその駆動方法
JP3482683B2 (ja) アクティブマトリクス表示装置及びその駆動方法
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
US20070132698A1 (en) Display apparatus
JP4271414B2 (ja) 画像表示装置および表示駆動方法
JPH08101669A (ja) 表示装置駆動回路
US20020044127A1 (en) Display apparatus and driving method therefor
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
JP2005017528A (ja) 表示装置及びその駆動方法
KR100509986B1 (ko) 화상표시장치 및 표시구동방법
US5654733A (en) Liquid crystal electrooptical device
TW495628B (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
JP3329212B2 (ja) アクティブマトリクス表示装置
JP3055620B2 (ja) 液晶表示装置およびその駆動方法
JP2002202759A (ja) 液晶表示装置
JPH10143113A (ja) アクティブマトリクス表示装置およびその駆動方法
JPH10326090A (ja) アクティブマトリクス表示装置
JP3329211B2 (ja) アクティブマトリクス表示装置
JP3329136B2 (ja) アクティブマトリクス表示装置
KR100271093B1 (ko) 박막 트랜지스터 액정 표시 장치의 구동회로
JP2835254B2 (ja) 表示装置の駆動回路
JP2924842B2 (ja) 液晶表示装置
JP2001343921A (ja) 表示装置
JPH0830242A (ja) 液晶駆動装置
JPH07191637A (ja) 画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees