JP3451717B2 - アクティブマトリクス表示装置及びその駆動方法 - Google Patents
アクティブマトリクス表示装置及びその駆動方法Info
- Publication number
- JP3451717B2 JP3451717B2 JP10759994A JP10759994A JP3451717B2 JP 3451717 B2 JP3451717 B2 JP 3451717B2 JP 10759994 A JP10759994 A JP 10759994A JP 10759994 A JP10759994 A JP 10759994A JP 3451717 B2 JP3451717 B2 JP 3451717B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- precharge
- video
- display device
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス表
示装置及びその駆動方法に関する。より詳しくは、信号
ラインの高速走査に伴なうビデオラインの電位揺れ抑制
技術に関する。
示装置及びその駆動方法に関する。より詳しくは、信号
ラインの高速走査に伴なうビデオラインの電位揺れ抑制
技術に関する。
【０００２】
【従来の技術】図７を参照して従来のアクティブマトリ
クス表示装置の構成を簡潔に説明する。図示する様に、
アクティブマトリクス表示装置は行状のゲート線Ｘと列
状の信号線Ｙとを備えている。両者の交差部には行列状
の画素が配置している。個々の画素は、例えば液晶セル
ＬＣとこれを駆動する薄膜トランジスタＴｒからなる。
又、Ｖドライバ（垂直走査回路）１０１を有しており、
各ゲート線Ｘを順次走査して、一水平期間毎に一行分の
画素を選択する。又、水平走査回路を備えており、各信
号線Ｙに対して映像信号ＶＳＩＧをサンプリングし、一
水平期間毎に選択された一行分の画素に映像信号ＶＳＩ
Ｇを書き込む。この水平走査回路は個々の信号線Ｙの端
部に設けられた水平スイッチＨＳＷと、これらを順次開
閉制御するＨドライバ１０２とからなる。各信号線Ｙは
上述した水平スイッチＨＳＷを介してビデオラインに接
続されている。このビデオラインにはシグナルドライバ
１０３から上述した映像信号ＶＳＩＧが供給される。Ｈ
ドライバ１０２は各水平スイッチＨＳＷを順次開閉制御
する為、サンプリングパルスφH1，φH2，φH3，…，φ
HNを出力する。
クス表示装置の構成を簡潔に説明する。図示する様に、
アクティブマトリクス表示装置は行状のゲート線Ｘと列
状の信号線Ｙとを備えている。両者の交差部には行列状
の画素が配置している。個々の画素は、例えば液晶セル
ＬＣとこれを駆動する薄膜トランジスタＴｒからなる。
又、Ｖドライバ（垂直走査回路）１０１を有しており、
各ゲート線Ｘを順次走査して、一水平期間毎に一行分の
画素を選択する。又、水平走査回路を備えており、各信
号線Ｙに対して映像信号ＶＳＩＧをサンプリングし、一
水平期間毎に選択された一行分の画素に映像信号ＶＳＩ
Ｇを書き込む。この水平走査回路は個々の信号線Ｙの端
部に設けられた水平スイッチＨＳＷと、これらを順次開
閉制御するＨドライバ１０２とからなる。各信号線Ｙは
上述した水平スイッチＨＳＷを介してビデオラインに接
続されている。このビデオラインにはシグナルドライバ
１０３から上述した映像信号ＶＳＩＧが供給される。Ｈ
ドライバ１０２は各水平スイッチＨＳＷを順次開閉制御
する為、サンプリングパルスφH1，φH2，φH3，…，φ
HNを出力する。
【０００３】
【発明が解決しようとする課題】図８は、図７に示した
Ｈドライバ１０２から順次出力されるサンプリングパル
スφH1，φH2，φH3を示す波形図である。アクティブマ
トリクス表示装置の高精細化が進み画素数が顕著に増大
すると、これに応じて映像信号のサンプリングレートが
高速化される。この結果、各サンプリングパルスの幅τ
H にばらつきが発生する様になる。サンプリングパルス
が対応する水平スイッチＨＳＷに印加されると、ビデオ
ラインから供給された映像信号ＶＳＩＧが導通したＨＳ
Ｗを介して各信号線Ｙにサンプリングされる。個々の信
号線Ｙには所定の容量成分がある為サンプリングパルス
に応じて信号線Ｙの充放電が生じ、これによりビデオラ
インの電位が揺らぐ。前述した様に、サンプリングレー
トが高速化された場合各サンプリングパルスのパルス幅
がばらつく為、充放電量が一定せず、ビデオラインの電
位が変動する。この電位変動が映像信号ＶＳＩＧに重畳
され、表示された画像に縦筋が発生し画像品位を著しく
損なうという課題がある。
Ｈドライバ１０２から順次出力されるサンプリングパル
スφH1，φH2，φH3を示す波形図である。アクティブマ
トリクス表示装置の高精細化が進み画素数が顕著に増大
すると、これに応じて映像信号のサンプリングレートが
高速化される。この結果、各サンプリングパルスの幅τ
H にばらつきが発生する様になる。サンプリングパルス
が対応する水平スイッチＨＳＷに印加されると、ビデオ
ラインから供給された映像信号ＶＳＩＧが導通したＨＳ
Ｗを介して各信号線Ｙにサンプリングされる。個々の信
号線Ｙには所定の容量成分がある為サンプリングパルス
に応じて信号線Ｙの充放電が生じ、これによりビデオラ
インの電位が揺らぐ。前述した様に、サンプリングレー
トが高速化された場合各サンプリングパルスのパルス幅
がばらつく為、充放電量が一定せず、ビデオラインの電
位が変動する。この電位変動が映像信号ＶＳＩＧに重畳
され、表示された画像に縦筋が発生し画像品位を著しく
損なうという課題がある。
【０００４】通常のＮＴＳＣ規格に従った映像信号の場
合、サンプリングレートは比較的低くビデオラインの電
位揺れが治まってから次のサンプリングパルスが立ち下
がるタイミングとなる為電位揺れの影響は少ない。しか
しながら、ＨＤＴＶ駆動や倍速ＮＴＳＣ駆動になるとサ
ンプリングレートは極端に上昇し、ビデオラインの電位
揺れを有効に抑制するのは困難な状況にある。一般に、
ＨＳＷに供給されるサンプリングパルスは、薄膜トラン
ジスタ（ＴＦＴ）で構成されたシフトレジスタからなる
Ｈドライバで作成される。ＴＦＴは単結晶シリコンで作
成した通常のトランジスタに比べ、モビリティが低く又
各物理定数のばらつきも大きい為、この回路で作成され
るサンプリングパルスを精密に制御する事は困難であ
る。又、サンプリングパルス幅のばらつきに加えて、Ｈ
ＳＷのオン抵抗にもある程度のばらつきがある為、信号
線の充放電特性に変動を与える。この為、ビデオライン
の電位に揺れが生じ、これが実映像信号に重畳され縦筋
状に見える為表示画像の品位を著しく損なう。
合、サンプリングレートは比較的低くビデオラインの電
位揺れが治まってから次のサンプリングパルスが立ち下
がるタイミングとなる為電位揺れの影響は少ない。しか
しながら、ＨＤＴＶ駆動や倍速ＮＴＳＣ駆動になるとサ
ンプリングレートは極端に上昇し、ビデオラインの電位
揺れを有効に抑制するのは困難な状況にある。一般に、
ＨＳＷに供給されるサンプリングパルスは、薄膜トラン
ジスタ（ＴＦＴ）で構成されたシフトレジスタからなる
Ｈドライバで作成される。ＴＦＴは単結晶シリコンで作
成した通常のトランジスタに比べ、モビリティが低く又
各物理定数のばらつきも大きい為、この回路で作成され
るサンプリングパルスを精密に制御する事は困難であ
る。又、サンプリングパルス幅のばらつきに加えて、Ｈ
ＳＷのオン抵抗にもある程度のばらつきがある為、信号
線の充放電特性に変動を与える。この為、ビデオライン
の電位に揺れが生じ、これが実映像信号に重畳され縦筋
状に見える為表示画像の品位を著しく損なう。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は映像信号のサンプリングレートの高
速化に伴なうビデオラインの電位揺れを抑制する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明にかかるアクティブマトリクス表示装
置は基本的な構成として、行状のゲート線と、列状の信
号線と、両者の交差部に配された行列状の画素とを備え
ている。又、各ゲート線を順次走査し一水平期間毎に一
行分の画素を選択する垂直走査回路と、各信号線に対し
て映像信号を順次サンプリングし、一水平期間内に選択
された一行分の画素に順次映像信号を書き込む水平走査
回路とを有する。本発明の特徴事項として、プリチャー
ジ手段を備えており一行分の画素に対して映像信号を書
き込む直前に各信号線に所定のプリチャージ信号を供給
すると共に、一水平期間毎に実映像期間とブランキング
期間に分かれている該映像信号の前処理を行なう前処理
回路を備えており、該映像信号をブランキング信号に同
期して処理し、ブランキング期間内に所定の電位レベル
を有するプリチャージ信号を挿入して、該プリチャージ
手段に出力する。
題に鑑み、本発明は映像信号のサンプリングレートの高
速化に伴なうビデオラインの電位揺れを抑制する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明にかかるアクティブマトリクス表示装
置は基本的な構成として、行状のゲート線と、列状の信
号線と、両者の交差部に配された行列状の画素とを備え
ている。又、各ゲート線を順次走査し一水平期間毎に一
行分の画素を選択する垂直走査回路と、各信号線に対し
て映像信号を順次サンプリングし、一水平期間内に選択
された一行分の画素に順次映像信号を書き込む水平走査
回路とを有する。本発明の特徴事項として、プリチャー
ジ手段を備えており一行分の画素に対して映像信号を書
き込む直前に各信号線に所定のプリチャージ信号を供給
すると共に、一水平期間毎に実映像期間とブランキング
期間に分かれている該映像信号の前処理を行なう前処理
回路を備えており、該映像信号をブランキング信号に同
期して処理し、ブランキング期間内に所定の電位レベル
を有するプリチャージ信号を挿入して、該プリチャージ
手段に出力する。
【０００６】前記前処理回路は、白レベルと黒レベルの
間で変化する映像信号に対して灰レベルを有するプリチ
ャージ信号を挿入する。交流反転駆動を行なう場合に
は、前記前処理回路は一水平期間毎に反転する映像信号
に対して極性を一致させる為、同じく一水平期間毎に反
転するプリチャージ信号を挿入する。
間で変化する映像信号に対して灰レベルを有するプリチ
ャージ信号を挿入する。交流反転駆動を行なう場合に
は、前記前処理回路は一水平期間毎に反転する映像信号
に対して極性を一致させる為、同じく一水平期間毎に反
転するプリチャージ信号を挿入する。
【０００７】本発明の一態様によれば、前記プリチャー
ジ手段は水平走査回路と別体に設けてあり、各信号線の
端部に接続した複数のスイッチング素子と、各スイッチ
ング素子を一斉に開閉してプリチャージ信号を各信号線
に印加する制御手段とからなる。本発明の他の態様によ
れば、前記プリチャージ手段は水平走査回路と一体に設
けてあり、各信号線の端部に接続した複数のスイッチン
グ素子と、書き込み時各スイッチング素子を順次開閉し
て対応する信号線に映像信号をサンプリングする一方、
書き込み直前各スイッチング素子を一斉に開閉して映像
信号に挿入されたプリチャージ信号を各信号線に印加す
る制御手段とからなる。
ジ手段は水平走査回路と別体に設けてあり、各信号線の
端部に接続した複数のスイッチング素子と、各スイッチ
ング素子を一斉に開閉してプリチャージ信号を各信号線
に印加する制御手段とからなる。本発明の他の態様によ
れば、前記プリチャージ手段は水平走査回路と一体に設
けてあり、各信号線の端部に接続した複数のスイッチン
グ素子と、書き込み時各スイッチング素子を順次開閉し
て対応する信号線に映像信号をサンプリングする一方、
書き込み直前各スイッチング素子を一斉に開閉して映像
信号に挿入されたプリチャージ信号を各信号線に印加す
る制御手段とからなる。
【０００８】本発明はアクティブマトリクス表示装置の
駆動方法を包含している。本駆動方法では、各ゲート線
を順次走査して一水平期間毎に一行分の画素を選択する
垂直走査と、各信号線に対して映像信号を順次サンプリ
ングし一水平期間内に選択された一行分の画素に順次映
像信号を書き込む水平走査と、一行分の画素に対して映
像信号を書き込む直前各信号線に所定のプリチャージ信
号を一斉に供給するプリチャージとを行なう。その際、
一水平期間毎に実映像期間とブランキング期間に分かれ
ている該映像信号をブランキング信号に同期して前処理
し、あらかじめブランキング期間内に所定の電位レベル
を有するプリチャージ信号を挿入しておく。
駆動方法を包含している。本駆動方法では、各ゲート線
を順次走査して一水平期間毎に一行分の画素を選択する
垂直走査と、各信号線に対して映像信号を順次サンプリ
ングし一水平期間内に選択された一行分の画素に順次映
像信号を書き込む水平走査と、一行分の画素に対して映
像信号を書き込む直前各信号線に所定のプリチャージ信
号を一斉に供給するプリチャージとを行なう。その際、
一水平期間毎に実映像期間とブランキング期間に分かれ
ている該映像信号をブランキング信号に同期して前処理
し、あらかじめブランキング期間内に所定の電位レベル
を有するプリチャージ信号を挿入しておく。
【０００９】
【作用】本発明によれば、表示動作に影響を与えないタ
イミングで、全信号線を映像信号に近い電位まで予めプ
リチャージしておく。これにより、実映像信号が各信号
線にサンプリングされた時の充放電量を低減化し、ビデ
オラインの電位揺れを抑制する。
イミングで、全信号線を映像信号に近い電位まで予めプ
リチャージしておく。これにより、実映像信号が各信号
線にサンプリングされた時の充放電量を低減化し、ビデ
オラインの電位揺れを抑制する。
【００１０】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス表示装置の第１実施例を示す模式的な回路図であ
る。図示する様に、本アクティブマトリクス表示装置は
行状に配列したゲート線Ｘと列状に配列した信号線Ｙと
を備えている。又、ゲート線Ｘと信号線Ｙの交差部には
液晶画素ＬＣが行列状に配されている。本実施例のアク
ティブマトリクス表示装置は液晶画素を備えているが、
他の電気光学物質からなる画素であっても良い事は勿論
である。液晶画素ＬＣは薄膜トランジスタＴｒにより駆
動される。薄膜トランジスタＴｒのソース電極は対応す
る信号線Ｙに接続され、ゲート電極は対応するゲート線
Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣに
接続されている。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス表示装置の第１実施例を示す模式的な回路図であ
る。図示する様に、本アクティブマトリクス表示装置は
行状に配列したゲート線Ｘと列状に配列した信号線Ｙと
を備えている。又、ゲート線Ｘと信号線Ｙの交差部には
液晶画素ＬＣが行列状に配されている。本実施例のアク
ティブマトリクス表示装置は液晶画素を備えているが、
他の電気光学物質からなる画素であっても良い事は勿論
である。液晶画素ＬＣは薄膜トランジスタＴｒにより駆
動される。薄膜トランジスタＴｒのソース電極は対応す
る信号線Ｙに接続され、ゲート電極は対応するゲート線
Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣに
接続されている。
【００１１】各ゲート線ＸにはＶドライバ１が接続され
ており垂直走査回路を構成する。このＶドライバ１は所
定のクロック信号ＶＣＫに応じて垂直スタートパルスＶ
ＳＴを順次転送し、各ゲート線Ｘに対して選択パルスφ
V1，…，φVMを供給する。これにより、各ゲート線Ｘを
順次走査し、一水平期間毎に一行分の液晶画素ＬＣを選
択する。
ており垂直走査回路を構成する。このＶドライバ１は所
定のクロック信号ＶＣＫに応じて垂直スタートパルスＶ
ＳＴを順次転送し、各ゲート線Ｘに対して選択パルスφ
V1，…，φVMを供給する。これにより、各ゲート線Ｘを
順次走査し、一水平期間毎に一行分の液晶画素ＬＣを選
択する。
【００１２】一方、個々の信号線Ｙは対応する水平スイ
ッチング素子ＨＳＷを介してビデオライン２に接続され
ている。このビデオライン２にはシグナルドライバ３か
ら映像信号ＶＳＩＧが供給される。又、Ｈドライバ４を
備えており、各水平スイッチング素子ＨＳＷの開閉制御
を行なう。即ち、Ｈドライバ４は所定のクロック信号Ｈ
ＣＫに同期して水平スタートパルスＨＳＴを順次転送
し、サンプリングパルスφH1，φH2，φH3，…，φHNを
出力して水平スイッチング素子ＨＳＷを開閉する。この
Ｈドライバ４と水平スイッチング素子ＨＳＷとにより水
平走査回路が構成され、各信号線Ｙに対して映像信号Ｖ
ＳＩＧをサンプリングし、一水平期間内に選択された一
行分の画素ＬＣに対して導通状態にある薄膜トランジス
タＴｒを介し映像信号ＶＳＩＧを書き込む。
ッチング素子ＨＳＷを介してビデオライン２に接続され
ている。このビデオライン２にはシグナルドライバ３か
ら映像信号ＶＳＩＧが供給される。又、Ｈドライバ４を
備えており、各水平スイッチング素子ＨＳＷの開閉制御
を行なう。即ち、Ｈドライバ４は所定のクロック信号Ｈ
ＣＫに同期して水平スタートパルスＨＳＴを順次転送
し、サンプリングパルスφH1，φH2，φH3，…，φHNを
出力して水平スイッチング素子ＨＳＷを開閉する。この
Ｈドライバ４と水平スイッチング素子ＨＳＷとにより水
平走査回路が構成され、各信号線Ｙに対して映像信号Ｖ
ＳＩＧをサンプリングし、一水平期間内に選択された一
行分の画素ＬＣに対して導通状態にある薄膜トランジス
タＴｒを介し映像信号ＶＳＩＧを書き込む。
【００１３】本発明の特徴事項として、プリチャージ手
段５を備えており、一行分の液晶画素ＬＣに映像信号Ｖ
ＳＩＧを書き込む直前各信号線Ｙに所定のプリチャージ
信号ＶＰＳを供給し、映像信号ＶＳＩＧをサンプリング
する際生じる各信号線Ｙの充放電量を低減化する。本実
施例では、このプリチャージ手段５は上述した水平走査
回路と別体に設けてあり、各信号線Ｙの端部に接続した
複数のスイッチング素子ＰＳＷと、各スイッチング素子
ＰＳＷを一斉に開閉してプリチャージ信号ＶＰＳを各信
号線Ｙに印加する制御手段６とから構成されている。本
実施例ではこの制御手段６は制御パルスＰＣＧを出力す
る。なお、プリチャージ信号ＶＰＳはシグナルドライバ
３とは別に設けられた信号源７から供給される。このプ
リチャージ信号ＶＰＳは白ベルと黒レベルの間で変化す
る映像信号ＶＳＩＧに対して灰レベルを有している。本
実施例では水平スイッチング素子ＨＳＷと追加のスイッ
チング素子ＰＳＷは信号線Ｙの両端に設けられている
が、本発明はこれに限られるものではなくＨＳＷと同じ
側にＰＳＷを設けても良い。
段５を備えており、一行分の液晶画素ＬＣに映像信号Ｖ
ＳＩＧを書き込む直前各信号線Ｙに所定のプリチャージ
信号ＶＰＳを供給し、映像信号ＶＳＩＧをサンプリング
する際生じる各信号線Ｙの充放電量を低減化する。本実
施例では、このプリチャージ手段５は上述した水平走査
回路と別体に設けてあり、各信号線Ｙの端部に接続した
複数のスイッチング素子ＰＳＷと、各スイッチング素子
ＰＳＷを一斉に開閉してプリチャージ信号ＶＰＳを各信
号線Ｙに印加する制御手段６とから構成されている。本
実施例ではこの制御手段６は制御パルスＰＣＧを出力す
る。なお、プリチャージ信号ＶＰＳはシグナルドライバ
３とは別に設けられた信号源７から供給される。このプ
リチャージ信号ＶＰＳは白ベルと黒レベルの間で変化す
る映像信号ＶＳＩＧに対して灰レベルを有している。本
実施例では水平スイッチング素子ＨＳＷと追加のスイッ
チング素子ＰＳＷは信号線Ｙの両端に設けられている
が、本発明はこれに限られるものではなくＨＳＷと同じ
側にＰＳＷを設けても良い。
【００１４】次に図２のタイミングチャートを参照し
て、図１に示したアクティブマトリクス表示装置の動作
を詳細に説明する。Ｖドライバ１に入力される垂直クロ
ック信号ＶＣＫは一水平期間（１Ｈ）に相当するパルス
幅を有する。又、制御手段６から出力される制御パルス
ＰＣＧは例えば水平ブランキング期間等の水平非有効期
間内に出力される。この制御パルスＰＣＧが水平有効期
間内にまでかかると、液晶画素にプリチャージ信号ＶＰ
Ｓが書き込まれる惧れがある。又、図１に示したＶドラ
イバ１から順次出力される選択パルスφV がオーバラッ
プし、且つその期間に制御パルスＰＣＧが出力される
と、同様にプリチャージ信号ＶＰＳが液晶画素に書き込
まれる惧れがある為これを防ぐ必要がある。次にＨドラ
イバ４に供給される水平スタートパルスＨＳＴは一水平
期間毎選択パルスＰＣＧの直後に出力され、映像信号Ｖ
ＳＩＧのサンプリングを開始する。このサンプリングは
Ｈドライバ４に供給される水平クロック信号ＨＣＫに同
期して順次行なわれる。
て、図１に示したアクティブマトリクス表示装置の動作
を詳細に説明する。Ｖドライバ１に入力される垂直クロ
ック信号ＶＣＫは一水平期間（１Ｈ）に相当するパルス
幅を有する。又、制御手段６から出力される制御パルス
ＰＣＧは例えば水平ブランキング期間等の水平非有効期
間内に出力される。この制御パルスＰＣＧが水平有効期
間内にまでかかると、液晶画素にプリチャージ信号ＶＰ
Ｓが書き込まれる惧れがある。又、図１に示したＶドラ
イバ１から順次出力される選択パルスφV がオーバラッ
プし、且つその期間に制御パルスＰＣＧが出力される
と、同様にプリチャージ信号ＶＰＳが液晶画素に書き込
まれる惧れがある為これを防ぐ必要がある。次にＨドラ
イバ４に供給される水平スタートパルスＨＳＴは一水平
期間毎選択パルスＰＣＧの直後に出力され、映像信号Ｖ
ＳＩＧのサンプリングを開始する。このサンプリングは
Ｈドライバ４に供給される水平クロック信号ＨＣＫに同
期して順次行なわれる。
【００１５】一方、シグナルドライバ３からビデオライ
ン２を介して供給される映像信号ＶＳＩＧは一水平期間
毎に極性が反転しており、交流駆動が行なわれる。これ
に応じて、信号源７から供給されるプリチャージ信号Ｖ
ＰＳも一水平期間毎に反転し、映像信号ＶＳＩＧに対し
て極性を一致させている。このプリチャージ信号ＶＰＳ
は映像信号ＶＳＩＧの中心電位に対してＶp の電位レベ
ルを有し、丁度白レベルと黒レベルの中間に位置する灰
レベルを表わしている。この様に、本実施例ではプリチ
ャージ信号ＶＰＳの電位レベルは基本的に視角特性上最
もユニフォーミティの判別されやすい灰レベルに設定さ
れている。図２のタイミングチャートの最後の波形は、
個々の信号線Ｙに印加される電位ＶＹの変化を表わして
いる。一水平期間の最初に制御信号ＰＣＧが出力され追
加のスイッチング素子ＰＳＷが導通すると、全信号線Ｙ
にプリチャージ信号ＶＰＳが印加され、容量成分に対し
て充放電が行なわれる。このプリチャージ信号ＶＰＳの
印加により、各信号線Ｙの電位ＶＹはＶp のレベルにな
る。この後、各信号線Ｙに対して実際の映像信号ＶＳＩ
Ｇがサンプリングされ、その電位ＶＹはＶＳＩＧに応じ
て変化し書き込みが実行される。書き込みに伴なう電位
変化ΔＶはＶＳＩＧ−Ｖp に低減されており、充放電量
が少なくなる。これにより、ビデオライン２の電位揺れ
を抑制でき、ユニフォーミティは大きく向上する。な
お、プリチャージ手段５の主要構成要素となるスイッチ
ング素子ＰＳＷは例えばＮＭＯＳ，ＰＭＯＳ，ＣＭＯＳ
等で構成する事ができる。以上の様に本発明では、表示
画像に影響を与えない水平ブランキング期間等のタイミ
ングで、全信号線Ｙを中間レベルの電位まで予めプリチ
ャージしておき、実際の映像信号ＶＳＩＧがサンプリン
グされた時発生する信号線の充放電電流を低減化し、ビ
デオライン２の電位揺れを抑える様にした。換言する
と、ブランキング期間に各信号線Ｙの充放電を追加のス
イッチング素子ＰＳＷを用いて殆ど済ませてしまい、実
際の映像信号ＶＳＩＧによる充放電はプリチャージ信号
ＶＰＳの電位レベルと映像信号ＶＳＩＧの電位レベルの
差分のみで発生させる構成を採用している。
ン２を介して供給される映像信号ＶＳＩＧは一水平期間
毎に極性が反転しており、交流駆動が行なわれる。これ
に応じて、信号源７から供給されるプリチャージ信号Ｖ
ＰＳも一水平期間毎に反転し、映像信号ＶＳＩＧに対し
て極性を一致させている。このプリチャージ信号ＶＰＳ
は映像信号ＶＳＩＧの中心電位に対してＶp の電位レベ
ルを有し、丁度白レベルと黒レベルの中間に位置する灰
レベルを表わしている。この様に、本実施例ではプリチ
ャージ信号ＶＰＳの電位レベルは基本的に視角特性上最
もユニフォーミティの判別されやすい灰レベルに設定さ
れている。図２のタイミングチャートの最後の波形は、
個々の信号線Ｙに印加される電位ＶＹの変化を表わして
いる。一水平期間の最初に制御信号ＰＣＧが出力され追
加のスイッチング素子ＰＳＷが導通すると、全信号線Ｙ
にプリチャージ信号ＶＰＳが印加され、容量成分に対し
て充放電が行なわれる。このプリチャージ信号ＶＰＳの
印加により、各信号線Ｙの電位ＶＹはＶp のレベルにな
る。この後、各信号線Ｙに対して実際の映像信号ＶＳＩ
Ｇがサンプリングされ、その電位ＶＹはＶＳＩＧに応じ
て変化し書き込みが実行される。書き込みに伴なう電位
変化ΔＶはＶＳＩＧ−Ｖp に低減されており、充放電量
が少なくなる。これにより、ビデオライン２の電位揺れ
を抑制でき、ユニフォーミティは大きく向上する。な
お、プリチャージ手段５の主要構成要素となるスイッチ
ング素子ＰＳＷは例えばＮＭＯＳ，ＰＭＯＳ，ＣＭＯＳ
等で構成する事ができる。以上の様に本発明では、表示
画像に影響を与えない水平ブランキング期間等のタイミ
ングで、全信号線Ｙを中間レベルの電位まで予めプリチ
ャージしておき、実際の映像信号ＶＳＩＧがサンプリン
グされた時発生する信号線の充放電電流を低減化し、ビ
デオライン２の電位揺れを抑える様にした。換言する
と、ブランキング期間に各信号線Ｙの充放電を追加のス
イッチング素子ＰＳＷを用いて殆ど済ませてしまい、実
際の映像信号ＶＳＩＧによる充放電はプリチャージ信号
ＶＰＳの電位レベルと映像信号ＶＳＩＧの電位レベルの
差分のみで発生させる構成を採用している。
【００１６】図３は本発明にかかるアクティブマトリク
ス表示装置の第２実施例を示す模式的な回路図である。
ゲート線Ｘと信号線Ｙの各交差部には液晶画素ＬＣとこ
れを駆動する薄膜トランジスタＴｒとが設けられてい
る。各ゲート線ＸにはＶドライバ１１が接続されており
垂直走査回路を構成する。
ス表示装置の第２実施例を示す模式的な回路図である。
ゲート線Ｘと信号線Ｙの各交差部には液晶画素ＬＣとこ
れを駆動する薄膜トランジスタＴｒとが設けられてい
る。各ゲート線ＸにはＶドライバ１１が接続されており
垂直走査回路を構成する。
【００１７】一方各信号線Ｙはトランスミッションゲー
トからなる水平スイッチング素子ＨＳＷを介してビデオ
ライン１２に接続されている。このビデオライン１２に
は映像信号Ｖｓｉｇが供給される。この映像信号Ｖｓｉ
ｇは前処理段階でプリチャージ信号を一部含む様に加工
されている。各水平スイッチング素子ＨＳＷには五個の
インバータの組み合わせからなる遅延回路ＤＬＹを介し
てＮＡＮＤゲートが接続している。各ＮＡＮＤゲートの
一方の入力端子には、インバータＩＶＴを介してＨシフ
トレジスタ１３の各段から出力される信号Ａが印加され
る。ＮＡＮＤゲートの他方の入力端子にはインバータＩ
ＶＴを介してブランキング信号ＰＲＧが印加される。以
上に説明したＨシフトレジスタ１３、ＮＡＮＤゲート、
遅延回路ＤＬＹ、水平スイッチング素子ＨＳＷ等で水平
走査回路が構成される。
トからなる水平スイッチング素子ＨＳＷを介してビデオ
ライン１２に接続されている。このビデオライン１２に
は映像信号Ｖｓｉｇが供給される。この映像信号Ｖｓｉ
ｇは前処理段階でプリチャージ信号を一部含む様に加工
されている。各水平スイッチング素子ＨＳＷには五個の
インバータの組み合わせからなる遅延回路ＤＬＹを介し
てＮＡＮＤゲートが接続している。各ＮＡＮＤゲートの
一方の入力端子には、インバータＩＶＴを介してＨシフ
トレジスタ１３の各段から出力される信号Ａが印加され
る。ＮＡＮＤゲートの他方の入力端子にはインバータＩ
ＶＴを介してブランキング信号ＰＲＧが印加される。以
上に説明したＨシフトレジスタ１３、ＮＡＮＤゲート、
遅延回路ＤＬＹ、水平スイッチング素子ＨＳＷ等で水平
走査回路が構成される。
【００１８】本実施例では、プリチャージ手段が水平走
査回路と一体に設けてあり、各信号線Ｙの端部に接続し
た水平スイッチング素子ＨＳＷを利用している。又、Ｎ
ＡＮＤゲートを制御手段として用い、書き込み時各スイ
ッチング素子ＨＳＷを順次開閉して対応する信号線Ｙに
映像信号Ｖｓｉｇをサンプリングする一方、書き込み直
前各スイッチング素子ＨＳＷを一斉に開閉して映像信号
Ｖｓｉｇの一部に含まれるプリチャージ信号を各信号線
Ｙに印加する。
査回路と一体に設けてあり、各信号線Ｙの端部に接続し
た水平スイッチング素子ＨＳＷを利用している。又、Ｎ
ＡＮＤゲートを制御手段として用い、書き込み時各スイ
ッチング素子ＨＳＷを順次開閉して対応する信号線Ｙに
映像信号Ｖｓｉｇをサンプリングする一方、書き込み直
前各スイッチング素子ＨＳＷを一斉に開閉して映像信号
Ｖｓｉｇの一部に含まれるプリチャージ信号を各信号線
Ｙに印加する。
【００１９】図３に示したアクティブマトリクス表示装
置の動作説明に入る前に、図４を参照して映像信号の前
処理を説明する。図示する様に元の映像信号ＶＳＩＧは
一水平期間毎に実映像期間とブランキング期間に分かれ
ている。この映像信号ＶＳＩＧは反転信号ＦＲＰに同期
して一水平期間毎に極性反転している。かかる映像信号
ＶＳＩＧをブランキング信号ＰＲＧに同期して処理し、
ブランキング期間内に所定の電位レベルＶp1，Ｖp2を有
するプリチャージ信号を挿入している。この様にして合
成された映像信号Ｖｓｉｇを、図４のタイミングチャー
トの最下段に示す。
置の動作説明に入る前に、図４を参照して映像信号の前
処理を説明する。図示する様に元の映像信号ＶＳＩＧは
一水平期間毎に実映像期間とブランキング期間に分かれ
ている。この映像信号ＶＳＩＧは反転信号ＦＲＰに同期
して一水平期間毎に極性反転している。かかる映像信号
ＶＳＩＧをブランキング信号ＰＲＧに同期して処理し、
ブランキング期間内に所定の電位レベルＶp1，Ｖp2を有
するプリチャージ信号を挿入している。この様にして合
成された映像信号Ｖｓｉｇを、図４のタイミングチャー
トの最下段に示す。
【００２０】図５を参照して映像信号の前処理を行なう
回路構成の一例を説明する。図示する様に、この回路は
抵抗分割部２１を備えており、電源電圧Ｖｄｄ−Ｖｓｓ
を抵抗分割して２種類の電圧レベルＶp1，Ｖp2を作り出
している。一方の電圧レベルＶp1はアナログスイッチ２
２のＨ入力に供給され、他方の電圧レベルＶp2はＬ入力
に供給される。このアナログスイッチ２２は反転信号Ｆ
ＲＰをセレクト入力として、一水平期間毎交互にＶp1，
Ｖp2を選択して出力する。この様にして選択された
Ｖp1，Ｖp2は次段のアナログスイッチ２３の一方の入力
に供給される。このアナログスイッチ２３の他方の入力
には元の映像信号ＶＳＩＧが供給される。アナログスイ
ッチ２３はブランキング信号ＰＲＧをセレクト入力とし
て元の映像信号ＶＳＩＧのブランキング期間にＶp1，Ｖ
p2を一水平期間毎交互に挿入し、合成された映像信号Ｖ
ｓｉｇを出力する。
回路構成の一例を説明する。図示する様に、この回路は
抵抗分割部２１を備えており、電源電圧Ｖｄｄ−Ｖｓｓ
を抵抗分割して２種類の電圧レベルＶp1，Ｖp2を作り出
している。一方の電圧レベルＶp1はアナログスイッチ２
２のＨ入力に供給され、他方の電圧レベルＶp2はＬ入力
に供給される。このアナログスイッチ２２は反転信号Ｆ
ＲＰをセレクト入力として、一水平期間毎交互にＶp1，
Ｖp2を選択して出力する。この様にして選択された
Ｖp1，Ｖp2は次段のアナログスイッチ２３の一方の入力
に供給される。このアナログスイッチ２３の他方の入力
には元の映像信号ＶＳＩＧが供給される。アナログスイ
ッチ２３はブランキング信号ＰＲＧをセレクト入力とし
て元の映像信号ＶＳＩＧのブランキング期間にＶp1，Ｖ
p2を一水平期間毎交互に挿入し、合成された映像信号Ｖ
ｓｉｇを出力する。
【００２１】最後に図６を参照して、図３に示したアク
ティブマトリクス表示装置の動作を詳細に説明する。図
示する様に、合成された映像信号Ｖｓｉｇはブランキン
グ期間に電圧レベルＶp1，Ｖp2を一水平期間毎交互に有
しており、プリチャージ信号を含んだ波形となってい
る。
ティブマトリクス表示装置の動作を詳細に説明する。図
示する様に、合成された映像信号Ｖｓｉｇはブランキン
グ期間に電圧レベルＶp1，Ｖp2を一水平期間毎交互に有
しており、プリチャージ信号を含んだ波形となってい
る。
【００２２】図３に示したＨシフトレジスタ１３はイン
バータＩＶＴを介して各段毎にサンプリングパルスＡ
１，Ａ２，Ａ３，…，ＡＮを出力する。又、各段毎に設
けられたＮＡＮＤゲートはこのサンプリングパルスとブ
ランキング信号ＰＲＧに基づいて、ドライブパルスＤ
１，Ｄ２，Ｄ３，…，ＤＮを作成する。このドライブパ
ルスは同じく各段毎に設けられた遅延回路ＤＬＹを介し
て対応するスイッチング素子ＨＳＷに供給されこれを開
閉駆動する。
バータＩＶＴを介して各段毎にサンプリングパルスＡ
１，Ａ２，Ａ３，…，ＡＮを出力する。又、各段毎に設
けられたＮＡＮＤゲートはこのサンプリングパルスとブ
ランキング信号ＰＲＧに基づいて、ドライブパルスＤ
１，Ｄ２，Ｄ３，…，ＤＮを作成する。このドライブパ
ルスは同じく各段毎に設けられた遅延回路ＤＬＹを介し
て対応するスイッチング素子ＨＳＷに供給されこれを開
閉駆動する。
【００２３】図６のタイミングチャートに示す様に、ド
ライブパルスＤ１，Ｄ２，Ｄ３，…，ＤＮはブランキン
グ期間に同期した先頭パルスを有している。これにより
各水平スイッチング素子ＨＳＷが一斉に開閉され、合成
映像信号Ｖｓｉｇに含まれたプリチャージ信号の電位レ
ベルＶp2又はＶp1が各信号ラインに印加される。従っ
て、各信号ラインの電位ＶＹ１，ＶＹ２，…，ＶＹＮは
一旦Ｖp2のレベルに充電される。なお、次の水平期間の
先頭では反対極性の電位レベルＶp1に充電される。この
ブランキング期間が経過した後、各ドライブパルスＤ
１，Ｄ２，Ｄ３，…，ＤＮは再び順次ＨＳＷを開閉制御
し、実際の映像信号をサンプリングする。この様にし
て、ブランキング期間で全てのＨＳＷは一旦導通状態と
なり、プリチャージ信号レベル（Ｖp1，Ｖp2）を各信号
線Ｙに書き込んで、実際の映像信号が書き込まれる直前
までホールドされる。つまり、ブランキング期間内に各
信号線Ｙの充放電は殆ど済ませてしまい、実際の映像信
号をサンプリングする時の充放電は、プリチャージ信号
レベルと実映像信号レベルの差分ΔＶのみとなる。これ
により、ビデオラインの電位揺れ（ノイズ）が抑制さ
れ、縦筋の固定パタンを除去する事が可能になる。
ライブパルスＤ１，Ｄ２，Ｄ３，…，ＤＮはブランキン
グ期間に同期した先頭パルスを有している。これにより
各水平スイッチング素子ＨＳＷが一斉に開閉され、合成
映像信号Ｖｓｉｇに含まれたプリチャージ信号の電位レ
ベルＶp2又はＶp1が各信号ラインに印加される。従っ
て、各信号ラインの電位ＶＹ１，ＶＹ２，…，ＶＹＮは
一旦Ｖp2のレベルに充電される。なお、次の水平期間の
先頭では反対極性の電位レベルＶp1に充電される。この
ブランキング期間が経過した後、各ドライブパルスＤ
１，Ｄ２，Ｄ３，…，ＤＮは再び順次ＨＳＷを開閉制御
し、実際の映像信号をサンプリングする。この様にし
て、ブランキング期間で全てのＨＳＷは一旦導通状態と
なり、プリチャージ信号レベル（Ｖp1，Ｖp2）を各信号
線Ｙに書き込んで、実際の映像信号が書き込まれる直前
までホールドされる。つまり、ブランキング期間内に各
信号線Ｙの充放電は殆ど済ませてしまい、実際の映像信
号をサンプリングする時の充放電は、プリチャージ信号
レベルと実映像信号レベルの差分ΔＶのみとなる。これ
により、ビデオラインの電位揺れ（ノイズ）が抑制さ
れ、縦筋の固定パタンを除去する事が可能になる。
【００２４】
【発明の効果】以上説明した様に、本発明によれば、一
行分の画素に対して映像信号を書き込む直前に、各信号
線に所定のプリチャージ信号を供給する事により、映像
信号をサンプリングする際各信号線の充放電量を低減化
している。これにより映像信号の充放電で発生するビデ
オラインのノイズが大幅に低減される為、縦筋固定パタ
ンを除去でき画質が大幅に改善されるという効果が得ら
れる。又、水平走査回路から出力されるサンプリングパ
ルスの微妙なばらつきを問題にする必要がなくなる為、
回路設計マージンを少なくする事ができるという効果が
ある。同様な理由により、水平走査回路の電源電圧を下
げる事ができる為、消費電力の削減につながるという効
果がある。特に、映像信号にプリチャージ信号を含ませ
且つ水平走査回路のサンプリング動作を制御するだけで
プリチャージが実現でき、回路設計上の負担をもたらさ
ないという効果がある。
行分の画素に対して映像信号を書き込む直前に、各信号
線に所定のプリチャージ信号を供給する事により、映像
信号をサンプリングする際各信号線の充放電量を低減化
している。これにより映像信号の充放電で発生するビデ
オラインのノイズが大幅に低減される為、縦筋固定パタ
ンを除去でき画質が大幅に改善されるという効果が得ら
れる。又、水平走査回路から出力されるサンプリングパ
ルスの微妙なばらつきを問題にする必要がなくなる為、
回路設計マージンを少なくする事ができるという効果が
ある。同様な理由により、水平走査回路の電源電圧を下
げる事ができる為、消費電力の削減につながるという効
果がある。特に、映像信号にプリチャージ信号を含ませ
且つ水平走査回路のサンプリング動作を制御するだけで
プリチャージが実現でき、回路設計上の負担をもたらさ
ないという効果がある。
【図１】本発明にかかるアクティブマトリクス表示装置
の第１実施例を示す回路図である。
の第１実施例を示す回路図である。
【図２】第１実施例の動作説明に供するタイミングチャ
ートである。
ートである。
【図３】本発明にかかるアクティブマトリクス表示装置
の第２実施例を示す回路図である。
の第２実施例を示す回路図である。
【図４】第２実施例の説明に供するタイミングチャート
である。
である。
【図５】第２実施例に用いられる映像信号の合成回路の
一例を示すブロック図である。
一例を示すブロック図である。
【図６】同じく第２実施例の動作説明に供するタイミン
グチャートである。
グチャートである。
【図７】従来のアクティブマトリクス表示装置の一例を
示すブロックである。
示すブロックである。
【図８】従来のアクティブマトリクス表示装置の課題説
明に供する波形図である。
明に供する波形図である。
１ Ｖドライバ
２ ビデオライン
３ シグナルドライバ
４ Ｈドライバ
５ プリチャージ手段
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−204718（ＪＰ，Ａ)
特開 平４−208994（ＪＰ，Ａ)
特開 平４−67122（ＪＰ，Ａ)
特開 平６−337400（ＪＰ，Ａ)
特開 平５−216007（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G09G 3/20
G02F 1/133
Claims (6)
- 【請求項１】 行状のゲート線と、列状の信号線と、両
者の交差部に配された行列状の画素と、各ゲート線を順
次走査し一水平期間毎に一行分の画素を選択する垂直走
査回路と、各信号線に対して映像信号を順次サンプリン
グし一水平期間内に選択された一行分の画素に順次映像
信号を書き込む水平走査回路とを有するアクティブマト
リクス表示装置であって、 一行分の画素に対して映像信号を書き込む直前に各信号
線に所定のプリチャージ信号を供給するプリチャージ手
段を備えると共に、 一水平期間毎に実映像期間とブランキング期間に分かれ
ている該映像信号の前処理を行なう前処理回路を備えて
おり、該映像信号をブランキング信号に同期して処理
し、ブランキング期間内に所定の電位レベルを有するプ
リチャージ信号を挿入して、該プリチャージ手段に出力
する 事を特徴とするアクティブマトリクス表示装置。 - 【請求項２】 前記前処理回路は、白レベルと黒レベル
の間で変化する映像信号に対して灰レベルを有するプリ
チャージ信号を挿入する事を特徴とする請求項１記載の
アクティブマトリクス表示装置。 - 【請求項３】 前記前処理回路は、一水平期間毎に反転
する映像信号に対して極性を一致させる為、同じく一水
平期間毎に反転するプリチャージ信号を挿入する事を特
徴とする請求項１記載のアクティブマトリクス表示装
置。 - 【請求項４】 前記プリチャージ手段は水平走査回路と
別体に設けてあり、各信号線の端部に接続した複数のス
イッチング素子と、各スイッチング素子を一斉に開閉し
てプリチャージ信号を各信号線に印加する制御手段とか
らなる事を特徴とする請求項１記載のアクティブマトリ
クス表示装置。 - 【請求項５】 前記プリチャージ手段は水平走査回路と
一体に設けてあり、各信号線の端部に接続した複数のス
イッチング素子と、書き込み時各スイッチング素子を順
次開閉して対応する信号線に映像信号をサンプリングす
る一方、書き込み直前各スイッチング素子を一斉に開閉
して映像信号に挿入されたプリチャージ信号を各信号線
に印加する制御手段とからなる事を特徴とする請求項１
記載のアクティブマトリクス表示装置。 - 【請求項６】 行状のゲート線と、列状の信号線と、両
者の交差部に配された行列状の画素とを有するアクティ
ブマトリクス表示装置の駆動方法であって、 各ゲート線を順次走査し一水平期間毎に一行分の画素を
選択する垂直走査と、 各信号線に対して映像信号を順次サンプリングし一水平
期間内に選択された一行分の画素に順次映像信号を書き
込む水平走査と、 一行分の画素に対して映像信号を書き込む直前各信号線
に所定のプリチャージ信号を一斉に供給するプリチャー
ジとを行なうと共に、 一水平期間毎に実映像期間とブランキング期間に分かれ
ている該映像信号をブランキング信号に同期して前処理
し、あらかじめブランキング期間内に所定の電位レベル
を有するプリチャージ信号を挿入しておく 事を特徴とす
るアクティブマトリクス表示装置の駆動方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10759994A JP3451717B2 (ja) | 1994-04-22 | 1994-04-22 | アクティブマトリクス表示装置及びその駆動方法 |
| US08/423,862 US5764207A (en) | 1994-04-22 | 1995-04-18 | Active matrix display device and its driving method |
| KR1019950009224A KR100366307B1 (ko) | 1994-04-22 | 1995-04-19 | 액티브 매트릭스 표시장치 및 그 구동방법 |
| SG1995000287A SG46129A1 (en) | 1994-04-22 | 1995-04-19 | Active matrix display device and its driving method |
| MYPI95001029A MY113357A (en) | 1994-04-22 | 1995-04-20 | Active matrix display device and its driving method |
| EP95400894A EP0678849B1 (en) | 1994-04-22 | 1995-04-21 | Active matrix display device with precharging circuit and its driving method |
| DE69517851T DE69517851T2 (de) | 1994-04-22 | 1995-04-21 | Anzeigevorrichtung mit aktiver Matrix und Vorladeschaltung und Verfahren zu ihrer Ansteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10759994A JP3451717B2 (ja) | 1994-04-22 | 1994-04-22 | アクティブマトリクス表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295521A JPH07295521A (ja) | 1995-11-10 |
| JP3451717B2 true JP3451717B2 (ja) | 2003-09-29 |
Family
ID=14463258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10759994A Expired - Lifetime JP3451717B2 (ja) | 1994-04-22 | 1994-04-22 | アクティブマトリクス表示装置及びその駆動方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5764207A (ja) |
| EP (1) | EP0678849B1 (ja) |
| JP (1) | JP3451717B2 (ja) |
| KR (1) | KR100366307B1 (ja) |
| DE (1) | DE69517851T2 (ja) |
| MY (1) | MY113357A (ja) |
| SG (1) | SG46129A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| FR2743658B1 (fr) | 1996-01-11 | 1998-02-13 | Thomson Lcd | Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions |
| KR100462917B1 (ko) * | 1996-02-09 | 2005-06-28 | 세이코 엡슨 가부시키가이샤 | D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치 |
| WO1997032295A1 (fr) | 1996-02-28 | 1997-09-04 | Seiko Epson Corporation | Procede et appareil de commande du dispositif d'affichage, systeme d'affichage et dispositif de traitement des donnees |
| JP3813689B2 (ja) | 1996-07-11 | 2006-08-23 | 株式会社東芝 | 表示装置及びその駆動方法 |
| JP3297986B2 (ja) * | 1996-12-13 | 2002-07-02 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| DE69838277T2 (de) | 1997-04-18 | 2008-05-15 | Seiko Epson Corp. | Schaltung und verfahren zur ansteuerung einer elektrooptischen vorrichtung, elektrooptisches gerät und dieses verwendende elektronische einrichtung |
| JP3354457B2 (ja) * | 1997-09-30 | 2002-12-09 | 三洋電機株式会社 | アクティブマトリクスパネル及び表示装置 |
| US6531996B1 (en) * | 1998-01-09 | 2003-03-11 | Seiko Epson Corporation | Electro-optical apparatus and electronic apparatus |
| JP3832125B2 (ja) | 1998-01-23 | 2006-10-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TW530287B (en) * | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
| GB9827988D0 (en) * | 1998-12-19 | 1999-02-10 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| US6603456B1 (en) * | 1999-02-09 | 2003-08-05 | Kabushiki Kaisha Toshiba | Signal amplifier circuit load drive circuit and liquid crystal display device |
| TW521241B (en) * | 1999-03-16 | 2003-02-21 | Sony Corp | Liquid crystal display apparatus, its driving method, and liquid crystal display system |
| KR100701892B1 (ko) | 1999-05-21 | 2007-03-30 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| KR100733885B1 (ko) * | 1999-05-21 | 2007-07-02 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| JP2000347627A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 液晶表示装置 |
| JP3782668B2 (ja) * | 2000-03-30 | 2006-06-07 | シャープ株式会社 | 画像表示装置およびその駆動方法 |
| US6873313B2 (en) | 1999-10-22 | 2005-03-29 | Sharp Kabushiki Kaisha | Image display device and driving method thereof |
| JP3777913B2 (ja) * | 1999-10-28 | 2006-05-24 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
| JP2001202066A (ja) | 1999-11-09 | 2001-07-27 | Sharp Corp | 画像表示装置及びその駆動方法 |
| JP3367099B2 (ja) * | 1999-11-11 | 2003-01-14 | 日本電気株式会社 | 液晶表示装置の駆動回路とその駆動方法 |
| JP3367492B2 (ja) * | 1999-11-30 | 2003-01-14 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3632840B2 (ja) | 2000-02-28 | 2005-03-23 | シャープ株式会社 | プリチャージ回路およびそれを用いた画像表示装置 |
| US6483522B1 (en) * | 2000-04-20 | 2002-11-19 | Industrial Technology Research Institute | Method and circuit for data driving of a display |
| KR100685942B1 (ko) * | 2000-08-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| US6594606B2 (en) * | 2001-05-09 | 2003-07-15 | Clare Micronix Integrated Systems, Inc. | Matrix element voltage sensing for precharge |
| US7079131B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
| US7079130B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Method for periodic element voltage sensing to control precharge |
| US20030151570A1 (en) * | 2001-10-19 | 2003-08-14 | Lechevalier Robert E. | Ramp control boost current method |
| AU2002340265A1 (en) * | 2001-10-19 | 2003-04-28 | Clare Micronix Integrated Systems Inc. | Matrix element precharge voltage adjusting apparatus and method |
| US20030169241A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert E. | Method and system for ramp control of precharge voltage |
| US20030085856A1 (en) * | 2001-11-02 | 2003-05-08 | Klein Terence R | System and method for minimizing image degradation in LCD microdisplays |
| TW588300B (en) * | 2002-05-15 | 2004-05-21 | Au Optronics Corp | Display device with pre-charging |
| JP3755484B2 (ja) * | 2002-05-21 | 2006-03-15 | ソニー株式会社 | 表示装置 |
| KR100496543B1 (ko) * | 2002-12-06 | 2005-06-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US7342566B2 (en) * | 2003-03-04 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and driving method thereof |
| JP4235900B2 (ja) | 2003-07-09 | 2009-03-11 | ソニー株式会社 | フラットディスプレイ装置 |
| JP4105132B2 (ja) | 2003-08-22 | 2008-06-25 | シャープ株式会社 | 表示装置の駆動回路、表示装置および表示装置の駆動方法 |
| JP4561260B2 (ja) * | 2004-09-08 | 2010-10-13 | セイコーエプソン株式会社 | 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器 |
| JP4466185B2 (ja) * | 2004-04-27 | 2010-05-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4622320B2 (ja) * | 2004-06-04 | 2011-02-02 | セイコーエプソン株式会社 | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 |
| KR100845763B1 (ko) * | 2004-07-09 | 2008-07-11 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치를 위한 구동 회로, 전기 광학 장치를구동시키는 방법, 전기 광학 장치, 및 전자 시스템 |
| JP4400508B2 (ja) * | 2004-07-09 | 2010-01-20 | セイコーエプソン株式会社 | 電気光学装置用駆動回路並びに電気光学装置及び電子機器 |
| TWI251200B (en) * | 2004-07-16 | 2006-03-11 | Au Optronics Corp | A liquid crystal display with an image flicker elimination function applied when power-on and an operation method of the same |
| US7800572B2 (en) * | 2004-10-25 | 2010-09-21 | Nec Electronics Corporation | Liquid crystal display for implmenting improved inversion driving technique |
| TWI297484B (en) * | 2005-04-01 | 2008-06-01 | Au Optronics Corp | Time division driven display and method for driving same |
| KR101147104B1 (ko) * | 2005-06-27 | 2012-05-18 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 구동 방법 및 장치 |
| US20070001964A1 (en) * | 2005-06-30 | 2007-01-04 | Lg.Philips Lcd Co., Ltd. | Display device and method of driving the same |
| TWI352233B (en) * | 2007-08-21 | 2011-11-11 | Au Optronics Corp | Liquid crystal display with a precharge circuit |
| US8193999B2 (en) | 2008-06-05 | 2012-06-05 | Sony Corporation | Display device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2008303B (en) * | 1977-10-07 | 1982-03-24 | Sharp Kk | Image display panel |
| GB2081018B (en) * | 1980-07-31 | 1985-06-26 | Suwa Seikosha Kk | Active matrix assembly for display device |
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| US4656507A (en) * | 1984-04-10 | 1987-04-07 | Motion Analysis Systems, Inc. | Quad-edge video signal detector |
| US4860246A (en) * | 1985-08-07 | 1989-08-22 | Seiko Epson Corporation | Emulation device for driving a LCD with a CRT display |
| JP2830004B2 (ja) * | 1989-02-02 | 1998-12-02 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP2767858B2 (ja) * | 1989-02-09 | 1998-06-18 | ソニー株式会社 | 液晶ディスプレイ装置 |
| EP0382567B1 (en) * | 1989-02-10 | 1996-05-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
| US5379050A (en) * | 1990-12-05 | 1995-01-03 | U.S. Philips Corporation | Method of driving a matrix display device and a matrix display device operable by such a method |
| US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
| US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
| US5510805A (en) * | 1994-08-08 | 1996-04-23 | Prime View International Co. | Scanning circuit |
-
1994
- 1994-04-22 JP JP10759994A patent/JP3451717B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-18 US US08/423,862 patent/US5764207A/en not_active Expired - Lifetime
- 1995-04-19 SG SG1995000287A patent/SG46129A1/en unknown
- 1995-04-19 KR KR1019950009224A patent/KR100366307B1/ko not_active IP Right Cessation
- 1995-04-20 MY MYPI95001029A patent/MY113357A/en unknown
- 1995-04-21 EP EP95400894A patent/EP0678849B1/en not_active Expired - Lifetime
- 1995-04-21 DE DE69517851T patent/DE69517851T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| MY113357A (en) | 2002-01-31 |
| KR100366307B1 (ko) | 2003-03-06 |
| SG46129A1 (en) | 1998-02-20 |
| DE69517851T2 (de) | 2001-01-11 |
| EP0678849A1 (en) | 1995-10-25 |
| DE69517851D1 (de) | 2000-08-17 |
| EP0678849B1 (en) | 2000-07-12 |
| US5764207A (en) | 1998-06-09 |
| JPH07295521A (ja) | 1995-11-10 |
| KR950034030A (ko) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| KR100596611B1 (ko) | 표시 장치 및 표시용 구동 회로 | |
| EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
| US5510805A (en) | Scanning circuit | |
| EP0848368B1 (en) | Crosstalk reduction in active-matrix display | |
| JP4271414B2 (ja) | 画像表示装置および表示駆動方法 | |
| US20090079713A1 (en) | Display Device, Its Drive Circuit, and Drive Method | |
| KR0171956B1 (ko) | 액정표시장치의 교류화구동방법 및 그것을 사용한 액정표시장치 | |
| JP3870933B2 (ja) | 表示装置及びその駆動方法 | |
| KR100509986B1 (ko) | 화상표시장치 및 표시구동방법 | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2004309821A (ja) | 表示装置 | |
| JPH10143113A (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP3666147B2 (ja) | アクティブマトリクス表示装置 | |
| KR100455883B1 (ko) | 액티브매트릭스 표시장치 | |
| JP2007328120A (ja) | 液晶表示装置の駆動方法およびその装置 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0950263A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JP3666148B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |